KR100562650B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100562650B1
KR100562650B1 KR1020040048368A KR20040048368A KR100562650B1 KR 100562650 B1 KR100562650 B1 KR 100562650B1 KR 1020040048368 A KR1020040048368 A KR 1020040048368A KR 20040048368 A KR20040048368 A KR 20040048368A KR 100562650 B1 KR100562650 B1 KR 100562650B1
Authority
KR
South Korea
Prior art keywords
film
type impurity
metal
forming
high concentration
Prior art date
Application number
KR1020040048368A
Other languages
English (en)
Other versions
KR20050122740A (ko
Inventor
이주완
김준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040048368A priority Critical patent/KR100562650B1/ko
Priority to US11/020,494 priority patent/US7338871B2/en
Priority to JP2004370492A priority patent/JP2006013424A/ja
Priority to CNB2004100821796A priority patent/CN100346465C/zh
Publication of KR20050122740A publication Critical patent/KR20050122740A/ko
Application granted granted Critical
Publication of KR100562650B1 publication Critical patent/KR100562650B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 도전패턴과 실리콘을 포함하는 N형의 도전영역이 직접 콘택되는 도전패턴 형성시 N형의 도전영역과 콘택되는 부분에서의 콘택 저항이 증가되는 것을 방지하고, 배리어막의 두께 증가에 따른 도전패턴의 기생용량 증가를 방지할 수 있는 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 실리콘을 포함하는 N형의 도전영역에 N형의 불순물을 도핑하여 고농도의 N형 불순물 영역을 형성하는 단계; 상기 고농도의 N형 불순물 영역 상에 화학기상증착 방식을 이용하여 배리어용 제1금속막을 증착하며, 이 때 상기 고농도의 N형 불순물 영역의 실리콘과 상기 제1금속막의 금속을 반응시켜 상기 고농도의 N형 불순물 영역과 상기 제1금속막 사이의 계면에 금속 실리사이드를 형성하는 단계; 상기 제1금속막 상에 전도막을 형성하는 단계; 및 상기 전도막과 상기 제1금속막을 선택적으로 식각하여 도전패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
비트라인, 텅스텐, Ti, TiN, 이온주입, 화학기상증착(CVD), 금속실리사이드,N형불순물

Description

반도체 소자 제조 방법{METHOD FOR FABRICATION OF SEMICONDUCTOR DEVICE}
도 1은 기판의 불순물 확산영역과 직접 콘택된 비트라인을 포함하는 반도체 소자를 도시한 단면도.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 비트라인 형성 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
200 : 기판 201 : 게이트 절연막
202 : 게이트 전도막 203 : 게이트 하드마스크
204 : 스페이서 205 : 식각정지막
207 : N형 불순물 확산영역 208 : 절연막
210 : 오픈부 211 : 이온주입 공정
212 : 고농도 N형 불순물 영역
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, 실리콘을 포함하는 도전영역과 도전패턴 사이에서의 콘택 저항을 감소시킬 수 있는 반도체 소자 제조 방법에 관한 것이다.
반도체 메모리소자 중 DRAM(Dynamic Random Access Memory) 등은 예컨대, 1T1C(하나의 트랜지스터와 하나의 캐패시터)로 구성된 단위 셀을 복수개 포함하는 셀영역과 그 이외의 주변영역으로 크게 구분된다.
예컨대, 비트라인(Bitline)은 셀 트랜지스터의 소스 쪽에 연결되어 실제로 데이타가 전송되는 라인으로, 셀 영역 측면에서는 이러한 비트라인의 전기적 연결을 위해 게이트전극(예컨대, 워드라인) 측면의 소스/드레인 접합 영역에 콘택된 셀콘택 플러그와의 연결되는 비트라인 콘택 플러그를 통해 콘택되며, 이러한 비트라인을 통해 전달된 셀 데이타를 감지 및 증폭하기 위한 비트라인 감지증폭기(Bitline sense amplifier)를 포함하는 주변영역 측면에서는 비트라인 감지증폭기(구체적으로 비트라인 감지증폭기를 이루는 트랜지스터의 게이트와 소스/드레인 접합)와 비트라인 간의 전기적 연결을 위해 콘택이 필요하다.
도 1은 기판의 불순물 확산영역과 직접 콘택된 비트라인을 포함하는 반도체 소자를 도시한 단면도이다.
도 1을 참조하면, 기판(100) 상에 게이트 절연막(101)과 게이트 전도막(102) 및 절연성 하드마스크(103)이 적층되고 그 측면에 스페이서(104)와 식각정지막(105)(104,105 모두 스페이서인 경우도 있슴) 구비된 게이트전극(G)이 형성되어 있으며, 게이트전극의 측면에 얼라인되어 기판(100) 표면으로부터 확장된 소스/드레인 접합 등의 불순물 확산영역(106)이 형성되어 있다. 게이트전극(G) 상에는 절연막(107)이 형성되어 있고, 절연막(107)이 식각되어 불순물 확산영역(106)을 노출시키는 오픈부 즉, 콘택홀(108)이 형성되어 있으며, 오픈부(108)가 형성된 프로파일을 따라 Ti막(109)과 TiN막(110, 111)의 적층 구조를 갖는 배리어막이 형성되어 있으며, 배리어막 상에는 텅스텐막(112)이 형성되어 있다. 따라서, 텅스텐막(112)은 배리어막을 통해 기판(100)의 물순물 확산영역(106)과 전기적으로 접속된 비트라인(B/L)을 이루고 있다.
도 1의 구성을 형성하는 공정을 간략히 살펴 본다.
기형성된 게이트전극(G) 상에 절연막(107)을 증착하고 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함) 또는 에치백(Etchback) 공정을 통해 절연막(107)을 평탄화한 다음, 평탄화된 절연막(107) 상에 포토레지스트 패턴(도시하지 않음)을 형성하고 포토레지스트 패턴을 식각마스크로 절연막(107)을 식각하여 불순물 확산여영역(106)을 노출시키는 오픈부(108)를 형성한다.
이어서, 오픈부(108)가 형성된 프로파일을 따라 Ti막(109)과 TiN막(110)을 차례로 증착 한 다음, 열처리 공정을 실시하여 불순물 확산영역(106)과 Ti막(109)의 반응을 유도하여 둘 사이의 계면에 TiSi2막(도시하지 않음)를 형성한다.
TiSi2막 형성 후 후속 텅스텐막(112) 형성시 텅스텐의 확산을 방지하기 위해 추가의 배리어막인 TiN막(111)을 형성한다. 이 때, TiN막(111)은 화학기상증착(Chemical VApor Deposition; 이하 CVD라 함) 방식을 이용하며, CVD 방식을 이용하여 텅스텐막(112)을 형성한다.
이어서, 텅스텐막(112) 상에 포토레지스트 패턴 또는 폴리실리콘 하드마스크와 포토레지스트 패턴이 적층된 마스크 패턴을 형성한 다음, 마스크 패턴을 이용하여 텅스텐막(112)과 배리어막을 선택적으로 식각하여 비트라인을 형성한다.
반도체 소자의 비트라인 콘택을 형성함에 있어, 현재 P형 불순물 확산영역과 콘택되는 비트라인 콘택 영역은 콘택 주변의 보론(Boron)의 도핑 농도를 높이기 위해 추가의 이온주입을 실시한다. 그러나, N형 불순물 확산영역과 콘택되는 비트ㅜ라인 콘택 영역은 아세닉(As)이나 포스포러스(Phosphorus)의 추가 이온주입을 실시하지 않는다.
따라서, 80nm 이하의 고집적 소자에서는 NMOS 트랜지스터 쪽의 저항 증가로 인해 전류량이 줄어들게 되고, 이로 인해 소자의 동작 속도가 느려지게 된다. 한편, 콘택 부분에 배리어막 즉, 확산방지막을 형성함에 있어서 종래의 경우 물리기상증착(Physical Vapor Deposition; 이하 PVD라 함) 방식으로 Ti막과 TiN막을 증착하고 열처리하여 TiSi2를 형성하였다. 이 때, PVD 방식의 특성상 콘택의 벽면에서는 배리어막이 거의 형성되지 않으므로 이를 커버하기 위해 CVD 방식의 TiN을 추가로 증착한다. 따라서, 비트라인을 이루는 텅스텐막 하부에는 50nm ∼ 60nm 정도의 두꺼운 배리어막이 형성되어 비트라인 전체의 높이가 높아지며, 이로 인해 비트라인 의 기생용량이 증가하게 되어 소자의 동작 특성을 저하시키게 된다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 도전패턴과 실리콘을 포함하는 N형의 도전영역이 직접 콘택되는 도전패턴 형성시 N형의 도전영역과 콘택되는 부분에서의 콘택 저항이 증가되는 것을 방지하고, 배리어막의 두께 증가에 따른 도전패턴의 기생용량 증가를 방지할 수 있는 반도체 소자 제조 방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 문제점을 해결하기 위해 본 발명은, 실리콘을 포함하는 N형의 도전영역에 N형의 불순물을 도핑하여 고농도의 N형 불순물 영역을 형성하는 단계; 상기 고농도의 N형 불순물 영역 상에 화학기상증착 방식을 이용하여 배리어용 제1금속막을 증착하며, 이 때 상기 고농도의 N형 불순물 영역의 실리콘과 상기 제1금속막의 금속을 반응시켜 상기 고농도의 N형 불순물 영역과 상기 제1금속막 사이의 계면에 금속 실리사이드를 형성하는 단계; 상기 제1금속막 상에 전도막을 형성하는 단계; 및 상기 전도막과 상기 제1금속막을 선택적으로 식각하여 도전패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
또한, 상기와 같은 문제점을 해결하기 위해 본 발명은, 기판에 N형의 불순물 확산영역을 형성하는 단계; 상기 N형의 불순물 확산영역에 추가의 N형의 불순물을 도핑하여 고농도의 N형 불순물 영역을 형성하는 단계; 상기 고농도의 N형 불순물 영역 상에 화학기상증착 방식을 이용하여 배리어용 제1금속막을 증착하며, 이 때 상기 고농도의 N형 불순물 영역의 실리콘과 상기 제1금속막의 금속을 반응시켜 상기 고농도의 N형 불순물 영역과 상기 제1금속막 사이의 계면에 금속 실리사이드를 형성하는 단계; 상기 제1금속막 상에 전도막을 형성하는 단계; 및 상기 전도막과 상기 제1금속막을 선택적으로 식각하여 도전패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
또한, 상기와 같은 문제점을 해결하기 위해 본 발명은, 실리콘을 포함하는 N형의 도전영역을 갖는 하부 구조 상에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 상기 N형의 도전영역을 노출시키는 오픈부를 형성하는 단계; 상기 오픈부를 통해 노출된 상기 N형의 도전영역에 N형의 불순물을 도핑하여 고농도의 N형 불순물 영역을 형성하는 단계; 상기 오픈부가 형성된 프로파일을 따라 화학기상증착 방식을 이용하여 배리어용 제1금속막을 증착하며, 이 때 상기 고농도의 N형 불순물 영역의 실리콘과 상기 제1금속막의 금속을 반응시켜 상기 고농도의 N형 불순물 영역과 상기 제1금속막 사이의 계면에 금속 실리사이드를 형성하는 단계; 상기 제1금속막 상에 전도막을 형성하는 단계; 및 상기 전도막과 상기 제1금속막을 선택적으로 식각하여 도전패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
또한, 상기와 같은 문제점을 해결하기 위해 본 발명은, 기판에 N형의 불순물 확산영역을 형성하는 단계; 상기 기판 상에 절연막을 형성하는 단계; 상기 절연막 을 선택적으로 식각하여 상기 N형의 불순물 확산영역을 노출시키는 오픈부를 형성하는 단계; 상기 오픈부를 통해 노출된 상기 N형의 불순물 확산영역에 추가의 N형의 불순물을 도핑하여 고농도의 N형 불순물 영역을 형성하는 단계; 상기 오픈부가 형성된 프로파일을 따라 화학기상증착 방식을 이용하여 배리어용 제1금속막을 증착하며, 이 때 상기 고농도의 N형 불순물 영역의 실리콘과 상기 제1금속막의 금속을 반응시켜 상기 고농도의 N형 불순물 영역과 상기 제1금속막 사이의 계면에 금속 실리사이드를 형성하는 단계; 상기 제1금속막 상에 전도막을 형성하는 단계; 및 상기 전도막과 상기 제1금속막을 선택적으로 식각하여 도전패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.
본 발명은 NMOS의 소스/드레인과 같이 실리콘을 포함하는 N형 불순물 확산영역 중 비트라인 등의 도전패턴과 콘택되는 부분에 N형 불순물인 아세닉(As) 등을 추가로 도핑하여 불순물 농도를 높여 콘택 저항을 낮춘다. 또한, Ti막 등의 배리어용 제1금속막을 CVD 방식으로 얇게 증착함과 동시에 하부의 불순물 확산영역에서의 실리콘과 제1금속막의 금속을 반응시켜 TiSi2 등의 금속 실리사이드를 형성하고, 다시 TiN 등의 배리어용 제2금속막을 CVD 방식으로 증착하여 배리어막 구조를 형성함으로써, 도전패턴에서 배리어막이 차지하는 높이를 상당히 낮출 수 있게 한다. 또한, 배리어용 제1금속막 증착시 온도와 두께를 최적화함으로써 매우 낮은 콘택 저항을 얻을 수 있도록 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 비트라인 형성 공정을 도시한 단면도이다.
이하에서는 도 2a 내지 도 2e를 참조하여 비트라인 형성 공정을 그 예로 하여 본 발명을 설명한다.
먼저, 도 2a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(200) 상에 게이트 절연막(201)을 형성한다. 게이트 절연막(201)으로는 산화막 계열의 절연성 막을 사용한다. 여기서, 기판(200)은 통상의 실리콘 기판이다.
게이트 절연막(201) 상에 전도막과 하드마스크용 절연막을 차례로 증착한 다음, 포토리소그라피 공정을 통해 게이트전극 패턴 형성을 위한 마스크 패턴을 형성한 다음, 마스크 패턴을 식각 마스크로 전도막과 하드마스크용 절연막을 식각함으로써, 하드마스크(103)/게이트 전도막(102)의 적층 구조를 갖는 게이트전극을 형성한다.
게이트 전도막(102)은 폴리실리콘, 텅스텐, 텅스텐 실리사이드, Ti, TiN 등의 단독 또는 조합된 구조를 포함하며, 게이트 하드마스크(103)은 질화막 계열 또는 산화막 계열의 절연성 막을 포함한다.
이어서, 게이트전극 구조가 형성된 프로파일을 따라 질화막과 산화막의 단독 또는 조합된 형태로 절연막을 증착한 다음, 에치백 공정을 실시하여 게이트전극 측벽에 스페이서(104)를 형성한다. 스페이서(104)는 후속 식각 공정에서 게이트전극이 어택받는 것을 방지하기 위한 것이다. 이어서, 스페이서(104) 상에 식각정지막(105)을 형성한다.
식각정지막(105)은 자기정렬콘택(Self Align Contact; 이하 SAC 이라 함) 등의 식각 공정에서 식각 멈춤의 역할을 하며 주로 질화막 계열을 이용한다.
여기서, 식각정지막(105)은 스페이서의 이중 구조로 간주할 수도 있다.
이어서, 이온주입 공정(206)을 실시하여 게이트전극의 측면에 얼라인되도록 기판(200)에 N형 불순물을 도핑시킨 후, 열처리를 통해 도핑된 불순물을 확산시켜 소스/드레인 등의 N형 불순물 확산영역(207)을 형성한다.
이 때, N형 불순물로는 아세닉을 사용하고, 그 농도는 2E15/㎠ ∼ 5E15/㎠ 정도를 사용한다. 또한, 이온주입 에너지는 12KeV ∼ 18KeV를 사용한다.
이어서, 전면에 절연막(208)을 형성한다. 절연막(208)은 산화막 계열의 절연성 막이나, 유기 또는 무기 계열의 저유전율막을 포함한다.
산화막 계열의 절연성 막으로는, BSG(Boro Silicate Glass)막, BPSG(Boro Phospho Silicate Glass)막, PSG(Phospho Silicate Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막, HDP(High Density Plasma) 산화막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막 등의 단독 또는 조합된 구조를 포함한다.
한편, 여기서는 LP-TEOS막(Low Pressure Chemical Vapor Deposition; LPCVD 방식으로 증착한 TEOS막)을 절연막(208)으로 사용하는 것을 그 예로 하였으며, 그 증착 두께는 1200Å ∼ 2000Å으로 하였다.
이어서, 후속 포토리소그라피 공정에서의 마진을 확보하기 위해 절연막(208) 상부를 CMP 또는 에치백 공정을 이용하여 평탄화시킨다.
이어서, 평탄화된 절연막(208) 상에 포토레지스트 패턴(209)을 형성하고 포토레지스트 패턴(209)을 식각마스크로 절연막(208)을 식각하여 비트라인 콘택이 이루어질 불순물 확산영역(207)을 노출시키는 오픈부(210)를 형성한다.
이어서, 포토레지스트 스트립(Photo resist strip) 공정을 실시하여 포토레지스트 패턴(209)을 제거한다. 이 때, 마스크 패턴으로 포토레지스트 패턴(209) 만을 단독으로 사용할 경우 식각시 배리어 역할을 할 수 있을 정도인 2500Å ∼ 3500Å 정도의 두께를 갖도록 한다.
한편, 여기서는 마스크 패턴으로 포토레지스트 패턴(209)을 단독으로 사용하는 것을 그 예로 하였으나, 고해상도에 따른 포토레지스트 패턴(209)의 두께 저하와 이로 인한 식각 배리어로서의 특성을 커버하기 위해 포토레지스트(209) 하부에 희생 하드마스크를 사용할 수 있다. 희생 하드마스크 물질로는 주로 질화막, 텅스텐막, 폴리실리콘막 등이 사용된다.
이어서, 도 2c에 도시된 바와 같이, 이온주입 공정(211)을 실시하여 오픈부(210) 형성에 따라 비트라인 콘택을 위해 노출된 N형의 불순물 확산영역(207)에 N형의 불순물을 이온주입한 다음, 열처리를 실시하여 도핑된 불순물을 확산시켜 N형 불순물 확산영역(207) 내에 고농도의 N형 불순물 확산영역(212)을 형성한다. 이로 인해 후속 비트라인 콘택이 이루어질 부분에서의 잉여 전자의 농도가 증가한다.
이 때, N형 불순물로는 아세닉을 사용하고, 그 농도는 2E15/㎠ ∼ 5E15/㎠ 정도를 사용한다. 또한, 이온주입 에너지는 7KeV ∼ 12KeV를 사용한다. 이온주입 에너지가 불순물 확산영역(207) 형성시에 비해 낮으므로 불순물 확산영역(207) 내부에 형성된다.
열처리시에는 750℃ ∼ 850℃의 온도 범위에서 실시하는 급속열처리(Rapid Thermal Process; 이하 RTP라 함) 공정을 이용하며, 20초 ∼ 40초 동안 실시한다. 열처리시에는 N2 또는 Ar 분위기에서 실시하는 거이 바람직하다.
이어서, 도 2d에 도시된 바와 같이, 오픈부(210)가 형성된 프로파일을 따라 CVD 방식을 이용하여 Ti막(213)을 증착한다. 이 때, CVD 방식의 특성상 열에 의해 Ti막(213)의 Ti와 고농도의 불순물 확산영역(212)의 실리콘이 반응하여 실리사이드 즉, TiSi2(215)가 형성된다. TiSi2(215)의 원활한 형성을 위해 증착 온도는 690℃ 이상의 온도를 유지하는 것이 바람직하며, Ti막(213)의 증착 두께는 5Å ∼ 15Å으로 매우 얇게 한다. Ti막(213) 증착 시에는 TiCl4와 H2를 그 소스 가스로 사용한다.
이어서, Ti막(213)이 형성된 프로파일을 따라 CVD 방식을 이용하여 TiN막(214)을 형성한다. TiN막(214)의 증착 두께는 10Å ∼ 20Å으로 매우 얇게 한다.
이로써, TiN막(214)/Ti막(213) 구조의 배리어막과 오믹 콘택을 위한 그 하부의 TiSi2(215) 구성이 완성된다. 이 후, 배리어 특성 향상을 위해 추가의 열처리 공 정을 실시할 수도 있다. 열처리시에는 750℃ ∼ 850℃의 온도 범위에서 실시하는 RTP 공정을 이용하며, 20초 ∼ 40초 동안 실시한다.
한편, 여기서는 배리어막으로 TiN막/Ti막의 적층 구조를 그 예로 하였으나, 이외에도 Ta 또는 TaN 등 실리콘과 반응하여 실리사이드 형성이 가능하며 배리어 특성이 우수한 다양한 형태의 금속막의 단독 또는 적층 구조를 포함한다.
이어서, 도 2e에 도시된 바와 같이, 배리어막 구조가 형성된 전면에 비트라인용 전도막인 텅스텐막(216)을 증착한 다음, 텅스텐막(216) 상에 포토레지스트 패턴 또는 폴리실리콘 하드마스크와 포토레지스트 패턴이 적층된 마스크 패턴을 형성한 다음, 마스크 패턴을 이용하여 텅스텐막(216)과 배리어막을 선택적으로 식각하여 비트라인을 형성한다.
한편, 비트라인 전도막으로는 전술한 텅스텐막(216) 이외에 폴리실리콘막, 텅스텐 실리사이드, 텅스텐 나이트라이드막, TiN막, Ti막, Ta막, TaN막 드의 단독 또는 조합된 구조를 포함한다.
텅스텐막(216)을 CVD 방식으로 증착할 경우 H2와 SiH4(또는 Si2H 6)를 이용하여 WF6를 환원시켜 증착하며, 텅스텐막(216)의 증착 두께는 500Å ∼ 800Å이 되도록 한다.
상기한 본 발명에서는 비트라인 형성 공정을 그 예로 하여 설명하였으나, 전술한 비트라인 이외에 실리콘을 포함하는 N형의 도전영역과 직접 콘택되는 모든 도전패턴 예컨대, 셀콘택 플러그, 금속 콘택, 금속 배선 등의 형성 공정에 응용이 가 능하다.
전술한 바와 같이 이루어지는 본 발명은, 도전패턴과 콘택되는 실리콘을 포함하는 N형의 도전영역 부분에 N형 불순물인 아세닉(As) 등을 추가로 도핑하여 불순물 농도를 높여 콘택 저항을 낮추며, Ti막 등의 배리어용 제1금속막을 CVD 방식으로 얇게 증착함과 동시에 하부의 불순물 확산영역에서의 실리콘과 제1금속막의 금속을 반응시켜 TiSi2 등의 금속 실리사이드를 형성하고, 다시 TiN 등의 배리어용 제2금속막을 CVD 방식으로 증착하여 배리어막 구조를 형성함으로써, 도전패턴에서 배리어막이 차지하는 높이를 상당히 낮출 수 있으며, 배리어용 제1금속막 증착시 온도와 두께를 최적화함으로써 매우 낮은 콘택 저항을 얻을 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, N형의 추가 불순물 도핑으로 콘택 저항을 25% 정도 낮출 수 있어 전류량 및 소자의 동작 속도를 증가시키는 효과가 있다.
또한, 화학기상증착 방식으로 배리어막을 증착함으로써, 도전패턴에서의 배리어막의 두께를 종래기술에 비해 획기적으로 낮출 수 있으므로 도전패턴의 기생용량을 낮출 수 있고, 이는 곧 소자의 도전패턴이 비트라인일 경우 반도체 메모리 소자에서의 리프레시 등의 특성을 형상시키는 효과가 있다.

Claims (18)

  1. 실리콘을 포함하는 N형의 도전영역에 N형의 불순물을 도핑하여 고농도의 N형 불순물 영역을 형성하는 단계;
    상기 고농도의 N형 불순물 영역 상에 화학기상증착 방식을 이용하여 배리어용 제1금속막을 증착하며, 이 때 상기 고농도의 N형 불순물 영역의 실리콘과 상기 제1금속막의 금속을 반응시켜 상기 고농도의 N형 불순물 영역과 상기 제1금속막 사이의 계면에 금속 실리사이드를 형성하는 단계;
    상기 제1금속막 상에 전도막을 형성하는 단계; 및
    상기 전도막과 상기 제1금속막을 선택적으로 식각하여 도전패턴을 형성하는 단계
    를 포함하는 반도체 소자 제조 방법.
  2. 기판에 N형의 불순물 확산영역을 형성하는 단계;
    상기 N형의 불순물 확산영역에 추가의 N형의 불순물을 도핑하여 고농도의 N형 불순물 영역을 형성하는 단계;
    상기 고농도의 N형 불순물 영역 상에 화학기상증착 방식을 이용하여 배리어용 제1금속막을 증착하며, 이 때 상기 고농도의 N형 불순물 영역의 실리콘과 상기 제1금속막의 금속을 반응시켜 상기 고농도의 N형 불순물 영역과 상기 제1금속막 사 이의 계면에 금속 실리사이드를 형성하는 단계;
    상기 제1금속막 상에 전도막을 형성하는 단계; 및
    상기 전도막과 상기 제1금속막을 선택적으로 식각하여 도전패턴을 형성하는 단계
    를 포함하는 반도체 소자 제조 방법.
  3. 실리콘을 포함하는 N형의 도전영역을 갖는 하부 구조 상에 절연막을 형성하는 단계;
    상기 절연막을 선택적으로 식각하여 상기 N형의 도전영역을 노출시키는 오픈부를 형성하는 단계;
    상기 오픈부를 통해 노출된 상기 N형의 도전영역에 N형의 불순물을 도핑하여 고농도의 N형 불순물 영역을 형성하는 단계;
    상기 오픈부가 형성된 프로파일을 따라 화학기상증착 방식을 이용하여 배리어용 제1금속막을 증착하며, 이 때 상기 고농도의 N형 불순물 영역의 실리콘과 상기 제1금속막의 금속을 반응시켜 상기 고농도의 N형 불순물 영역과 상기 제1금속막 사이의 계면에 금속 실리사이드를 형성하는 단계;
    상기 제1금속막 상에 전도막을 형성하는 단계; 및
    상기 전도막과 상기 제1금속막을 선택적으로 식각하여 도전패턴을 형성하는 단계
    를 포함하는 반도체 소자 제조 방법.
  4. 기판에 N형의 불순물 확산영역을 형성하는 단계;
    상기 기판 상에 절연막을 형성하는 단계;
    상기 절연막을 선택적으로 식각하여 상기 N형의 불순물 확산영역을 노출시키는 오픈부를 형성하는 단계;
    상기 오픈부를 통해 노출된 상기 N형의 불순물 확산영역에 추가의 N형의 불순물을 도핑하여 고농도의 N형 불순물 영역을 형성하는 단계;
    상기 오픈부가 형성된 프로파일을 따라 화학기상증착 방식을 이용하여 배리어용 제1금속막을 증착하며, 이 때 상기 고농도의 N형 불순물 영역의 실리콘과 상기 제1금속막의 금속을 반응시켜 상기 고농도의 N형 불순물 영역과 상기 제1금속막 사이의 계면에 금속 실리사이드를 형성하는 단계;
    상기 제1금속막 상에 전도막을 형성하는 단계; 및
    상기 전도막과 상기 제1금속막을 선택적으로 식각하여 도전패턴을 형성하는 단계
    를 포함하는 반도체 소자 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 고농도의 N형의 불순물 영역을 형성하는 단계에서,
    아세닉(As)을 이온주입한 다음, 열처리하여 상기 고농도의 N형의 불순물 영역 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  6. 제 5 항에 있어서,
    상기 고농도의 N형의 불순물 영역을 형성하는 단계에서,
    상기 아세닉을 2E15/㎠ 내지 5E15/㎠의 농도로 하고 이온주입 에너지를 7KeV 내지 12KeV를 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
  7. 제 5 항에 있어서,
    상기 열처리시, 750℃ 내지 850℃의 온도에서 20초 내지 40초 동안 실시하는 급속열처리를 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
  8. 제 7 항에 있어서,
    상기 열처리를 질소 또는 아르곤 분위기에서 실시하는 것을 특징으로 하는 반도체 소자 제조 방법.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제1금속막을 적어도 690℃의 온도에서 증착하는 것을 특징으로 하는 반도체 소자 제조 방법.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제1금속막을 5Å 내지 15Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자 제조 방법.
  11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제1금속막을 증착하는 단계 후, 상기 제1금속막 상에 배리어용 제2금속막을 증착한 다음, 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  12. 제 11 항에 있어서,
    상기 제2금속막을 10Å 내지 20Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자 제조 방법.
  13. 제 11 항에 있어서,
    상기 열처리시, 750℃ 내지 850℃의 온도에서 20초 내지 40초 동안 실시하는 급속열처리를 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
  14. 제 11 항에 있어서,
    상기 제1금속막은 Ti막이고, 상기 제2금속막은 TiN막이며, 상기 금속 실리사이드는 TiSi2인 것을 특징으로 하는 반도체 소자 제조 방법.
  15. 제 2 항 또는 제 4 항에 있어서,
    상기 N형의 불순물 확산영역을 형성하는 단계에서,
    아세닉을 이온주입한 다음, 열처리하여 상기 N형의 불순물 확산영역 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  16. 제 15 항에 있어서,
    상기 N형의 불순물 확산영역을 형성하는 단계에서,
    상기 아세닉을 2E15/㎠ 내지 5E15/㎠의 농도로 하고 이온주입 에너지를 12KeV 내지 18KeV를 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
  17. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 전도막은 텅스텐막을 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  18. 제 17 항에 있어서,
    상기 전도막을 500Å 내지 800Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
KR1020040048368A 2004-06-25 2004-06-25 반도체 소자 제조 방법 KR100562650B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040048368A KR100562650B1 (ko) 2004-06-25 2004-06-25 반도체 소자 제조 방법
US11/020,494 US7338871B2 (en) 2004-06-25 2004-12-21 Method for fabricating semiconductor device
JP2004370492A JP2006013424A (ja) 2004-06-25 2004-12-22 半導体素子の製造方法
CNB2004100821796A CN100346465C (zh) 2004-06-25 2004-12-31 用于制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048368A KR100562650B1 (ko) 2004-06-25 2004-06-25 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20050122740A KR20050122740A (ko) 2005-12-29
KR100562650B1 true KR100562650B1 (ko) 2006-03-20

Family

ID=35506454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048368A KR100562650B1 (ko) 2004-06-25 2004-06-25 반도체 소자 제조 방법

Country Status (4)

Country Link
US (1) US7338871B2 (ko)
JP (1) JP2006013424A (ko)
KR (1) KR100562650B1 (ko)
CN (1) CN100346465C (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070281456A1 (en) * 2006-05-30 2007-12-06 Hynix Semiconductor Inc. Method of forming line of semiconductor device
US8803245B2 (en) 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby
US7968457B2 (en) * 2008-08-26 2011-06-28 Intel Corporation Sandwiched metal structure silicidation for enhanced contact
US8614106B2 (en) 2011-11-18 2013-12-24 International Business Machines Corporation Liner-free tungsten contact
US9530736B2 (en) * 2014-02-14 2016-12-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
US9165838B2 (en) * 2014-02-26 2015-10-20 Taiwan Semiconductor Manufacturing Company Limited Methods of forming low resistance contacts
US9343357B2 (en) * 2014-02-28 2016-05-17 Qualcomm Incorporated Selective conductive barrier layer formation
CN104538439A (zh) * 2015-01-19 2015-04-22 北京大学 一种耐高温欧姆接触电极结构及其加工方法
US9972682B2 (en) 2016-01-22 2018-05-15 International Business Machines Corporation Low resistance source drain contact formation
US10249502B2 (en) 2016-01-22 2019-04-02 International Business Machines Corporation Low resistance source drain contact formation with trench metastable alloys and laser annealing
CN106684034B (zh) * 2016-08-22 2019-08-20 上海华力微电子有限公司 一种在接触孔中制备薄膜的方法
JP7283036B2 (ja) * 2018-07-13 2023-05-30 富士電機株式会社 半導体装置および製造方法
CN113517288B (zh) 2020-04-10 2024-03-29 长鑫存储技术有限公司 半导体结构及其形成方法
JP2022016842A (ja) * 2020-07-13 2022-01-25 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024119A1 (en) 1999-01-08 2002-02-28 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR20050009354A (ko) * 2003-07-16 2005-01-25 주식회사 하이닉스반도체 플러그 이온주입을 포함하는 반도체 소자의 콘택 형성 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848333B2 (ja) * 1995-07-28 1999-01-20 日本電気株式会社 半導体装置の製造方法
US6617205B1 (en) * 1995-11-20 2003-09-09 Hitachi, Ltd. Semiconductor storage device and process for manufacturing the same
US6440828B1 (en) * 1996-05-30 2002-08-27 Nec Corporation Process of fabricating semiconductor device having low-resistive contact without high temperature heat treatment
JP3075351B2 (ja) * 1998-03-24 2000-08-14 日本電気株式会社 半導体装置およびその製造方法
US6528835B1 (en) * 1998-11-20 2003-03-04 Texas Instruments Incorporated Titanium nitride metal interconnection system and method of forming the same
US6271132B1 (en) * 1999-05-03 2001-08-07 Advanced Micro Devices, Inc. Self-aligned source and drain extensions fabricated in a damascene contact and gate process
KR100360396B1 (ko) * 1999-08-05 2002-11-13 삼성전자 주식회사 반도체소자의 콘택 구조체 형성방법
JP3906005B2 (ja) * 2000-03-27 2007-04-18 株式会社東芝 半導体装置の製造方法
JP4477197B2 (ja) * 2000-05-18 2010-06-09 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6645806B2 (en) * 2001-08-07 2003-11-11 Micron Technology, Inc. Methods of forming DRAMS, methods of forming access transistors for DRAM devices, and methods of forming transistor source/drain regions
KR20030085323A (ko) * 2002-04-30 2003-11-05 주식회사 하이닉스반도체 에스렘(ｓｒａｍ) 셀 및 그 제조방법
US20050239287A1 (en) * 2003-10-03 2005-10-27 Mei-Yun Wang Silicide formation using a metal-organic chemical vapor deposited capping layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024119A1 (en) 1999-01-08 2002-02-28 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR20050009354A (ko) * 2003-07-16 2005-01-25 주식회사 하이닉스반도체 플러그 이온주입을 포함하는 반도체 소자의 콘택 형성 방법

Also Published As

Publication number Publication date
US20050287799A1 (en) 2005-12-29
CN100346465C (zh) 2007-10-31
JP2006013424A (ja) 2006-01-12
KR20050122740A (ko) 2005-12-29
CN1713368A (zh) 2005-12-28
US7338871B2 (en) 2008-03-04

Similar Documents

Publication Publication Date Title
US8536008B2 (en) Manufacturing method of vertical channel transistor array
US6528368B1 (en) Method for fabricating semiconductor device, and semiconductor device, having storage node contact flugs
US5670404A (en) Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer
US5874359A (en) Small contacts for ultra large scale integration semiconductor devices without separation ground rule
US8779422B2 (en) Semiconductor device with buried bit line and method for fabricating the same
JP2001196564A (ja) 半導体装置及びその製造方法
KR20110124142A (ko) 매우 얇은 반도체-온-절연체를 위한 임베디드 디램
US6885052B2 (en) Semiconductor memory device having self-aligned contacts and method of fabricating the same
KR100562650B1 (ko) 반도체 소자 제조 방법
US20020024093A1 (en) Semiconductor device with self-aligned contact structure employing dual spacers and method of manufacturing the same
JP2001217403A (ja) 半導体集積回路装置およびその製造方法
KR20020001535A (ko) 기가비트 디램용의 완전 밀봉된 다마신 게이트
US5899735A (en) Method for making low-resistance contacts between polysilicon and metal silicide on semiconductor integrated circuits
US5536673A (en) Method for making dynamic random access memory (DRAM) cells having large capacitor electrode plates for increased capacitance
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
US5491104A (en) Method for fabricating DRAM cells having fin-type stacked storage capacitors
US6174762B1 (en) Salicide device with borderless contact
JP4334811B2 (ja) 半導体装置の製造方法
US6472265B1 (en) Method for manufacturing embedded dynamic random access memory
JP2000174225A (ja) 半導体集積回路装置およびその製造方法
US6303493B1 (en) Wiring for semiconductor device and method for forming the same
KR20010020918A (ko) 고밀도 디램 내에서 폴리 길이 제어를 위한 수정된 게이트도체 공정
KR100688059B1 (ko) 반도체 소자 제조 방법
JPH11307742A (ja) 低いビット線間結合容量を有する低抵抗ビット線構造の製造方法
US7026207B2 (en) Method of filling bit line contact via

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 15