KR100562483B1 - 버스 클락 주파수 변환 방법 - Google Patents

버스 클락 주파수 변환 방법 Download PDF

Info

Publication number
KR100562483B1
KR100562483B1 KR1019980036598A KR19980036598A KR100562483B1 KR 100562483 B1 KR100562483 B1 KR 100562483B1 KR 1019980036598 A KR1019980036598 A KR 1019980036598A KR 19980036598 A KR19980036598 A KR 19980036598A KR 100562483 B1 KR100562483 B1 KR 100562483B1
Authority
KR
South Korea
Prior art keywords
frequency
bus
bus clock
clock frequency
clock
Prior art date
Application number
KR1019980036598A
Other languages
English (en)
Other versions
KR20000018822A (ko
Inventor
최철승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980036598A priority Critical patent/KR100562483B1/ko
Publication of KR20000018822A publication Critical patent/KR20000018822A/ko
Application granted granted Critical
Publication of KR100562483B1 publication Critical patent/KR100562483B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/102Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

개시되는 컴퓨터 시스템의 버스 클락 주파수 변환 방법은 컴퓨터 시스템의 사용 중에 클락 발생기의 주파수를 변환할 수 있다. 시스템 동작 중에 버스 클락의 주파수를 변환하여 시스템이 정상적으로 동작하지 않는 경우, 다시 주파수를 조정할 수 있으며, 단지 시스템이 홀트 되는 경우에는 시스템을 재 구동시키면 된다.

Description

버스 클락 주파수 변환 방법{METHOD OF BUS CLOCK FREQUENCY CONVERSION}
본 발명은 컴퓨터 시스템(computer system)에 관한 것으로 구체적으로는 버스 클락 주파수(bus clock frequency)를 변환하는 방법에 관한 것이다.
도 1에는 일반적인 컴퓨터 시스템을 보여주는 도면이 도시되어 있다. 도 1에 도시된 바와 같이, 컴퓨터 시스템은 디스플레이 모니터(10), 본체(12), 키보드(14), 마우스(16)를 포함한다. 이러한 구성을 갖는 일반적인 컴퓨터 시스템의 회로 구성을 보여주는 블록도가 첨부도면 도 2에 도시되어 있다.
도 2에 도시된 바와 같이, 컴퓨터 시스템은 크게 HOST 버스(21), PCI 버스(27), ISA 버스(32)를 갖는다. HOST 버스(21)에는 CPU(20)가 접속되어 있다. HOST 버스(21)와 PCI 버스(27)간에는 HOST-to-PCI 버스 브릿지(bus bridge)(23)가 접속되어 있다. 상기 HOST-to-PCI 버스 브릿지(23)에는 AGP 보오드(Accelerated Graphics Port board)(22)와 메모리 모듈(memory module)(24)이 접속된다. 상기 AGP 보오드(22)에는 디스플레이 모니터(10)가 접속된다. PCI 버스(27)와 ISA 버스(32)간에는 PCI-to-ISA 버스 브릿지(29)가 접속되어 있으며, PCI-to-ISA 버스 브릿지(29)에는 IDE 장치(30) 예컨대, 하드디스크 드라이브, CD-ROM 드라이브 등이 접속된다. 그리고 PCI 규격을 지원하는 확장 디바이스들을 장착할 수 있는 다수개의 PCI 슬롯(31)이 PCI 버스(27)에 접속되어 있다.
ISA 버스(32)에는 슈퍼 I/O(35), BIOS ROM(33)이 접속되어 있다. 그리고 ISA 규격을 지원하는 확장 디바이스들을 장착할 수 있는 다수개의 ISA 슬롯(38)이 ISA 버스(32)에 접속되어 있다. 슈퍼 I/O(35)에는 키보드(14), 마우스(16), FDD(Floppy Disk Drive)(34), 직렬 포트(36), 병렬 포트(37)등이 접속된다. 그리고 클락 발생기(clock generator)(25)와 주파수 선택기(26)가 구비된다. HOST-to-PCI 버스 브릿지(23), PCI-to-ISA 버스 브릿지(29), 메모리 모듈(24) 및 클락 발생기(25)간에는 SM 버스(System Management bus)(28)가 연결되어 있다.
이상과 같이 컴퓨터 시스템에는 여러 구성 요소들이 포함되어 있는데 이들은 각기 정해진 동작 주파수를 갖고 동작한다. 클락 발생기(25)는 각기 해당되는 주파수 및 듀티 사이클(duty cycle)을 갖는 클락을 HOST 버스(21), PCI 버스(27), ISA 버스(32)를 통해 공급한다. 도 3에는 버스 클락 주파수를 설정하는 부분에 관련된 회로 구성을 보여주는 블록도 이다.
도 3에 도시된 바와 같이, 클락 발생기(25)는 여러 클락을 발생하는데, 이때 클락의 주파수는 BIOS(33)의 설정 상태에 의해 결정되던가 또는 별도의 주파수 선택기(26)에 의해 설정된다. BIOS(33)에 의해 결정되는 경우에는 주파수 정보가 CPU(20)를 통해 PIC-to-ISA 브릿지(29)의 SM 버스 인터페이스(29a)로 제공되고, 이는 SM 버스(28)를 통해 클락 발생기(25)로 입력된다. 클락 발생기(25) 내부 주파수 설정 블록(25a)에 제공된 주파수 정보에 따라 발생되는 클락의 주파수가 설정된다. 이러한 과정을 보여주는 플로우챠트가 도 4 및 도 5에 도시되어 있다.
도 4에 도시된 바와 같이, BIOS(33)에 의한 주파수 설정 과정은 먼저 단계 S40에서 컴퓨터 시스템이 파워 온 되면 단계 S42에서 BIOS(33)에 의한 클락 발생기(25)의 주파수 설정 과정이 진행된다. 그리고 단계 S44에서는 설정된 주파수에 따라 클락 발생기(25)가 클락을 발생하여 각 버스로 공급함으로 시스템이 동작한다. 도 5에 도시된 바와 같이, 주파수 선택기(26)에 의한 경우에는 먼저 단계 S50에서 시스템이 파워 온 되면 단계 S52에서 주파수 선택기(26)에 의한 클락 발생기(25)의 주파수 설정이 이루어지면 단계 S54에서는 설정된 주파수에 따라 클락 발생기(25)가 클락을 발생하여 각 버스로 공급하므로 시스템이 동작한다.
이상과 같이 클락 발생기(25)가 버스 클락 발생하여 각 버스를 통해 시스템에 클락 공급하게 된다. 그런데, 공급되어지는 각 클락의 주파수는 고정되어 있음으로 동급의 CPU를 채용한 컴퓨터 시스템들 간에는 그 성능의 차별되게 하기가 힘들다. 그러나 현재 대부분의 컴퓨터 시스템은 설정되어진 클락 주파수를 변경함이 없이 사용하고 있다. BIOS 셋업(CMOS 셋업) 과정에서 버스 클락을 상향 설정하여 시스템의 성능을 향상 시키려하는 경우에 과도한 상향 설정에 따라 시스템이 홀트(halt)되면 다시 시스템을 동작 시켜 버스 클락의 주파수를 재 설정하여야 한다. 이 재 설정 과정에서 BIOS의 셋업(CMOS 셋업)을 클리어 시켜야 한다. 이러한 과정은 사용자에게 매우 번거로움을 주게 된다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 컴퓨터 시스템의 버스 클락 주파수 조정이 용이한 버스 클락 주파수 변환 방법을 제공하는데 있다.
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 컴퓨터 시스템의 버스 클락 변환 방법은: 컴퓨터 시스템의 동작 중 클락 발생기로부터 발생되는 버스 클락 주파수를 변경하는 단계와; 변경된 버스 클락 주파수에 따라 시스템이 정상적으로 동작하는 가를 판단하는 단계와; 시스템이 정상적으로 동작하지 않는 경우, 상기 클락 발생기의 버스 클락 주파수 조정을 재 실시하는 단계를 포함한다.
이 실시예에 있어서, 상기 버스 클락 주파수를 변경하는 단계는: 시스템의 동작 중 버스 클락 주파수를 변경하기 위한 소정의 응용 프로그램이 구동되는 단계와; 상기 응용 프로그램을 통해 사용자가 버스 클락 주파수를 선택하는 단계와; 선택된 버스 클락 주파수에 따라 상기 클락 발생기의 주파수가 설정되는 단계를 포함한다.
이 실시예에 있어서, 버스 클락 주파수 변환 후 시스템이 정상적으로 동작하는 경우, 현재 설정된 버스 클락 주파수 정보를 저장하는 단계를 포함한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명의 바람직한 실시예에 따른 버스 클락 주파수 변환 방법은 컴퓨터 시스템의 사용 중에 버스 클락 주파수를 변환 할 수 있는 응용 프로그램을 실행하여 버스 클락의 주파수를 변환한다. 도 6에는 본 발명의 바람직한 실시예에 따른 버스 클락 주파수 변환 방법을 보여주는 플로우챠트가 도시되어 있다.
도 6을 참조하여, 단계 S60에서는 컴퓨터 시스템이 파워 온 되고 단계 S61에서는 부팅과정이 진행되면서 BIOS에 설정된 주파수로 클락 발생기의 주파수 설정이 이루어진다. 단계 S62에서는 설정된 주파수로 시스템이 동작한다. 단계 S63에서는 사용자는 주파수 조정용 프로그램을 실행한다. 상기 주파수 조정용 프로그램은 클락 발생기의 주파수 설정을 변환할 수 있는 용용 프로그램이다. 단계 S64에서는 사용자의 주파수 선택이 이루어지고, 단계 S65에서는 상기 주파수 조정용 프로그램에 의해 클락 발생기의 주파수 설정이 진행된다. 이 단계에서는 앞서 도 3을 참조하여 기술한 바와 같이, PCI-to-ISA 버스 브릿지(29)의 SM 버스 인터페이스(29a)를 통해 클락 발생기(25)의 주파수 설정이 이루어진다.
단계 S66에서 클락 발생기는 새롭게 설정된 주파수로 클락의 주파수를 변환한다. 단계 S67에서 사용자는 주파수 변환 완료된 후 시스템이 정상적으로 동작하는지를 판단한다. 시스템이 정상적으로 동작하는 경우에는 단계 S68로 진행하여 설정된 주파수 정보를 저장하고, 단계 S69로 진행하여 시스템을 다시 사용하게 된다. 그러나 시스템이 정상적으로 동작하지 않는 경우에는 단계 S70으로 진행하여 시스템이 홀트 상태인가를 판단한다. 시스템이 홀트되지 않은 경우에는 다시 단계 S64로 진행하여 주파수 조정용 프로그램을 사용하여 주파수를 다른 값으로 조정한다. 시스템이 홀트 된 경우에는 단계 S71로 진행하여 시스템을 파워 오프 시킨다. 그리고 다시 시스템을 파워 온 시켜 주파수 설정을 다시 한다.
이상과 같이, 사용자는 시스템의 사용 중에 언제든지 재부팅 하지 않고도 버스 클락의 주파수를 가변 시켜 시스템의 성능을 향상시킬 수 있다. 만일 시스템이 홀트되는 경우에는 시스템을 다시 구동하는 과정만을 실시하면 된다.
도 1은 일반적인 컴퓨터 시스템을 보여주는 도면;
도 2는 일반적인 컴퓨터 시스템의 회로 구성을 보여주는 블록도;
도 3은 버스 클락 주파수를 설정하는 부분에 관련된 회로 구성을 보여주는 블록도;
도 4 및 도 5는 종래의 컴퓨터 시스템의 버스 클락 주파수 설정 방법을 보여주는 플로우챠트; 그리고
도 6은 본 발명의 바람직한 실시예에 따른 버스 클락 주파수 변환 방법의 플로우챠트이다.
*도면의 주요 부분에 대한 부호의 설명*
10: 디스플레이 모니터 12: 본체
14: 키보드 16: 마우스

Claims (3)

  1. 컴퓨터 시스템의 버스 클락 변환 방법은:
    컴퓨터 시스템의 동작 중 클락 발생기로부터 발생되는 버스 클락 주파수를 변경하는 단계와;
    변경된 버스 클락 주파수에 따라 시스템이 정상적으로 동작하는 가를 판단하는 단계와;
    시스템이 정상적으로 동작하지 않는 경우, 상기 클락 발생기의 버스 클락 주파수 조정을 재 실시하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템의 버스 클락 변환 방법.
  2. 제 1 항에 있어서,
    상기 버스 클락 주파수를 변경하는 단계는:
    시스템의 동작 중 버스 클락 주파수를 변경하기 위한 소정의 응용 프로그램이 구동되는 단계와;
    상기 응용 프로그램을 통해 사용자가 버스 클락 주파수를 선택하는 단계와;
    선택된 버스 클락 주파수에 따라 상기 클락 발생기의 주파수가 설정되는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템의 버스 클락 변환 방법.
  3. 제 1 항에 있어서,
    버스 클락 주파수 변환 후 시스템이 정상적으로 동작하는 경우, 현재 설정된 버스 클락 주파수 정보를 저장하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 시스템의 버스 클락 변환 방법.
KR1019980036598A 1998-09-04 1998-09-04 버스 클락 주파수 변환 방법 KR100562483B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980036598A KR100562483B1 (ko) 1998-09-04 1998-09-04 버스 클락 주파수 변환 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036598A KR100562483B1 (ko) 1998-09-04 1998-09-04 버스 클락 주파수 변환 방법

Publications (2)

Publication Number Publication Date
KR20000018822A KR20000018822A (ko) 2000-04-06
KR100562483B1 true KR100562483B1 (ko) 2006-06-01

Family

ID=19549682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036598A KR100562483B1 (ko) 1998-09-04 1998-09-04 버스 클락 주파수 변환 방법

Country Status (1)

Country Link
KR (1) KR100562483B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565212B1 (ko) * 2004-10-26 2006-03-30 엘지전자 주식회사 시스템 클럭신호를 위한 오토 튜닝 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62286117A (ja) * 1986-06-04 1987-12-12 Nec Corp 情報処理装置
KR900005264A (ko) * 1988-09-28 1990-04-13 아오이 죠이치 클럭신호스위칭회로와 그 스위칭방법
KR930018352A (ko) * 1992-02-28 1993-09-21 강진구 시스템 콘트롤라의 클럭 재발생 회로
JPH06250972A (ja) * 1993-02-23 1994-09-09 Mitsubishi Electric Corp マイクロプロセッサ
KR960024830A (ko) * 1994-12-30 1996-07-20 김광호 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치 및 그 방법
KR19980056990A (ko) * 1996-12-30 1998-09-25 김영환 가변 주파수 클럭 발생회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62286117A (ja) * 1986-06-04 1987-12-12 Nec Corp 情報処理装置
KR900005264A (ko) * 1988-09-28 1990-04-13 아오이 죠이치 클럭신호스위칭회로와 그 스위칭방법
KR930018352A (ko) * 1992-02-28 1993-09-21 강진구 시스템 콘트롤라의 클럭 재발생 회로
JPH06250972A (ja) * 1993-02-23 1994-09-09 Mitsubishi Electric Corp マイクロプロセッサ
KR960024830A (ko) * 1994-12-30 1996-07-20 김광호 중앙 처리 장치의 버스 미사용시 전력 소모 방지 장치 및 그 방법
KR19980056990A (ko) * 1996-12-30 1998-09-25 김영환 가변 주파수 클럭 발생회로

Also Published As

Publication number Publication date
KR20000018822A (ko) 2000-04-06

Similar Documents

Publication Publication Date Title
JP3357813B2 (ja) ゲーテッドクロック設計支援方法、ゲーテッドクロック設計支援装置及びゲーテッドクロック設計支援プログラムを格納したコンピュータ読み取り可能な記録媒体
KR100487543B1 (ko) 시피유 스케쥴링 방법
US6711526B2 (en) Operating system-independent method and system of determining CPU utilization
JPH10133783A (ja) ネットワーク使用中の節電機能を有するコンピュータの節電モード切換方法
JP2008524744A (ja) オンデマンド電力管理の方法及び機器
TW200825705A (en) Method and system for power-state transition controllers
CN1418335A (zh) 用于单锁相环(pll)处理器***的控制处理器功率和性能的方法和装置
WO2002003182A2 (en) A method and apparatus for power management
JP3467631B2 (ja) ロジックlsi
KR100562483B1 (ko) 버스 클락 주파수 변환 방법
JP4373595B2 (ja) コンピュータシステム
JP2004512614A (ja) オペレーティングシステムサポートのために一定の時間基準を用いるマルチモード電力管理システムのハードウェアアーキテクチャ
US7124309B2 (en) Method, system, and apparatus for an efficient power dissipation
Nose et al. Deterministic inter-core synchronization with periodically all-in-phase clocking for low-power multi-core SoCs
US6954872B2 (en) Registering events while clocking multiple domains
CN101303653B (zh) 判断计算机***是否执行重开机的方法及其计算机***
EP1405171A1 (en) Method and apparatus to use task priority to scale processor performance
JP3250268B2 (ja) 情報処理装置
JP3138737B1 (ja) パワー制御装置及び方法並びにパワー制御プログラムを記録した記録媒体
US7139924B2 (en) IDE control device suitable for supplying a plurality of requested clock signals to various hard discs
KR19990026800A (ko) 운영체제 타이머에 초기값 설정방법
EP1372065A2 (en) System large scale integrated circuit (LSI), method of designing the same, and program therefor
CN109683975B (zh) 一种用于唤醒处理器的电路和方法
JPH076155A (ja) シングルチップ・マイクロコンピュータ
US20040267512A1 (en) Simulation framework with support for multiple integrated circuits having potentially differing characteristics

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee