KR100559590B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100559590B1
KR100559590B1 KR1020040055158A KR20040055158A KR100559590B1 KR 100559590 B1 KR100559590 B1 KR 100559590B1 KR 1020040055158 A KR1020040055158 A KR 1020040055158A KR 20040055158 A KR20040055158 A KR 20040055158A KR 100559590 B1 KR100559590 B1 KR 100559590B1
Authority
KR
South Korea
Prior art keywords
trench
forming
isolation layer
etching
substrate
Prior art date
Application number
KR1020040055158A
Other languages
English (en)
Other versions
KR20060006244A (ko
Inventor
권영민
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040055158A priority Critical patent/KR100559590B1/ko
Priority to US11/182,252 priority patent/US7335564B2/en
Publication of KR20060006244A publication Critical patent/KR20060006244A/ko
Application granted granted Critical
Publication of KR100559590B1 publication Critical patent/KR100559590B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 반도체 기판 위에 트렌치 형성을 위한 모트 패턴을 형성하는 단계와, 모트 패턴을 통해 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계와, 트렌치를 포함한 기판 전면에 고밀도 플라즈마 공정으로 트렌치 충진 물질을 증착하여 트렌치 분리막을 형성하는 단계와, 기판의 중앙 영역을 국부적으로 마스킹한 후 가장자리 영역의 트렌치 분리막을 소정 두께로 식각하는 단계와, 트렌치 분리막이 식각된 기판 전면에 대해 평탄화 공정을 수행하는 단계를 포함하며, 고밀도 플라즈마 공정을 적용한 트렌치 분리막의 형성시 웨이퍼 중앙 영역과 가장자리 영역의 두께 균일도를 개선함으로써, 평탄화 공정 이후에도 트렌치 분리막의 균일한 평탄화를 확보할 수가 있으며, 이후 형성되는 게이트 패턴의 중앙 영역과 가장자리 영역의 위치에 따른 CD 차이를 최소화할 수 있어서 소자의 특성 차이를 최소화하는 이점이 있다.
소자 분리막, 트렌치, STI, 고밀도 플라즈마, 단차

Description

반도체 소자의 소자 분리막 형성 방법{METHOD FOR FORMING DEVICE ISOLATION LAYER OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 공정 순서도,
도 2는 종래 기술에 따른 소자 분리막 형성에 의한 웨이퍼의 중앙과 가장자리 영역의 소자 분리막 증착 프로파일,
도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 공정 순서도,
도 4는 본 발명에 따른 소자 분리막 형성에 의한 웨이퍼의 중앙과 가장자리 영역의 소자 분리막 증착 프로파일.
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 더욱 상세하게는 고밀도 플라즈마(High Density Plasma; HDP) 공정을 적용한 트렌치 분리막의 형성시 웨이퍼의 중앙 영역을 국부적으로 마스킹한 후 가장자리 영역을 식각하여 웨이퍼 중앙 영역과 가장자리 영역의 두께 균일도를 개선하도록 한 반도체 소자 의 소자 분리막 형성 방법에 관한 것이다.
주지와 같이, 반도체 소자에는 트랜지스터(transistor), 캐패시터(capacitor) 등의 단위 소자로 된 셀들이 반도체 소자의 용량에 따라 한정된 면적내에 다수개가 집적되는데, 이러한 셀들은 서로 독립적인 동작 특성을 위하여 전기적인 격리가 필요하다.
따라서, 이러한 셀들간의 전기적인 격리를 위한 방편으로서, 실리콘 기판을 리세스(recess)하고 필드 산화막을 성장시키는 실리콘 부분 산화(LOCal Oxidation of Silicon; LOCOS)와, 웨이퍼(wafer)를 수직방향으로 식각하여 절연 물질로 매립하는 셀로우 트렌치 분리(Shallow Trench Isolation; STI)가 잘 알려져 있다.
이 중에서 STI는 반응성 이온 식각(Reactive Ion Etching ; RIE)이나 플라즈마 식각과 같은 건식 식각 기술을 사용하여 좁고 깊은 트렌치를 만들고, 그 속에 절연막을 채우는 방법으로 실리콘 웨이퍼에 트렌치를 만들어 절연물을 집어넣기 때문에 버즈 비크와 관련된 문제가 없어진다. 또한 절연막이 채워진 트렌치는 표면을 평탄하게 하므로 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리한 방법이다.
이와 같이, 소자 활성 영역의 확보 측면에서 유리한 STI는 접합 누설 전류면에서도 LOCOS에 비해 향상된 특성을 보이고 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 공정 순서도이다.
도 1a를 참조하면, 소자간 분리를 위한 트렌치를 형성하고자 하는 실리콘 기 판(11)상에 패드 산화막(13)을 형성하며, 패드 산화막(13)상에 질화막(15)을 적층한다. 그 위에 식각 마스크로서 사용할 물질인 포토레지스트를 도포하여 포토레지스트층(17)을 형성한 후 포토레지스트층(17)을 패터닝하여 식각하고자 하는 부분을 노출시키는 포토레지스트 패턴을 형성한다.
도 1b를 참조하면, 포토레지스트층(17)을 식각 마스크로 하여 질화막(15)과 패드 산화막(13)을 실리콘 기판(11)이 노출될 때까지 선택적으로 건식 식각하며, 실리콘 기판(11)의 노출 부분을 소정 두께로 건식 식각하여 트렌치(T)를 형성한다.
도 1c를 참조하면, 포토레지스트층(17)을 제거한 후 세정 공정을 거치며, STI 라이너 산화(Liner Oxidation) 공정을 수행, 즉 열공정을 통해 트렌치(T)의 표면을 성장시켜 라이너 산화막(19)을 형성한다.
이후, 트렌치(T)를 포함한 구조물 전면에 트렌치 충진(trench filling) 물질을 증착하여 트렌치 분리막(21)을 형성한다. 트렌치 분리막(21)은 대기압화학기상증착(Atmospheric Pressure Chemical Vapor Deposition; APCVD)법 또는 서브대기압화학기상증착(Sub Atmospheric Pressure Chemical Vapor Deposition; SACVD)법을 이용하여 증착하여 왔으나 최근에는 소자의 고집적화 되면서 충실한 갭 필 효과를 얻기 위하여 고밀도 플라즈마(HDP) 공정이 적용되고 있다.
도 1d를 참조하면, 화학적기계적연마(CMP) 공정을 수행하여 질화막(15)의 상부 영역에 존재하는 트렌치 분리막(21)을 제거하며, 이로서 트렌치(T) 영역, 즉 비활성 영역에만 트렌치 분리막(21)이 존재한다. 이후 STI 구조를 만드는데 사용된 질화막(15)을 세정하여 제거하며, 이온 주입 등의 여러 공정을 거친 후 게이트 산 화막을 성장시키기 전 사전 세정 공정을 진행한다.
그러나, 전술한 바와 같은 종래의 소자 분리막 형성 방법에 의하면 트렌치 분리막의 형성시에 고밀도 플라즈마 공정이 적용되는데, 고밀도 플라즈마 공정은 증착 메커니즘상 증착과 식각이 동시에 수행되면서 도 1c에 나타낸 바와 같이 웨이퍼의 중앙 영역보다 가장자리 영역이 더 두껍게 형성되는 불균일 특성이 나타나며, 이로 인해 후속의 평탄화 공정이 수행된 이후에도 도 1d에 나타낸 바와 같이 중앙 영역보다 가장자리 영역의 트렌치 분리막이 더 두껍게 형성된다. 웨이퍼 전체에 걸쳐 나타나는 트렌치 분리막의 증착 두께 프로파일은 도 2에 나타낸 바와 같다.
따라서, 후속 공정에서 트랜지스터나 캐패시터가 형성되는 활성 지역과 소자 분리 영역인 필드 지역과의 단차가 웨이퍼의 중앙 영역과 가장자리 영역에서 차이가 발생되므로 소자의 특성 차이를 초래하는 문제점이 있었다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 제안한 것으로서, 고밀도 플라즈마 공정을 적용한 트렌치 분리막의 형성시 웨이퍼 중앙 영역과 가장자리 영역의 두께 균일도를 개선하는 데 그 목적이 있다.
이와 같은 목적을 실현하기 위한 본 발명은, 고밀도 플라즈마 공정을 적용한 트렌치 분리막의 형성시 웨이퍼의 중앙 영역을 국부적으로 마스킹한 후 가장자리 영역을 식각하는 것을 특징으로 한다.
즉, 본 발명은 반도체 소자의 소자 분리막을 형성함에 있어서, 반도체 기판 위에 트렌치 형성을 위한 모트 패턴을 형성하는 단계와, 모트 패턴을 통해 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계와, 트렌치를 포함한 기판 전면에 고밀도 플라즈마 공정으로 트렌치 충진 물질을 증착하여 트렌치 분리막을 형성하는 단계와, 기판의 중앙 영역을 국부적으로 마스킹한 후 가장자리 영역의 트렌치 분리막을 소정 두께로 식각하는 단계와, 트렌치 분리막이 식각된 기판 전면에 대해 평탄화 공정을 수행하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 공정 순서도로서, 이러한 공정 순서도를 참조하여 본 발명을 살펴보면 아래와 같다.
도 3a를 참조하면, 소자간 분리를 위한 트렌치를 형성하고자 하는 실리콘 기판(101)상에 패드 산화막(103)을 형성하며, 패드 산화막(103)상에 질화막(105)을 적층한다. 그 위에 식각 마스크로서 사용할 물질인 포토레지스트를 도포하여 제 1 포토레지스트층(107)을 형성한 후 제 1 포토레지스트층(107)을 패터닝하여 식각하고자 하는 부분을 노출시키는 포토레지스트 패턴을 형성한다. 즉 후속 공정에서 기판 위에 트렌치를 형성하기 위한 모트 패턴을 형성하는 것이다.
도 3b를 참조하면, 제 1 포토레지스트층(107)을 식각 마스크로 하여 질화막(105)과 패드 산화막(103)을 실리콘 기판(101)이 노출될 때까지 선택적으로 건식 식각하며, 실리콘 기판(101)의 노출 부분을 소정 두께로 건식 식각하여 트렌치(T) 를 형성한다.
도 3c를 참조하면, 제 1 포토레지스트층(107)을 제거한 후 세정 공정을 거치며, STI 라이너 산화 공정을 수행, 즉 열공정을 통해 트렌치(T)의 표면을 성장시켜 라이너 산화막(109)을 형성한다.
이후, 트렌치(T)를 포함한 구조물 전면에 트렌치 충진 물질을 증착하여 트렌치 분리막(111)을 형성한다. 트렌치 분리막(111)은 충실한 갭 필 효과를 얻기 위하여 고밀도 플라즈마(HDP) 공정을 적용한다.
여기서, HDP(As dep.) 공정은 증착 메커니즘상 증착과 식각이 동시에 수행되면서 도 3c에 나타낸 바와 같이 웨이퍼의 중앙 영역보다 가장자리 영역에서 트렌치 분리막(111)이 더 두껍게 형성되는 불균일 특성이 나타난다.
도 3d를 참조하면, 트렌치 분리막(111)의 불균일 특성을 개선하기 위하여 트렌치 분리막(111) 위에 식각 마스크로서 사용할 물질인 포토레지스트를 도포하여 제 2 포토레지스트층(113)을 형성한 후 제 2 포토레지스트층(113)을 패터닝하여 웨이퍼의 중앙 영역을 국부적으로 마스킹하는 포토레지스트 패턴을 형성한다.
도 3e를 참조하면, 제 2 포토레지스트층(113)을 식각 마스크로 하여 트렌치 분리막(111)의 노출된 가장자리 영역을 소정 두께만큼 선택적으로 습식 식각하여 트렌치 분리막(111)이 웨이퍼의 중앙 영역과 가장자리 영역에서 거의 동일한 두께 프로파일을 갖도록 한다. 이후 제 2 포토레지스트층(113)을 제거한다.
도 3f를 참조하면, 화학적기계적연마(CMP) 공정을 수행하여 질화막(105)의 상부 영역에 존재하는 트렌치 분리막(111)을 제거하며, 이로서 트렌치(T) 영역, 즉 비활성 영역에만 트렌치 분리막(111)이 존재한다. 이후 STI 구조를 만드는데 사용된 질화막(105)을 세정하여 제거하며, 이온 주입 등의 여러 공정을 거친 후 게이트 산화막을 성장시키기 전 사전 세정 공정을 진행한다.
이와 같이 본 발명에서는 도 3d 및 도 3e의 공정을 통해 웨이퍼 중앙 영역과 가장자리 영역에서 트렌치 분리막(111)의 두께 균일도를 개선함으로써, 후속의 평탄화 공정이 수행된 이후에 웨이퍼 전체에 걸쳐 나타나는 트렌치 분리막의 증착 두께 프로파일은 도 4와 같이 두께 균일도가 향상된다.
본 발명에 대한 앞의 설명에서는 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
전술한 바와 같이 본 발명은 고밀도 플라즈마 공정을 적용한 트렌치 분리막의 형성시 웨이퍼의 중앙 영역을 국부적으로 마스킹한 후 가장자리 영역을 식각하여 웨이퍼 중앙 영역과 가장자리 영역의 두께 균일도를 개선함으로써, 평탄화 공정 이후에도 트렌치 분리막의 균일한 평탄화를 확보할 수가 있으며, 이후 형성되는 게이트 패턴의 중앙 영역과 가장자리 영역의 위치에 따른 CD(Critical Dimension) 차이를 최소화할 수 있어서 소자의 특성 차이를 최소화하는 효과가 있다.

Claims (2)

  1. 반도체 기판 위에 트렌치 형성을 위한 모트 패턴을 형성하는 단계와,
    상기 모트 패턴을 통해 상기 반도체 기판을 일정 깊이 식각하여 트렌치를 형성하는 단계와,
    상기 트렌치를 포함한 기판 전면에 고밀도 플라즈마(HDP) 공정으로 트렌치 충진 물질을 증착하여 트렌치 분리막을 형성하는 단계와,
    상기 기판의 중앙 영역을 국부적으로 마스킹한 후 가장자리 영역의 상기 트렌치 분리막을 소정 두께로 식각하는 단계와,
    상기 트렌치 분리막이 식각된 기판 전면에 대해 평탄화 공정을 수행하는 단계
    를 포함하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 트렌치 분리막 식각 단계는 상기 웨이퍼의 중앙 영역을 국부적으로 마스킹하는 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴을 식각 마스크로 하여 상기 트렌치 분리막의 노출된 가장자리 영역을 선택적으로 소정 두께만큼 식각하는 단계와,
    상기 식각 마스크로 이용한 상기 포토레지스트 패턴을 제거하는 단계
    를 포함하는 반도체 소자의 소자 분리막 형성 방법.
KR1020040055158A 2004-07-15 2004-07-15 반도체 소자의 소자 분리막 형성 방법 KR100559590B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040055158A KR100559590B1 (ko) 2004-07-15 2004-07-15 반도체 소자의 소자 분리막 형성 방법
US11/182,252 US7335564B2 (en) 2004-07-15 2005-07-14 Method for forming device isolation layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055158A KR100559590B1 (ko) 2004-07-15 2004-07-15 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20060006244A KR20060006244A (ko) 2006-01-19
KR100559590B1 true KR100559590B1 (ko) 2006-03-10

Family

ID=35600006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055158A KR100559590B1 (ko) 2004-07-15 2004-07-15 반도체 소자의 소자 분리막 형성 방법

Country Status (2)

Country Link
US (1) US7335564B2 (ko)
KR (1) KR100559590B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640653B1 (ko) 2005-07-15 2006-11-01 삼성전자주식회사 수직채널을 가진 반도체소자의 제조방법 및 이를 이용한반도체소자
KR100758494B1 (ko) * 2005-12-28 2007-09-12 동부일렉트로닉스 주식회사 반도체 장치의 소자 분리 영역 및 그 형성 방법
WO2008014236A1 (en) * 2006-07-24 2008-01-31 Tetralogic Pharmaceuticals Corporation Dimeric iap inhibitors
KR100831681B1 (ko) * 2006-12-29 2008-05-22 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930644A (en) * 1997-07-23 1999-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a shallow trench isolation using oxide slope etching
US6146975A (en) * 1998-07-10 2000-11-14 Lucent Technologies Inc. Shallow trench isolation
US6214691B1 (en) * 1999-01-12 2001-04-10 United Microelectronics Corp. Method for forming shallow trench isolation
US6380047B1 (en) * 1999-08-10 2002-04-30 Advanced Micro Devices, Inc. Shallow trench isolation formation with two source/drain masks and simplified planarization mask
US6258676B1 (en) * 1999-11-01 2001-07-10 Chartered Semiconductor Manufacturing Ltd. Method for forming a shallow trench isolation using HDP silicon oxynitride
US6562700B1 (en) * 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal

Also Published As

Publication number Publication date
US7335564B2 (en) 2008-02-26
KR20060006244A (ko) 2006-01-19
US20060014361A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
KR100590383B1 (ko) 반도체 소자의 소자분리막 형성방법
US7335564B2 (en) Method for forming device isolation layer of semiconductor device
US6103581A (en) Method for producing shallow trench isolation structure
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100688687B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100607762B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR100195237B1 (ko) 개선된 트렌치와 로코스 조합형 소자분리방법
KR20030056609A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20070006012A (ko) 플래쉬 메모리소자의 제조방법
JPH11260911A (ja) 半導体デバイスの素子隔離層形成方法
KR100499409B1 (ko) 반도체소자의 소자분리막 형성방법
KR100578239B1 (ko) 반도체장치의 소자분리막 형성방법
KR20080062582A (ko) 반도체 소자의 소자분리막 형성방법
KR20030057886A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080114065A (ko) 반도체 소자의 소자분리막 형성 방법
KR20030083448A (ko) 반도체 소자의 소자분리막 형성방법
KR20020054666A (ko) 반도체소자의 소자분리막 형성방법
KR20060128152A (ko) 반도체 소자의 제조방법
KR20060127353A (ko) 반도체 소자 및 그 제조 방법
KR20050035586A (ko) 2 단계 ｓｔｉ ｃｍｐ 공정을 이용한 소자 분리 방법
KR20040089391A (ko) 반도체 소자의 소자 분리막 형성방법
KR20020066262A (ko) 반도체 소자의 평탄화 방법
KR20020058316A (ko) 반도체 소자의 소자분리막 형성방법
KR20050012652A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee