KR100549007B1 - 펀치쓰루 방지막을 갖는 반도체 장치의 트랜지스터들 및그 제조 방법들 - Google Patents
펀치쓰루 방지막을 갖는 반도체 장치의 트랜지스터들 및그 제조 방법들 Download PDFInfo
- Publication number
- KR100549007B1 KR100549007B1 KR1020040016272A KR20040016272A KR100549007B1 KR 100549007 B1 KR100549007 B1 KR 100549007B1 KR 1020040016272 A KR1020040016272 A KR 1020040016272A KR 20040016272 A KR20040016272 A KR 20040016272A KR 100549007 B1 KR100549007 B1 KR 100549007B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- channel
- channel portion
- film
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 78
- XQGSVNHIIVBMPX-UHFFFAOYSA-N Improsulfan tosylate Chemical compound CC1=CC=C(S([O-])(=O)=O)C=C1.CS(=O)(=O)OCCC[NH2+]CCCOS(C)(=O)=O XQGSVNHIIVBMPX-UHFFFAOYSA-N 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 230000002265 prevention Effects 0.000 claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 172
- 239000012535 impurity Substances 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 46
- 125000006850 spacer group Chemical group 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 18
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000000926 separation method Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
Abstract
펀치쓰루 방지막(Punchthrough Protecton Layer)을 갖는 반도체 장치의 트랜지스터들 및 그 제조 방법들을 제공한다. 이 트랜지스터들 및 그 제조 방법들은 트랜지스터의 소오스 및 드레인 영역들의 펀치쓰루를 방지할 수 있는 방안을 제시한다. 이를 위해서, 반도체 기판이 준비되고, 상기 반도체 기판의 주 표면으로부터 아래를 향해서 연장된 채널부 홀(Channel-Portion Hole)이 배치된다. 상기 채널부 홀의 하부에 펀치쓰루 방지막 및 채널부 막(Channel-Portion Layer)이 차례로 적층된다. 상기 채널부 홀의 상부를 채우고 동시에 반도체 기판 상에 배치된 워드라인 패턴이 형성된다. 이때에, 상기 워드라인 패턴은 차례로 적층된 워드라인 및 워드라인 캐핑막 패턴이고, 상기 채널부 막은 채널 영역(Channel Region)의 일부분이다. 이를 통해서, 상기 펀치쓰루 방지막을 갖는 반도체 장치는 트랜지스터의 소오스 및 드레인 영역들의 펀치쓰루를 방지해서 트랜지스터의 스위칭(Swithcing) 특성을 향상시킬 수 있게 해준다.
펀치쓰루 방지막, 채널부 홀, 채널부 막, 트랜지스터.
Description
도 1 은 본 발명에 따른 디램 셀의 트랜지스터의 배치도.
도 2 는 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라서 취한 디램 셀의 트랜지스터의 단면도.
도 3 내지 도 16 은 각각이 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라서 취한 디램 셀의 트랜지스터의 제조 방법을 설명하는 단면도들.
본 발명은 반도체 장치의 트랜지스터들 및 그 제조 방법들에 관한 것으로서, 상세하게는 펀치쓰루 방지막을 갖는 반도체 장치의 트랜지스터들 및 그 제조방법들에 관한 것이다.
일반적으로, 트랜지스터는 반도체 기판 상에 배치된 워드라인 패턴 및 그 패턴에 중첩하도록 반도체 기판에 형성된 소오스/ 드레인 영역들을 포함한다. 그리고, 상기 워드라인 패턴 아래의 반도체 기판에 채널 영역이 위치된다. 상기 채 널 영역은 반도체 장치의 디자인 룰이 축소됨에 따라서 워드라인 패턴과 함께 반도체 기판에 작은 면적을 갖게된다.
이를 해소하기 위해서, 상기 트랜지스터는 반도체 기판에 트랜치 형태를 갖는 채널부 홀(Channel-Portion Hole) 및 그 홀을 채운 워드라인 패턴을 구비한다. 상기 워드라인 패턴은 채널부 홀을 한정하는 반도체 기판을 따라서 전하들의 전송 루트인 채널 영역을 제공한다. 이때에, 상기 채널부 홀 주위의 채널 영역은 반도체 기판 상에 배치된 워드라인 패턴 아래의 채널 영역의 길이보다 크다.
그러나, 상기 채널부 홀을 갖는 트랜지스터는 채널 영역의 길이를 증가시킴과 함께 반도체 장치의 집적도를 증가시킬수 있지만 디자인 룰 축소와 관련된 소오스 영역과 드레인 영역 사이의 펀치쓰루(Punchthrough)는 개선되지 않는다. 왜냐하면, 상기 반도체 장치의 디자인 룰의 축소는 채널부 홀의 직경을 작게하고 동시에 그 채널부 홀을 사이에 두고 채널 영역을 따라 서로 마주보는 소오스 및 드레인 영역들의 접촉 가능성도 크게 하기 때문이다. 따라서, 상기 채널부 홀을 갖는 트랜지스터는 소오스 및 드레인 영역들의 펀치쓰루를 개선하는 방안이 필요되어진다.
한편, " 트랜치 게이트 구조를 제조하는 방법(Method Of Manufacturing Trench Gate Structure)" 이 미국특허공보 제 6,423,618 호(U.S PATENT No. 6,423,618)에 밍 장 린(Ming-Jang Lin) 등에 의해 개시된 바 있다.
상기 미국특허공보 제 6,423,618 호에 따르면, 이 방법은 반도체 기판 상에 차례로 적층된 에피텍셜 막(Epitaxial Layer), 제 1 및 제 2 유전막들을 형성하는 것을 포함한다. 상기 에피텍셜 막은 베이스 영역(Base Region) 및 그 영역에 중첩 하는 소오스 영역(Source Region)을 갖는다. 그리고, 상기 제 2 및 제 1 유전막들과 함께 소오스 및 베이스 영역들을 차례로 관통해서 에피텍셜 막에 트랜치를 형성한다.
상기 방법은 트랜치의 하부에 제 3 유전막을 형성하고, 상기 트랜치를 컨포멀하게 덮는 게이트 산화막을 형성하는 것을 포함한다. 상기 트랜치를 컨포먹하게 덮어서 제 2 유전막 상에 폴리실리콘 막을 형성하고, 상기 폴리실리콘 막 상에 제 4 유전막을 형성해서 트랜치를 채운다. 계속해서, 상기 제 4 유전막 및 폴리 실리콘 막을 부분 제거해서 상기 제 4 유전막 및 폴리실리콘 막과 함께 베이스 영역이 동일한 상면을 이루도록 한다.
그러나, 상기 방법은 에피텍셜 막에 식각 공정을 실시해서 트랜치 게이트 구조를 갖는 트랜지스터를 형성하는 방안을 제시하는데, 상기 트렌지스터는 식각 공정으로 인해서 트랜치를 한정하는 에피텍셜 막을 따라서 불 안정한 계면 상태(Interfacial State)를 갖을 수 있다. 상기 에피텍셜 막의 불 안정한 계면은 트랜지스터의 채널 영역의 일부를 구성해서 반도체 장치의 구동 동안 누설 전류(Leakage Current)의 근원이 된다. 또한, 상기 방법은 트랜치의 하부 및 측부에 서로 다른 산화막들을 게이트 산화막으로 사용해서 트랜지스터를 형성하는 방안도 제시해주는데, 상기 트랜치 내의 산화막들은 트랜지스터의 구동 동안 서로 다른 막질 특성 차이로 누설 전류의 증가 및 게이트 산화막의 파괴 전압(Breakdown Voltage)을 저하시킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는 트랜지스터의 소오스 및 드레인 영역들의 펀치쓰루를 방지하는데 적합한 채널부 홀 내 펀치쓰루 방지막을 갖는 반도체 장치 및 디램 셀의 트랜지스터들을 제공하는데 있다.
본 발명이 이루고자 하는 기술적 과제는 트랜지스터의 소오스 및 드레인 영역들의 펀치쓰루를 방지할 수 있는 채널부 홀 내 펀치쓰루 방지막을 갖는 반도체 장치 및 디램 셀의 트랜지스터들의 제조방법들을 제공하는데 있다.
상기 기술적 과제들을 구현히기 위해서, 본 발명은 펀치쓰루 방지막을 갖는 반도체 장치 및 디램 셀의 트랜지스터들을 제공한다.
이 반도체 장치의 트랜지스터는 반도체 기판의 주 표면으로부터 아래를 향해서 연장된 채널부 홀(Channel-Portion Hole)을 포함한다. 상기 채널부 홀의 하부에 차례로 적층된 펀치쓰루 방지막(Punchthrough Protection Layer) 및 채널부 막(Channel-Portion Layer)이 위치된다. 상기 채널부 막은 채널 영역의 일부분이다. 그리고, 상기 채널부 홀의 상부를 채우고 동시에 반도체 기판 상에 형성된 워드라인 패턴이 배치된다. 상기 워드라인 패턴은 차례로 적층된 워드라인 및 워드라인 캐핑막 패턴이다.
상기 디램 셀의 트랜지스터는 트랜치 절연막으로 고립시킨 활성 영역을 포함한다. 상기 활성 영역의 반도체 기판의 주 표면으로부터 아래를 향해서 연장된 적어도 두 개의 채널부 홀들이 배치된다. 그리고, 상기 채널부 홀들의 각각의 하부에 펀치쓰루 방지막 및 채널부 막이 차례로 적층된다. 상기 채널부 막은 채널 영역의 일부분이다. 상기 채널부 홀들의 상부를 채우고 동시에 활성 영역 상에 서로 이격되도록 평행하게 형성된 제 1 워드라인 패턴들이 각각 배치된다. 상기 제 1 워드라인 패턴들과 함께 트랜치 절연막 상에 제 2 워드라인 패턴들이 위치된다. 상기 제 2 워드라인 패턴들은 활성 영역에 인접되고 동시에 제 1 워드라인 패턴들 중의 적어도 하나의 반대 편에 평행하도록 배치된다. 이때에, 상기 제 1 및 제 2 워드라인 패턴들의 각각은 차례로 적층된 워드라인 및 워드라인 캐핑막 패턴이다.
본 발명은 펀치쓰루 방지막을 갖는 반도체 장치 및 디램 셀의 트랜지스터들의 제조방법들을 제공한다.
이 반도체 장치의 트랜지스터의 제조방법은 반도체 기판의 주 표면으로부터 아래를 향하여 연장된 채널 홀(Channel Hole)을 형성하는 것을 포함한다. 상기 채널 홀의 하부에 펀치쓰루 방지막으로 채워진 채널부 트랜치(Channel-Portion Trench)를 형성한다. 상기 펀치쓰루 방지막은 상기 채널부 트랜치의 상부 측벽을 노출시키도록 형성한다. 그리고, 상기 채널부 트랜치의 상부 측벽을 덮어서 상기 채널부 트랜치를 채우도록 채널부 막을 형성한다. 상기 채널 홀을 채우고 동시에 상기 반도체 기판 상에 배치한 워드라인 패턴을 형성한다. 이때에, 상기 채널 홀 및 상기 채널부 트랜치는 채널부 홀(Channel-Portion Hole)을 형성한다.
상기 디램 셀의 트랜지스터의 제조방법은 트랜치 절연막으로 고립시킨 활성 영역을 형성하는 것을 포함한다. 상기 활성 영역의 반도체 기판의 주 표면으로부터 아래를 향하여 연장된 적어도 두 개의 채널 홀들을 형성한다. 상기 채널 홀들의 각각의 하부에 펀치쓰루 방지막으로 채워진 채널부 트랜치를 형성한다. 상기 펀치쓰 루 방지막은 채널부 트랜치의 상부 측벽을 노출시키도록 형성한다. 상기 채널부 트랜치의 상부 측벽을 덮어서 채널부 트랜치를 채우도록 채널부 막을 형성한다. 그리고, 상기 활성 영역 및 트랜치 절연막 상에 제 1 및 제 2 워드라인 패턴들을 각각 형성한다. 상기 제 2 워드라인 패턴들은 제 1 워드라인 패턴들 중의 적어도 하나의 반대편에 배치한다. 또한, 상기 제 1 워드라인 패턴들의 각각은 채널부 막 상에 위치해서 채널 홀을 채우도록 형성하고 동시에 활성 영역의 반도체 기판의 주 표면 상에 서로 이격되도록 평행하게 배치한다. 이때에, 상기 채널 홀 및 채널부 트랜치는 채널부 홀을 형성한다.
본 발명의 실시예들을 첨부한 도면들을 참조해서 보다 상세하게 설명하기로 한다.
도 1 은 본 발명에 따른 디램 셀의 트랜지스터의 배치도이고, 도 2 는 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라서 취한 디램 셀의 트랜지스터의 단면도이다.
도 1 및 도 2 를 참조하면, 디램 셀 어레이 영역(DRAM Cell Array Region; 200)을 갖는 반도체 기판(100)에 트랜치 절연막(110)이 배치되고, 상기 트랜치 절연막(110)은 활성 영역(115)을 한정한다. 상기 반도체 기판(100)은 P 타입의 도전형을 갖는 것이 바람직하며, 상기 반도체 기판(50)은 N 타입의 도전형을 갖을 수도 있다.
상기 활성 영역(115)의 반도체 기판(100)의 주 표면으로부터 아래를 향해서 연장된 적어도 두 개의 채널부 홀(Channel-Portion Hole; 154)들이 배치되는데, 상기 채널부 홀(154)들은 트랜치 형태(Trench-Form)를 갖는다. 상기 채널부 홀(154) 들은 상부가 하부 폭보다 큰 것이 바람직하다. 상기 채널부 홀(154)들은 상부가 하부 폭보다 작거나 또는 상기 채널부 홀(154)들은 상부 및 하부 폭들이 동일할 수 있다.
상기 채널부 홀(154)들의 각각은 그 하부에 차례로 증착된 펀치쓰루 방지막(156) 및 채널부 막(158)을 가지고, 상기 채널부 막(158) 상에 배치되어서 채널부 홀(154)들의 각각을 컨포멀하게 덮는 워드라인 절연막 패턴(163)이 배치된다. 이때에, 상기 채널부 막(158)은 채널부 홀(154)의 측벽을 통해서 소정 폭만큼 반도체 기판(100)과 접촉한다. 상기 워드라인 절연막 패턴(163) 및 펀치쓰루 방지막(156)는 반도체 기판과 식각률이 다른 절연막, 예를 들면, 실리콘 산화막(SiO2)인 것이 바람직하다. 상기 워드라인 절연막 패턴(163)은 실리콘 나이트라이드 산화막(SiXNYOZ)일 수 있다. 또한, 상기 채널부 막(158)은 반도체 기판과 동일한 식각률을 갖는 절연막, 예를 들면, 에피텍셜 막(Epitaxial Layer)이다. 상기 채널부 막(158)은 P 타입의 도전형을 갖는다. 상기 디램 셀 어레이 영역(200)이외의 주변 회로 영역(Peripheral Circuit Region)에서, 상기 채널부 막(158)은 P 또는 N 타입의 도전형을 갖을수 있다. 상기 채널부 막(158)은 디램 셀 어레이 영역(200) 및 주변 회로 영역의 구분없이 도핑이 되지않은 에피텍셜 막일수도 있다.
상기 채널부 홀(154)들 사이에 위치되어서 채널부 막(158)과 전기적으로 접속하는 채널 불순물 구분 영역(128)들이 배치된다. 상기 채널 불순물 구분 영역(128)들은 트랜지스터가 소오스 및 드레인 영역들의 펀치쓰루에 대해서 펀치쓰 루 방지막(156)으로 충분히 강제할 수 있다면 채널부 홀(154)들 사이에 위치시킬 필요없다. 상기 채널 불순물 구분 영역(128)들은 반도체 기판(100)과 동일한 도전형을 갖는 불순물 이온들을 갖는다.
상기 워드라인 절연막 패턴(163) 상에 제 1 워드라인 패턴(172)들이 위치되는데, 상기 제 1 워드라인 패턴(172)들은 채널부 홀(154)들의 상부를 각각 채우고 동시에 활성 영역(115) 상에 서로 이격되도록 평행하게 배치된다. 상기 제 1 워드라인 패턴(172)들과 함께 트랜치 절연막(110) 상에 제 2 워드라인 패턴(174)들이 위치되는데, 상기 제 2 워드라인 패턴(174)들은 각각이 활성 영역(115)에 인접되고 동시에 제 1 워드라인 패턴(172)들 중의 적어도 하나의 반대 편에 평행하도록 배치된다. 상기 제 1 및 제 2 워드라인 패턴들(172, 174)은 각각이 차례로 적층된 워드라인(166) 및 워드라인 캐핑막 패턴(169)을 포함한다. 상기 제 1 워드라인 패턴(172)들의 워드라인(166)들의 각각은 채널부 막(158) 상에 위치되어서 채널부 홀(154)을 채우도록 배치된다. 이때에, 상기 채널부 막(158)은 채널부 홀(154)을 채운 제 1 워드라인 패턴(172)의 하부에서 트랜지스터의 채널 영역(Channel Region)을 이룬다. 상기 워드라인(166)은 차례로 적층된 N 타입의 도전형을 갖는 폴리실리콘 막 및 금속 실리사이드 막이다. 상기 워드라인(166)은 단독으로 N 타입의 도전형을 갖는 폴리실리콘 막일 수도 있다. 상기 폴리 실리콘 막은 반도체 기판(100)과 다른 도전형을 갖는 것이 바람직하다. 상기 디램 셀 어레이 영역(200)이외의 주변 회로 영역(Peripheral Circuit Region)에서, 상기 폴리 실리콘 막은 반도체 기판(100)과 동일한 타입의 도전형을 갖거나 또는 반도체 기판(100)과 다른 타입의 도전형을 갖을 수도 있다. 상기 워드라인 캐핑막 패턴(169)은 워드라인 절연막 패턴(163)과 다른 식각률을 갖는 절연막, 예를 들면, 질화막(Si3N4)인 것이 바람직하다.
상기 제 1 및 제 2 워드라인 패턴들(172, 174)의 측벽에 워드라인 스페이서(176)들이 배치되는데, 상기 제 1 및 제 2 라인 패턴들(172, 174)과 함께 워드라인 스페이서(176)들 아래에 워드라인 절연막 패턴(163)들이 각각 배치되는 것이 바람직하다. 상기 워드라인 스페이서(176)들은 워드라인 캐핑막 패턴(169)과 동일한 식각률을 갖는 절연막인 것이 바람직하다.
상기 제 1 및 제 2 워드라인 패턴들(172, 174) 사이의 반도체 기판(100)의 주 표면 아래에 전극 불순물 영역(185)들이 각각 배치되는데, 상기 전극 불순물 영역(185)들은 각각이 제 1 및 제 2 워드라인 패턴들(172, 174)과 중첩하고, 상기 상기 전극 불순물 영역(185)들은 채널부 홀(154)들과 각각 접촉한다. 상기 전극 불순물 영역(185)들은 반도체 기판(100)과 다른 도전형을 갖는 것이 바람직하다. 상기 전극 불순물 영역(185)들은 각각이 트랜지스터의 소오스 및 드레인 영역들(Source and Drain Regions)을 지칭한다.
상기 제 1 및 제 2 워드라인 패턴들(172, 174) 사이에 각각 배치되고 동시에 상기 제 1 및 제 2 워드라인 패턴들(172, 174)의 상면으로부터 연장되어서 층간절연막(190)으로 고립된 플러그 패턴(196)들이 배치된다. 상기 층간절연막(190)은 워드라인 스페이서(176)와 다른 식각률을 갖는 절연막인 것이 바람직하다. 이때에, 상기 플러그 패턴(196)들은 상부측이 층간절연막(190)으로 둘러싸여지고 동시에 하부측이 제 1 워드라인 패턴(172)들로 이격되어서 서로 전기적으로 절연된다. 또한, 상기 플러그 패턴(196)들은 각각이 전극 불순물 영역(185)들과 전기적으로 접속하도록 반도체 기판(100) 상에 배치된다. 상기 플러그 패턴(196)들은 전극 불순물 영역(185)들과 동일한 도전형을 갖는 것이 바람직하다. 상기 제 1 워드라인 패턴(172)들 사이에 위치되어서 반도체 기판(100) 상에 배치된 플러그 패턴(196)은 비트라인 노드(Bit-Line Node)이다. 더불어서, 상기 제 1 및 제 2 워드라인 패턴들 사이에 위치되어서 반도체 기판(100) 상에 배치된 플러그 패턴(196)들은 각각이 커패시터 노드들(Capacitor Nodes)이다.
결론적으로, 상기 플러그 패턴들(196) 및 전극 불순물 영역(185)들과 함께 채널부 막(158)들은 제 1 및 제 2 워드라인 패턴들(172, 174)과 함께 본 발명의 트랜지스터를 구성한다. 즉, 상기 제 1 및 제 2 워드라인 패턴들(172, 174)은 각각이 트랜지스터의 게이트들(Gates)이고, 상기 채널부 막(158)들은 각각이 트랜지스터의 채널 영역들(Channel Regions)의 일부분이다. 상기 전극 불순물 영역(185)들은 각각이 트랜지스터의 소오스 및 드레인 영역들이고, 상기 플러그 패턴(196)들은 각각이 소오스 및 드레인 영역들의 전기 노드들(Electrical Nodes)이다. 또한, 상기 채널부 홀(154)의 하부에 위치한 펀치쓰루 방지막(156)은 트랜지스터의 소오스 및 드레인 영역들 사이의 펀치쓰루를 물리적으로 막는 역할을 한다.
이제, 본 발명의 제조방법을 첨부한 도면들을 참조해서 설명하기로 한다.
도 3 내지 도 16 은 각각이 도 1 의 절단선 Ⅰ-Ⅰ' 를 따라서 취한 디램 셀 의 트랜지스터의 제조 방법을 설명하는 단면도들이다.
도 1 및 도 3 내지 도 5 를 참조하면, 디램 셀 어레이 영역(200)의 반도체 기판(100)에 활성 영역(115)을 고립시키는 트랜치 절연막(110)을 형성한다. 상기 트랜치 절연막(110)은 반도체 기판(100)과 다른 식각률을 갖는 절연막. 예를 들면, 산화막(SiO2)으로 형성하는 것이 바람직하다. 상기 반도체 기판(100)은 P 타입의 도전형을 갖도록 형성하는 것이 바람직하며, 상기 반도체 기판(50)은 N 타입의 도전형을 갖도록 형성할 수도 있다.
상기 트랜치 절연막(110)을 이온 마스크로 사용해서 반도체 기판(100)에 이온 주입 공정(120)을 실시하여 채널 불순물 영역(Channel Impurity Region; 124)을 형성한다. 상기 채널 불순물 영역(124)은 반도체 기판(100)과 동일한 도전형을 갖는 불순물 이온들을 사용해서 형성하는데, 상기 채널 불순물 영역(124)은 반도체 기판(100)의 불순물 이온들의 농도(Dose)보다 크도록 형성한다.
상기 채널 불순물 영역(124) 갖는 반도체 기판 상에 차례로 적층된 패드막(132) 및 반사막(135)과 함께 포토레지스트 막(138)을 형성한다. 상기 반사막(135)은 포토 공정을 통해서 미세한 포토레지스트 패턴들을 정의할 수 있다면 형성하지 않을 수도 있다. 상기 반사막(135)은 패드막(132)과 다른 식각률을 갖는 절연막, 예를 들면, 실리콘 옥사이드 나이트라이드 막(SiON)으로 형성한다. 그리고, 상기 패드막(132)은 실리콘 산화막(SiO2)으로 형성하는 것이 바람직하며, 상기 패드막(132)은 실리콘 나이트라이드 막(Si3N4)으로 형성할 수 있다.
상기 포토레지스트 막(138)에 포토 공정을 수행해서 반사막(135) 상에 포토레지스트 패턴(139)들을 형성하고, 상기 포토레지스트 패턴(139)들을 식각 마스크로 사용해서 반사막(135) 및 패드막(132)에 식각 공정을 수행하여 활성 영역(115)의 반도체 기판(100)의 주 표면을 노출시킨다. 상기 식각 공정은 반도체 기판(100) 상에 차례로 적층된 패드막 패턴(133)들 및 반사막 패턴(136)들을 형성한다.
도 1 및 도 6 내지 8 을 참조하면, 상기 포토레지스트 패턴(139)들을 반도체 기판(100)으로부터 제거하고, 상기 반사막 패턴(136)들 및 패드막 패턴(133)들을 식각 마스크로 사용해서 반도체 기판(100)에 식각 공정을 수행하여 적어도 두 개의 채널 홀(Channel Hole; 143)들을 형성한다. 그리고, 상기 채널 홀(143)들 및 반사막 패턴(136)들과 함께 패드막 패턴(133)들의 측벽에 채널 스페이서(146)들을 각각 형성한다. 이때에, 상기 채널 스페이서(146)들은 각각이 채널 홀(143)들의 하부를 노출시킨다. 상기 채널 홀(143)은 채널 불순물 영역(124)과 접촉하도록 형성하거나 또는 채널 불순물 영역(124)과 접촉하지 않도록 형성할 수 있다. 상기 채널 스페이서(146)는 반사막 패너들과 동일한 식각률을 갖는 절연막, 예를 들면, 실리콘 나이트라이드 막(Si3N4)으로 형성하는 것이 바람직하다.
상기 채널 스페이서(146)들 및 반사막 패턴(136)들과 함께 패드막 패턴(133)들을 식각 마스크로 사용해서 반도체 기판(100)에 식각 공정을 수행하여 채널 트랜치(Channel Trench; 149)들을 형성한다. 상기 채널 트랜치(149)들은 각각이 채널 홀(143)들의 하부로부터 아래를 향해서 연장되도록 형성한다. 이때에, 상기 채널 트랜치(149)들은 각각이 채널 불순물 영역(124)을 가로지르기 때문에 채널 홀(143)의 하부에 채널 불순물 구분 영역(Channel Impurity Division Region; 128)들을 형성한다. 상기 채널 트랜치(149)는 채널 홀(143)의 깊이보다 크게 형성하는 것이 바람직하다. 상기 채널 트랜치(149)는 채널 홀(143)의 깊이보다 작게 형성하거나 또는 채널 홀(143)의 깊이와 동일하게 형성할 수 있다.
상기 채널 불순물 구분 영역(128)들을 갖는 반도체 기판에 산화 공정을 실시하여 채널 트랜치(149)들을 채우는 펀치쓰루 방지막(Punchthrough Protection Layer; 156)들을 각각 형성한다. 상기 펀치쓰루 방지막(156)은 트랜지스터의 소오스 및 드레인 영역들 사이의 펀치쓰루(Punchthrough)를 방지하게 해주는 물리적인 수단이다. 상기 펀치쓰루 방지막(156)들은 각각이 산화 공정을 통하여 채널 트랜치(149)의 폭을 증가시켜서 채널부 트랜치(Channel-Portion Trench; 152)들을 형성한다. 상기 채널부 트랜치(152)들은 반도체 기판(100)과 펀치쓰루 방지막(156) 사이의 계면(Interface)들을 각각 사용해서 채널 홀(143)의 하부에 형성한다. 이때에, 상기 채널부 트랜치(152) 및 채널 홀(143)은 하나의 채널부 홀(154)을 형성한다. 상기 채널부 트랜치(152)는 채널 홀(143)의 폭보다 크도록 형성하는 것이 바람직하다. 그리고, 상기 채널부 트랜치(152)는 채널 홀(143)의 폭보다 작게 형성하거나 또는 채널 홀(143)의 폭과 동일하게 형성할 수 있다. 상기 펀치쓰루 방지막(156)은 채널 스페이서(146)와 다른 식각률을 갖는 절연막, 예를 들면, 산화막(SiO2)으로 형성하는 것이 바람직하다.
도 1 및 도 9 내지 11 을 참조하면, 상기 반사막 패턴(136)들 및 채널 스페이서(146)들을 식각 저지막으로 사용해서 펀치쓰루 방지막(156)들에 식각 공정을 수행한다. 상기 식각 공정은 펀치쓰루 방지막(156)들을 부분적으로 식각해서 채널부 트랜치(152)들의 상부를 한정하는 반도체 기판(100)을 노출시키도록 실시한다. 또한, 상기 반도체 기판(100)은 채널부 트랜치(152)들의 상부에 각각 접촉하는 채널 불순물 구분 영역(128)들의 측부를 노출시킨다. 상기 식각 공정은 건식 또는 습식 식각을 사용해서 실시할 수 있다.
상기 반사막 패턴(136)들 및 채널 스페이서(146)들을 성장 방지막으로 사용해서 펀치쓰루 방지막(156) 상에 에피텍셜(Epitaxial) 공정을 실시하여 채널부 트랜치(152)들의 상부를 채우는 채널부 막(Channel-Portion Layer; 158)들을 각각 형성한다. 상기 채널부 막(158)들은 각각이 채널 홀(143)들의 하부에 형성되는데, 상기 채널부 막(158)은 반도체 기판(100)과 동일한 식각률을 갖는 절연막, 예를 들면, 에피텍셜 막으로 형성하는 것이 바람직하다. 상기 채널부 막(158)은 도핑이 안된 에피텍셜 막으로 형성하거나 또는 P 타입의 도전형을 갖는 에피텍셜 막으로 형성할 수 있다. 상기 채널부 막(158)은 디램 셀 어레이 영역(200)이외의 주변회로 영역인 경우 P 또는 N 타입의 도전형을 갖는 에피텍셜 막으로 형성할 수도 있다.
상기 채널부 막(158)들을 갖는 반도체 기판에 식각 공정을 연이어 실시해서 반사막 패턴(136)들 및 채널 스페이서(146)들을 반도체 기판(100)으로부터 제거한다. 이때에, 상기 반도체 기판(100)의 주 표면 상에 패드막 패턴(133)들이 단독으로 남는다. 상기 채널 스페이서(146)들 및 반사막 패턴(136)들을 제거한 후, 상기 패드막 패턴(133)들을 산화 방지막으로 사용해서 채널부 홀(154)들의 상부의 측벽 및 채널부 막(158)들에 산화 공정을 실시하여 희생막(Sacrificial Layer; 160)들을 각각 형성하는데, 상기 희생막(160)은 반사막(136)과 다른 식각률을 갖는 절연막, 예를 들면, 실리콘 산화막(SiO2)으로 형성하는 것이 바람직하다. 상기 희생막(160)은 채널 홀(143)의 형성시 식각 공정으로 생긴 불안정한 계면 상태를 안정화시키는 역할을 한다. 그리고, 상기 채널 불순물 구분 영역들의 불순물 이온들은 에피텍셜 공정 및 산화 공정의 열(Heat) 때문에 채널부 막으로 확산한다.
도 1 및 도 12 내지 도 14 를 참조하면, 상기 희생막(160)들 및 패드막 패턴(133)들을 반도체 기판(100)으로부터 제거한 후, 채널부 막(158) 상에 위치해서 채널부 홀(154)들의 상부를 채우는 워드라인 절연막(162) 및 워드라인 막(165)과 함께 워드라인 캐핑막(168)을 차례로 형성한다. 상기 워드라인 캐핑막(168)은 채널 스페이서(146)와 동일한 식각률을 갖는 절연막으로 형성하고, 상기 워드라인 절연막(162)은 채널부 막(158)과 다른 식각률을 갖는 절연막, 예를 들면, 실리콘 산화막(SiO2)으로 형성하는 것이 바람직하다. 상기 워드라인 절연막(162)은 실리콘 나이트라이드 산화막(SiXNYOZ)으로 형성할 수 있으며, 상기 워드라인 절연막(162)은 채널부 막(158)의 상부에 위치해서 채널부 홀(154)의 상부(채널 홀)의 측벽을 컨포멀하게 덮고 동시에 반도체 기판(100)의 주 표면을 덮는다. 또한, 상기 워드라인 막(165)은 차례로 적층된 N 타입의 도전형을 갖는 폴리실리콘 막 및 금속 실리사이드 막으로 형성하는 것이 바람직하며, 상기 워드라인 막(165)은 단독으로 N 타입의 도전형을 갖는 폴리실리콘 막으로 형성할 수 있다. 상기 워드라인 막(165)은 디램 셀 어레이 영역(200) 이외의 주변회로 영역인 경우 N 또는 P 타입의 도전형을 갖는 폴리실리콘 막을 사용해서 형성할 수도 있다.
상기 워드라인 절연막(162)을 식각 저지막으로 사용해서 워드라인 캐핑막(168) 및 워드라인 막(165)에 포토 및 식각 공정들을 차례로 실시한다. 상기 포토 및 식각 공정들은 워드라인 절연막(162) 상에 제 1 및 제 2 워드라인 패턴들(172, 174)을 형성한다. 상기 제 1 및 제 2 워드라인 패턴들(172, 174)은 각각이 차례로 적층된 워드라인(166) 및 워드라인 캐핑막 패턴(169)으로 형성한다. 이때에, 상기 제 1 워드라인 패턴(172)들은 활성 영역(115) 상에 서로 이격되게 배치해서 그 패턴(172)들의 워드라인(166)들이 채널부 홀(154)들의 상부(채널 홀들)를 각각 채우도록 형성한다. 그리고, 상기 제 2 워드라인 패턴(174)들은 제 1 워드라인 패턴(172)들 중의 적어도 하나의 반대편에 평행하게 배치되도록 채널부 막(158) 상에 형성한다. 상기 제 1 및 제 2 워드라인 패턴들(172, 174)은 각각이 트랜지스터의 게이트들(Gates)의 역할을 수행한다.
상기 제 1 및 제 2 워드라인 패턴들(172, 174)의 측벽에 워드라인 스페이서(176)들을 각각 형성한다. 상기 워드라인 스페이서(176)들은 그들 사이에 반도체 기판(100)이 노출되도록 형성하는데, 이를 통해서 상기 제 1 및 제 2 워드라인 패턴들(172, 174)과 함께 워드라인 스페이서(176)들 아래에 워드라인 절연막 패턴(163)들을 각각 형성한다. 상기 워드라인 스페이서(176)은 워드라인 캐핑막 패턴(169)과 동일한 식각률을 갖는 절연막을 사용해서 형성하는 것이 바람직하다.
상기 제 1 및 제 2 워드라인 패턴들(172, 174)과 함께 워드라인 스페이서(176)들을 마스크로 사용해서 반도체 기판(100)에 이온 주입 공정(180)을 실시하여 전극 불순물 영역(185)들을 형성한다. 상기 전극 불순물 영역(185)들은 제 1 및 제 2 워드라인 패턴들(172, 174)과 각각 중첩하도록 형성한다. 또한, 상기 전극 불순물 영역(185)들은 반도체 기판(100)과 다른 도전형을 갖도록 형성하는 것이 바람직하다. 상기 전극 불순물 영역(185)들은 각각이 트랜지스터의 소오스 및 드레인 영역들(Source And Drain Regions)을 한정한다.
도 1, 도 15 및 도 16 을 참조하면, 상기 전극 불순물 영역(185)들을 갖는 반도체 기판 상에 층간절연막(190)을 형성하는데, 상기 층간절연막(190)은 제 1 및 제 2 워드라인 패턴들(172, 174)을 충분하게 덮도록 형성한다. 상기 층간절연막(190)은 워드라인 스페이서(176)와 다른 식각률을 갖는 절연막으로 형성한다.
상기 워드라인 캐핑막 패턴(169)들 및 워드라인 스페이서(176)들을 식각 저지막으로 사용해서 층간절연막(190)에 식각 공정을 실시하여 플러그 콘택홀(193)들을 형성한다. 상기 플러그 콘택홀(193)들은 층간절연막(190)을 관통해서 제 1 및 제 2 워드라인 패턴들(172, 174) 사이에 형성하고, 상기 플러그 콘택홀(193)들은 상부측이 하부측의 직경보다 크도록 형성하는 것이 바람직하다.
상기 플러그 콘택홀(193)들을 플러그 패턴(196)들로 각각 채우는데, 상기 플러그 패턴(196)들은 각각이 전극 불순물 영역(185)들과 전기적으로 접속한다. 이때에, 상기 플러그 패턴(196)들은 전극 불순물 영역(185)들과 동일한 도전형을 갖도 록 형성한다.
상기 플러그 패턴(196)들은 커패시터 및 비트라인 노드들(Capacitor And Bit-Line Nodes)로 구분할 수 있는데, 상기 커패시터 및 비트라인 노드들의 구조는 다음과 같다. 즉, 상기 비트라인 노드는 제 1 워드라인 패턴(172)들 사이의 플러그 콘택홀(193)을 채운 플러그 패턴(196)이고, 상기 커패시터 노드들은 각각이 제 1 및 제 2 워드라인 패턴들(172, 174) 사이의 플러그 콘택홀(193)들을 채운 플러그 패턴(196)들이다. 상기 플러그 패턴(196)들은 각각이 소오스 및 드레인 영역들의 전기적 노드를 형성한다.
결론적으로, 본 발명의 디램(Dynamic RAM)은 채널부 홀(154)의 측부 및 채널부 막(158)을 채널 영역(Channel Region)으로 사용함과 함께 펀치쓰루 방지막(156)을 트랜지스터의 소오스 및 드레인 영역들 사이의 펀치쓰루를 방지하는 물리적 수단으로 사용한다. 이는 트랜지스터가 구동하는 동안 채널부 홀(154) 주변(채널 영역)을 따른 펀치쓰루 및 반도체 기판(100)을 통한 벌크(Bulk) 펀치쓰루를 방지해서 반도체 장치의 특성을 향상시킬 수 있다.
더불어서, 상기 디램은 트랜지스터의 소오스 및 드레인 영역들 사이의 펀치쓰루를 완전하게 컨트롤할 수 있기 때문에 도 3 의 채널 불순물 영역(124)과 같은 채널부 홀(154) 주변의 이온 주입 공정들의 횟수를 줄일 수 있게 한다. 이를 통해서, 상기 펀치쓰루 방지막(156)을 갖는 디램은 셀(Cell)의 데이타 저장과 관련된 커패시터의 누설전류를 감소시켜서 리퓨레쉬 특성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명은 채널부 홀의 하부에 펀치쓰루 방지막을 형성해서 트랜지스터의 소오스 및 드레인 영역들 사이의 펀치쓰루를 개선하는 방안을 제시해준다. 이를 통해서, 상기 펀치쓰루 방지막을 갖는 반도체 장치는 사용자의 욕구에 맞는 전류 특성을 나타내어 시장 지향적인 제품이 될 수 있다.
Claims (45)
- 반도체 기판의 주 표면으로부터 아래를 향해서 연장된 채널부 홀;상기 채널부 홀의 하부에 차례로 적층된 펀치쓰루 방지막 및 채널부 막;상기 채널부 홀의 상부를 채우고 동시에 반도체 기판 상에 배치된 워드라인 패턴을 포함하되,상기 워드라인 패턴은 차례로 적층된 워드라인 및 워드라인 캐핑막 패턴이고, 상기 채널부 막은 채널 영역의 일부분인 것이 특징인 반도체 장치의 트랜지스터.
- 제 1 항에 있어서,상기 채널부 홀은 상부가 하부보다 폭이 큰 것이 특징인 반도체 장치의 트랜지스터.
- 제 1 항에 있어서,상기 채널부 홀은 상부가 하부보다 폭이 작은 것이 특징인 반도체 장치의 트랜지스터.
- 제 1 항에 있어서,상기 채널부 홀은 상부 및 하부의 폭들이 동일한 것이 특징인 반도체 장치의 트랜지스터.
- 제 1 항에 있어서,상기 펀치쓰루 방지막은 상기 반도체 기판과 다른 식각률을 갖는 절연막인 것이 특징인 반도체 장치의 트랜지스터.
- 제 1 항에 있어서,상기 채널부 막은 상기 반도체 기판과 동일한 식각률을 갖는 에피텍셜 막(Epitaxial Layer)인 것이 특징인 반도체 장치의 트랜지스터.
- 제 1 항에 있어서,상기 워드라인 및 상기 채널부 막 사이에 상기 채널부 홀을 컨포멀하게 덮는 워드라인 절연막 패턴을 더 포함하는 것이 특징인 반도체 장치의 트랜지스터.
- 제 1 항에 있어서,상기 워드라인 패턴의 끝단들과 각각 중첩하고 동시에 상기 반도체 기판의 상기 주 표면 아래에 배치된 전극 불순물 영역들을 더 포함하는 것이 특징인 반도체 장치의 트랜지스터.
- 제 1 항에 있어서,상기 반도체 기판의 상기 주 표면 아래에 배치되어서 상기 채널부 막의 측부와 전기적으로 접속하는 채널 불순물 구분 영역을 더 포함하는 것이 특징인 반도체 장치의 트랜지스터.
- 제 1 항에 있어서,상기 워드라인 패턴의 측벽에 배치된 워드라인 스페이서들;상기 워드라인 패턴의 측부에 위치되어서 상기 워드라인 캐핑막 패턴의 상면으로부터 상부를 향해서 연장되되, 그들 각각은 층간절연막으로 둘러싸여진 플러그 패턴들을 더 포함하되,상기 워드라인 스페이서는 상기 워드라인 캐핑막 패턴과 동일한 식각률을 갖는 절연막이고, 상기 층간절연막은 상기 워드라인 스페이서와 다른 식각률을 갖는 절연막인 것이 특징인 반도체 장치의 트랜지스터.
- 제 10 항에 있어서,상기 플러그 패턴은 반도체 기판과 전기적으로 접속하는 것이 특징인 반도체 장치의 트랜지스터.
- 트랜치 절연막으로 고립시킨 활성 영역;상기 활성 영역의 반도체 기판의 주 표면으로부터 아래를 향해서 연장된 적어도 두 개의 채널부 홀들;상기 채널부 홀들의 각각의 하부에 차례로 적층된 펀치쓰루 방지막 및 채널부 막;상기 채널부 홀들의 상부를 각각 채우고 동시에 상기 활성 영역 상에 서로 이격되도록 평행하게 배치된 제 1 워드라인 패턴들;상기 제 1 워드라인 패턴들과 함께 상기 트랜치 절연막 상에 위치되되, 그 들은 상기 활성 영역에 인접되고 동시에 상기 제 1 워드라인 패턴들 중의 적어도 하나의 반대 편에 평행하도록 배치된 제 2 워드라인 패턴들을 포함하되,상기 제 1 및 제 2 워드라인 패턴들의 각각은 차례로 적층된 워드라인 및 워드라인 캐핑막 패턴이고, 상기 채널부 막은 채널 영역의 일부분인 것이 특징인 디램 셀의 트랜지스터.
- 제 12 항에 있어서,상기 채널부 홀은 상부가 하부보다 폭이 큰 것이 특징인 디램 셀의 트랜지스터.
- 제 12 항에 있어서,상기 채널부 홀은 상부가 하부보다 폭이 작은 것이 특징인 디램 셀의 트랜지스터.
- 제 12 항에 있어서,상기 채널부 홀은 상부 및 하부의 폭들이 동일한 것이 특징인 디램 셀의 트랜지스터.
- 제 12 항에 있어서,상기 펀치쓰루 방지막은 상기 반도체 기판과 다른 식각률을 갖는 절연막인 것이 특징인 디램 셀의 트랜지스터.
- 제 12 항에 있어서,상기 채널부 막은 상기 반도체 기판과 동일한 식각률을 갖는 에피텍셜 막(Epitaxial Layer)인 것이 특징인 디램 셀의 트랜지스터.
- 제 12 항에 있어서,상기 워드라인 및 상기 채널부 막 사이에 상기 채널부 홀을 컨포멀하게 덮는 워드라인 절연막 패턴을 더 포함하는 것이 특징인 디램 셀의 트랜지스터.
- 제 12 항에 있어서,상기 제 1 및 제 2 워드라인 패턴들의 끝단과 각각 중첩하고 동시에 상기 반도체 기판의 상기 주 표면 아래에 배치된 전극 불순물 영역들을 더 포함하는 것이 특징인 디램 셀의 트랜지스터.
- 제 12 항에 있어서,상기 채널부 홀들 사이에 배치되어서 상기 채널부 막의 측부와 전기적으로 접속되는 채널 불순물 구분 영역을 더 포함하는 것이 특징인 반도체 장치의 트랜지스터.
- 제 12 항에 있어서,상기 제 1 및 제 2 워드라인 패턴들의 측벽에 배치된 워드라인 스페이서들;상기 제 1 및 제 2 워드라인 패턴들 사이에 각각 위치되어서 상기 워드라인 캐핑막 패턴의 상면으로부터 상부를 향하여 연장되고 동시에 층간절연막으로 둘러싸여진 플러그 패턴들을 더 포함하되,상기 워드라인 스페이서는 상기 워드라인 캐핑막 패턴과 동일한 식각률을 갖는 절연막이고, 상기 층간절연막은 상기 워드라인 스페이서와 다른 식각률을 갖는 절연막인 것이 특징인 디램 셀의 트랜지스터.
- 제 21 항에 있어서,상기 플러그 패턴은 반도체 기판과 전기적으로 접속하는 것이 특징인 디램 셀의 트랜지스터.
- 반도체 기판의 주 표면으로부터 아래를 향하여 연장된 채널 홀을 형성하고,상기 채널 홀의 하부에 펀치쓰루 방지막으로 채워진 채널부 트랜치를 형성하 되, 상기 펀치쓰루 방지막은 상기 채널부 트랜치의 상부 측벽을 노출시키도록 형성하고,상기 채널부 트랜치의 상부 측벽을 덮어서 상기 채널부 트랜치를 채우도록 채널부 막을 형성하고,상기 채널 홀을 채우고 동시에 상기 반도체 기판 상에 배치한 워드라인 패턴을 형성하는 것을 포함하되,상기 채널 홀 및 상기 채널부 트랜치는 채널부 홀을 형성하는 것이 특징인 반도체 장치의 트랜지스터의 제조방법.
- 제 23 항에 있어서,상기 펀치쓰루 방지막은 상기 반도체 기판과 다른 식각률을 갖는 절연막으로 형성하는 것이 특징인 반도체 장치의 트랜지스터의 제조방법.
- 제 23 항에 있어서,상기 채널부 막은 상기 반도체 기판과 동일한 식각률을 갖는 에피텍셜 막으로 형성하는 것이 특징인 반도체 장치의 트랜지스터의 제조방법.
- 제 23 항에 있어서,상기 채널 홀 및 상기 채널 트랜치는 각각이 서로 다른 폭들을 갖도록 형성하는 것이 특징인 반도체 장치의 트랜지스터의 제조방법.
- 제 23 항에 있어서,상기 채널 홀 및 상기 채널 트랜치는 동일한 폭을 갖도록 형성하는 것이 특징인 반도체 장치의 트랜지스터의 제조방법.
- 제 23 항에 있어서,상기 채널부 막 상에 위치해서 상기 채널 홀을 컨포멀하게 덮는 워드라인 절연막 패턴을 형성하는 것을 더 포함하는 것이 특징인 반도체 장치의 트랜지스터의 제조방법.
- 제 23 항에 있어서,상기 채널부 트랜치의 상부측에 위치해서 상기 채널부 막과 전기적으로 접속하는 채널 불순물 구분 영역을 형성하는 것을 더 포함하는 것이 특징인 반도체 장치의 트랜지스터의 제조방법.
- 제 23 항에 있어서,상기 워드라인 패턴의 측벽에 워드라인 스페이서들을 형성하고,상기 워드라인 패턴의 끝단들과 각각 중첩하도록 상기 반도체 기판의 상기 주 표면 아래에 전극 불순물 영역들을 형성하고,상기 전극 불순물 영역들을 갖는 반도체 기판 상에 층간절연막을 형성하는 것을 포함하되,상기 워드라인 패턴은 차례로 적층된 워드라인 및 워드라인 캐핑막 패턴으로 형성하고, 상기 워드라인 스페이서는 상기 워드라인 캐핑막 패턴과 동일한 식각률을 갖는 절연막으로 형성하는 것이 특징인 반도체 장치의 트랜지스터의 제조방법.
- 제 30 항에 있어서,상기 층간절연막 및 상기 워드라인 스페이서는 서로 다른 식각률을 갖도록 형성하는 것이 특징인 반도체 장치의 트랜지스터의 제조방법.
- 제 30 항에 있어서,상기 워드라인 패턴의 측부에 위치하도록 상기 층간절연막을 관통하여 상기 전극 불순물 영역들을 노출시키는 플러그 콘택홀들을 형성하고,상기 플러그 콘택홀들을 채우는 플러그 패턴들을 각각 형성하는 것을 더 포함하는 것이 특징인 반도체 장치의 트랜지스터의 제조방법.
- 제 32 항에 있어서,상기 플러그 패턴 및 상기 전극 불순물 영역은 동일한 도전형의 불순물 이온들을 갖도록 형성하는 것이 특징인 반도체 장치의 트랜지스터의 제조방법.
- 트랜치 절연막으로 고립시킨 활성 영역을 형성하고,상기 활성 영역의 반도체 기판의 주 표면으로부터 아래를 향하여 연장된 적어도 두 개의 채널 홀들을 형성하고,상기 채널 홀들의 각각의 하부에 펀치쓰루 방지막으로 채워진 채널부 트랜치를 형성하되, 상기 펀치쓰루 방지막은 상기 채널부 트랜치의 상부 측벽을 노출시키도록 형성하고,상기 채널부 트랜치의 상부 측벽을 덮어서 상기 채널부 트랜치를 채우도록 채널부 막을 형성하고,상기 활성 영역 및 상기 트랜치 절연막 상에 제 1 및 제 2 워드라인 패턴들을 각각 형성하되, 상기 제 2 워드라인 패턴들은 상기 제 1 워드라인 패턴들 중의 적어도 하나의 반대편에 배치하고 동시에 상기 제 1 워드라인 패턴들의 각각은 상기 채널부 막 상에 위치해서 상기 채널 홀을 채우도록 형성하는 것을 포함하되,상기 제 1 워드라인 패턴들은 상기 활성 영역의 상기 반도체 기판의 상기 주 표면 상에 서로 이격되도록 평행하게 배치하고, 상기 채널 홀 및 상기 채널부 트랜치는 하나의 채널부 홀을 형성하는 것이 특징인 디램 셀의 트랜지스터의 제조방법.
- 제 34 항에 있어서,상기 트랜치 절연막은 상기 펀치쓰루 방지막과 동일한 식각률을 갖도록 형성하는 것이 특징인 디램 셀의 트랜지스터의 제조방법.
- 제 34 항에 있어서,상기 펀치쓰루 방지막은 상기 반도체 기판과 다른 식각률을 갖는 절연막으로 형성하는 것이 특징인 디램 셀의 트랜지스터의 제조방법.
- 제 34 항에 있어서,상기 채널부 막은 상기 반도체 기판과 동일한 식각률을 갖는 에피텍셜 막으로 형성하는 것이 특징인 디램 셀의 트랜지스터의 제조방법.
- 제 34 항에 있어서,상기 채널 홀 및 상기 채널 트랜치는 각각이 서로 다른 폭들을 갖도록 형성하는 것이 특징인 디램 셀의 트랜지스터의 제조방법.
- 제 34 항에 있어서,상기 채널 홀 및 상기 채널 트랜치는 동일한 폭을 갖도록 형성하는 것이 특징인 디램 셀의 트랜지스터의 제조방법.
- 제 34 항에 있어서,상기 채널부 막 상에 위치해서 상기 채널 홀을 컨포멀하게 덮는 워드라인 절연막 패턴을 형성하는 것을 더 포함하는 것이 특징인 디램 셀의 트랜지스터의 제조방법.
- 제 34 항에 있어서,상기 채널부 트랜치의 상부측에 위치해서 상기 채널부 막과 전기적으로 접속하는 채널 불순물 구분 영역을 형성하는 것을 더 포함하는 것이 특징인 디램 셀의 트랜지스터의 제조방법.
- 제 34 항에 있어서,상기 제 1 및 제 2 워드라인 패턴들의 측벽에 워드라인 스페이서들을 형성하고,상기 제 1 및 제 2 워드라인 패턴들 사이에 위치하도록 상기 반도체 기판의 상기 주 표면 아래에 전극 불순물 영역들을 형성하고,상기 전극 불순물 영역들을 갖는 반도체 기판 상에 층간절연막을 형성하는 것을 포함하되,상기 제 1 및 제 2 워드라인 패턴들의 각각은 차례로 적층된 워드라인 및 워드라인 캐핑막 패턴으로 형성하고, 상기 워드라인 스페이서는 상기 워드라인 캐핑막 패턴과 동일한 식각률을 갖는 절연막으로 형성하는 것이 특징인 디램 셀의 트랜지스터의 제조방법.
- 제 42 항에 있어서,상기 층간절연막 및 상기 워드라인 스페이서는 서로 다른 식각률을 갖도록 형성하는 것이 특징인 디램 셀의 트랜지스터의 제조방법.
- 제 42 항에 있어서,상기 제 1 및 제 2 워드라인 패턴들 사이에 위치하도록 상기 층간절연막을 관통하여 상기 전극 불순물 영역들을 노출시키는 플러그 콘택홀들을 각각 형성하고,상기 플러그 콘택홀들을 채우는 플러그 패턴들을 각각 형성하는 것을 더 포함하는 것이 특징인 디램 셀의 트랜지스터의 제조방법.
- 제 44 항에 있어서,상기 플러그 패턴 및 상기 전극 불순물 영역은 동일한 도전형의 불순물 이온들을 갖도록 형성하는 것이 특징인 디램 셀의 트랜지스터의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040016272A KR100549007B1 (ko) | 2004-03-10 | 2004-03-10 | 펀치쓰루 방지막을 갖는 반도체 장치의 트랜지스터들 및그 제조 방법들 |
| US11/077,835 US7393769B2 (en) | 2004-03-10 | 2005-03-10 | Transistor of a semiconductor device having a punchthrough protection layer and methods of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040016272A KR100549007B1 (ko) | 2004-03-10 | 2004-03-10 | 펀치쓰루 방지막을 갖는 반도체 장치의 트랜지스터들 및그 제조 방법들 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050091152A KR20050091152A (ko) | 2005-09-15 |
| KR100549007B1 true KR100549007B1 (ko) | 2006-02-02 |
Family
ID=34918759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040016272A KR100549007B1 (ko) | 2004-03-10 | 2004-03-10 | 펀치쓰루 방지막을 갖는 반도체 장치의 트랜지스터들 및그 제조 방법들 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7393769B2 (ko) |
| KR (1) | KR100549007B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593443B1 (ko) * | 2004-02-11 | 2006-06-28 | 삼성전자주식회사 | 트랜지스터들 및 그 제조방법들 |
| KR100593734B1 (ko) * | 2004-03-05 | 2006-06-28 | 삼성전자주식회사 | 채널부 홀 내 채널 영역을 갖는 반도체 장치의트랜지스터들 및 그 제조 방법들 |
| KR100620655B1 (ko) * | 2004-12-30 | 2006-09-13 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스 게이트 형성 방법 |
| KR100648205B1 (ko) * | 2005-06-13 | 2006-11-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR100801746B1 (ko) * | 2006-12-29 | 2008-02-11 | 주식회사 하이닉스반도체 | 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법 |
| US7989322B2 (en) * | 2007-02-07 | 2011-08-02 | Micron Technology, Inc. | Methods of forming transistors |
| KR100889313B1 (ko) * | 2007-07-20 | 2009-03-18 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US8716400B2 (en) * | 2009-10-02 | 2014-05-06 | Dow Global Technologies Llc | Block composites and impact modified compositions |
| KR101205118B1 (ko) * | 2011-03-11 | 2012-11-26 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945904A (ja) | 1995-07-28 | 1997-02-14 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| KR100281110B1 (ko) * | 1997-12-15 | 2001-03-02 | 김영환 | 반도체소자및그제조방법 |
| TW442972B (en) * | 1999-10-01 | 2001-06-23 | Anpec Electronics Corp | Fabricating method of trench-type gate power metal oxide semiconductor field effect transistor |
| KR20020032934A (ko) | 2000-10-28 | 2002-05-04 | 윤종용 | 단채널 효과를 최소화한 모스 트랜지스터의 형성방법 |
| KR20020044861A (ko) | 2000-12-07 | 2002-06-19 | 박종섭 | 모스형 전계효과 트랜지스터 제조방법 |
-
2004
- 2004-03-10 KR KR1020040016272A patent/KR100549007B1/ko active IP Right Grant
-
2005
- 2005-03-10 US US11/077,835 patent/US7393769B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7393769B2 (en) | 2008-07-01 |
| KR20050091152A (ko) | 2005-09-15 |
| US20050199930A1 (en) | 2005-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491603B2 (en) | Transistors of semiconductor device having channel region in a channel-portion hole and methods of forming the same | |
| KR100734313B1 (ko) | 수직 채널을 갖는 반도체 소자 및 그 제조방법 | |
| US8482045B2 (en) | Semiconductor memory device having vertical channel transistor and method for fabricating the same | |
| US9825146B2 (en) | Dummy bit line MOS capacitor and device using the same | |
| US9299827B2 (en) | Semiconductor integrated circuit devices including gates having connection lines thereon | |
| US8012834B2 (en) | Method of fabricating semiconductor apparatus having saddle-fin transistor and semiconductor apparatus fabricated thereby | |
| KR101160014B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100593443B1 (ko) | 트랜지스터들 및 그 제조방법들 | |
| JPH05218334A (ja) | タングステンコンタクトコア・スタックキャパシタおよびその成形方法 | |
| US7393769B2 (en) | Transistor of a semiconductor device having a punchthrough protection layer and methods of forming the same | |
| KR100276390B1 (ko) | 반도체 메모리 장치 및 그의 제조 방법 | |
| US8039895B2 (en) | Transistors having a channel region between channel-portion holes and methods of forming the same | |
| KR100549010B1 (ko) | 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의형성방법들 | |
| KR20090121475A (ko) | 수직형 반도체 소자 및 그의 제조방법 | |
| KR100607174B1 (ko) | 반도체 기판의 주 표면 아래로 연장된 플러그 콘택홀들을갖는 반도체 장치들 및 그 제조 방법들 | |
| KR20210032906A (ko) | 반도체 소자 | |
| US7351625B2 (en) | Recessed transistors and methods of forming the same | |
| KR20040009383A (ko) | 스택형 커패시터 및 트랜치형 커패시터를 포함하는 반도체메모리 소자 및 그 제조 방법 | |
| KR20030097450A (ko) | 반도체소자의 커패시터 형성방법 | |
| KR20040038433A (ko) | 다마신 게이트 구조를 갖는 반도체 소자 및 그 형성 방법 | |
| KR20010061118A (ko) | 디램(ｄｒａｍ) 셀 및 그의 제조 방법 | |
| KR20160008375A (ko) | 수직 채널을 갖는 반도체 장치 | |
| KR20070113028A (ko) | 소자 분리막에 콘택 구조체를 갖는 반도체 장치들 및 그제조방법들 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 15 |