KR100546289B1 - 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법 - Google Patents

전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법 Download PDF

Info

Publication number
KR100546289B1
KR100546289B1 KR1019990014626A KR19990014626A KR100546289B1 KR 100546289 B1 KR100546289 B1 KR 100546289B1 KR 1019990014626 A KR1019990014626 A KR 1019990014626A KR 19990014626 A KR19990014626 A KR 19990014626A KR 100546289 B1 KR100546289 B1 KR 100546289B1
Authority
KR
South Korea
Prior art keywords
contact hole
semiconductor substrate
conductive pad
electron beam
open
Prior art date
Application number
KR1019990014626A
Other languages
English (en)
Other versions
KR20000067104A (ko
Inventor
김양형
강효천
김덕용
이상면
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990014626A priority Critical patent/KR100546289B1/ko
Priority to US09/384,885 priority patent/US6525318B1/en
Priority to JP2000101578A priority patent/JP2000340627A/ja
Publication of KR20000067104A publication Critical patent/KR20000067104A/ko
Application granted granted Critical
Publication of KR100546289B1 publication Critical patent/KR100546289B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection

Landscapes

  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법을 제공한다. 본 발명의 콘택홀의 인라인 모니터링 방법은 표면을 오픈하는 콘택홀을 갖는 층간절연막과 상기 콘택홀에 매몰된 도전성 패드를 갖고, 상기 도전성 패드는 오픈되어 있는 반도체 기판을 반도체 소자의 제조중 인라인에서 준비하는 단계와, 상기 반도체 기판의 후면과 표면간의 전압차를 0.2∼0.8KV 또는 0.8∼1.5KV로 하면서 상기 도전성 패드가 오픈되어 있는 상기 반도체 기판에 전자빔을 인가하는 단계와, 상기 콘택홀에 매몰되고 오픈되어 있는 도전성 패드로부터 방출된 2차 전자의 수를 검출하여 콘택홀의 오픈 및 미오픈을 판단하는 단계를 포함한다. 본 발명에 의하면 도전성 패드가 오픈된 반도체 기판을 전자빔 검사 장치를 이용하여 콘택홀의 오픈 및 미오픈을 모니터링할 수 있다.

Description

전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법{In-line monitoring method of contact hole using electron beam inspection apparatus}
도 1은 본 발명에 적용된 전자빔 검사 장치를 설명하기 위하여 도시한 개략도이다.
도 2는 도 1에 도시한 전자빔 검사 장치를 이용하여 콘택홀의 오픈 및 미오픈을 평가하기 위한 반도체 기판을 도시한 도면이다.
도 3은 도 1에 도시한 전자빔 검사 장치를 이용하여 콘택홀의 인라인 모니터링을 수행할 때 1차 전자 및 2차 전자의 이동을 설명하기 위한 도면이다.
도 4 내지 도 6은 도 3에 도시한 미식각된 물질막이 산화막인 경우에 고전압 전자빔 검사 장치를 사용하여 관측한 콘택홀의 이미지를 도시한 도면이다.
도 7 및 도 8은 도 3에 도시한 미식각된 물질막이 질화막인 경우에 고전압 전자빔 검사 장치를 이용하여 관측한 콘택홀의 이미지를 도시한 도면이다.
도 9는 도 1의 전자빔 검사 장치에 적용할 수 있는 본 발명의 반도체 기판의 일 예를 도시한 단면도이다.
도 10은 도 9의 반도체 기판을 전자빔 검사 장치에 적용하여 콘택홀의 모니터링을 진행했을 경우 1차 및 2차 전자의 이동을 설명하기 위하여 도시한 도면이다.
도 11은 도 1의 전자빔 검사 장치에 적용할 수 있는 본 발명의 반도체 기판의 다른 예를 도시한 단면도이다.
도 12는 도 1의 전자빔 검사 장치를 이용할 때 반도체 기판의 표면과 후면간의 전압차와 그에 다른 2차 전자 방출량의 차이를 도시한 그래프이다.
도 13은 도 1의 전자빔 검사 장치에 도 9 및 도 11의 반도체 기판을 적용하여 콘택홀의 오픈 및 미오픈의 인라인 모니터링을 수행할 때의 흐름도이다.
도 14 및 도 15는 각각 도 2 및 도 9의 반도체 기판을 저전압 전자빔 검사 장치로 관측한 콘택홀의 이미지를 도시한 도면이다.
도 16은 도 2와 같은 셀프 얼라인 콘택공정 후의 반도체 기판을 고전압 전자빔 검사장치를 관측한 콘택홀의 이미지를 도시한 도면이다.
도 17은 도 9의 반도체 기판을 어닐닝한 후 고전압 전자빔 검사 장치로 관측한 콘택홀의 이미지를 도시한 도면이다.
도 18은 도 9의 반도체 기판을 어닐닝한 후 에칭처리한 반도체 기판을 전자빔 검사 장치로 관측한 콘택홀의 이미지를 도시한 도면이다.
도 19는 도 2와 같이 셀프 얼라인 콘택후의 반도체 기판을 고전압 전자빔 검사 장치로 관측한 기판 맵이다.
도 20은 도 9와 같은 반도체 기판을 에칭처리한 후 어닐닝했을 경우에 고전압 전자빔 검사 장치로 관측한 기판 맵이다.
본 발명은 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링(in-line monitoring) 방법에 관한 것으로, 보다 상세하게는 전자빔 검사 장치를 이용하여 반도체 소자의 제조중 인라인에서 콘택홀의 오픈(open) 및 미오픈(not-open)을 판단할 수 있는 콘택홀의 인라인 모니터링 방법에 관한 것이다.
반도체 소자의 제조시 디자인 룰이 점점 작아짐에 따라 반도체 기판의 소정 부분을 오픈하는 콘택홀의 형성이 매우 어려워지고 있다. 이에 따라, 반도체 기판 상에 콘택홀이 잘 형성되었는가를 모니터링하는 것이 매우 중요하게 되었다. 특히, 반도체 소자 제조시 콘택홀의 오픈 및 미오픈을 인라인에서 잘 모니터링하면 반도체 소자의 제조기간을 줄일 수 있고 제조 수율을 크게 향상시킬 수 있다.
그러나, 종래 기술에 의하면 반도체 소자의 제조시에 콘택홀의 오픈 및 미오픈의 인라인 모니터링을 일반적인 영상 측정 장치를 이용하여 사람이 수행하였다. 이렇게 사람이 콘택홀의 오픈 및 미오픈을 인라인 모니터링을 할 경우 그 결과를 믿을 수 없고 신뢰성을 확보할 수 없는 단점이 있다.
더욱이, 종래의 일반적인 영상 측정 장치는 20KV 정도의 고전압을 사용하여 콘택홀의 오픈 및 미오픈을 모니터링하는데, 이렇게 20KV 정도의 고전압을 사용하면 콘택홀의 미오픈을 정확히 모니터링할 수 없는 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 창안된 것으로써, 전자빔 검사 장치를 이용하여 반도체 소자의 제조중 인라 인에서 콘택홀의 오픈 및 미오픈을 판단할 수 있는 콘택홀의 인라인 모니터링 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 콘택홀의 인라인 모니터링 방법은 표면을 오픈하는 콘택홀을 갖는 층간절연막과 상기 콘택홀에 매몰된 도전성 패드를 갖고, 상기 도전성 패드는 오픈되어 있는 반도체 기판을 반도체 소자의 제조중 인라인에서 준비하는 단계와, 상기 반도체 기판의 후면과 표면간의 전압차를 0.2∼0.8KV 또는 0.8∼1.5KV로 하면서 상기 도전성 패드가 오픈되어 있는 상기 반도체 기판에 전자빔을 인가하는 단계와, 상기 콘택홀에 매몰되고 오픈되어 있는 도전성 패드로부터 방출된 2차 전자의 수를 검출하여 콘택홀의 오픈 및 미오픈을 판단하는 단계를 포함한다.
상기 전자빔을 인가할 때 상기 반도체 기판의 후면과 표면간의 전압차를 0.8∼1.5KV로 할 경우에는 상기 도전성 패드가 오픈된 반도체 기판을 준비하는 단계 후에 상기 도전성 패드가 오픈된 반도체 기판을 어닐링 및 에칭처리하는 단계를 더 포함할 수 있다.
상기 도전성 패드는 불순물이 도핑된 폴리실리콘막, 텅스텐막, 알루미늄막 또는 구리막으로 형성할 수 있다. 상기 콘택홀의 오픈 및 미오픈은 상기 도전성 패드로부터 방출된 2차 전자의 수를 암 또는 명으로 이미지화하여 판단할 수 있다.
상술한 바와 같이 전자빔 검사 장치에 도전성 패드가 형성된 반도체 기판을 적용하면 반도체 소자의 제조중 인라인에서 콘택홀의 오픈 및 미오픈을 모니터링할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명에 적용된 전자빔 검사 장치를 설명하기 위하여 도시한 개략도이고, 도 2는 도 1에 도시한 전자빔 검사 장치를 이용하여 콘택홀의 오픈 및 미오픈을 평가하기 위한 반도체 기판을 도시한 도면이다.
구체적으로, 도 1에 도시된 전자빔 검사 장치는 전자빔을 제공할 수 있는 전자빔 총[(electron-beam gun, 1)]을 구비하며, 상기 전자빔 총(1)으로부터 전자빔이 방출되어 총 어퍼처(gun aperture:3)로 통과하기 전에 가속된다. 상기 전자빔 검사장치는 샘플, 예컨대 반도체 기판의 표면에 상기 전자빔을 잘 이동시켜 스캔할 수 있도록 하는 전자빔 입사 수단을 포함한다. 즉, 콘덴서 렌즈(5)는 분산되는 전자 빔(2)을 모아주며, 모아진 전자빔(2)은 비점 수차 정정(astigmatism correction) 및 정렬(alignment)을 위하여 정전 팔각폴(electrostatic octapole, 7)을 통과한 후, 상기 정전 팔각폴(7)을 통과한 전자빔(2)은 다시 빔 조절 어퍼쳐(beam adjustable aperture, 9) 및 이십각폴 디플렉터(icosapole deflector, 11)를 통과한다. 상기 빔 조절 어퍼처(9) 및 이십각폴 디플렉터(11)를 통과한 전자빔(2)은 대물 렌즈(13)를 통과하여 도 2와 같은 샘플(15)에 입사된다. 상기 전자빔 검사장치의 상기 샘플(15)에는 양의 전압 또는 음의 전압이 인가될 수 있다. 상기 샘플(15)의 하부에는 x축 및 Y축으로 이동할 수 있고 상기 샘플을 지지하는 x-y 스테이지(미도시)가 마련되어 있다.
상기 전자빔 검사 장치에서 상기 대물 렌즈(13)를 통과한 후 샘플(15)로부터 다시 방출되는 2차 전자들은 추출 전극(extraction electrode, 17) 및 비엔 필터(Wien filter: 19)를 통하여 2차 전자 검출기(secondary electron detector: 21)에 검출된다. 상기 추출전극(17)에는 양의 전압이 인가되고 상기 샘플(15)에는 음의 전압이 인가되어 2차 전자들이 상기 비엔 필터(19)를 거쳐 2차 전자검출기(21)로 이동하여 검출된다. 그리고, 상기 비엔 필터(19)는 정전 팔각폴(electrostatic octapole)과 60도 마그네틱 필드 디플렉터로 구성되어, 상기 전자빔(2)에 대하여 반대의 전기 및 자기 디플렉션을 제거한다.
상기 샘플(15)은 도 2와 같은 반도체 기판(31)일 수 있고, 마스크 기판(도시 안됨)일 수도 있다. 만약, 샘플(15)이 마스크 기판이고, 상기 마스크 기판이 전자빔 투과 영역을 가지고 있으면, 상기 전자빔(2)은 정전 투과 렌즈(electrostatic transmission lens: 23)를 통과하여 투과 전자 검출기(transmitted electron detector, 25)로 입사되어 검출된다.
여기서, 도 1의 전자빔 검사 장치에 도 2의 반도체 기판을 샘플로 하여 콘택홀의 오픈 및 미오픈의 인라인 모니터링이 가능한가를 평가한다.
먼저, 도 1의 전자빔 검사 장치에 샘플로 적용된 도 2의 반도체 기판을 설명한다. 구체적으로, 소오스 및 드레인용 N형 불순물 영역(32)이 형성된 P형 실리콘 기판(31) 상에 게이트 산화막(미도시), 폴리실리콘막(33)과 텅스텐 실리사이드(35)로 구성된 게이트 전극, 상기 게이트 전극을 절연시키는 절연막(37)이 순차적으로 형성되어 있고, 상기 게이트 전극(33,35), 절연막(37)의 양측벽에 스페이서(39)가 형성되어 있다. 그리고, 상기 스페이서(39) 사이의 기판을 노출하는 콘택홀(41)이 형성되어 있다.
다음에, 도 1의 전자빔 검사 장치로 도 2의 반도체 기판의 콘택홀의 오픈 및 미오픈의 인라인 모니터링을 수행한다. 이때, 도 2에 도시된 미식각된 물질막(43), 예컨대 산화막이나 질화막이 존재할 경우 전자빔 총에서 방출된 1차 전자(참조 번호 45로 표시)는 실리콘 기판(31)으로 잘 흐르지 않아 전자가 미식각된 물질막 표면에(43) 쌓이게 된다. 이렇게 미식각된 물질막(43) 표면에 전자가 쌓이게 되면 전자들로 인한 반발력 때문에 상기 실리콘 기판(31) 표면으로부터 2차 전자(참조번호 47)가 많이 방출되게 된다. 이렇게 2차 전자(47)가 많이 방출된 부분, 즉 미식각된 물질막(43)이 있는 부분은 미식각된 물질막(43)이 없는 인접 부분에 비하여 2차 전자 방출량 차이에 따라 밝은(명 또는 백, bright) 이미지 또는 어두운(암 또는 흑, dark) 이미지를 갖는다.
그런데, 본 발명자는 도 2의 미식각된 물질막(43)의 두께가 얇을 경우 전자빔 검사 장치로는 콘택홀(41)의 오픈 및 미오픈을 판단하기가 어렵다는 것을 알게 되었다. 이를 도 3을 참조하여 자세히 설명한다.
도 3은 도 1에 도시한 전자빔 검사 장치를 이용하여 콘택홀의 인라인 모니터링을 수행할 때 1차 전자 및 2차 전자의 이동을 설명하기 위한 도면이다. 도 3에서, 도 2와 동일한 참조번호는 동일한 부재를 나타낸다.
구체적으로, 기판(31)에 입사된 1차 전자(45)들은 도 3의 참조번호 "49"로 도시한 바와 같이 콘택홀(43) 내의 미식각된 물질막(43)의 내부 및 기판(31)에서 활성화되어 기판(31)쪽으로 이동한다. 이렇게 되면, 미식각된 물질막(43)이 있을 경우와 그렇지 않은 인접 부분간에 2차 전자 방출량 차가 크지 않기 때문에 명 또 는 암의 이미지 차이가 크게 나타나지 않는다. 따라서, 도 1의 전자빔 검사 장치로 도 2 및 도 3의 콘택홀의 오픈 및 미오픈을 검사하기가 거의 불가능하다. 따라서, 본 발명자는 미식각된 물질막(43)의 두께가 어느 정도일 때 도 1의 전자빔 검사 장치로 콘택홀의 오픈 및 미오픈을 판단할 수 있는지를 조사하였다.
도 4 내지 도 6은 도 3에 도시한 미식각된 물질막이 산화막인 경우에 전자빔 검사 장치를 사용하여 관측한 콘택홀의 이미지를 도시한 도면이다.
구체적으로, 도 4는 도 3의 미식각된 물질막(43)인 산화막을 식각하여 없앤 경우로써, 특히 플랫존(flat zone)으로 기준으로 (a)는 반도체 웨이퍼의 상부의 셀 부분, (b)는 반도체 웨이퍼의 중앙의 셀 부분 및 (c)는 반도체 웨이퍼의 하부의 셀 부분을 나타낸다. 이 경우 셀 엣지 부분에서는 산화막이 다 식각되지 않아 콘택홀이 미오픈되어 백 이미지를 나타내고, 셀 안쪽 부분에서는 산화막이 다 식각되어 흑 이미지를 나타낸다.
도 5는 도 3의 미식각된 물질막(43)인 산화막의 두께를 300Å으로 한 경우인데, 플랫존으로 기준으로 (a)는 반도체 웨이퍼의 상부의 셀 부분, (b)는 반도체 웨이퍼의 중앙의 셀 부분 및 (c)는 반도체 웨이퍼의 하부의 셀 부분을 나타낸다. 이 경우 셀의 엣지 부분에서는 백 이미지를 나타내고, 셀 안쪽 부분에서는 흑 이미지를 나타낸다. 따라서, 미식각된 물질막인 산화막의 두께를 300Å으로 하여도 도 4와 구별이 불가능하여 콘택홀의 오픈 및 미오픈을 판단할 수 없음을 알 수 있다.
도 6은 도 3의 미식각된 물질막인 산화막의 두께를 500Å으로 한 경우인데, 플랫존으로 기준으로 (a)는 반도체 웨이퍼의 상부의 셀 부분, (b)는 반도체 웨이퍼 의 중앙의 셀 부분 및 (c)는 반도체 웨이퍼의 하부의 셀 부분을 나타낸다. 이 경우 셀의 엣지 부분에서는 백 이미지를 나타내고, 셀 안쪽 부분에서는 콘택홀의 테두리가 백 이미지를 나타내어, 콘택홀이 오픈되지 않은 상태를 알 수 있다. 따라서, 미식각된 물질막(43)인 산화막의 두께를 500Å으로 하면, 콘택홀의 오픈 및 미오픈 상태를 판단할 수 있다.
앞서의 도 4 내지 도 6을 검토하여 볼 때, 미식각된 물질막(43)인 산화막의 두께가 500Å 정도는 되어야 도 1의 전자빔 검사 장치로 콘택홀의 오픈 및 미오픈을 검사할 수 있다. 즉, 미식각된 물질막(43)의 두께가 적정 두께 이하로 얇을 경우 도 1의 전자빔 검사 장치로 콘택홀의 오픈 및 미오픈을 검사할 수 없다는 것을 알 수 있다.
도 7 및 도 8은 도 3에 도시한 미식각된 물질막이 질화막인 경우에 전자빔 검사 장치를 이용하여 관측한 콘택홀의 이미지를 도시한 도면이다.
구체적으로, 도 7은 도 3의 미식각된 물질막(43)인 질화막을 식각하여 없앤 후인데, 플랫존을 기준으로 (a)는 반도체 웨이퍼의 상부의 셀 부분, (b)는 반도체 웨이퍼의 중앙의 셀 부분 및 (c)는 반도체 웨이퍼의 하부의 셀 부분을 나타낸다. 이 경우 셀의 엣지 부분에서는 질화막이 다 식각되지 않아 콘택홀이 미오픈되어 백이미지를 나타내고, 셀 안쪽 부분에서는 질화막이 다 식각되어 흑 이미지를 나타낸다.
도 8은 도 3의 미식각된 물질막인 질화막(43)의 두께를 300Å으로 한 경우인데, 플랫존을 기준으로 (a)는 반도체 웨이퍼의 상부의 셀 부분, (b)는 반도체 웨이 퍼의 중앙의 셀 부분 및 (c)는 반도체 웨이퍼의 하부의 셀 부분을 나타낸다. 이 경우 셀의 엣지 부분에서는 백 이미지를 나타내고, 셀 안쪽 부분에서도 콘택홀의 테두리가 백 이미지를 나타내어, 콘택홀이 오픈되지 않은 상태를 알 수 있다. 따라서, 미식각된 물질막인 질화막의 두께를 300Å으로 하면, 콘택홀의 오픈 및 미오픈 상태를 검출할 수 있다.
도 7 및 도 8을 볼 때, 미식각된 물질막인 질화막의 두께가 300Å 정도는 되어야 콘택홀의 오픈 및 미오픈을 검사할 수 있다. 즉, 미식각된 물질막(43)의 두께가 적정 두께 이하로 얇을 경우 도 1의 전자빔 검사 장치로 콘택홀의 오픈 및 미오픈을 판단할 수 없다는 것을 알 수 있다.
이상의 도 4 내지 도 8을 검토하여 볼 때, 미식각된 물질막(43)이 산화막 및 질화막인 경우 적정 두께 이상에서만 전자빔 검사장치로 콘택홀의 오픈 및 미오픈을 검사할 수 있다.
따라서, 본 발명자는 도 1의 전자빔 검사 장치를 이용할 때 도 3의 미식각된 물질막(43)의 두께에 구애받지 않고 콘택홀의 오픈 및 미오픈을 모니터링 할 수 있는 반도체 기판의 구조를 개발하였다. 본 발명의 반도체 기판의 구조는 반도체 소자의 제조중 인라인에서 얻을 수 있다.
도 9는 도 1의 전자빔 검사 장치에 적용할 수 있는 본 발명의 반도체 기판의 일 예를 도시한 단면도이고, 도 10은 도 9의 반도체 기판을 전자빔 검사 장치에 적용하여 콘택홀의 모니터링을 진행했을 경우 1차 및 2차 전자의 이동을 설명하기 위하여 도시한 도면이다.
도 9를 참조하면, 도 1의 전자빔 검사 장치에 적용할 수 있는 반도체 기판은 콘택홀 사이에 도전성 패드(115)가 매립되어 있다. 이러한 반도체 기판은 실제의 반도체 소자의 제조시 셀프 얼라인 콘택(self-align contact) 공정을 진행한 후에 얻을 수 있다. 구체적으로, 실리콘 기판(101), 예컨대 P형 실리콘 기판 상에 게이트 산화막(도시 안됨), 폴리실리콘막(103)과 텅스텐 실리사이드(105)로 구성된 게이트 전극, 상기 게이트 전극(103,105)을 절연시키는 절연막(107)이 형성되어 있다. 상기 게이트 전극(103,105) 및 절연막(107)의 양측벽에 스페이서(111)가 형성되어 있으며, 실리콘 기판(101)의 N형 불순물 영역인 소오스 및 드레인 영역(113)을 노출시키는 콘택홀을 갖는 층간 절연막(109)이 형성되어 있다. 특히, 콘택홀에는 도전성 패드(115)가 매몰되어 형성되어 있는데, 상기 도전성 패드(115)는 불순물이 도핑된 폴리실리콘막, 텅스텐막, 알루미늄막 또는 구리막으로 이루어진다.
이렇게 콘택홀에 도전성 패드(115)가 매몰되어 형성되어 있으면, 도 10과 같이 콘택홀의 바닥에 미식각된 물질막(117), 예컨대 산화막 또는 질화막이 존재할 경우 1차 전자들(119)이 도 3과 같이 기판에서 활성화되지 않고 도전성 패드(115) 내에서 활성화되기 때문에 1차 전자들이 미식각된 물질막(117)에서는 차단되어 이로부터 2차 전자들(121)이 방출된다. 따라서, 미식각된 물질막(117)이 있는 경우와 인접하여 미식각된 물질막(117)이 없는 경우에 2차 전자 방출량 차이로 이미지 차이가 크게 발생하기 때문에 미식각된 물질막(117)의 두께가 얇더라도 콘택홀의 오픈 및 미오픈을 모니터링할 수 있다.
도 11은 도 1의 전자빔 검사 장치에 적용할 수 있는 본 발명의 반도체 기판 의 다른 예를 도시한 단면도이다. 도 11에서, 도 10과 동일한 참조번호는 동일한 부재를 나타낸다.
구체적으로, 도 11의 반도체 기판은 제1 콘택홀에 매몰된 제1 도전성 패드 상에 제2 도전성 패드가 형성된 것을 제외하고는 도 9와 동일하다. 구체적으로, 실리콘 기판(101) 상에 게이트 산화막(미도시), 폴리실리콘막(103)과 텅스텐 실리사이드(105)로 구성된 게이트 전극, 상기 게이트 전극(103,105)을 절연시키는 절연막(107)이 형성되어 있다. 그리고, 상기 게이트 전극 및 절연막(107)의 양측벽에 스페이서(111)가 형성되어 있다. 그리고, 기판(101)의 소오스 및 드레인 영역(113)을 노출시키고 제1 콘택홀을 갖는 제1 층간 절연막(109)이 형성되어 있다.
특히, 제1 콘택홀에는 제1 도전성 패드(115)가 매몰되어 형성되어 있고, 상기 제1 도전성 패드(115)상 에는 제1 도전성 패드(115)를 오픈하는 제2 콘택홀을 갖는 제2 층간 절연막(123)이 형성되어 있고, 상기 제2 콘택홀에는 제2 도전성 패드(125)가 매몰되어 형성되어 있다. 상기 제1 도전성 패드(115) 및 제2 도전성 패드(125)는 불순물이 도핑된 폴리실리콘막, 텅스텐막, 알루미늄막 또는 구리막으로 이루어진다.
이렇게 제1 콘택홀 및 제2 콘택홀에 제1 도전성 패드(115) 및 제2 도전성 패드(125)가 매몰되어 형성되어 있으면, 도 10에서 설명한 바와 같이 제1 콘택홀의 바닥에 미식각된 물질막(117)이 존재할 경우 1차 전자들이 제2 도전성 패드(125)에서 활성화되기 때문에 1차 전자들이 미식각된 물질막(117)에서는 차단되어 이로부 터 2차 전자들이 방출된다. 따라서, 미식각된 물질막(117)이 있는 경우와 인접하여 미식각된 물질막이 없는 경우에 2차 전자 방출량 차에 따른 이미지 차이가 발생하여 미식각된 물질막의 두께가 얇아도 제1 콘택홀의 오픈 및 미오픈을 판단할 수 있다.
그런데, 본 발명자는 도 1의 전자빔 검사 장치를 콘택홀의 미오픈을 모니터링하기 위하여 도 9 및 도 11의 반도체 기판에 전자빔을 인가할 때 표면과 후면간의 전압차가 어느 정도일 때 콘택홀의 미오픈을 잘 확인할 수 있는지를 규명하였다. 이를 도 12를 참조하여 설명한다.
도 12는 도 1의 전자빔 검사 장치를 이용할 때 반도체 기판의 표면과 후면간의 전압차와 2차 전자 방출량의 차이를 도시한 그래프이다. 구체적으로, X축은 전자빔이 인가될 때 반도체 기판의 표면과 후면의 전압차를 나타내며, Y축은 실리콘에서 나오는 2차 전자 방출량(SEsi: second electron yield in silicon)과 산화막(SEox:second electron yield in oxide)에서 나오는 2차 전자 방출량의 차이를 나타낸다.
먼저, 도 1의 전자빔 검사 장치에서 전자빔이 인가될 때 실리콘 및 산화막에서 나오는 2차 전자 방출량(SEsi 및 SEox)은 이론적으로 각각 수학식 1 및 수학식 2에 의하여 구해진다.
Figure 111999003835199-pat00001
Figure 111999003835199-pat00002
여기서, a는 전자빔의 입사각(라디안:radian)을 나타내며, E는 전자빔의 에너지(eV)를 나타낸다.
상기 수학식 1 및 수학식 2에 따라 그래프를 그려보면 도 12와 같이 그려진다. 도 12에서, 참조번호 c는 실험에 의하여 도 9 및 도 11과 같은 도전성 패드를 형성한 후 도전성 패드들간의 전압차가 확인되어 콘택홀의 미오픈을 판단할 수 있는 최대값이고, d는 이론적으로 도전성 패드 형성후 도전성 패드들간에 전압차가 확인되어 콘택홀의 미오픈을 판단할 수 있는 최소값이다. 따라서, 상기 c 내지 d점 사이, 즉 반도체 기판의 표면과 후면의 전압차가 0.2∼0.8KV인 저전압 영역에서 도전성 패드 형성후 반도체 기판의 도전성 패드간에 전압차가 발생하여 콘택홀의 미오픈을 확인할 수 있다.
이를 고려하여 볼 때, 도전성 패드를 형성한 후 콘택홀의 미오픈을 판단할 수 있는 이유는 산화막과 실리콘의 2차 전자 방출량의 차이에 기인하는 것으로 생각할 수 있다. 즉, 산화막과 실리콘의 2차 전자 방출량의 차이가 클수록 전압차를 확인하기 용이하다. 특히, 반도체 기판의 표면과 후면의 전압차가 0.4KV일 때 반도체 기판의 도전성 패드간의 전압차를 확인하기가 가장 용이하다.
더욱이, 본 발명자는 반도체 기판의 표면과 후면의 전압차를 0.8∼1.5KV로 한 고전압 영역에서는 다양한 실험을 통하여 확인한 결과, 도 9 및 도 11과 같이 도전성 패드를 형성한 반도체 기판을 850℃에서 2시간 어닐링하고 반도체 기판의 표면을 HF, NH4OH 및 순수를 혼합한 용액으로 에칭처리하면 인접한 도전성 패드들간의 전압차를 확인할 수 있어 콘택홀의 미오픈을 판단할 수 있었다. 또한, 반도체 기판의 표면과 후면의 전압차를 0.8∼1.5KV로 한 고전압 영역에서는 상기 어닐공정과 에칭처리 공정을 바꾸어도 도전성 패드들간의 전압차를 확인할 수 있어 콘택홀의 미오픈을 판단할 수 있었다.
여기서, 편의상 도 1의 전자빔 검사 장치를 이용할 때 반도체 기판의 후면과 표면의 전압차를 0.8∼1.5KV로 구성한 경우 고전압 전자빔 검사 장치라 부르며, 0.2∼0.8KV로 구성한 경우 저전압 전자빔 검사 장치라 부른다.
도 13은 도 1의 전자빔 검사 장치에 도 9 및 도 11의 반도체 기판을 적용하여 콘택홀의 오픈 및 미오픈의 인라인 모니터링을 수행할 때의 흐름도이다.
구체적으로, 도 9 및 도 11에 도시한 도전성 패드들이 오픈된 반도체 기판을 반도체 소자의 제조중 인라인에서 준비한다(스텝 201). 특히, 상기 반도체 기판은 반도체 소자의 제조중 인라인에서 도전막을 형성한 후 화학기계적폴리싱(chemical mechanical polishing)이나 에치백(etch-back)하여 복수의 도전성 패드들이 오픈된 상태로 얻어진다. 이어서, 상기 도전성 패드들이 오픈된 반도체 기판을 전자빔 검사 장치에 로딩한다(스텝 203).
다음에, 상기 로딩된 반도체 기판을 X 및 Y축으로 스캔닝하면서 상기 복수의 도전성 패드들에 전자빔 검사 장치의 전자빔 총에서 전자빔을 인가한다(스텝 205). 이때, 고전압 전자빔 검사 장치를 이용하여 반도체 기판의 후면과 표면의 전압차를 0.8∼1.5KV로 하거나, 저전압 전자빔 검사 장치를 이용하여 0.2∼0.8KV로 할 수 있다. 이렇게 되면, 도 10과 같이 콘택홀내에 미식각된 물질막(117)이 존재할 경우 전자빔 총에서 방출된 전자는 실리콘 기판(101)으로 잘 흐르지 않아 음의 전자가 도전성 패드(115) 표면에 쌓이게 된다. 반면에 실리콘 기판(101)에 미식각된 물질막(117)이 없을 경우 도전성 패드(115) 표면에 전자들이 쌓이지 않고 소오스 및 드레인 영역(113)을 통하여 실리콘 기판(101) 쪽으로 빠지게 된다.
다음에, 상기 전자빔 검사 장치를 이용하여 복수의 도전성 패드들에서 방출되는 2차 전자의 수를 2차 전자 검출기에서 검출한다(스텝 207). 이때, 전자들이 많이 쌓여있는 상기 도전성 패드 표면은 전자들로 인한 반발력 때문에 2차 전자가 많이 검출되며, 전자들이 쌓이지 않은 도전성 패드 표면은 2차 전자가 적게 방출되어 적게 검출된다.
다음에, 상기 복수의 도전성 패드들 중에서 서로 인접되는 도전성 패드들에서 검출된 2차 전자의 수를 비교하여 흑 또는 백으로 이미지화함으로써 상기 반도체 기판의 콘택홀의 오픈 및 미오픈을 판단한다(스텝 209).
이때, 고전압 전자빔 검사 장치를 이용하면 미식각된 물질막이 있는 부분은 밝은(명 또는 백, bright) 이미지를 가지게 하며, 저전압 검사 장치를 이용하면 어두운(암 또는 흑, dark) 이미지를 가지게 된다. 반면에, 고전압 전자빔 검사 장치를 이용하면 미식각된 물질막이 없는 부분은 어두운(암 또는 흑, dark) 이미지를 가지게 하며, 저전압 전자빔 검사 장치를 이용하면 밝은(명 또는 백, bright) 이미 지를 가지게 된다.
도 14 및 도 15는 각각 도 2 및 도 9의 반도체 기판을 저전압 전자빔 검사 장치로 관측한 콘택홀의 이미지를 도시한 도면이다.
구체적으로, 도 14는 도 2와 같이 도전성 패드를 형성하기 전의 셀프 얼라인 콘택공정후의 반도체 기판을 저전압 전자빔 검사장치로 관측한 콘택홀의 이미지이고, 도 15는 도 9 및 도 11과 같이 도전성 패드를 형성한 반도체 기판을 저전압 전자빔 검사 장치로 관측한 콘택홀의 이미지이다.
도 14와 같이 셀프 얼라인 콘택공정 후의 반도체 기판을 저전압 전자빔 검사장치를 관측하면 콘택홀의 흑백이미지를 구별할 수 없어 콘택홀의 미오픈을 확인할 수 없다. 그러나, 도 15와 같이 콘택홀에 도전성 패드, 예컨대 폴리실리콘막을 형성한 반도체 기판을 저전압 전자빔 검사 장치를 이용하여 관측하면 콘택홀의 흑백 이미지에 구별할 수 있어 콘택홀의 미오픈을 확인할 수 있다. 도 15에서, 흑이미지는 콘택홀의 미오픈을 나타내며, 백이미지는 콘택홀의 오픈을 나타낸다.
도 16은 도 2와 같은 셀프 얼라인 콘택공정 후의 반도체 기판을 고전압 전자빔 검사장치를 관측한 콘택홀의 이미지를 도시한 도면이고, 도 17은 도 9의 반도체 기판을 어닐닝한 후 고전압 전자빔 검사 장치로 관측한 콘택홀의 이미지를 도시한 도면이고, 도 18은 도 9의 반도체 기판을 어닐닝한 후 에칭처리한 반도체 기판을 전자빔 검사 장치로 관측한 콘택홀의 이미지를 도시한 도면이다.
구체적으로, 도 16은 도 2와 같은 셀프 얼라인 콘택공정 후의 반도체 기판을 고전압 전자빔 검사장치를 관측한 콘택홀의 이미지인데, 도 4 내지 도 8에 설명한 바와 같이 콘택홀의 미오픈을 정확히 확인할 수 없다.
그리고, 도 17은 도 9와 같이 도전성 패드를 폴리실리콘막으로 형성하고 850℃에서 2시간 어닐링한 반도체 기판을 고전압 전자빔 검사 장치로 관측한 콘택홀의 이미지이다. 도 17에 보듯이 도전성 패드를 형성한 후 고전압 전자빔 검사 장치로 콘택홀의 이미지를 관측하면 흑백이미지를 구별할 수 없어 콘택홀의 미오픈을 확인할 수 없다.
도 18은 도 16과 같이 어닐닝한 후 HF, NH4OH 및 순수를 혼합한 용액으로 에칭처리한 반도체 기판을 고전압 전자빔 검사 장치로 관측한 콘택홀의 이미지이다. 도 18과 같이 어닐닝한 반도체 기판을 에칭처리한 후 고전압 전자빔 검사 장치로 관측하면 콘택홀의 흑백 이미지에 따라 미오픈을 확인할 수 있다. 도 18에서, 백 이미지는 미오픈을 나타내며, 흑이미지는 오픈을 나타낸다.
이상과 같이 콘택홀에 도전성 패드를 형성하면 콘택홀의 오픈 및 미오픈을 모니터링할 수 있다. 더욱이, 콘택홀에 도전성 패드를 형성한 후 어닐닝공정을 진행한 후 에칭처리를 하여도 콘택홀의 오픈 및 미오픈을 모니터링할 수 있다.
도 19는 도 2와 같이 셀프 얼라인 콘택후의 반도체 기판을 고전압 전자빔 검사 장치로 관측한 기판 맵(wafer map)이고, 도 20은 도 9와 같은 반도체 기판을 에칭처리한 후 어닐닝했을 경우에 고전압 전자빔 검사 장치로 관측한 기판 맵이다.
구체적으로, 도 19에 보듯이 콘택홀 내에 적정 두께 이하의 미식각된 물질막이 존재할 경우 셀프 얼라인 공정후의 반도체 기판을 가지고는 콘택홀의 미오픈을 정확히 확인할 수 없다. 그러나, 도 20에 보듯이 반도체 기판을 HF, NH4OH 및 순수를 혼합한 용액으로 에칭처리한 후 850℃에서 2시간 어닐링을 실시하면 기판 맵 상에서 콘택홀의 오픈 및 미오픈을 확인할 수 있다. 이상을 볼 때, 고전압 전자빔 검사 장치를 이용할 때 식각처리후 어닐링 공정을 수행하면 콘택홀의 미오픈을 확인할 수 있다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.
상술한 바와 같이 본 발명의 전자빔 검사 장치에 콘택홀에 도전성 패드가 형성된 반도체 기판을 적용하면 반도체 소자의 제조중 인라인에서 콘택홀의 오픈 및 미오픈을 모니터링할 수 있다. 더욱이, 콘택홀에 도전성 패드를 형성한 후 어닐닝공정 및 에칭처리를 하거나 에칭처리한후 어닐링을 하여도 콘택홀의 오픈 및 미오픈을 모니터링할 수 있다.

Claims (18)

  1. 표면을 오픈하는 콘택홀을 갖는 층간절연막과 상기 콘택홀에 매몰된 도전성 패드를 갖고, 상기 도전성 패드는 오픈되어 있는 반도체 기판을 반도체 소자의 제조중 인라인에서 준비하는 단계;
    상기 반도체 기판의 후면과 표면간의 전압차를 0.2∼0.8KV 또는 0.8∼1.5KV로 하면서 상기 도전성 패드가 오픈되어 있는 상기 반도체 기판에 전자빔을 인가하는 단계; 및
    상기 콘택홀에 매몰되고 오픈되어 있는 도전성 패드로부터 방출된 2차 전자의 수를 검출하여 콘택홀의 오픈 및 미오픈을 판단하는 것을 특징으로 하는 콘택홀의 인라인 모니터링 방법.
  2. 제1항에 있어서, 상기 전자빔을 인가할때 상기 반도체 기판의 후면과 표면간의 전압차를 0.8∼1.5KV로 할 경우에는, 상기 도전성 패드가 오픈된 반도체 기판을 준비하는 단계 후에 상기 도전성 패드가 오픈된 반도체 기판을 어닐링 및 에칭 처리하는 단계를 더 포함하는 것을 특징으로 하는 콘택홀의 인라인 모니터링 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 반도체 기판은 상기 도전성 패드를 노출하는 제2 콘택홀을 갖는 제2 층간 절연막과, 상기 제2 콘택홀에 매몰된 제2 도전성 패드가 오픈되어 있는 것을 특징으로 하는 콘택홀의 인라인 모니터링 방법.
  8. 제1항에 있어서, 상기 도전성 패드는 불순물이 도핑된 폴리실리콘막, 텅스텐막, 알루미늄막 또는 구리막으로 형성하는 것을 특징으로 하는 콘택홀의 인라인 모니터링 방법.
  9. 제1항에 있어서, 상기 콘택홀의 오픈 및 미오픈은 상기 도전성 패드로부터 방출된 2차 전자의 수를 암 또는 명으로 이미지화하여 판단하는 것을 특징으로 하는 콘택홀의 인라인 모니터링 방법.
  10. 제1항에 있어서, 상기 도전성 패드는 소오스 및 드레인 영역 상에 형성되어 있는 것을 특징으로 하는 콘택홀의 인라인 모니터링 방법.
  11. 표면을 오픈하는 콘택홀들을 갖는 층간절연막과 상기 콘택홀들에 매몰된 복수의 도전성 패드들를 갖고 상기 도전성 패드들은 오픈되어 있는 반도체 기판을 반도체 소자의 제조중 인라인에서 준비하는 단계;
    상기 반도체 기판을 스캔닝하면서 상기 반도체 기판의 후면과 표면간의 전압차를 0.2∼0.8KV 또는 0.8∼1.5KV로 하여 상기 오픈되어 있는 복수의 도전성 패드들에 전자빔을 인가하는 단계;
    상기 콘택홀들에 매몰되고 오픈되어 있는 상기 복수의 도전성 패드들에서 방출되는 2차 전자의 수를 2차 전자 검출기에서 검출하는 단계; 및
    서로 인접한 도전성 패드들에서 검출된 2차 전자의 수를 암 또는 명으로 이미지화시켜 상기 반도체 기판의 콘택홀의 오픈 및 미오픈을 판단하는 것을 특징으로 하는 콘택홀의 인라인 모니터링 방법.
  12. 제11항에 있어서, 상기 전자빔을 인가할 때 상기 반도체 기판의 후면과 표면간의 전압차를 0.8∼1.5KV로 할 경우에는, 상기 도전성 패드가 오픈된 반도체 기판을 준비하는 단계 후에 상기 도전성 패드가 오픈된 반도체 기판을 어닐링 및 에칭처리하는 단계를 더 포함하는 것을 특징으로 하는 콘택홀의 인라인 모니터링 방법.
  13. 삭제
  14. 삭제
  15. 제11항에 있어서, 상기 반도체 기판은 상기 도전성 패드를 노출하는 제2 콘택홀을 갖는 제2 층간 절연막과, 상기 제2 콘택홀에 매몰된 제2 도전성 패드가 오픈되어 있는 것을 특징으로 하는 콘택홀의 인라인 모니터링 방법.
  16. 제15항에 있어서, 상기 제1 도전성 패드는 소오스 및 드레인 영역 상에 형성되어 있는 것을 특징으로 하는 콘택홀의 인라인 모니터링 방법.
  17. 제11항에 있어서, 상기 도전성 패드는 불순물이 도핑된 폴리실리콘막, 텅스텐막, 알루미늄막 또는 구리막으로 형성하는 것을 특징으로 하는 콘택홀의 인라인 모니터링 방법.
  18. 삭제
KR1019990014626A 1999-04-23 1999-04-23 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법 KR100546289B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990014626A KR100546289B1 (ko) 1999-04-23 1999-04-23 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법
US09/384,885 US6525318B1 (en) 1999-04-23 1999-08-27 Methods of inspecting integrated circuit substrates using electron beams
JP2000101578A JP2000340627A (ja) 1999-04-23 2000-04-03 コンタクトホールのインラインモニタリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014626A KR100546289B1 (ko) 1999-04-23 1999-04-23 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법

Publications (2)

Publication Number Publication Date
KR20000067104A KR20000067104A (ko) 2000-11-15
KR100546289B1 true KR100546289B1 (ko) 2006-01-26

Family

ID=19581901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014626A KR100546289B1 (ko) 1999-04-23 1999-04-23 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법

Country Status (3)

Country Link
US (1) US6525318B1 (ko)
JP (1) JP2000340627A (ko)
KR (1) KR100546289B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474579B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 표면 분석 장치에 사용되는 표준 기판 제작 방법
US7366344B2 (en) * 2003-07-14 2008-04-29 Rudolph Technologies, Inc. Edge normal process
KR100562701B1 (ko) * 2004-01-07 2006-03-23 삼성전자주식회사 전자 소스 및 이를 이용한 구멍의 오픈 불량 검사 장치와방법
US7196006B2 (en) * 2004-04-13 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method for microelectronic device
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
US20080176345A1 (en) * 2007-01-19 2008-07-24 Texas Instruments Inc. Ebeam inspection for detecting gate dielectric punch through and/or incomplete silicidation or metallization events for transistors having metal gate electrodes
CN103456657B (zh) * 2012-05-30 2016-07-27 南亚科技股份有限公司 半导体盲孔的检测方法
CN103456653B (zh) * 2012-05-30 2016-02-17 南亚科技股份有限公司 半导体盲孔的检测方法
CN103456658B (zh) * 2012-05-30 2016-06-29 南亚科技股份有限公司 半导体盲孔的检测方法
CN103456655B (zh) * 2012-05-30 2016-03-23 南亚科技股份有限公司 半导体盲孔的检测方法
CN103456656B (zh) * 2012-05-30 2016-08-03 南亚科技股份有限公司 半导体盲孔的检测方法
KR20140028701A (ko) 2012-08-30 2014-03-10 삼성전자주식회사 반도체 소자의 검사 방법 및 이에 사용되는 반도체 검사 장비
KR20160013695A (ko) 2014-07-28 2016-02-05 삼성전자주식회사 기판 결함 검사 장치 및 방법
CN110876279B (zh) * 2019-10-12 2021-03-12 长江存储科技有限责任公司 用于利用激光增强电子隧穿效应检测深度特征中的缺陷的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326165A (en) 1980-01-10 1982-04-20 Westinghouse Electric Corp. Corona charging for testing reliability of insulator-covered semiconductor devices
US4985681A (en) 1985-01-18 1991-01-15 Siemens Aktiengesellschaft Particle beam measuring method for non-contact testing of interconnect networks
JP2811073B2 (ja) 1988-11-01 1998-10-15 セイコーインスツルメンツ株式会社 断面加工観察装置
US5057689A (en) 1989-09-20 1991-10-15 Matsushita Electric Industrial Co., Ltd. Scanning electron microscope and a method of displaying cross sectional profiles using the same
EP0504944B1 (en) 1991-03-22 1998-09-23 Nec Corporation Method of analyzing fault using electron beam
US5877498A (en) * 1992-09-28 1999-03-02 Hitachi, Ltd. Method and apparatus for X-ray analyses
US5302828A (en) 1992-12-03 1994-04-12 Metrologix Corporation Scanning techniques in particle beam devices for reducing the effects of surface charge accumulation
US5825035A (en) 1993-03-10 1998-10-20 Hitachi, Ltd. Processing method and apparatus using focused ion beam generating means
US5493116A (en) 1993-10-26 1996-02-20 Metrologix, Inc. Detection system for precision measurements and high resolution inspection of high aspect ratio structures using particle beam devices
US5773989A (en) 1995-07-14 1998-06-30 University Of South Florida Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer
JPH09320505A (ja) 1996-03-29 1997-12-12 Hitachi Ltd 電子線式検査方法及びその装置並びに半導体の製造方法及びその製造ライン
JPH09312318A (ja) 1996-05-21 1997-12-02 Hitachi Ltd パタ−ン欠陥検査装置

Also Published As

Publication number Publication date
US6525318B1 (en) 2003-02-25
JP2000340627A (ja) 2000-12-08
KR20000067104A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
KR100546289B1 (ko) 전자빔 검사 장치를 이용한 콘택홀의 인라인 모니터링 방법
US5736863A (en) Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures
US10823683B1 (en) Method for detecting defects in deep features with laser enhanced electron tunneling effect
US7679083B2 (en) Semiconductor integrated test structures for electron beam inspection of semiconductor wafers
US10274537B2 (en) Test device for defect inspection
JP2006339643A (ja) ドープされた分離構造体側壁を有するピクセル・センサ
US7442561B2 (en) Method of piping defect detection
JP4695909B2 (ja) 半導体集積回路装置の製造方法
US6727501B1 (en) Method for detecting over-etch defects
JP2002228562A (ja) 透過型電子顕微鏡の試料作製方法
KR100236716B1 (ko) 반도체장치의 제조방법
KR20020040092A (ko) 반도체 소자의 전기적 결함 검사 장치, 이를 이용한반도체 소자의 전기적 결함 검사 방법
US6859023B2 (en) Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device
KR100301040B1 (ko) 반도체기판상에존재하는얕은핏트의인라인모니터링방법
JP2004239877A (ja) 回路パターンの検査方法および半導体装置の製造方法
JP3719670B2 (ja) 絶縁膜の評価方法、その評価装置及びその評価装置の製造方法
JPS62271444A (ja) 半導体ウエハの電子ビ−ムテスト
US20220231011A1 (en) Semiconductor device and method for manufacturing same
JP3275304B2 (ja) 検査用パターン及び検査方法
KR20100062400A (ko) 반도체 웨이퍼의 결함 분석 방법
CN116137271A (zh) 背照式图像传感器及制作方法
CN114566464A (zh) 半导体器件及其制造方法
JP2005062132A (ja) 半導体装置の検査方法および検査装置
KR20090110629A (ko) 콘택미오픈 검사를 위한 표준웨이퍼 제조 방법
JP2002093873A (ja) 半導体装置の検査方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
AMND Amendment
B90T Transfer of trial file for re-examination
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020104

Effective date: 20031129

S901 Examination by remand of revocation
E902 Notification of reason for refusal
AMND Amendment
E801 Decision on dismissal of amendment
S601 Decision to reject again after remand of revocation
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040707

Effective date: 20051129

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee