KR100543211B1 - 온 디램 터미네이션 저항 조정 회로 및 그 방법 - Google Patents
온 디램 터미네이션 저항 조정 회로 및 그 방법 Download PDFInfo
- Publication number
- KR100543211B1 KR100543211B1 KR1020030026937A KR20030026937A KR100543211B1 KR 100543211 B1 KR100543211 B1 KR 100543211B1 KR 1020030026937 A KR1020030026937 A KR 1020030026937A KR 20030026937 A KR20030026937 A KR 20030026937A KR 100543211 B1 KR100543211 B1 KR 100543211B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistance
- adjusting
- internal
- resistor
- output
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
Description
Claims (14)
- 온 디램 터미네이션 동작을 수행하는 반도체 기억 소자내에서 입력단의 저항 조정에 있어서,외부 기준 저항에 기초하여 제1 및 제2 내부 저항의 저항값을 조정하기 위한 푸시업 저항 조정수단;상기 푸시업 저항 조정수단의 조정에 따라 조정된 상기 제2 내부 저항에 기초하여 제3 내부 저항의 저항값을 조정하기 위한 풀다운 저항 조정수단;기 설정된 조정 회수 동안 상기 푸시업 저항 조정수단과 상기 풀다운 저항 조정수단에서의 동작을 교대로 반복수행하도록 제어하기 위한 저항 조정 제어수단;데이터 입력패드;상기 데이터 입력패드에 접속되며, 각각 가변이 가능한 푸시업 저항과 풀다운 저항;상기 푸시업 저항 조정수단의 조정에 따라 조정된 상기 제2 내부 저항의 저항값에 대응하여 상기 푸시업 저항의 저항값을 조정하기 위한 푸시업 저항용 디코딩수단;상기 풀다운 저항 조정수단의 조정에 따라 조정된 상기 제3 내부저항의 저항값에 대응하여 상기 풀다운 저항의 저항값을 조정하기 위한 풀다운 저항용 디코딩수단을 구비하는 온 디램 터미네이션 저항 조정 회로.
- 제1항에 있어서, 상기 푸시업 저항 조정수단은,상기 제1 내부 저항에 접속된 상기 외부 기준 저항의 양단 전압과 기준 전압을 비교하기 위한 제1 비교부;상기 비교부의 출력에 따라 상기 제1 및 제2 내부 저항의 저항값을 조정하기 위한 제1 저항 조정부;상기 저항 조정부의 출력에 따라 저항값을 달리하는 제1 내부 저항 및 제2 내부 저항을 포함하는 것을 특징으로 하는 온 디램 터미네이션 저항 조정 회로.
- 제2항에 있어서, 상기 제1 저항 조정부는,상기 제1 비교부의 출력을 입력받아 소정 비트의 신호를 하나씩 증감하기 위한 제1 계산부; 및상기 제1 계산부의 출력을 디코딩하여 상기 제1 및 제2 내부 저항을 조정하기 위한 제1 및 제2 푸시업 디코딩부를 포함하는 것을 특징으로 하는 온 디램 터미네이션 저항 조정 회로.
- 제3항에 있어서, 상기 제1 및 제2 내부 저항은,각각 병렬연결된 복수의 피모스 트랜지스터임을 특징으로 하는 온 디램 터미네이션 저항 조정 회로.
- 제1항에 있어서, 상기 풀다운 저항 조정수단은,상기 제2 내부 저항에 접속된 상기 제3 내부 저항의 양단 전압과 기준 전압을 비교하기 위한 제2 비교부;상기 제2 비교부의 출력에 따라 상기 제3 내부 저항의 저항값을 조정하기 위한 제2 저항 조정부;상기 제2 저항 조정부의 출력에 따라 저항값을 달리하는 제3 내부 저항을 포함하는 것을 특징으로 하는 온 디램 터미네이션 저항 조정 회로.
- 제5항에 있어서, 상기 제2 저항 조정부는,상기 제2 비교부의 출력을 입력받아 소정 비트의 신호를 하나씩 증감하기 위한 제2 계산부; 및상기 제2 계산부의 출력을 디코딩하여 상기 제3 내부 저항을 조정하기 위한 풀다운 디코딩부를 포함하는 것을 특징으로 하는 온 디램 터미네이션 저항 조정 회로.
- 제6항에 있어서, 상기 제3 내부 저항은,각각 병렬연결된 복수의 엔모스 트랜지스터임을 특징으로 하는 온 디램 터미네이션 저항 조정 회로.
- 제1항 내지 제7항 중 어느 한 항에 있어서,상기 저항 조정 제어 수단은,외부로부터의 저항 조정 명령에 따라 동작을 시작하고, 상기 기 설정된 조정 회수 동안 동작을 수행하고 완료하게 하는 제어신호를 출력하기 위한 링 오실레이터 제어수단;상기 링 오실레이터 제어수단으로부터의 제어신호에 따라 발진하면서 1회전시마다 펄스를 출력하기 위한 링 오실레이터; 및상기 링 오실레이터로부터의 펄스를 카운트하고, 카운트된 상기 펄스의 수와 상기 설정된 조정 회수가 일치하는지를 비교하기 위한 펄스 카운트 및 비교수단을 포함하는 것을 특징으로 하는 온 디램 터미네이션 저항 조정 회로.
- 제8항에 있어서, 상기 링 오실레이터 제어수단은,파워업신호를 제어신호로 하고 일단이 전원전압단과 접속된 제1 피모스트랜지스터;인에이블입력신호를 제어신호로 하고 상기 제1 피모스트랜지스터의 타측단과 접지전압단 사이에 접속된 제1 엔모스트랜지스터;상기 펄스 카운트 및 비교수단의 출력을 입력으로 하는 제1 인버터;상기 제1 인버터의 출력을 게이트로 입력받고 상기 전원전압단과 상기 제1 피모스트랜지스터의 타측단 사이에 접속된 제2 피모스트랜지스터;상기 제1 피모스트랜지스터의 타측단에 입력단이 접속된 제2 인버터;상기 제2 인버터의 입력단에 출력단이, 상기 제2 인버터의 출력단에 입력단이 접속된 제3 인버터; 및상기 제2 인버터의 출력을 입력으로 하는 직렬연결된 제4 및 제5 인버터를 포함하는 것을 특징으로 하는 온 디램 터미네이션 저항 조정 회로.
- 제9항에 있어서, 상기 링 오실레이터는,상기 제4 인버터의 출력을 2입력 중 하나로 입력받는 노아게이트;상기 노아게이트의 출력을 버퍼링하기 위한 직렬연결된 제6 및 제7 인버터;상기 제7 인버터의 출력을 버퍼링하여 상기 노아게이트의 다른 하나의 입력으로 출력하기 위한 직렬연결된 제8 및 제9 인버터; 및상기 제9 인버터의 출력을 버퍼링하기 위한 직렬연결된 제10 및 제11 인버터;상기 제10 인버터의 출력을 버퍼링하기 위한 직렬연결된 제12 및 제13 인버터; 및상기 제7 인버터의 출력을 버퍼링하기 위한 직렬연결된 제14 및 제15 인버터를 포함하는 것을 특징으로 하는 온 디램 터미네이션 저항 조정 회로.
- 제10항에 있어서, 상기 펄스 카운트 및 비교수단은,상기 제12 인버터로부터 출력되는 펄스를 카운트하기 위한 펄스 카운터; 및상기 펄스 카운터로부터의 출력과 상기 기 설정된 조정 회수가 일치하는지를 비교하기 위한 조정 회수 비교부를 포함하는 것을 특징으로 하는 온 디램 터미네이션 저항 조정 회로.
- 온 디램 터미네이션 동작을 수행하는 반도체 기억 소자내 내부 저항을 조정함에 있어서,외부 기준 저항에 기초하여 제1 및 제2 내부 저항의 저항값을 조정하는 제1 단계;상기 제1 단계의 조정에 따라 조정된 상기 제2 내부 저항에 기초하여 제3 내부 저항의 저항값을 조정하는 제2 단계; 및기 설정된 조정 회수 동안 상기 제1 단계 및 상기 제2 단계에서의 동작을 교대로 반복수행하는 제3 단계를 포함하는 것을 특징으로 하는 온 디램 터미네이션 저항 조정 방법.
- 제12항에 있어서, 상기 제1 단계는,상기 제1 내부 저항에 접속된 상기 외부 기준 저항의 양단 전압과 기준 전압을 비교하는 제4 단계; 및상기 제4 단계의 비교결과에 따라 상기 제1 및 제2 내부 저항의 저항값을 조정하는 제5 단계를 포함하는 것을 특징으로 하는 온 디램 터미네이션 저항 조정 방법.
- 제13항에 있어서, 상기 제2 단계는,상기 제2 내부 저항에 접속된 상기 제3 내부 저항의 양단 전압과 기준 전압을 비교하는 제6 단계; 및상기 제6 단계의 비교결과에 따라 상기 제3 내부 저항의 저항값을 조정하는 제7 단계를 포함하는 것을 특징으로 하는 온 디램 터미네이션 저항 조정 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030026937A KR100543211B1 (ko) | 2003-04-29 | 2003-04-29 | 온 디램 터미네이션 저항 조정 회로 및 그 방법 |
US10/737,069 US7230448B2 (en) | 2003-04-29 | 2003-12-15 | On-DRAM termination resistance control circuit and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030026937A KR100543211B1 (ko) | 2003-04-29 | 2003-04-29 | 온 디램 터미네이션 저항 조정 회로 및 그 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040095912A KR20040095912A (ko) | 2004-11-16 |
KR100543211B1 true KR100543211B1 (ko) | 2006-01-20 |
Family
ID=33308301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030026937A KR100543211B1 (ko) | 2003-04-29 | 2003-04-29 | 온 디램 터미네이션 저항 조정 회로 및 그 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7230448B2 (ko) |
KR (1) | KR100543211B1 (ko) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3808026B2 (ja) * | 2002-10-23 | 2006-08-09 | 株式会社ルネサステクノロジ | 半導体装置 |
US6924660B2 (en) | 2003-09-08 | 2005-08-02 | Rambus Inc. | Calibration methods and circuits for optimized on-die termination |
US7020818B2 (en) * | 2004-03-08 | 2006-03-28 | Intel Corporation | Method and apparatus for PVT controller for programmable on die termination |
KR100670699B1 (ko) * | 2004-11-01 | 2007-01-17 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 회로를 갖는 반도체메모리소자 |
US7135884B1 (en) * | 2005-01-13 | 2006-11-14 | Advanced Micro Devices, Inc. | Voltage mode transceiver having programmable voltage swing and external reference-based calibration |
US7138823B2 (en) * | 2005-01-20 | 2006-11-21 | Micron Technology, Inc. | Apparatus and method for independent control of on-die termination for output buffers of a memory device |
US7583178B2 (en) * | 2005-03-16 | 2009-09-01 | Datalogic Mobile, Inc. | System and method for RFID reader operation |
US7389194B2 (en) * | 2005-07-06 | 2008-06-17 | Rambus Inc. | Driver calibration methods and circuits |
US7394358B2 (en) * | 2005-09-19 | 2008-07-01 | Datalogic Scanning, Inc. | Method and system for inventory monitoring |
KR100771868B1 (ko) * | 2006-02-28 | 2007-11-01 | 삼성전자주식회사 | 다이내믹 출력버퍼회로 |
US20070247185A1 (en) * | 2006-03-30 | 2007-10-25 | Hideo Oie | Memory system with dynamic termination |
KR100681881B1 (ko) * | 2006-04-06 | 2007-02-15 | 주식회사 하이닉스반도체 | 반도체 메모리의 온 다이 터미네이션 장치 및 방법 |
KR100733449B1 (ko) * | 2006-06-30 | 2007-06-28 | 주식회사 하이닉스반도체 | 반도체메모리소자의 온 다이 터미네이션 |
US7528626B2 (en) | 2006-06-30 | 2009-05-05 | Hynix Semiconductor Inc. | Semiconductor memory device with ZQ calibration circuit |
US7423450B2 (en) * | 2006-08-22 | 2008-09-09 | Altera Corporation | Techniques for providing calibrated on-chip termination impedance |
KR100866928B1 (ko) * | 2006-10-31 | 2008-11-04 | 주식회사 하이닉스반도체 | 적은 전류를 소모하는 온 다이 터미네이션 장치. |
US7459930B2 (en) * | 2006-11-14 | 2008-12-02 | Micron Technology, Inc. | Digital calibration circuits, devices and systems including same, and methods of operation |
KR100808598B1 (ko) | 2006-12-27 | 2008-03-03 | 주식회사 하이닉스반도체 | 데이타 출력 드라이버 |
US7443193B1 (en) * | 2006-12-30 | 2008-10-28 | Altera Corporation | Techniques for providing calibrated parallel on-chip termination impedance |
KR100897253B1 (ko) * | 2007-04-11 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 집적 회로 및 그의 제어 방법 |
TWI334070B (en) * | 2007-05-07 | 2010-12-01 | Nanya Technology Corp | Off chip driver |
KR100875673B1 (ko) * | 2007-05-14 | 2008-12-24 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법 |
KR100861308B1 (ko) | 2007-06-29 | 2008-10-01 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치 |
KR100937996B1 (ko) * | 2007-07-03 | 2010-01-21 | 주식회사 하이닉스반도체 | 온다이 터미네이션 장치 |
KR100892687B1 (ko) | 2007-11-09 | 2009-04-15 | 주식회사 하이닉스반도체 | 반도체 집적회로의 온 다이 터미네이션 보정 장치 및 방법 |
KR100932548B1 (ko) * | 2007-12-11 | 2009-12-17 | 주식회사 하이닉스반도체 | 온 다이 터미네이션 장치의 캘리브래이션 회로 |
JP5006231B2 (ja) * | 2008-02-26 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | インピーダンス調整回路 |
KR20090121470A (ko) | 2008-05-22 | 2009-11-26 | 주식회사 하이닉스반도체 | 임피던스 교정 회로를 포함하는 반도체 메모리 장치 |
JP2010183243A (ja) * | 2009-02-04 | 2010-08-19 | Elpida Memory Inc | 半導体装置 |
KR101168337B1 (ko) * | 2010-07-08 | 2012-07-24 | 에스케이하이닉스 주식회사 | 데이터 출력 임피던스를 조절할 수 있는 집적회로 및 데이터 출력 임피던스 조절방법 |
JP5637041B2 (ja) * | 2011-03-29 | 2014-12-10 | 富士通株式会社 | 半導体記憶装置、及び、半導体記憶装置を含む情報処理装置 |
JP2013081079A (ja) * | 2011-10-04 | 2013-05-02 | Elpida Memory Inc | 半導体装置 |
CN104065368B (zh) * | 2013-03-22 | 2017-06-06 | 联咏科技股份有限公司 | 驱动能力与芯片终端电阻值自我调整方法及其装置 |
US8963577B2 (en) * | 2013-04-24 | 2015-02-24 | Advanced Micro Devices, Inc. | Termination impedance apparatus with calibration circuit and method therefor |
KR102185284B1 (ko) | 2013-12-12 | 2020-12-01 | 삼성전자 주식회사 | 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법 |
CN105453435B (zh) * | 2014-04-01 | 2020-05-05 | 京微雅格(北京)科技有限公司 | 一种集成电路芯片及其阻抗校准方法 |
KR20170035734A (ko) * | 2015-09-23 | 2017-03-31 | 에스케이하이닉스 주식회사 | 반도체장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6064224A (en) * | 1998-07-31 | 2000-05-16 | Hewlett--Packard Company | Calibration sharing for CMOS output driver |
JP3515025B2 (ja) * | 1999-09-22 | 2004-04-05 | 株式会社東芝 | 半導体装置 |
KR100391148B1 (ko) * | 2000-11-02 | 2003-07-16 | 삼성전자주식회사 | 프로그래머블 임피던스 제어회로 및 방법 |
US6535047B2 (en) * | 2001-05-17 | 2003-03-18 | Intel Corporation | Apparatus and method to use a single reference component in a master-slave configuration for multiple circuit compensation |
KR100502666B1 (ko) | 2002-09-02 | 2005-07-22 | 주식회사 하이닉스반도체 | 저항 보정 회로 |
-
2003
- 2003-04-29 KR KR1020030026937A patent/KR100543211B1/ko active IP Right Grant
- 2003-12-15 US US10/737,069 patent/US7230448B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20040217774A1 (en) | 2004-11-04 |
US7230448B2 (en) | 2007-06-12 |
KR20040095912A (ko) | 2004-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100543211B1 (ko) | 온 디램 터미네이션 저항 조정 회로 및 그 방법 | |
KR100487526B1 (ko) | 반도체 장치 | |
US6836170B2 (en) | Impedance trimming circuit | |
US7728641B2 (en) | Apparatus and method for outputting data of semiconductor memory apparatus | |
US7148721B2 (en) | Semiconductor integrated circuit device capable of controlling impedance | |
US7019551B1 (en) | Output buffer with slew rate control and a selection circuit | |
KR100465759B1 (ko) | 반도체 장치 | |
US6133749A (en) | Variable impedance output driver circuit using analog biases to match driver output impedance to load input impedance | |
US6812735B1 (en) | Multiple value self-calibrated termination resistors | |
KR100642008B1 (ko) | 임피던스 제어회로 및 임피던스 제어방법 | |
US6963218B1 (en) | Bi-directional interface and communication link | |
JP4316866B2 (ja) | 能動終端抵抗値較正回路、メモリチップ及び能動終端抵抗較正方法 | |
US20050168294A1 (en) | Highly stable integrated time reference | |
JP4282713B2 (ja) | キャリブレーション回路を有する半導体装置及びキャリブレーション方法 | |
EP2242180B1 (en) | Resistance compensation method, circuit having a resistance compensation function, and circuit resistance test method | |
US8278973B2 (en) | Impedance control circuit and semiconductor device including the same | |
JP4008776B2 (ja) | 出力ドライバ回路の出力インピーダンスを可変に調整する方法 | |
US9197209B2 (en) | Semiconductor device | |
US20080100333A1 (en) | Impedance matching circuit of semiconductor memory device | |
US20080211533A1 (en) | Impedance matching circuit and semiconductor memory device with the same | |
US6531914B2 (en) | Internal voltage generation circuit | |
US20140368249A1 (en) | Delay control circuit | |
US6653882B2 (en) | Output drivers for IC | |
US7796447B2 (en) | Semiconductor memory device having output impedance adjustment circuit and test method of output impedance | |
US9912321B2 (en) | Data output circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141218 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151221 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20161125 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20191224 Year of fee payment: 15 |