KR100532954B1 - 반도체 소자의 콘택 형성 방법 - Google Patents
반도체 소자의 콘택 형성 방법 Download PDFInfo
- Publication number
- KR100532954B1 KR100532954B1 KR10-2003-0034161A KR20030034161A KR100532954B1 KR 100532954 B1 KR100532954 B1 KR 100532954B1 KR 20030034161 A KR20030034161 A KR 20030034161A KR 100532954 B1 KR100532954 B1 KR 100532954B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- region
- mask
- interlayer insulating
- contact
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000007789 gas Substances 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 3
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 229910019044 CoSix Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D33/00—Details of, or accessories for, sacks or bags
- B65D33/16—End- or aperture-closing arrangements or devices
- B65D33/30—Deformable or resilient metal or like strips or bands
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
- F16B2/00—Friction-grip releasable fastenings
- F16B2/02—Clamps, i.e. with gripping action effected by positive means other than the inherent resistance to deformation of the material of the fastening
- F16B2/06—Clamps, i.e. with gripping action effected by positive means other than the inherent resistance to deformation of the material of the fastening external, i.e. with contracting action
- F16B2/08—Clamps, i.e. with gripping action effected by positive means other than the inherent resistance to deformation of the material of the fastening external, i.e. with contracting action using bands
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
- F16L3/00—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets
- F16L3/08—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing
- F16L3/12—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing comprising a member substantially surrounding the pipe, cable or protective tubing
- F16L3/137—Supports for pipes, cables or protective tubing, e.g. hangers, holders, clamps, cleats, clips, brackets substantially surrounding the pipe, cable or protective tubing comprising a member substantially surrounding the pipe, cable or protective tubing and consisting of a flexible band
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 마스크가 액티브영역 위로 정확하게 위치되지 않아 마스크 오정렬이 발생된 경우에도 랜딩 플러그용 콘택과 액티브영역간 일정 접촉 면적을 확보하여 콘택 저항이 변화되지 않도록 하는 반도체 소자의 콘택 형성 방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 콘택 형성 방법은, 반도체 기판 상에 제1영역 및 상기 제1영역 양단에 배치되어 상기 제1영역 보다 면적이 큰 제2영역을 포함한 구조를 가지면서 상기 구조가 오픈된 제1마스크를 형성하는 단계; 상기 반도체 기판에 대해 제1마스크를 이용한 STI 공정을 진행해서 양단이 그 이외의 영역 보다 큰 면적을 갖는 액티브영역을 형성하는 단계; 상기 기판의 액티브영역 상에 게이트 전극을 형성하는 단계; 상기 기판 결과물의 전면 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 랜딩 플러그용 콘택영역을 노출시키는 제2마스크를 형성하는 단계; 및 상기 제2마스크를 이용해서 상기 층간절연막을 식각하여 랜딩 플러그용 콘택을 형성하는 단계;를 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는, 마스크가 액티브영역 위로 정확하게 위치되지 않아 마스크 오정렬이 발생된 경우에도 랜딩 플러그용 콘택과 액티브영역간 일정 접촉 면적을 확보하여 콘택 저항이 변화되지 않도록 하는 반도체 소자의 콘택 형성 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 랜딩 플러그용 콘택은 홀 형상에서 "T"타입 또는 "I"타입 형태의 자기 정렬 식각(SAC:Self Aligned Contact)방법을 적용해서 형성하는 추세이다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 콘택 형성 방법을 설명하기 위한 공정평면도이고, 도 2는 종래 기술에 따른 "T"타입 마스크의 평면도로서, 이를 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1) 내에 공지의 STI(Shallow Trench Isolation) 공정을 진행하여 소자격리막(3)을 형성함으로써 "I"타입의 액티브영역(2)을 한정한다. 그런다음, 도 1b에 도시된 바와 같이, 상기 기판의 액티브영역(2) 상에 게이트 전극(4)을 형성한다.
이어서, 상기 게이트 전극(4)을 포함한 기판 전면 상에 층간절연막(미도시)을 형성한 후, 상기 층간절연막 상에 도 2에 도시된 바와 같은 랜딩 플러그용 콘택영역(8)을 노출시키는 "T" 타입 마스크(9)를 형성한다. 그리고나서, 상기 "T" 타입의 마스크(9)를 이용하여 층간절연막을 자기정렬 식각함으로써, 도 1c에 도시된 바와 같이, 액티브영역(2)을 노출시키는 랜딩 플러그용 콘택(5)을 형성한다.
삭제
그러나, 종래의 기술에서는 자기정렬 식각을 진행하여 랜딩 플러그용 콘택을 형성할 경우, 마스크가 액티브영역 위로 정확하게 위치되지 않는 마스크 오정렬이 발생되었다. 이에 따라, 도 3에 도시된 바와 같이, 상기 마스크 오정렬에 의해 랜딩 플러그용 콘택(5)이 액티브영역(2)에서 벗어나서 소자격리막(3) 위에 형성됨으로써 액티브영역(2)과 랜딩 플러그용 콘택(5)간의 접촉 면적이 작아져 콘택 저항이 증가하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 마스크 오정렬에 따른 콘택 저항의 증가를 방지할 수 있는 반도체 소자의 콘택 형성 방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택 형성 방법은, 반도체 기판 상에 제1영역 및 상기 제1영역 양단에 배치되어 상기 제1영역 보다 면적이 큰 제2영역을 포함한 구조를 가지면서 상기 구조가 오픈된 제1마스크를 형성하는 단계; 상기 반도체 기판에 대해 제1마스크를 이용한 STI 공정을 진행해서 양단이 그 이외의 영역 보다 큰 면적을 갖는 액티브영역을 형성하는 단계; 상기 기판의 액티브영역 상에 게이트 전극을 형성하는 단계; 상기 기판 결과물의 전면 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 랜딩 플러그용 콘택영역을 노출시키는 제2마스크를 형성하는 단계; 및 상기 제2마스크를 이용해서 상기 층간절연막을 식각하여 랜딩 플러그용 콘택을 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 콘택 형성 방법은, 반도체 기판에 라인 형상의 액티브영역을 한정하는 단계; 상기 기판의 액티브영역 상에 게이트 전극을 형성하는 단계; 상기 기판 결과물의 전면 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 제1영역 및 상기 제1영역 양단에 배치되어 상기 제1영역 보다 면적이 큰 제2영역을 포함한 구조를 가진 랜딩 플러그용 콘택영역을 오픈시키는 마스크를 형성하는 단계; 및 상기 마스크를 이용해서 상기 층간절연막을 식각하여 랜딩 플러그용 콘택을 형성하는 단계;를 포함하는 것을 특징으로 한다.
(실시예)이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 4a 내지 도 4c는 본 발명에 따른 반도체 소자의 콘택 형성 방법을 설명하기 위한 공정평면도이다.
또한, 도 5는 도 4c의 Ⅰ-Ⅱ선을 따라 절단한 공정단면도이다.
한편, 도 6은 본 발명에 따른 액티브영역을 패터닝하기 위한 제 1마스크의 평면도이고, 도 7은 본 발명에 따른 랜딩 플러그용 콘택을 패터닝하기 위한 제 2마스크의 평면도이다.
본 발명의 일실시예에 따른 반도체 소자의 콘택 형성 방법은, 먼저, 도 4a에 도시된 바와 같이, 반도체 기판(11) 상에 도 6에 도시된 바와 같은 제1영역(Ⅰ) 및 상기 제1영역(Ⅰ)의 양단에 배치되어 적어도 제1영역(Ⅰ) 보다 면적이 큰 제2영역(Ⅱ)이 연결된 구조를 다 수개 가지며 상기 구조가 오픈된 제1마스크(17)를 형성한다.
그런다음, 상기 제1마스크(17)를 이용한 STI 공정을 진행해서 반도체 기판(11) 내에 액티브영역(12)을 한정한다. 이때, 상기 액티브영역(12)은 제1마스크의 오픈된 구조와 동일 형상을 가진 것으로서, 제1영역(Ⅰ) 및 상기 제1영역(Ⅰ) 양단에 배치되어 적어도 제1영역(Ⅰ) 보다 면적이 큰 제2영역(Ⅱ)을 포함한 구조를 가지며, 상기 제2영역(Ⅱ)은 원 또는 다각형 형태 등을 포함한다. 도면부호 13은 소자격리막을 나타낸다.
그다음, 상기 제1마스크를 제거한 상태에서, 도 4b에 도시된 바와 같이, 상기 액티브영역(12)을 포함한 기판(11) 상에 W, WSix, TiSiX, CoSix, Al 및 Cu 중 어느 하나의 금속막(미도시)을 형성한 다음, 상기 금속막을 선택 식각하여 액티브영역(12) 상에 게이트 전극(14)들을 형성한다. 상기 게이트 전극(14) 사이로 제1영역(Ⅰ)과 제2영역(Ⅱ)이 노출된다.
상기 게이트 전극(14)은, 도 5에 도시된 바와 같이, 상부에 식각방지막(a)을, 그리고, 상기 식각방지막(a)을 포함한 측면에 측벽 스페이서(b)를 갖는 구조이다. 상기 식각방지막(a)은 500∼5000Å 두께로 형성하며, 이 후의 공정에서 형성되는 층간절연막이 옥사이드 계열인 경우, 식각정지막으로서 SiN 또는 SiON을 사용하고, 상기 층간절연막이 폴리머성 저유전물질인 경우, 식각방지막으로서 옥사이드 계열의 물질을 사용한다. 또한, 상기 측벽 스페이서(b)는 100∼1000Å 두께로 형성한다.
다음으로, 상기 게이트 전극(14)을 포함한 기판 결과물의 전면 상에 500∼10000Å 두께의 옥사이드(oxide) 계열 또는 폴리머성 저유전물질의 층간절연막(16) (도 5참조)을 형성한 다음, 상기 층간절연막(16) 상에, 도 7에 도시된 바와 같은 랜딩 플러그용 콘택영역(18)을 노출시키는 "T"타입의 제2마스크(19)를 형성한다.
그리고나서, 상기 제2마스크(19)를 이용하여 상기 층간절연막을 식각함으로써, 도 4c에 도시된 바와 같은 랜딩 플러그용 콘택(15)을 형성한다. 이때, 상기 층간절연막의 식각은 고밀도 플라즈마(High Density Plasma) 또는 중간 밀도 플라즈마(Middle Density Plasma) 식각 반응기 내에서 진행한다. 또한, 상기 층간절연막의 식각시, 식각가스로는, 층간절연막(16)이 옥사이드 계열이고 게이트 전극의 식각방지막(a)이 SiN 또는 SiON 인 경우에, Ar/C4H8/CH2F2, Ar/C4F8/O2, Ar/C4H8/CHF3, 또는, Ar/C5F8/O2가스 중 어느 하나를 사용하거나, 또는, 상기 가스들들을 조합하여 사용한다. 한편, 상기 층간절연막(16)이 폴리머성 저유전물질이고 식각방지막(a)이 옥사이드 계열의 물질인 경우에, 식각가스로 Ar/O2/N2/H2/CH4/C2H4/CxFy 가스를 조합하여 공급한다. 한편, 상기 식각 공정은 1∼100mTorr 의 압력을 유지한다.
본 발명의 일 실시예에서는 "T"타입의 제2마스크가 액티브영역 위로 정확하게 위치되지 않아 마스크 오정렬이 발생된 경우에도, 제2영역(Ⅱ)의 면적을 크게 한 것으로 인해 랜딩 플러그용 콘택과 액티브영역간 접촉면적을 확보할 수 있으며, 그래서, 콘택 저항의 변화를 없앨 수 있다.
도 8a 내지 도 8c는 본 발명의 다른 실시예에 따른 반도체 소자의 콘택 형성 방법을 설명하기 위한 공정평면도이다.
또한, 도 9은 본 발명의 다른 실시예에 따른 액티브영역을 한정하는 "I"형태의 제 1마스크의 평면도이고, 도 10는 본 발명의 다른 실시예에 따른 랜딩 플러그용 콘택영역을 한정하는 제 2마스크의 평면도이다.
본 발명의 다른 실시예에 따른 반도체 소자의 콘택 형성 방법은, 먼저, 도 7a 및 도 9에 도시된 바와 같이, 반도체 기판(21) 상에 액티브영역을 한정하는 "I" 형태의 제1마스크(27)를 형성한다.
그런다음, 상기 제1마스크(27)를 이용하여 상기 기판(21)에 대해 STI 공정을 진행하여 액티브영역(22)을 한정한다. 도면부호 23은 소자격리막을 나타낸다.
그다음, 도 8b에 도시된 바와 같이, 상기 기판 결과물 상에 W, WSix, TiSiX, CoSix, Al 및 Cu 중 어느 하나의 금속막(미도시)을 형성한 다음, 상기 금속막을 선택 식각하여 액티브영역(22) 상에 게이트 전극(24)들을 형성한다.
상기 게이트 전극(24)은 상부에 식각방지막(미도시)을, 그리고, 상기 식각방지막을 포함한 측면에는 측벽 스페이서(미도시)가 형성된 구조이다. 상기 식각방지막은 500∼5000Å 두께로 형성하며, 이 후의 공정에서 형성되는 층간절연막이 옥사이드 계열인 경우, 식각정지막으로서 SiN 또는 SiON을 사용하고, 상기 층간절연막이 폴리머성 저유전물질인 경우, 식각방지막으로서 옥사이드 계열의 물질을 사용한다. 또한, 상기 측벽 스페이서는 100∼1000Å 두께로 형성한다.
이 후, 상기 게이트 전극(24)을 포함한 기판 전면에 500∼10000Å두께의 옥사이드(oxide) 계열 또는 폴리머성 저유전물질의 층간절연막(미도시)을 형성한 다음, 상기 층간절연막 상에, 도 10에 도시된 바와 같이, 랜딩 플러그용 콘택영역(28)을 한정하는 제2마스크(29)를 형성한다. 여기서, 상기 제2마스크(29)는 이전 실시예에서의 제1마스크와 동일하게 제1영역 및 상기 제1영역 양단에 배치되어 적어도 제1영역 보다 면적이 큰 제2영역을 포함한 구조가 오픈된 형상을 갖는다.
다음으로, 상기 제2마스크(29)를 이용하여 상기 층간절연막을 식각함으로써, 도 8c에 도시된 바와 같이, 액티브영역(22)을 노출시키는 랜딩 플러그용 콘택(25)을 형성한다. 이때, 상기 식각 공정은 고밀도 플라즈마 또는 중간 밀도 플라즈마 식각 반응기 내에서 진행된다. 또한, 상기 식각 공정 시, 식각가스로는, 층간절연막이 옥사이드 계열이고 게이트 전극의 식각방지막이 SiN 또는 SiON 인 경우에, Ar/C4H8/CH2F2, Ar/C4F8/O2, Ar/C4H8/CHF3, 또는, Ar/C5F8/O2 중에서 어느 하나의 가스를 사용하거나, 또는, 상기 가스들을 조합하여 공급한다. 한편, 상기 층간절연막이 폴리머성 저유전물질이고 식각방지막이 옥사이드 계열의 물질인 경우에, 식각가스로 Ar/O2/N2/H2/CH4/C2H4/CxFy 가스를 조합하여 공급한다. 상기 식각 공정은 1∼100mTorr 의 압력을 유지한다.
본 발명의 다른 실시예에서도 마찬가지로 제2마스크가 액티브영역 위로 정확하게 위치되지 않아 마스크 오정렬이 발생된 경우에도 랜딩 플러그용 콘택과 액티브영역간 접촉면적을 확보할 수 있으며, 그래서, 콘택 저항에 변화가 없다.
이상에서와 같이, 본 발명은 액티브영역 또는 랜딩 플러그용 콘택의 형상을 변경함으로써, 마스크가 액티브영역 위로 정확하게 위치되지 않아 마스크 오정렬이 발생된 경우에도 랜딩 플러그용 콘택과 액티브영역간 접촉면적을 확보할 수 있으며, 이에 따라, 콘택 저항의 변화는 발생되지 않는다. 따라서, 본 발명은 공정 마진(margin)을 증가시킬 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 콘택 형성 방법을 설명하기 위한 공정평면도.
도 2는 종래 기술에 따른 마스크의 평면도.
도 3은 종래 기술에 따른 문제점을 설명하기 위한 공정평면도.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 반도체 소자의 콘택 형성 방법을 설명하기 위한 공정평면도.
도 5는 도 4c의 Ⅰ-Ⅱ선을 따라 절단한 공정단면도.
도 6은 본 발명의 일 실시예에 따른 액티브영역을 한정하는 제 1마스크의 평면도.
도 7은 본 발명의 일 실시예에 따른 랜딩 플러그용 콘택영역을 한정하는 제 2마스크의 평면도.
도 8a 내지 도 8c는 본 발명의 다른 실시예에 따른 반도체 소자의 콘택 형성 방법을 설명하기 위한 공정평면도.
도 9은 본 발명의 다른 실시예에 따른 액티브영역을 한정하는 제 1마스크의 평면도.
도 10은 본 발명의 다른 실시예에 따른 랜딩 플러그용 콘택영역을 한정하는 제 2마스크의 평면도.
Claims (9)
- 반도체 기판 상에 제1영역 및 상기 제1영역 양단에 배치되어 상기 제1영역 보다 면적이 큰 제2영역을 포함한 구조를 가지면서 상기 구조가 오픈된 제1마스크를 형성하는 단계;상기 반도체 기판에 대해 제1마스크를 이용한 STI 공정을 진행해서 양단이 그 이외의 영역 보다 큰 면적을 갖는 액티브영역을 형성하는 단계;상기 기판의 액티브영역 상에 게이트 전극을 형성하는 단계;상기 기판 결과물의 전면 상에 층간절연막을 형성하는 단계;상기 층간절연막 상에 랜딩 플러그용 콘택영역을 노출시키는 제2마스크를 형성하는 단계; 및상기 제2마스크를 이용해서 상기 층간절연막을 식각하여 랜딩 플러그용 콘택을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 랜딩 플러그용 콘택 형성 방법.
- 제 1 항에 있어서, 상기 게이트 전극은 상부에 식각방지막을, 그리고, 상기 식각방지막을 포함한 측면에 측벽 스페이서를 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 랜딩 플러그용 콘택 형성 방법.
- 제 2항에 있어서, 상기 식각방지막은 500∼5000Å 두께로 형성하고, 상기 측벽 스페이서는 100∼1000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 랜딩 플러그용 콘택 형성 방법.
- 제 1항 또는 제 2항에 있어서, 상기 층간절연막은 옥사이드 계열을 사용하고, 상기 식각정지막은 SiN 및 SiON 중 어느 하나인 것을 특징으로 하는 반도체 소자의 랜딩 플러그용 콘택 형성 방법.
- 제 1 에 있어서, 상기 층간절연막의 식각은 Ar/C4H8/CH2F2, Ar/C4F8/O2, Ar/C4H8/CHF3 및 Ar/C5F8/O2으로 구성된 그룹으로부터 선택되는 어느 하나의 식각가스, 또는, 상기 식각가스들을 조합한 식각가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 랜딩 플러그용 콘택 형성 방법.
- 제 1항 또는 제 2항에 있어서, 상기 층간절연막은 폴리머성 저유전물질을 사용하고, 상기 식각방지막은 옥사이드 계열의 물질을 사용하는 것을 특징으로 하는 반도체 소자의 랜딩 플러그용 콘택 형성 방법.
- 제 1항 또는 제 6항에 있어서, 상기 식각 공정은 Ar/O2/N2/H2/CH4/C2H4/CxFy 식각 가스를 조합하여 사용하는 것을 특징으로 하는 반도체 소자의 랜딩 플러그용 콘택 형성 방법.
- 제 1항에 있어서, 상기 식각 공정은 1∼100mTorr 의 압력을 유지하는 것을 특징으로 하는 반도체 소자의 랜딩 플러그용 콘택 형성 방법.
- 반도체 기판에 라인 형상의 액티브영역을 한정하는 단계;상기 기판의 액티브영역 상에 게이트 전극을 형성하는 단계;상기 기판 결과물의 전면 상에 층간절연막을 형성하는 단계;상기 층간절연막 상에 제1영역 및 상기 제1영역 양단에 배치되어 상기 제1영역 보다 면적이 큰 제2영역을 포함한 구조를 가진 랜딩 플러그용 콘택영역을 오픈시키는 마스크를 형성하는 단계; 및상기 마스크를 이용해서 상기 층간절연막을 식각하여 랜딩 플러그용 콘택을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 랜딩 플러그용 콘택 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0034161A KR100532954B1 (ko) | 2003-05-28 | 2003-05-28 | 반도체 소자의 콘택 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0034161A KR100532954B1 (ko) | 2003-05-28 | 2003-05-28 | 반도체 소자의 콘택 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040102636A KR20040102636A (ko) | 2004-12-08 |
| KR100532954B1 true KR100532954B1 (ko) | 2005-12-01 |
Family
ID=37378860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0034161A KR100532954B1 (ko) | 2003-05-28 | 2003-05-28 | 반도체 소자의 콘택 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100532954B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843714B1 (ko) | 2007-04-12 | 2008-07-04 | 삼성전자주식회사 | 콘택 구조체 형성 방법 및 이를 이용한 반도체소자의제조방법 |
-
2003
- 2003-05-28 KR KR10-2003-0034161A patent/KR100532954B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040102636A (ko) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6228762B1 (en) | Methods for forming contact holes having sidewalls with smooth profiles | |
| US6074952A (en) | Method for forming multi-level contacts | |
| US6140218A (en) | Method for fabricating a T-shaped hard mask/conductor profile to improve self-aligned contact isolation | |
| KR100532954B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100328695B1 (ko) | 스토리지 노드 콘택 형성 방법 | |
| KR100524813B1 (ko) | 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법 | |
| KR100753031B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
| KR20030041550A (ko) | 반도체소자의 제조 방법 | |
| KR19990033881A (ko) | 반도체 장치의 자기 정렬 콘택 형성방법 | |
| KR100605102B1 (ko) | 반도체소자의 콘택 플러그 구조체 및 그 형성 방법 | |
| KR970003468A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20000045437A (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100276562B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100603589B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
| US6191019B1 (en) | Method for forming a polysilicon layer in a polycide process flow | |
| KR19980014993A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100604779B1 (ko) | 자기정렬 콘택을 구비하는 반도체 장치 및 그 제조방법 | |
| KR100745052B1 (ko) | 반도체소자의 랜딩플러그 콘택 형성방법 | |
| KR100399935B1 (ko) | 반도체장치제조방법 | |
| KR100505442B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR101024814B1 (ko) | 반도체 소자 형성 방법 | |
| KR100256798B1 (ko) | 반도체 소자의 자기정렬콘택 형성방법 | |
| KR100258368B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR20040003474A (ko) | 반도체소자의 콘택형성방법 | |
| KR20030058636A (ko) | 반도체소자의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |