KR100529630B1 - 프로브 패드를 갖는 반도체 소자 및 이 패드의 제조 방법 - Google Patents

Abstract

본 발명은 전기적 검사를 원하는 특정 부위 또는 결함 추정부에서의 결함 여부를 국부적으로 검사할 수 있는 프로브 패드를 갖는 반도체 소자와, 상기 소자의 프로브 패드 제조 방법에 관한 것으로, 상기한 프로브 패드는, (A) 결함 추정부의 금속 배선층을 덮고 있는 절연막을 일부 두께만큼 남겨놓고 상기 금속 배선층의 상층부를 제거하는 단계와, (B) 상기 절연막에 미세 홀을 형성하여 상기 금속 배선층을 노출시키는 단계와, (C) 상기 미세 홀에 전도성 물질을 증착하는 단계와, (D) 상기 전도성 물질과 통전하는 프로브 패드를 증착하는 단계에 따라 제조한다.

Description

프로브 패드를 갖는 반도체 소자 및 이 패드의 제조 방법 {SEMICONDUCTOR DEVICE WITH PROBE PAD AND METHOD FOR FABRICATING THE PROBE PAD}

본 발명은 결함 검사용 프로브 패드를 갖는 반도체 소자 및 이 패드의 제조 방법에 관한 것으로, 좀 더 상세하게는 전기적 검사를 원하는 특정 부위 또는 결함 추정부에서의 결함 여부를 국부적으로 검사할 수 있는 프로브 패드를 갖는 반도체 소자와, 상기 소자의 프로브 패드 제조 방법에 관한 것이다.

통상적으로, 반도체 칩은 수많은 개별 소자와 이 소자들을 연결하는 금속 배선으로 이루어져 있는바, 완성된 반도체 칩은 칩 외곽에 제작된 입출력 패드를 이용하여 여러 가지 전기적 특성 및 다양한 종류의 검사를 통해서 이상 유무를 판정한 후, 이상이 있는 경우에는 제조 공정상의 문제점을 파악한 후 조치하여 추후에 진행되는 반도체 칩에 이상이 발생되지 않도록 한다.

그러나, 위와 같은 반도체 칩의 검사는 칩의 전체적인 동작 위주로 검사하는 것이며, 각 개별 소자의 특성을 검사하는 것은 아니다.

도 1은 일반적인 반도체 칩의 평면도를 나타내고 있고, 도 2는 일반적인 반도체 칩의 내부구조를 단면도로 나타내고 있다.

반도체 칩(100)은 메인 셀(102)과, 상기 셀(102)의 외곽에 형성되어 그라운드 역할을 하는 가드링(104)과, 가드링(104)에 노출 형성되며 칩 내부의 회로들과 연결되는 입출력 패드(106)를 포함하며, 상기 메인 셀(102)은 반도체 기판(W)에 제공되는 다수의 개별 소자(102a)들과, 이 소자(102a)들을 연결하는 금속 배선(102b)들과, 상기 소자(102a)들과 금속 배선(102b)들을 선택적으로 연결하는 콘택(102c) 및 비아(102d) 등을 포함한다.

상기 도 2에서, 미설명 도면부호 102e는 소자 분리 영역을 나타내고, 102f는 절연막을 나타낸다.

이와 같이, 반도체 칩은 수많은 개별 소자(102a)들로 이루어져 있기 때문에 개별 소자(102a) 중 일부의 특정 부위(A)에 문제가 발생했을 경우 상기 입출력 패드(106)를 통한 전기적 검사를 이용하여 그 문제점을 정확하게 파악한다는 것은 사실상 불가능하다.

본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 본 발명은 반도체 소자의 특정 부위 또는 개별 소자의 특성을 검사할 수 있는 프로브 패드를 갖는 반도체 소자 및 이 패드의 제조 방법을 제공함을 목적으로 한다.

상술한 기술적 과제를 달성하기 위하여 본 발명은,

(A) 결함 추정부의 금속 배선층을 덮고 있는 절연막을 일부 두께만큼 남겨놓고 상기 금속 배선층의 상층부를 제거하는 단계와;

(B) 상기 절연막에 미세 홀을 형성하여 상기 금속 배선층을 노출시키는 단계와;

(C) 상기 미세 홀에 전도성 물질을 증착하는 단계와;

(D) 상기 전도성 물질과 통전하는 프로브 패드를 증착하는 단계와;

를 포함하는 반도체 소자의 프로브 패드 제조 방법을 제공한다.

본 발명의 바람직한 실시예에 의하면, 상기 (A)단계에서 금속 배선층의 상층부는 폴리싱 또는 화학적 에칭 방법에 의해 제거할 수 있다. 그리고, 상기 (B)단계에서 미세 홀은 집속 이온 빔 장비(FIB)를 사용하여 형성할 수 있으며, 상기 전도성 물질 및 프로브 패드는 전기화학적 증착법, 물리증착법, 화학기상증착법 또는 집속 이온 빔 장비를 사용하여 증착하여 형성할 수 있다.

상기한 방법에 의해 제조된 프로브 패드를 갖는 반도체 소자는 상기 프로브 패드에 전기적 단자를 연결하여 전기적 특성을 측정함으로써, 결함 여부를 검사할 수 있다. 그리고, 상기한 방법을 통해 특정 부위의 결함 여부를 전기적으로 확인한 후에는 결함 부위를 국소화 함으로써 추가되는 물리적 분석을 용이하게 할 수 있다.

이하 본 발명의 바람직한 실시예를 첨부된 도면에 의거하여 상세히 설명한다.

금속 배선층이 다층으로 적층된 도 2의 반도체 칩에서 결함이 의심되는 어느 특정층(A: 이하, '결함 추정부'라 한다)의 결함 여부를 검사하고자 할 때에는 먼저 도 3a에 도시한 바와 같이 결함 추정부(A)의 금속 배선층(102b)을 덮고 있는 절연막(102f)을 일부 두께(t)만큼 남겨놓고 상기 금속 배선층(102b)의 상층부(UL: Upper Layer)를 제거한다. 이때, 상기 상층부(UL)의 제거는 폴리싱 또는 화학적 에칭 방법을 사용할 수 있으며, 기타 다른 방법도 사용이 가능하다.

이어서, 도 3b에 도시한 바와 같이 상기 절연막(102f)에 미세 홀(h)을 형성하여 금속 배선층(102b)을 노출시킨다. 이때, 상기 미세 홀(h)은 공지의 집속 이온 빔(FIB: Focused Ion Beam) 장비를 사용하여 형성할 수 있다.

상기 집속 이온 빔 장비(FIB)는 Ga 등으로 이루어지는 액체 금속 이온원(ion source), 이온원으로부터 발생한 이온 빔을 집속 이온 빔으로 하는 하전 입자 광학계(charged particle optical system), 집속 이온 빔을 편향하는 편향 전극, 시료를 재치하는 시료 스테이지를 포함하는 것으로, 이온원으로부터 인출된 이온 빔을 하전 입자 광학계에 의해 집속하고, 집속 이온 빔을 편향 전극에 의해 시료에 조사하여 가공을 행한다.

상기와 같이 금속 배선층(102b)을 노출시키는 미세 홀(h)을 형성한 후에는 도 3c에 도시한 바와 같이 전도성 물질(102g)을 증착하여 미세 홀(h) 내부를 채운다.

이때, 상기 전도성 물질(102g)로는 금속과 비금속을 불문한다. 바람직하기로는 예컨대, 백금, 금, 은, 구리, 알루미늄, 텅스텐, 코발트, 니켈, 이리듐, 팔라듐, 레늄 또는 이들의 합금 중에서 선택된 어느 한 물질을사용할 수 있으며, 전도성 물질(102g)의 증착에는 전기화학적 증착법, 물리증착법, 화학기상증착법 또는 미세 홀(h)을 가공하는데 사용한 집속 이온 빔 장비를 사용할 수 있다. 상기한 집속 이온 빔 장비를 이용한 증착은, 시료 부근에 가스 노즐을 마련하고, 집속 이온 빔의 조사와 동시에 가스 노즐로부터 가스를 공급하는 빔 어시스티드 CVD에 의해 행할 수 있다.

이어서, 상기의 집속 이온 빔 장비를 이용하여 도 3d에 도시한 바와 같이 전도성 물질(102g)과 통전하는 프로브 패드(102h)를 증착한다. 여기에서, 상기 프로브 패드(102h)는 전도성 물질과 마찬가지로 백금, 금, 은, 구리, 알루미늄, 텅스텐, 코발트, 니켈, 이리듐, 팔라듐, 레늄 또는 이들의 합금 중에서 선택된 어느 한 물질을 증착하여 형성할 수 있는데, 이와 같이 절연막(102f) 위에 프로브 패드(102h)를 증착하면, 이 패드(102h)에는 전도성 물질(102g)을 통해 금속 배선층(102b)이 전기적으로 연결되므로, 상기 패드(102h)에 전기적 단자(108)를 연결하여 전기적 특성을 측정할 수 있게 된다.

이상에서 살펴본 바와 같이 본 발명에 의하면, 반도체 칩을 구성하는 개별 소자들의 전기적 특성을 검사하는 것이 가능하고, 또한 결함 추정부의 결함 여부를 검사하는 것이 가능하며, 결함 추정부의 결함 발생시에는 상기 결함 부위를 국소화 하여 추가되는 물리적 분석을 용이하게 할 수 있는 효과가 있다.

도 1은 일반적인 반도체 칩의 평면도이고,

도 2는 일반적인 반도체 칩의 메인 셀 구조를 나타내는 단면도이며,

도 3a 내지 3d는 본 발명에 따른 프로브 패드 제조 방법을 나타내는 공정도이다.

Claims (8)

1. (A) 결함 추정부의 금속 배선층을 덮고 있는 절연막을 일부 두께만큼 남겨놓고 상기 금속 배선층의 상층부를 제거하는 단계,

   (B) 상기 절연막에 집속 이온 빔을 이용하여 미세 홀을 형성하여, 상기 금속 배선층을 노출하는 단계,

   (C) 상기 미세 홀에 전도성 물질을 증착하는 단계, 그리고

   (D) 상기 절연막 위에 상기 전도성 물질과 통전하는 프로브 패드를 집속 이온 빔으로 증착하는 단계

   를 포함하는 반도체 소자의 프로브 패드 제조 방법.
2. 제 1항에 있어서, 상기 (A)단계에서 금속 배선층의 상층부는 폴리싱 또는 화학적 에칭 방법에 의해 제거하는 반도체 소자의 프로브 패드 제조 방법.
3. 삭제
4. 제 1항에 있어서, 상기 (C)단계에서 전도성 물질은 전기화학적 증착법, 물리증착법, 화학기상 증착법, 또는 집속 이온 빔 장비를 사용하여 증착하는 반도체 소자의 프로브 패드 제조 방법.
5. 삭제
6. 제 1항에 있어서, 상기 (C)단계의 전도성 물질은 백금, 금, 은, 구리, 알루미늄, 텅스텐, 코발트, 니켈, 이리듐, 팔라듐, 레늄 또는 이들의 합금 중에서 선택된 어느 한 물질로 이루어지는 반도체 소자의 프로브 패드 제조 방법.
7. 제 1항에 있어서, 상기 (D)단계의 프로브 패드는 백금, 금, 은, 구리, 알루미늄, 텅스텐, 코발트, 니켈, 이리듐, 팔라듐, 레늄 또는 이들의 합금 중에서 선택된 어느 한 물질로 이루어지는 반도체 소자의 프로브 패드 제조 방법.
8. 제 1항 내지 제 7항중 어느 한 항에 기재된 방법에 의해 제조된 프로브 패드를 갖는 반도체 소자.