KR100524629B1 - Circuit for driving liquid crystal display back light inverter - Google Patents
Circuit for driving liquid crystal display back light inverter Download PDFInfo
- Publication number
- KR100524629B1 KR100524629B1 KR10-2002-0037862A KR20020037862A KR100524629B1 KR 100524629 B1 KR100524629 B1 KR 100524629B1 KR 20020037862 A KR20020037862 A KR 20020037862A KR 100524629 B1 KR100524629 B1 KR 100524629B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- output
- soft start
- start capacitor
- current
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/24—Circuit arrangements in which the lamp is fed by high frequency ac, or with separate oscillator frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
본 발명은 액정디스플래이 백라이트 인버터 드라이브 회로에 관한 것으로서, PMOS 트랜지스터와 NMOS 트랜지스터로 구성된 스위칭회로와, 상기 스위칭회로의 출력전압에 의해 동작하는 부하, 및 상기 부하의 출력전류를 검출하여 궤환시키는 부하전류 검출회로가 출력단에 연결되고 소프트 스타트 캐패시터가 입력단에 연결된 액정디스플래이 백라이트 인버터 드라이브 회로에 있어서, 외부에서 입력되는 버스트 디밍 펄스 신호에 응답하여 상기 소프트 스타트 캐패시터를 충방전시키는 제어부; 상기 부하전류 검출회로의 출력 전류에 응답하여 제1 전압을 발생하는 제1 전압 발생부; 상기 소프트 스타트 캐패시터 및 제어부와 연결되며, 상기 제어부가 활성화되면 상기 제1 전압보다 낮은 제2 전압을 발생하고, 상기 제어부가 비활성화되면 상기 제1 전압보다 높은 제2 전압을 발생하는 제2 전압 발생부; 상기 제1 전압과 제2 전압을 비교 및 증폭하는 궤환 증폭기; 및 외부에서 입력되는 톱니파 신호를 상기 궤환 증폭기의 출력 및 상기 소프트 스타트 캐패시터의 전압과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 상기 스위칭회로로 출력하는 출력부를 구비함으로써 부하의 수명이 향상된다. The present invention relates to a liquid crystal display backlight inverter drive circuit, comprising: a switching circuit composed of a PMOS transistor and an NMOS transistor, a load operated by an output voltage of the switching circuit, and a load current detection for detecting and returning an output current of the load A liquid crystal display backlight inverter drive circuit having a circuit connected to an output terminal and a soft start capacitor connected to an input terminal, the liquid crystal display backlight inverter drive circuit comprising: a controller configured to charge and discharge the soft start capacitor in response to an externally input burst dimming pulse signal; A first voltage generator configured to generate a first voltage in response to an output current of the load current detection circuit; A second voltage generator connected to the soft start capacitor and the controller and generating a second voltage lower than the first voltage when the controller is activated, and generating a second voltage higher than the first voltage when the controller is deactivated. ; A feedback amplifier for comparing and amplifying the first voltage and the second voltage; And an output unit which compares an external sawtooth signal with the output of the feedback amplifier and the voltage of the soft start capacitor and outputs one of a high voltage and a low voltage to the switching circuit according to the result. do.
Description
본 발명은 액정디스플래이 백라이트 인버터 드라이브 회로에 관한 것으로서, 특히 액정디스플래이 백라이트 인버터에 발생하는 잡음을 감소시키기 위하여 소프트 스타트(Soft Start)를 수행하는 액정디스플래이 백라이트 인버터 드라이브 회로에 관한 것이다.The present invention relates to a liquid crystal display backlight inverter drive circuit, and more particularly, to a liquid crystal display backlight inverter drive circuit for performing a soft start to reduce noise generated in the liquid crystal display backlight inverter.
도 1은 종래의 액정디스플래이 백라이트 인버터 드라이브 회로의 블록도이다. 도 1을 참조하면, 종래의 액정디스플래이 백라이트 인버터 드라이브 회로(101)는 제1 내지 제3 입력부들(111∼113), 궤환 증폭기(121), 및 출력부(131)를 구비한다. 1 is a block diagram of a conventional liquid crystal display backlight inverter drive circuit. Referring to FIG. 1, the conventional liquid crystal display backlight inverter drive circuit 101 includes first to third input units 111 to 113, a feedback amplifier 121, and an output unit 131.
버스트 디밍 펄스 신호(Bdim)가 하이(high)이면 소프트 스타트 캐패시터 전압(Vss)이 감소한다. 소프트 스타트 캐패시터 전압(Vss)이 감소하면 출력 신호들(Hout,Lout)은 하이로 되므로 출력부(131)에 연결되는 부하(미도시)는 동작하지 않게 된다. 그러면, 부하에서 제1 입력부(111)로 궤환되는 전압(Vfb)은 제로 전압으로 유지된다. 이 때, 소프트 스타트 캐패시터 전압(Vss)의 최저 전압(Vsb)은 제로 전압보다 크기 때문에 궤환 증폭기(121)의 출력전압(Vf)은 순간적으로 하이로 된다. 이 상태가 계속되다가 다시 버스트 디밍 펄스 신호(Bdim)가 로우로 되면 소프트 스타트 캐패시터 전압(Vss)은 증가하기 시작한다. 그에 따라 궤환 증폭기(121)의 출력전압)Vf)이 소프트 스타트 캐패시터 전압(Vss)을 맞추기 위해 과도 응답 상태로 되어 도 2a에 도시된 바와 같은 댐핑 현상(211)을 일으키게 된다. 이와 같은 댐핑 현상(211)은 출력부(131)에 연결되는 하프 브리지(미도시)의 스위칭 동작에 영향을 주며, 결국에는 최종적인 제어 대상인 부하에 흐르는 전류를 과도응답 상태로 제어하게 된다. 따라서 부하의 수명이 단축된다. When the burst dimming pulse signal Bdim is high, the soft start capacitor voltage Vss decreases. When the soft start capacitor voltage Vss decreases, the output signals Hout and Lout go high, so that a load (not shown) connected to the output unit 131 does not operate. Then, the voltage Vfb fed back from the load to the first input unit 111 is maintained at zero voltage. At this time, since the lowest voltage Vsb of the soft start capacitor voltage Vss is greater than the zero voltage, the output voltage Vf of the feedback amplifier 121 becomes instantaneously high. When this condition continues and the burst dimming pulse signal Bdim goes low, the soft start capacitor voltage Vss starts to increase. As a result, the output voltage Vf of the feedback amplifier 121 enters a transient response state to match the soft start capacitor voltage Vss, thereby causing a damping phenomenon 211 as shown in FIG. 2A. The damping phenomenon 211 affects the switching operation of the half bridge (not shown) connected to the output unit 131, and eventually controls the current flowing through the load, which is the final control target, in a transient response state. Therefore, the life of the load is shortened.
또한, 초기에 전원전압이 인가될 경우, 종래의 액정디스플래이 백라이트 인버터 드라이브 회로(101)에 의하면 도 2b에 도시된 바와 같이 과도 전압(221)이 부하에 인가될 수가 있다. 그로 인하여 부하의 수명이 단축된다. In addition, when a power supply voltage is initially applied, according to the conventional liquid crystal display backlight inverter drive circuit 101, the transient voltage 221 may be applied to the load as shown in FIG. 2B. This shortens the life of the load.
본 발명이 이루고자하는 기술적 과제는 궤환 증폭기의 출력을 안정적으로 제어하여 궤환 증폭기에 발생하는 댐핑 현상을 제거하며, 전원전압이 인가되는 초기에 부하에 과도 전압이 인가되는 것을 방지하는 액정디스플래이 백라이트 인버터 드라이브 회로를 제공하는 것이다. The present invention provides a liquid crystal display backlight inverter drive that stably controls the output of the feedback amplifier to remove the damping phenomenon occurring in the feedback amplifier and prevents the transient voltage from being applied to the load in the initial stage when the power supply voltage is applied. To provide a circuit.
상기 기술적 과제를 이루기 위하여 본 발명은,The present invention to achieve the above technical problem,
PMOS 트랜지스터와 NMOS 트랜지스터로 구성된 스위칭회로와, 상기 스위칭회로의 출력전압에 의해 동작하는 부하, 및 상기 부하의 출력전류를 검출하여 궤환시키는 부하전류 검출회로가 출력단에 연결되고 소프트 스타트 캐패시터가 입력단에 연결된 액정디스플래이 백라이트 인버터 드라이브 회로에 있어서, 외부에서 입력되는 버스트 디밍 펄스 신호에 응답하여 상기 소프트 스타트 캐패시터를 충방전시키는 제어부; 상기 부하전류 검출회로의 출력 전류에 응답하여 제1 전압을 발생하는 제1 전압 발생부; 상기 소프트 스타트 캐패시터 및 제어부와 연결되며, 상기 제어부가 활성화되면 상기 제1 전압보다 낮은 제2 전압을 발생하고, 상기 제어부가 비활성화되면 상기 제1 전압보다 높은 제2 전압을 발생하는 제2 전압 발생부; 상기 제1 전압과 제2 전압을 비교 및 증폭하는 궤환 증폭기; 및 외부에서 입력되는 톱니파 신호를 상기 궤환 증폭기의 출력 및 상기 소프트 스타트 캐패시터의 전압과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 상기 스위칭회로로 출력하는 출력부를 구비하는 액정디스플래이 백라이트 인버터 드라이브 회로를 제공한다.A switching circuit composed of a PMOS transistor and an NMOS transistor, a load operated by an output voltage of the switching circuit, and a load current detection circuit for detecting and returning the output current of the load are connected to an output terminal, and a soft start capacitor is connected to the input terminal. A liquid crystal display backlight inverter drive circuit comprising: a control unit configured to charge and discharge the soft start capacitor in response to a burst dimming pulse signal input from an external device; A first voltage generator configured to generate a first voltage in response to an output current of the load current detection circuit; A second voltage generator connected to the soft start capacitor and the controller and generating a second voltage lower than the first voltage when the controller is activated, and generating a second voltage higher than the first voltage when the controller is deactivated. ; A feedback amplifier for comparing and amplifying the first voltage and the second voltage; And an output unit configured to compare an external sawtooth signal with an output of the feedback amplifier and a voltage of the soft start capacitor and output one of a high voltage and a low voltage to the switching circuit according to the result. Provide a circuit.
상기 기술적 과제를 이루기 위하여 본 발명은 또,The present invention also to achieve the above technical problem,
PMOS 트랜지스터와 NMOS 트랜지스터로 구성된 스위칭회로와, 상기 스위칭회로의 출력전압에 의해 동작하는 부하, 및 상기 부하의 출력전류를 검출하여 궤환시키는 부하전류 검출회로가 출력단에 연결되고 소프트 스타트 캐패시터가 입력단에 연결된 액정디스플래이 백라이트 인버터 드라이브 회로에 있어서, 상기 부하전류 검출회로의 출력 전류에 응답하여 제1 전압을 발생하는 제1 전압 발생부; 상기 소프트 스타트 캐패시터의 전압이 기준 전압보다 낮으면 상기 제1 전압보다 낮은 제2 전압을 발생하고, 상기 소프트 스타트 캐패시터의 전압이 상기 기준 전압보다 높으면 상기 제1 전압보다 높은 제2 전압을 발생하는 제2 전압 발생부; 상기 제1 전압과 제2 전압을 비교하여 증폭하는 궤환 증폭기; 외부에서 입력되는 버스트 디밍 펄스 신호에 응답하여 상기 소프트 스타트 캐패시터의 충방전을 제어하는 스위칭부; 및 외부에서 입력되는 톱니파 신호를 상기 궤환 증폭기의 출력 및 상기 소프트 스타트 캐패시터의 전압과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 상기 스위칭회로로 출력하는 출력부를 구비하는 액정디스플래이 백라이트 인버터 드라이브 회로를 제공한다.A switching circuit composed of a PMOS transistor and an NMOS transistor, a load operated by an output voltage of the switching circuit, and a load current detection circuit for detecting and returning the output current of the load are connected to an output terminal, and a soft start capacitor is connected to the input terminal. A liquid crystal display backlight inverter drive circuit comprising: a first voltage generator for generating a first voltage in response to an output current of the load current detection circuit; A second voltage lower than the first voltage when the voltage of the soft start capacitor is lower than a reference voltage, and generate a second voltage higher than the first voltage when the voltage of the soft start capacitor is higher than the reference voltage. 2 voltage generator; A feedback amplifier for comparing and amplifying the first voltage and the second voltage; A switching unit controlling charge and discharge of the soft start capacitor in response to an external burst dimming pulse signal; And an output unit configured to compare an external sawtooth signal with an output of the feedback amplifier and a voltage of the soft start capacitor and output one of a high voltage and a low voltage to the switching circuit according to the result. Provide a circuit.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,The present invention also to achieve the above technical problem,
PMOS 트랜지스터와 NMOS 트랜지스터로 구성된 스위칭회로와, 상기 스위칭회로의 출력전압에 의해 동작하는 부하, 및 상기 부하의 출력전류를 검출하여 궤환시키는 부하전류 검출회로가 출력단에 연결되고 소프트 스타트 캐패시터가 입력단에 연결된 액정디스플래이 백라이트 인버터 드라이브 회로에 있어서, 상기 부하전류 검출회로의 출력 전류에 응답하여 제1 전압을 발생하는 제1 전압 발생부; 아날로그 디밍 신호를 버퍼링하여 소정 전압을 출력하는 버퍼부; 상기 소프트 스타트 캐패시터 전압과 상기 버퍼부의 출력전압을 입력하고 제2 전압을 출력하며, 상기 버퍼부의 출력전압과 상기 소프트 스타트 캐패시터 전압 중 하나가 기준 전압보다 낮으면 상기 제2 전압은 상기 제1 전압보다 낮아지고, 상기 버퍼부의 출력전압과 상기 소프트 스타트 캐패시터 전압 중 하나가 상기 기준전압보다 높으면 상기 제2 전압은 상기 제1 전압보다 높아지는 제2 전압 발생부; 상기 제1 전압과 제2 전압을 비교하여 증폭하는 궤환 증폭기; 외부에서 입력되는 버스트 디밍 펄스 신호에 응답하여 상기 소프트 스타트 캐패시터를 충방전시키는 스위칭부; 및 외부에서 입력되는 톱니파 신호를 상기 궤환 증폭기의 출력 및 상기 소프트 스타트 캐패시터의 전압과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 상기 스위칭회로로 출력하는 출력부를 구비하는 액정디스플래이 백라이트 인버터 드라이브 회로를 제공한다.A switching circuit composed of a PMOS transistor and an NMOS transistor, a load operated by an output voltage of the switching circuit, and a load current detection circuit for detecting and returning the output current of the load are connected to an output terminal, and a soft start capacitor is connected to the input terminal. A liquid crystal display backlight inverter drive circuit comprising: a first voltage generator for generating a first voltage in response to an output current of the load current detection circuit; A buffer unit for buffering the analog dimming signal and outputting a predetermined voltage; Input the soft start capacitor voltage and the output voltage of the buffer unit and output a second voltage, and when one of the output voltage of the buffer unit and the soft start capacitor voltage is lower than a reference voltage, the second voltage is greater than the first voltage. A second voltage generator that is lowered and wherein the second voltage is higher than the first voltage when one of an output voltage of the buffer unit and the soft start capacitor voltage is higher than the reference voltage; A feedback amplifier for comparing and amplifying the first voltage and the second voltage; A switching unit configured to charge and discharge the soft start capacitor in response to a burst dimming pulse signal input from an external device; And an output unit configured to compare an external sawtooth signal with an output of the feedback amplifier and a voltage of the soft start capacitor and output one of a high voltage and a low voltage to the switching circuit according to the result. Provide a circuit.
상기 본 발명에 의하여 부하의 수명이 향상된다.The life of the load is improved by the present invention.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.
도 3은 본 발명의 액정디스플래이 백라이트 인버터 드라이브 회로가 구현된 집적회로 장치의 적용예이다. 도 3을 참조하면, 본 발명의 액정디스플래이 백라이트 인버터 드라이브 회로가 구현된 집적회로 장치(311)는 포트들(p1∼p8)을 구비하며, 포트(p1)에는 전원전압(Vcc)이 인가되고, 포트들(p3,p4,p5,p6)에는 캐패시터들(Ct,Css,Cmp)이 연결되며, 포트들(p7,p8)에는 PMOS 트랜지스터(PQ)와 NMOS 트랜지스터(NQ)로 구성된 스위칭 회로(321), 공진회로(331), 부스트 트랜스포머(Boost Transformer)(341), 부하(351) 및 부하전류 검출회로(361)가 순차적으로 연결된다. 3 is an application example of an integrated circuit device in which the liquid crystal display backlight inverter drive circuit of the present invention is implemented. Referring to FIG. 3, the integrated circuit device 311 in which the liquid crystal display backlight inverter drive circuit of the present invention is implemented includes ports p1 to p8, and a power supply voltage Vcc is applied to the port p1. Capacitors Ct, Css, and Cmp are connected to the ports p3, p4, p5, and p6, and a switching circuit 321 including a PMOS transistor PQ and an NMOS transistor NQ is connected to the ports p7 and p8. ), A resonant circuit 331, a boost transformer 341, a load 351, and a load current detection circuit 361 are sequentially connected.
집적회로 장치(311)는 하프 브리지 공진 모드(Half Bridge Resonant Mode)로 동작하며, 입력전압이 낮아서 부스트 트랜스포머(341)를 이용해 부하(351), 예컨대 램프에 높은 전압을 공급한다. 부하전류 검출회로(361)는 부하(351)에서 출력되는 전류를 검출하여 집적회로 장치(311)로 궤환시킴으로써 스위칭회로(321)를 듀티 제어한다. The integrated circuit device 311 operates in a half bridge resonant mode, and the input voltage is low to supply a high voltage to the load 351, for example, a lamp, using the boost transformer 341. The load current detection circuit 361 detects the current output from the load 351 and feeds it back to the integrated circuit device 311 to control the switching circuit 321 to duty.
도 4는 본 발명의 제1 실시예에 따른 액정디스플래이 백라이트 인버터 드라이브 회로의 회로도이다. 도 4를 참조하면, 액정디스플래이 백라이트 인버터 드라이브 회로(401)는 제어부(411), 제1 전압 발생부(421), 제2 전압 발생부(431), 궤환 증폭기(441) 및 출력부(451)를 구비한다. 액정디스플래이 백라이트 인버터 드라이브 회로(401)는 버스트 디밍(Burst Dimming)을 수행한다. 버스트 디밍이란 수백[Hz]대의 버스트 디밍 펄스 신호(Bdim)를 주어서 상기 버스트 디밍 펄스 신호(Bdim)의 하이 구간동안 스위칭회로(도 3의 321)의 동작을 정지시킴으로써 전체적으로 부하(도 3의 351)에 공급되는 전류의 양을 조절하여 디밍(Dimming)을 구현하는 것이다.4 is a circuit diagram of a liquid crystal display backlight inverter drive circuit according to a first embodiment of the present invention. Referring to FIG. 4, the liquid crystal display backlight inverter drive circuit 401 includes a controller 411, a first voltage generator 421, a second voltage generator 431, a feedback amplifier 441, and an output unit 451. It is provided. The liquid crystal display backlight inverter drive circuit 401 performs burst dimming. Burst dimming is to give a burst dimming pulse signal Bdim of several hundred [Hz] to stop the operation of the switching circuit (321 in Fig. 3) during the high period of the burst dimming pulse signal (Bdim) as a whole (351 in Fig. 3) Dimming is realized by adjusting the amount of current supplied to the circuit.
제어부(411)는 외부에서 입력되는 버스트 디밍 펄스 신호(Bdim)에 응답하여 동작한다. 제어부(411)는 비교기(413), 스위칭소자들(415,417,419), 제1 및 제2 전류원들(IS1,IS2)을 구비한다.The controller 411 operates in response to a burst dimming pulse signal Bdim input from the outside. The controller 411 includes a comparator 413, switching elements 415, 417, and 419, and first and second current sources IS1 and IS2.
비교기(413)는 소프트 스타트 캐패시터 전압(Vss)을 반전 입력단(-)으로 입력하고 비교전압(Vs)을 비반전 입력단(+)으로 입력하여 출력전압(Vb)을 출력한다. 따라서, 비교기(413)는 소프트 스타트 캐패시터 전압(Vss)이 비교전압(Vs)보다 높으면 접지전압(GND)을 출력하고 소프트 스타트 캐패시터 전압(Vss)이 비교전압(Vs)보다 낮으면 전원전압(Vcc)을 출력한다. The comparator 413 inputs the soft start capacitor voltage Vss to the inverting input terminal (−) and inputs the comparison voltage Vs to the non-inverting input terminal (+) to output the output voltage Vb. Therefore, the comparator 413 outputs the ground voltage GND when the soft start capacitor voltage Vss is higher than the comparison voltage Vs, and the power supply voltage Vcc when the soft start capacitor voltage Vss is lower than the comparison voltage Vs. )
스위칭 소자(415)는 버스트 디밍(Burst Dimming) 펄스 신호(Bdim)를 입력하고, 비교기(413)의 출력전압에 응답하여 버스트 디밍 펄스 신호(Bdim)를 출력한다. 즉, 비교기(413)로부터 전원전압(Vcc)이 출력되면 스위칭 소자(415)는 온(on)되어 버스트 디밍 펄스 신호(Bdim)를 출력하고, 비교기(413)로부터 접지전압(GND)이 출력되면 스위칭 소자(415)는 오프(off)되어 버스트 디밍 펄스 신호(Bdim)를 출력하지 않는다. The switching element 415 inputs a burst dimming pulse signal Bdim and outputs a burst dimming pulse signal Bdim in response to an output voltage of the comparator 413. That is, when the power supply voltage Vcc is output from the comparator 413, the switching element 415 is turned on to output the burst dimming pulse signal Bdim, and when the ground voltage GND is output from the comparator 413. The switching element 415 is turned off and does not output the burst dimming pulse signal Bdim.
스위칭 소자(417)는 스위칭 소자(415)의 출력에 응답하여 궤환 증폭기(441)의 비반전 입력단(+)의 전압을 제어한다. 스위칭 소자(417)는 NPN 트랜지스터(NQ1)를 구비한다. 따라서, 스위칭 소자(415)의 출력이 하이(high)이면 NPN 트랜지스터(NQ1)는 온되므로 궤환 증폭기(441)의 비반전 입력단(+) 전압은 접지전압(GND) 레벨로 낮아지고, 스위칭 소자(415)의 출력이 로우(low)이면 NPN 트랜지스터(NQ1)는 오프되므로 궤환 증폭기(441)의 비반전 입력단(+)의 전압은 제2 전압 발생부(431)의 출력전압에 따른다. The switching element 417 controls the voltage of the non-inverting input terminal (+) of the feedback amplifier 441 in response to the output of the switching element 415. The switching element 417 has an NPN transistor NQ1. Therefore, when the output of the switching element 415 is high, the non-inverting input terminal (+) voltage of the feedback amplifier 441 is lowered to the ground voltage GND level because the NPN transistor NQ1 is turned on. When the output of the 415 is low, the NPN transistor NQ1 is turned off, so the voltage of the non-inverting input terminal (+) of the feedback amplifier 441 depends on the output voltage of the second voltage generator 431.
제1 전류원(IS1)은 전원전압(Vcc)을 받아서 일정한 전류를 출력한다. The first current source IS1 receives a power supply voltage Vcc and outputs a constant current.
스위칭 소자(419)는 노드(N1)에 연결되며 버스트 디밍 펄스 신호(Bdim)에 응답하여 동작한다. 즉, 스위칭 소자(419)는 버스트 디밍 펄스 신호(Bdim)가 하이이면 온되므로 제1 전류원(IS1)의 출력전류는 제2 전류원(IS2)으로 흐르고, 버스트 디밍 펄스 신호(Bdim)가 로우이면 오프되므로 제1 전류원(IS1)의 출력전류는 소프트 스타트 캐패시터(Css)와 비교기(461)로 흐른다.The switching element 419 is connected to the node N1 and operates in response to the burst dimming pulse signal Bdim. That is, since the switching element 419 is on when the burst dimming pulse signal Bdim is high, the output current of the first current source IS1 flows to the second current source IS2, and is off when the burst dimming pulse signal Bdim is low. Therefore, the output current of the first current source IS1 flows to the soft start capacitor Css and the comparator 461.
제2 전류원(IS2)은 제1 전류원(IS1)의 전류를 n(n은 정수)배로 증가시킨다. The second current source IS2 increases the current of the first current source IS1 by n (n is an integer) times.
제어부(411)는 스위칭 소자(415)를 구비하지 않을 수도 있다. 그러면, 비교기(413)의 출력은 곧바로 NPN 트랜지스터(NQ)의 베이스로 입력된다. The controller 411 may not include the switching element 415. Then, the output of the comparator 413 is immediately input to the base of the NPN transistor NQ.
제1 전압 발생부(421)는 부하전류 검출회로(도 3의 361)의 출력 전류에 응답하여 제1 전압(V1)을 발생하여 궤환 증폭기(441)의 반전 입력단(-)으로 전달한다. 제1 전압 발생부(421)는 PNP 트랜지스터(PQ1)와 제1 직류전원(425)을 구비한다. 부하전류 검출회로(도 3의 361)로부터 궤환되는 전압(Vfb)은 PNP 트랜지스터(PQ1)로 입력된다. PNP 트랜지스터(PQ1)는 궤환전압(Vfb)을 베이스로 입력하고 콜렉터는 접지된다. 제1 직류전원(425)은 제1 직류전압(Vos1)을 공급하며, 제1 직류전원(425)의 음극과 양극은 각각 PNP 트랜지스터(PQ1)의 에미터와 궤환 증폭기(441)의 비반전 입력단(+)에 연결된다. 따라서, 제1 전압 발생부(421)는 궤환전압(Vfb)이 소정 전압 이하이면 직류전압(Vos1)을 제1 전압(V1)으로써 출력하고, 궤환전압(Vfb)이 상기 소정 전압 이상이면 제로 전압을 제1 전압(V1)으로써 출력한다. The first voltage generator 421 generates a first voltage V1 in response to the output current of the load current detection circuit 361 of FIG. 3 and transmits the first voltage V1 to the inverting input terminal (−) of the feedback amplifier 441. The first voltage generator 421 includes a PNP transistor PQ1 and a first DC power source 425. The voltage Vfb fed back from the load current detection circuit 361 in FIG. 3 is input to the PNP transistor PQ1. The PNP transistor PQ1 inputs the feedback voltage Vfb as a base and the collector is grounded. The first DC power supply 425 supplies the first DC voltage Vos1, and the cathode and the anode of the first DC power supply 425 are non-inverting input terminals of the emitter and the feedback amplifier 441 of the PNP transistor PQ1, respectively. Is connected to (+). Accordingly, the first voltage generator 421 outputs the DC voltage Vos1 as the first voltage V1 when the feedback voltage Vfb is less than or equal to the predetermined voltage, and zero voltage when the feedback voltage Vfb is greater than or equal to the predetermined voltage. Is output as the first voltage V1.
제2 전압 발생부(431)는 제어부(411)에 연결되며, 제2 전압(V2)을 발생하여 궤환 증폭기(441)의 비반전 입력단(+)으로 전달한다. 제2 전압 발생부(431)는 기준전압(Vref)이 베이스로 인가되고 콜렉터는 접지된 PNP 트랜지스터(PQ2), PNP 트랜지스터(PQ2)의 에미터에 에미터가 연결되고 베이스는 소프트 스타트 캐패시터(Css)와 연결되며 콜렉터는 접지된 PNP 트랜지스터(PQ3), 및 PNP 트랜지스터(PQ3)의 에미터에 음극이 연결되고 양극은 궤환 증폭기(441)의 비반전 입력단(+)과 제어부(411)에 연결된 제2 직류전원(435)을 구비한다. 따라서, 궤환 증폭기(441)의 비반전 입력단(+)으로 입력되는 전압은 제어부(411)가 활성화되면 제1 전압(V1)보다 낮아지고, 제어부(411)가 비활성화되면 제2 전압 발생부(431)의 출력전압(V2)에 따른다. 즉, 제어부(411)가 활성화될 경우, 제2 전압 발생부(431)는 소프트 스타트 캐패시터 전압(Vss)이 기준전압(Vref) 이하일 때는 제2 직류전압(Vos2)과 소프트 스타트 캐패시터 전압(Vss)의 최저전압(Vsb)을 제2 전압(V2)으로서 출력하고, 소프트 스타트 캐패시터 전압(Vss)이 상기 소정 전압 이상일 때는 제2 직류전압(Vos2)과 기준전압(Vref)을 합한 전압을 제2 전압(V2)으로써 출력한다. The second voltage generator 431 is connected to the controller 411 and generates a second voltage V2 and transmits it to the non-inverting input terminal (+) of the feedback amplifier 441. The second voltage generator 431 is applied with the reference voltage Vref as a base, and the collector is connected to the emitter of the PNP transistor PQ2 and PNP transistor PQ2 that are grounded, and the base is the soft start capacitor Css. Is connected to the grounded PNP transistor (PQ3) and the emitter of the PNP transistor (PQ3), and the anode is connected to the non-inverting input terminal (+) of the feedback amplifier 441 and the control unit (411). 2 DC power source 435 is provided. Therefore, the voltage input to the non-inverting input terminal (+) of the feedback amplifier 441 is lower than the first voltage V1 when the controller 411 is activated, and the second voltage generator 431 when the controller 411 is inactivated. ) According to the output voltage (V2). That is, when the control unit 411 is activated, the second voltage generator 431 may generate the second DC voltage Vos2 and the soft start capacitor voltage Vss when the soft start capacitor voltage Vss is less than or equal to the reference voltage Vref. Outputs the lowest voltage Vsb as the second voltage V2, and when the soft start capacitor voltage Vss is equal to or greater than the predetermined voltage, the voltage obtained by adding the second DC voltage Vos2 and the reference voltage Vref is equal to the second voltage. Output as (V2).
궤환 증폭기(441)는 제1 전압(V1)을 반전 입력단(-)으로 입력하고, 제2 전압(V2)을 비반전 입력단(+)으로 입력하여 출력전압(Va)을 출력한다. 궤환 증폭기(441)는 제1 전압(V1)과 제2 전압(V2)을 비교하고 그 차이전압을 증폭하여 출력한다. 즉, 궤환 증폭기(441)는 제1 전압(V1)이 제2 전압(V2)보다 높으면 접지전압(GND)을 출력하고, 제1 전압(V1)이 제2 전압(V2)보다 낮으면 전원전압(Vcc)을 출력한다. 궤환 증폭기(441)는 연산증폭기로 구성할 수 있다.The feedback amplifier 441 inputs the first voltage V1 to the inverting input terminal (−), and inputs the second voltage V2 to the non-inverting input terminal (+) to output the output voltage Va. The feedback amplifier 441 compares the first voltage V1 and the second voltage V2, amplifies the difference voltage, and outputs the amplified difference voltage. That is, the feedback amplifier 441 outputs the ground voltage GND when the first voltage V1 is higher than the second voltage V2, and the power supply voltage when the first voltage V1 is lower than the second voltage V2. Outputs (Vcc) The feedback amplifier 441 may be configured as an operational amplifier.
출력부(451)는 외부에서 입력되는 톱니파 신호(Vt)를 궤환 증폭기(441)의 출력 및 소프트 스타트 캐패시터 전압(Vss)과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 출력전압들(Hout,Lout)로서 출력한다. 출력부(451)는 비교기(461), RS플립플롭(463), 오실레이터(465), OR 게이트(Gate)(467), P채널 드라이버(469), N채널 드라이버(471)를 구비한다. P채널 드라이버(469)의 출력전압(Hout)은 스위칭회로(도 3의 321)의 P채널 트랜지스터(PQ)의 게이트로 입력되고, N채널 드라이버(471)의 출력전압(Lout)은 스위칭회로(321)의 N채널 트랜지스터(NQ)의 게이트로 입력된다. 오실레이터(465)는 수십[KHz] 내지 수백[KHz]의 주파수를 갖는 신호를 출력한다. The output unit 451 compares the sawtooth wave signal Vt input from the outside with the output of the feedback amplifier 441 and the soft start capacitor voltage Vss, and outputs one of the high voltage and the low voltage according to the result. Hout, Lout). The output unit 451 includes a comparator 461, an RS flip-flop 463, an oscillator 465, an OR gate 467, a P-channel driver 469, and an N-channel driver 471. The output voltage Hout of the P-channel driver 469 is input to the gate of the P-channel transistor PQ of the switching circuit 321 of FIG. 3, and the output voltage Lout of the N-channel driver 471 is a switching circuit ( It is input to the gate of the N-channel transistor NQ of 321. The oscillator 465 outputs a signal having a frequency of several tens [KHz] to several hundreds [KHz].
회로(401)의 소프트 스타트 때나 궤환 동작시 최소 듀티(duty)를 얻기 위해 소프트 스타트 캐패시터(Css)의 최저 전압(Vsb)은 톱니파 전압(Vt)의 하위 전압보다 더 낮게 구성되며, 궤환 전압(Vfb)도 낮게 구성된다. The minimum voltage Vsb of the soft start capacitor Css is configured to be lower than the lower voltage of the sawtooth voltage Vt to obtain the minimum duty during soft start or feedback operation of the circuit 401, and the feedback voltage Vfb. ) Is also configured low.
도 6에 도시된 파형도를 참조하여 도 4에 도시된 회로의 동작을 설명하기로 한다. An operation of the circuit shown in FIG. 4 will be described with reference to the waveform diagram shown in FIG. 6.
버스트 디밍 펄스 신호(Bdim)가 하이로 되면 스위칭소자(419)가 온되며, 소프트 스타트 캐패시터(Css)는 방전하여 소프트 스타트 캐패시터 전압(Vss)은 감소하여 비교전압(Vs)보다 낮아진다. 그러면, 비교기(413)는 전원전압(Vcc)을 출력하여 스위칭소자(415)를 온시킨다. 스위칭소자(415)가 온되면 버스트 디밍 펄스 신호(Bdim)가 하이이므로 NPN 트랜지스터(NQ1)는 온된다. 따라서, 궤환 증폭기(441)의 비반전 입력단(+)은 접지전압(GND) 레벨로 낮아지게되고, 궤환 증폭기(441)는 접지전압(GND)을 출력한다. 비교기(413)의 비반전 입력단(+)에 인가되는 톱니파 전압(Vt)이 반전 입력단(-)에 인가되는 전압보다 높으므로 출력전압들(Hout,Lout)은 하이이다. 따라서, 스위칭회로(321)의 NMOS 트랜지스터(NQ)가 온되어 부하에는 전압이 인가되지 않으므로 부하전류(Iload)는 흐르지 않는다.When the burst dimming pulse signal Bdim becomes high, the switching element 419 is turned on, and the soft start capacitor Css is discharged so that the soft start capacitor voltage Vss decreases to be lower than the comparison voltage Vs. Then, the comparator 413 outputs the power supply voltage Vcc to turn on the switching element 415. When the switching device 415 is on, the NPN transistor NQ1 is turned on because the burst dimming pulse signal Bdim is high. Accordingly, the non-inverting input terminal (+) of the feedback amplifier 441 is lowered to the ground voltage GND level, and the feedback amplifier 441 outputs the ground voltage GND. Since the sawtooth voltage Vt applied to the non-inverting input terminal (+) of the comparator 413 is higher than the voltage applied to the inverting input terminal (−), the output voltages Hout and Lout are high. Therefore, since the NMOS transistor NQ of the switching circuit 321 is turned on and no voltage is applied to the load, the load current Iload does not flow.
그러다가 버스트 디밍 펄스 신호(Bdim)가 로우로 되면 스위칭소자(419)가 오프되며, 소프트 스타트 캐패시터(Css)는 충전되어 소프트 스타트 캐패시터 전압(Vss)은 증가한다. 그러면, 비교기(413)는 접지전압(GND)을 출력하여 스위칭소자(415)를 오프시킨다. 스위칭소자(415)가 오프되면 버스트 디밍 펄스 신호(Bdim)가 로우이므로 PNP 트랜지스터(PQ1)는 오프된다. 이로써, 궤환 증폭기(441)의 비반전 입력단(+)에 입력되는 전압은 제2 직류전압(Vos2)과 기준전압(Vref)을 합한 전압으로써 제1 직류전압(Vos1)보다 높아진다. 따라서, 궤환 증폭기(441)는 전원전압(Vcc)을 출력한다. 비교기(413)의 반전 입력단(-)에 인가되는 전압이 비반전 입력단(+)에 인가되는 전압보다 높으므로 출력신호들(Hout,Lout)은 로우로 된다. 따라서, 스위칭회로(321)의 PMOS 트랜지스터(PQ)가 온되어 부하(351)에는 전압이 인가되므로 부하전류(Iload)가 흐른다. When the burst dimming pulse signal Bdim becomes low, the switching element 419 is turned off, and the soft start capacitor Css is charged to increase the soft start capacitor voltage Vss. Then, the comparator 413 outputs the ground voltage GND to turn off the switching element 415. When the switching device 415 is turned off, the burst dimming pulse signal Bdim is low, so the PNP transistor PQ1 is turned off. As a result, the voltage input to the non-inverting input terminal (+) of the feedback amplifier 441 is higher than the first DC voltage Vos1 as the sum of the second DC voltage Vos2 and the reference voltage Vref. Therefore, the feedback amplifier 441 outputs the power supply voltage Vcc. Since the voltage applied to the inverting input terminal (-) of the comparator 413 is higher than the voltage applied to the non-inverting input terminal (+), the output signals Hout and Lout go low. Therefore, since the PMOS transistor PQ of the switching circuit 321 is turned on and a voltage is applied to the load 351, the load current Iload flows.
상기와 같이, 버스트 디밍 펄스 신호(Bdim)가 하이일 때 궤환 증폭기(441)의 비반전 입력단(+)에 인가되는 전압이 반전 입력단(-)에 인가되는 전압보다 항상 낮으므로 궤환 증폭기(441)의 출력에는 댐핑 현상이 발생하지 않는다. 따라서, 부하(351)에는 전압이 인가되었다가 차단되는 현상이 동일하게 반복되므로 부하(351)의 수명이 향상된다. As described above, since the voltage applied to the non-inverting input terminal (+) of the feedback amplifier 441 when the burst dimming pulse signal Bdim is high is always lower than the voltage applied to the inverting input terminal (−), the feedback amplifier 441 is used. The damping phenomenon does not occur at the output. Accordingly, the life of the load 351 is improved because the phenomenon in which the voltage is applied to the load 351 and the interruption is repeated in the same manner.
도 5는 본 발명의 제2 실시예에 따른 액정디스플래이 백라이트 인버터 드라이브 회로의 회로도이다. 도 5를 참조하면, 액정디스플래이 백라이트 인버터 드라이브 회로(501)는 스위칭부(511), 제1 전압 발생부(521), 제2 전압 발생부(531), 궤환 증폭기(541), 및 출력부(551)를 구비한다. 5 is a circuit diagram of a liquid crystal display backlight inverter drive circuit according to a second embodiment of the present invention. Referring to FIG. 5, the liquid crystal display backlight inverter drive circuit 501 may include a switching unit 511, a first voltage generator 521, a second voltage generator 531, a feedback amplifier 541, and an output unit ( 551).
스위칭부(511)는 외부에서 입력되는 버스트 디밍 펄스 신호(Bdim)에 응답하여 소프트 스타트 캐패시터(Css)의 충방전을 제어한다. 스위칭부(511)는 직렬로 연결되어 일정 전류를 출력하는 제1 및 제2 전류원들(IS1,IS2), 및 제1 전류원(IS1)과 제2 전류원(IS2) 사이에 연결되며 버스트 디밍 펄스 신호(Bdim)가 하이이면 온되고 버스트 디밍 펄스 신호(Bdim)가 로우이면 오프되는 스위칭소자(513)를 구비한다. 스위칭소자(513)가 온되면 제1 전류원(IS1)의 출력전류는 제2 전류원(IS2)으로 흘러서 소프트 스타트 캐패시터(Css)는 방전되고, 스위칭소자(513)가 오프되면 제1 전류원(IS1)의 출력전류는 소프트 스타트 캐패시터(Css)로 흘러서 소프트 스타트 캐패시터(Css)는 충전된다. The switching unit 511 controls the charge / discharge of the soft start capacitor Css in response to the burst dimming pulse signal Bdim input from the outside. The switching unit 511 is connected between the first and second current sources IS1 and IS2 connected in series to output a constant current, and is connected between the first current source IS1 and the second current source IS2 and the burst dimming pulse signal. And a switching element 513 that is turned on when Bdim is high and turned off when the burst dimming pulse signal Bdim is low. When the switching device 513 is turned on, the output current of the first current source IS1 flows to the second current source IS2 so that the soft start capacitor Css is discharged. When the switching device 513 is turned off, the first current source IS1 is turned off. Output current flows into the soft start capacitor Css so that the soft start capacitor Css is charged.
제1 전압 발생부(521)는 부하전류 검출회로(도 3의 361)의 출력 전류에 응답하여 제1 전압(V1)을 발생하여 궤환 증폭기(541)의 반전 입력단(-)으로 전달한다. 제1 전압 발생부(521)는 PNP 트랜지스터(PQ1)와 제1 직류전원(515)을 구비한다. 부하전류 검출회로(361)로부터 궤환되는 전압(Vfb)은 PNP 트랜지스터(PQ1)로 입력된다. PNP 트랜지스터(PQ1)는 궤환전압(Vfb)을 베이스로 입력하고 콜렉터는 접지된다. 제1 직류전원은 제1 직류전압(Vos1)을 공급하며, 제1 직류전원의 음극과 양극은 각각 PNP 트랜지스터의 에미터와 궤환 증폭기의 비반전 입력단(+)에 연결된다. 따라서, 제1 전압 발생부는 궤환전압(Vfb)이 소정 전압 이하이면 제1 직류전압(Vos1)을 제1 전압으로써 출력하고, 궤환전압(Vfb)이 소정 전압 이상이면 제로 전압을 제1 전압으로써 출력한다. The first voltage generator 521 generates a first voltage V1 in response to the output current of the load current detection circuit 361 of FIG. 3 and transfers the first voltage V1 to the inverting input terminal (-) of the feedback amplifier 541. The first voltage generator 521 includes a PNP transistor PQ1 and a first DC power source 515. The voltage Vfb fed back from the load current detection circuit 361 is input to the PNP transistor PQ1. The PNP transistor PQ1 inputs the feedback voltage Vfb as a base and the collector is grounded. The first DC power supply supplies a first DC voltage Vos1, and the cathode and anode of the first DC power supply are connected to the emitter of the PNP transistor and the non-inverting input terminal (+) of the feedback amplifier, respectively. Accordingly, the first voltage generator outputs the first DC voltage Vos1 as the first voltage when the feedback voltage Vfb is less than or equal to the predetermined voltage, and outputs zero voltage as the first voltage when the feedback voltage Vfb is greater than or equal to the predetermined voltage. do.
제2 전압 발생부(531)는 소프트 스타트 캐패시터(Css)에 연결되며, 제2 전압(V2)을 발생하여 궤환 증폭기(541)의 비반전 입력단(+)으로 전달한다. 제2 전압 발생부(531)는 기준전압(Vref)이 베이스로 인가되고 콜렉터는 접지된 PNP 트랜지스터(PQ2), PNP 트랜지스터(PQ2)의 에미터에 에미터가 연결되고 베이스는 소프트 스타트 캐패시터(Css)와 연결되며 콜렉터는 접지된 PNP 트랜지스터(PQ3), 및 PNP 트랜지스터(PQ3)의 에미터에 음극이 연결되고 양극은 궤환 증폭기(541)의 비반전 입력단(+)에 연결된 제2 직류전원(535)을 구비한다. 제2 직류전원(535)은 제2 직류전압(Vos2)을 공급한다. 따라서, 소프트 스타트 캐패시터 전압(Vss)이 기준전압(Vref)보다 낮으면 제2 전압(V2)은 제2 직류전압(Vos2)과 소프트 스타트 캐패시터의 최저 전압(Vsb)을 합한 전압이 되고, 소프트 스타트 캐패시터 전압(Vss)이 기준전압(Vref)보다 높으면 제2 전압(V2)은 제2 직류전압(Vos2)과 기준전압(Vref)을 합한 전압이 된다. The second voltage generator 531 is connected to the soft start capacitor Css and generates a second voltage V2 and transfers it to the non-inverting input terminal (+) of the feedback amplifier 541. In the second voltage generator 531, a reference voltage Vref is applied as a base, and a collector is connected to an emitter of a PNP transistor PQ2 and a PNP transistor PQ2 that are grounded, and the base is a soft start capacitor Css. Is connected to the grounded PNP transistor PQ3 and the emitter of the PNP transistor PQ3, and the second DC power source 535 connected to the non-inverting input terminal (+) of the feedback amplifier 541. ). The second DC power source 535 supplies a second DC voltage Vos2. Therefore, when the soft start capacitor voltage Vss is lower than the reference voltage Vref, the second voltage V2 becomes a voltage obtained by adding the second DC voltage Vos2 and the minimum voltage Vsb of the soft start capacitor to the soft start. When the capacitor voltage Vss is higher than the reference voltage Vref, the second voltage V2 becomes a voltage obtained by adding the second DC voltage Vos2 and the reference voltage Vref.
궤환 증폭기(541)는 제1 전압(V1)을 반전 입력단(-)으로 입력하고, 제2 전압(V2)을 비반전 입력단(+)으로 입력하여 출력전압(Va)을 출력한다. 궤환 증폭기(541)는 제1 전압(V1)과 제2 전압(V2)을 비교하고 그 차이전압을 증폭하여 출력한다. 즉, 궤환 증폭기(541)는 제1 전압(V1)이 제2 전압(V2)보다 높으면 접지전압(GND)을 출력하고, 제1 전압(V1)이 제2 전압(V2)보다 낮으면 전원전압(Vcc)을 출력한다. 궤환 증폭기(541)는 연산증폭기로 구성할 수 있다.The feedback amplifier 541 inputs the first voltage V1 to the inverting input terminal (−), and inputs the second voltage V2 to the non-inverting input terminal (+) to output the output voltage Va. The feedback amplifier 541 compares the first voltage V1 and the second voltage V2, amplifies the difference voltage, and outputs the amplified difference voltage. That is, the feedback amplifier 541 outputs the ground voltage GND when the first voltage V1 is higher than the second voltage V2, and the power supply voltage when the first voltage V1 is lower than the second voltage V2. Outputs (Vcc) The feedback amplifier 541 may be configured as an operational amplifier.
여기서, 제1 직류전압(Vos1)은 다음 수학식 1과 같다.Here, the first DC voltage Vos1 is represented by Equation 1 below.
상기 수학식 1에 의하여 버스트 디밍 펄스 신호(Bdim)가 하이일 때 궤환 증폭기(541)의 비반전 입력단(+)에 입력되는 전압은 항상 반전 입력단(-)에 인가되는 전압보다 낮으므로 궤환 증폭기(541)의 출력전압은 댐핑 현상이 발생하지 않는다. According to Equation 1, when the burst dimming pulse signal Bdim is high, the voltage input to the non-inverting input terminal (+) of the feedback amplifier 541 is always lower than the voltage applied to the inverting input terminal (−). The output voltage of 541 does not cause a damping phenomenon.
출력부(551)는 외부에서 입력되는 톱니파 신호(Vt)를 궤환 증폭기(541)의 출력 및 소프트 스타트 캐패시터 전압(Vss)과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 출력한다. 출력부(551)는 비교기(561), RS플립플롭(563), 오실레이터(565), OR 게이트(Gate)(567), P채널 드라이버(569), N채널 드라이버(571)를 구비한다. P채널 드라이버(569)의 출력전압(Hout)은 스위칭회로(도 3의 321)의 P채널 트랜지스터(PQ)의 게이트로 입력되고, N채널 드라이버(571)의 출력전압(Lout)은 스위칭회로(321)의 N채널 트랜지스터(NQ)의 게이트로 입력된다.The output unit 551 compares the sawtooth wave signal Vt input from the outside with the output of the feedback amplifier 541 and the soft start capacitor voltage Vss, and outputs one of a high voltage and a low voltage according to the result. The output unit 551 includes a comparator 561, an RS flip-flop 563, an oscillator 565, an OR gate 567, a P-channel driver 569, and an N-channel driver 571. The output voltage Hout of the P-channel driver 569 is input to the gate of the P-channel transistor PQ of the switching circuit 321 of FIG. 3, and the output voltage Lout of the N-channel driver 571 is a switching circuit ( It is input to the gate of the N-channel transistor NQ of 321.
도 6을 참조하여 도 5에 도시된 회로의 동작을 설명하기로 한다. An operation of the circuit shown in FIG. 5 will be described with reference to FIG. 6.
버스트 디밍 펄스 신호(Bdim)가 하이로 되면 스위칭소자(519)가 온되며, 소프트 스타트 캐패시터(Css)는 방전하여 소프트 스타트 캐패시터 전압(Vss)은 감소하여 기준전압(Vs)보다 낮아진다. 그러면, 제2 전압(V2)은 제1 전압(V1)보다 낮아지므로 궤환 증폭기(541)는 접지전압(GND)을 출력한다. 비교기(561)의 비반전 입력단(+)에 인가되는 톱니파 전압이 반전 입력단(-)에 인가되는 전압보다 높으므로 출력전압들(Hout,Lout)은 하이이다. 따라서, 스위칭회로(도 3의 321)의 NMOS 트랜지스터(NQ)가 온되어 부하(도 3의 351)에는 전압이 인가되지 않으므로 부하전류(Iload)는 흐르지 않는다.When the burst dimming pulse signal Bdim becomes high, the switching element 519 is turned on, and the soft start capacitor Css is discharged so that the soft start capacitor voltage Vss decreases to be lower than the reference voltage Vs. Then, since the second voltage V2 is lower than the first voltage V1, the feedback amplifier 541 outputs the ground voltage GND. Since the sawtooth voltage applied to the non-inverting input terminal (+) of the comparator 561 is higher than the voltage applied to the inverting input terminal (−), the output voltages Hout and Lout are high. Therefore, since the NMOS transistor NQ of the switching circuit 321 of FIG. 3 is turned on and no voltage is applied to the load 351 of FIG. 3, the load current Iload does not flow.
그러다가 버스트 디밍 펄스 신호(Bdim)가 로우로 되면 스위칭소자(519)가 오프되며, 소프트 스타트 캐패시터(Css)는 충전되어 소프트 스타트 캐패시터 전압(Vss)은 증가한다. 그러면, PNP 트랜지스터(PQ3)는 오프되어 제2 전압(V2)은 제1 전압(V1)보다 높아진다. 따라서, 궤환 증폭기(541)는 전원전압(Vcc)을 출력한다. 비교기(561)의 반전 입력단(-)에 인가되는 전압이 비반전 입력단(+)에 인가되는 전압보다 높으므로 출력전압들(Hout,Lout)은 로우로 된다. 따라서, 스위칭회로(도 3의 321)의 PMOS 트랜지스터(PQ)가 온되어 부하(도 3의 351)에 전압이 인가되므로 부하전류(Iload)가 흐른다. When the burst dimming pulse signal Bdim goes low, the switching element 519 is turned off, and the soft start capacitor Css is charged to increase the soft start capacitor voltage Vss. Then, the PNP transistor PQ3 is turned off so that the second voltage V2 is higher than the first voltage V1. Therefore, the feedback amplifier 541 outputs the power supply voltage Vcc. Since the voltage applied to the inverting input terminal (-) of the comparator 561 is higher than the voltage applied to the non-inverting input terminal (+), the output voltages Hout and Lout go low. Therefore, since the PMOS transistor PQ of the switching circuit 321 of FIG. 3 is turned on and a voltage is applied to the load 351 of FIG. 3, a load current Iload flows.
상기와 같이, 버스트 디밍 펄스 신호(Bdim)가 하이일 때 궤환 증폭기(541)의 비반전 입력단(+)에 인가되는 전압이 반전 입력단(-)에 인가되는 전압보다 항상 낮으므로 궤환 증폭기(541)의 출력에는 댐핑 현상이 발생하지 않는다. 따라서, 부하(도 3의 351)에는 전압이 인가되었다가 차단되는 현상이 동일하게 반복되므로 부하(351)의 수명이 향상된다. As described above, since the voltage applied to the non-inverting input terminal (+) of the feedback amplifier 541 when the burst dimming pulse signal Bdim is high is always lower than the voltage applied to the inverting input terminal (-), the feedback amplifier 541. The damping phenomenon does not occur at the output. Therefore, since the phenomenon in which the voltage is applied to the load (351 in FIG. 3) and the interruption is repeated in the same manner, the life of the load 351 is improved.
도 7은 본 발명의 액정디스플래이 백라이트 인버터 드라이브 회로가 구현된 집적회로 장치의 다른 적용예이다. 도 7에 도시된 집적회로 장치(711)의 구성 및 동작은 도 3에 도시된 집적회로 장치(311)와 동일하며, 다만, 도 7에 도시된 집적회로 장치(711)는 아날로그 디밍 신호(Adim)가 입력되는 포트(p9)와 캐패시터(Cdim)가 연결되는 포트(p10)를 더 구비하는 것만 다르다. 7 is another application example of an integrated circuit device in which the liquid crystal display backlight inverter drive circuit of the present invention is implemented. The configuration and operation of the integrated circuit device 711 shown in FIG. 7 are the same as the integrated circuit device 311 shown in FIG. 3, except that the integrated circuit device 711 shown in FIG. 7 is an analog dimming signal Adim. It is only different from having a port (p9) to which is input) and a port (p10) to which the capacitor (Cdim) is connected.
도 8은 본 발명의 제3 실시예에 따른 액정디스플래이 백라이트 인버터 드라이브 회로의 회로도이다. 도 8을 참조하면, 액정디스플래이 백라이트 인버터 드라이브 회로(801)는 버퍼부(811), 제1 전압 발생부(821), 제2 전압 발생부(831), 궤환 증폭기(841), 스위칭부(851), 출력부(861), 제1 및 제2 곱셈기들(881,882), 비교부(885) 및 전류원(IS3)을 구비한다. 액정디스플래이 백라이트 인버터 드라이브 회로(801)는 버스트 디밍과 아날로그 디밍을 선택적으로 수행한다. 버스트 디밍이란 수백[Hz]대의 버스트 디밍 펄스 신호(Bdim)를 주어서 상기 버스트 디밍 펄스 신호의 하이 구간동안 스위칭회로(도 7의 321)의 동작을 정지시킴으로써 전체적으로 부하(도 7의 351)에 공급되는 전류의 양을 조절하여 디밍(Dimming)을 구현하는 것이고, 아날로그 디밍이란 연속적으로 부하(도 7의 351)에 공급되는 전류의 양을 조절함으로써 디밍을 구현하는 것이다.8 is a circuit diagram of a liquid crystal display backlight inverter drive circuit according to a third embodiment of the present invention. Referring to FIG. 8, the liquid crystal display backlight inverter drive circuit 801 may include a buffer unit 811, a first voltage generator 821, a second voltage generator 831, a feedback amplifier 841, and a switching unit 851. ), An output unit 861, first and second multipliers 881 and 882, a comparison unit 885, and a current source IS3. The liquid crystal display backlight inverter drive circuit 801 selectively performs burst dimming and analog dimming. Burst dimming is applied to a load (351 in FIG. 7) as a whole by giving a burst dimming pulse signal (Bdim) of several hundred [Hz] to stop the operation of the switching circuit (321 in FIG. 7) during the high period of the burst dimming pulse signal. Dimming is implemented by adjusting the amount of current, and analog dimming is dimming by adjusting the amount of current supplied to the load (351 of FIG. 7) continuously.
버퍼부(811)는 외부에서 입력되는 아날로그 디밍 신호(Adim)를 버퍼링(buffering)하여 전압(Vc)을 출력한다. 버퍼부(811)는 아날로그 디밍 신호(Adim)를 비반전 입력단(+)으로 입력하는 연산증폭기(813)와, 연산증폭기(813)의 출력전류(ica)가 베이스에 입력되고 전원전압(Vcc)이 콜렉터에 인가되며 에미터는 연산증폭기(813)의 반전 입력단(-)과 연결된 NPN 트랜지스터(815), 및 NPN 트랜지스터(815)의 에미터와 접지단 사이에 연결되며 버퍼부(811)의 출력전압(Va)을 제공하는 저항소자(817)를 구비한다. 버퍼부(811)의 출력전압(Va)은 버퍼부(811)의 출력단에 연결되는 캐패시터(Cdim)를 충전시킨다. 그러면, 캐패시터(Cdim) 양단에 전압(Vdim)이 발생한다. The buffer unit 811 outputs a voltage Vc by buffering the analog dimming signal Adim input from the outside. The buffer unit 811 has an operational amplifier 813 for inputting an analog dimming signal Adim to a non-inverting input terminal (+), and an output current ica of the operational amplifier 813 is input to a base, and a power supply voltage Vcc is provided. The emitter is applied to the collector and is connected between the NPN transistor 815 connected to the inverting input terminal (-) of the operational amplifier 813, and between the emitter and the ground terminal of the NPN transistor 815, and the output voltage of the buffer unit 811. A resistive element 817 is provided to provide Va. The output voltage Va of the buffer unit 811 charges the capacitor Cdim connected to the output terminal of the buffer unit 811. Then, the voltage Vdim is generated across the capacitor Cdim.
제1 전압 발생부(821)는 부하전류 검출회로(도 7의 361)로부터 궤환되는 전압(Vfb)에 응답하여 제1 전압(V1)을 발생하여 궤환 증폭기(841)의 반전 입력단(-)으로 전달한다. 제1 전압 발생부(821)는 PNP 트랜지스터(PQ1)와 제1 직류전원(825)을 구비한다. PNP 트랜지스터(PQ1)는 궤환전압(Vfb)을 베이스로 입력하고 콜렉터는 접지된다. 제1 직류전원(825)은 제1 직류전압(Vos1)을 공급하며, 제1 직류전원(825)의 음극과 양극은 각각 PNP 트랜지스터(PQ1)의 에미터와 궤환 증폭기(841)의 비반전 입력단(+)에 연결된다. 따라서, 제1 전압 발생부(821)는 궤환전압(Vfb)이 소정 전압 이하이면 직류전압(Vos1)을 제1 전압(V1)으로써 출력하고, 궤환전압(Vfb)이 소정 전압 이상이면 제로 전압을 제1 전압(V1)으로써 출력한다. The first voltage generator 821 generates the first voltage V1 in response to the voltage Vfb fed back from the load current detection circuit 361 of FIG. 7 to the inverting input terminal (-) of the feedback amplifier 841. To pass. The first voltage generator 821 includes a PNP transistor PQ1 and a first DC power source 825. The PNP transistor PQ1 inputs the feedback voltage Vfb as a base and the collector is grounded. The first DC power supply 825 supplies the first DC voltage Vos1, and the cathode and the anode of the first DC power supply 825 are non-inverting input terminals of the emitter and the feedback amplifier 841 of the PNP transistor PQ1, respectively. Is connected to (+). Accordingly, the first voltage generator 821 outputs the DC voltage Vos1 as the first voltage V1 when the feedback voltage Vfb is less than or equal to a predetermined voltage, and outputs zero voltage when the feedback voltage Vfb is greater than or equal to the predetermined voltage. It outputs as the 1st voltage V1.
제2 전압 발생부(831)는 버퍼부(811)와 소프트 스타트 캐패시터(Css)에 연결되며, 제2 전압(V2)을 발생하여 궤환 증폭기(841)의 비반전 입력단(+)으로 전달한다. 제2 전압 발생부(831)는 버퍼부(811)의 출력이 베이스에 인가되고 콜렉터는 접지된 PNP 트랜지스터(PQ2), 기준전압(Vref)이 베이스로 인가되고 콜렉터는 접지된 PNP 트랜지스터(PQ3), 베이스는 소프트 스타트 캐패시터(Css)와 연결되고 콜렉터는 접지된 PNP 트랜지스터(PQ4), 및 PNP 트랜지스터들(PQ2,PQ3,PQ4)의 에미터들에 음극이 연결되며 양극은 궤환 증폭기(841)의 비반전 입력단(+)에 연결된 제2 직류전원(835)을 구비한다. 따라서, 제2 전압 발생부(831)는 PNP 트랜지스터들(PQ2,PQ4)의 베이스들에 인가되는 전압들이 모두 기준전압(Vref)보다 높으면 직류전압(Vos2)과 기준전압(Vref)을 합한 값을 제2 전압(V2)으로서 출력하고, PNP 트랜지스터들(PQ2,PQ4)의 베이스들에 인가되는 전압들 중 적어도 하나가 기준전압(Vref) 이하이면 제2 전압(V2)은 다음 수학식 2와 같다.The second voltage generator 831 is connected to the buffer unit 811 and the soft start capacitor Css. The second voltage generator 831 generates the second voltage V2 and transmits the generated second voltage V2 to the non-inverting input terminal (+) of the feedback amplifier 841. In the second voltage generator 831, the output of the buffer unit 811 is applied to the base, the collector is a grounded PNP transistor PQ2, the reference voltage Vref is applied to the base, and the collector is a grounded PNP transistor PQ3. The base is connected to the soft start capacitor Css, the collector is connected to the grounded PNP transistor PQ4, and the emitters of the PNP transistors PQ2, PQ3, PQ4 are connected to the cathode, and the anode is connected to the ratio of the feedback amplifier 841. And a second DC power source 835 connected to the inverting input terminal (+). Therefore, when the voltages applied to the bases of the PNP transistors PQ2 and PQ4 are all higher than the reference voltage Vref, the second voltage generator 831 adds the sum of the DC voltage Vos2 and the reference voltage Vref. When the second voltage V2 is output as the second voltage V2 and at least one of the voltages applied to the bases of the PNP transistors PQ2 and PQ4 is less than or equal to the reference voltage Vref, the second voltage V2 is expressed by the following equation (2) .
여기서, Vce는 PNP 트랜지스터의 포화(saturation) 전압이다. Where Vce is the saturation voltage of the PNP transistor.
또한, 다음 수학식 3과 4가 성립된다.In addition, the following equations 3 and 4 are established.
궤환 증폭기(841)는 제1 전압(V1)을 반전 입력단(-)으로 입력하고, 제2 전압(V2)을 비반전 입력단(+)으로 입력한다. 궤환 증폭기(841)는 제1 전압(V1)과 제2 전압(V2)을 비교하고 그 차이전압을 증폭하여 출력한다. 즉, 궤환 증폭기(841)는 제1 전압(V1)이 제2 전압(V2)보다 높으면 접지전압(GND)을 출력하고, 제1 전압(V1)이 제2 전압(V2)보다 낮으면 전원전압(Vcc)을 출력한다. 궤환 증폭기(841)는 연산증폭기로 구성할 수 있다.The feedback amplifier 841 inputs the first voltage V1 to the inverting input terminal (−) and the second voltage V2 to the non-inverting input terminal (+). The feedback amplifier 841 compares the first voltage V1 and the second voltage V2, amplifies the difference voltage, and outputs the amplified difference voltage. That is, the feedback amplifier 841 outputs the ground voltage GND when the first voltage V1 is higher than the second voltage V2, and the power supply voltage when the first voltage V1 is lower than the second voltage V2. Outputs (Vcc) The feedback amplifier 841 may be configured as an operational amplifier.
스위칭부(851)는 외부에서 입력되는 버스트 디밍 펄스 신호(Bdim)에 응답하여 소프트 스타트 캐패시터(Css)를 충방전시킨다. 스위칭부(851)는 직렬로 연결되며 일정 전류를 출력하는 제1 및 제2 전류원들(IS1,IS2)과, 제1 전류원(IS1)과 제2 전류원(IS2) 사이에 연결되며 버스트 디밍 펄스 신호(Bdim)가 하이이면 온되고 버스트 디밍 신호가 로우이면 오프되는 스위칭소자(853)를 구비한다. 스위칭소자(853)가 온되면 제1 전류원(IS1)의 출력전류는 제2 전류원(IS2)으로 흘러서 소프트 스타트 캐패시터(Css)는 방전되고, 스위칭소자(853)가 오프되면 제1 전류원(IS1)의 출력전류는 소프트 스타트 캐패시터(Css)로 흘러서 소프트 스타트 캐패시터(Css)는 충전된다. 제1 전류원(IS1)의 전류(iss)는 (iss-i1)이고, 제2 전류원(IS2)의 전류(ids)는 (n×ich)이다. 여기서, n은 정수배이다.The switching unit 851 charges and discharges the soft start capacitor Css in response to the burst dimming pulse signal Bdim input from the outside. The switching unit 851 is connected in series and is connected between the first and second current sources IS1 and IS2 which output a constant current, and is connected between the first current source IS1 and the second current source IS2 and the burst dimming pulse signal. And a switching element 853 which is on when Bdim is high and off when the burst dimming signal is low. When the switching element 853 is turned on, the output current of the first current source IS1 flows to the second current source IS2 so that the soft start capacitor Css is discharged. When the switching element 853 is turned off, the first current source IS1 is turned off. Output current flows into the soft start capacitor Css so that the soft start capacitor Css is charged. The current iss of the first current source IS1 is (iss-i1), and the current ids of the second current source IS2 is (n × ich). Where n is an integer multiple.
비교부(885)는 제1 및 제2 제어전압들(Vm,Vr)을 입력하고 이들 전압차를 출력한다. The comparator 885 inputs the first and second control voltages Vm and Vr and outputs these voltage differences.
제1 곱셈기(881)는 비교부(885)의 출력전압과 궤환 증폭기(841)의 출력전압을 곱셈하여 출력부(861)로 전달한다.The first multiplier 881 multiplies the output voltage of the comparator 885 by the output voltage of the feedback amplifier 841 and transfers the output voltage to the output unit 861.
전류원(IS3)은 전원전압(Vcc)을 받아서 전원전류(is)를 공급한다. The current source IS3 receives the power supply voltage Vcc and supplies the power supply current is.
제2 곱셈기(882)는 비교부(885)의 출력전류와 전류원(IS3)의 출력전류를 곱셈하여 전류(i1)를 출력한다. 제2 곱셈기(882)의 출력전류(i1)는 다음 수학식 5와 같다.The second multiplier 882 multiplies the output current of the comparator 885 by the output current of the current source IS3 and outputs a current i1. The output current i1 of the second multiplier 882 is expressed by Equation 5 below.
여기서 K는 제2 곱셈기(882)의 이득이고, Vm은 (Vcc/m)에 의해 구해진다.Where K is the gain of the second multiplier 882 and Vm is obtained by (Vcc / m).
출력부(861)는 외부에서 입력되는 톱니파 신호(Vt)를 제1 곱셈기(881)의 출력 및 소프트 스타트 캐패시터 전압(Vss)과 비교하고 그 결과에 따라 하이 전압과 로우 전압 중 하나를 출력한다. 출력부(861)는 비교기(863), RS플립플롭(865), 오실레이터(867), OR 게이트(Gate)(869), P채널 드라이버(871), N채널 드라이버(873)를 구비한다. P채널 드라이버(871)의 출력전압(Hout)은 스위칭회로(도 7의 321)의 P채널 트랜지스터(PQ)의 게이트로 입력되고, N채널 드라이버(873)의 출력전압(Lout)은 스위칭회로(321)의 N채널 트랜지스터(NQ)의 게이트로 입력된다. 오실레이터(867)는 수십[KHz] 내지 수백[KHz]의 주파수를 갖는 신호를 출력한다.The output unit 861 compares the sawtooth wave signal Vt input from the outside with the output of the first multiplier 881 and the soft start capacitor voltage Vss, and outputs one of a high voltage and a low voltage according to the result. The output unit 861 includes a comparator 863, an RS flip-flop 865, an oscillator 867, an OR gate 869, a P-channel driver 871, and an N-channel driver 873. The output voltage Hout of the P-channel driver 871 is input to the gate of the P-channel transistor PQ of the switching circuit 321 of FIG. 7, and the output voltage Lout of the N-channel driver 873 is a switching circuit ( It is input to the gate of the N-channel transistor NQ of 321. The oscillator 867 outputs a signal having a frequency of several tens [KHz] to several hundreds [KHz].
도 9는 도 8에 도시된 액정디스플래이 백라이트 인버터 드라이브 회로(801)가 버스트 디밍 동작을 수행할 때의 파형도이다. 도 9를 참조하여 도 8에 도시된 액정디스플래이 백라이트 인버터 드라이브 회로(801)가 버스트 디밍 동작을 수행하는 방법에 대해 설명하기로 한다. FIG. 9 is a waveform diagram when the liquid crystal display backlight inverter drive circuit 801 of FIG. 8 performs a burst dimming operation. A method of performing the burst dimming operation by the liquid crystal display backlight inverter drive circuit 801 of FIG. 8 will be described with reference to FIG. 9.
버스트 디밍 동작시 아날로그 디밍 신호(Adim)는 입력되지 않는다. 따라서, 버퍼부(811)의 출력은 하이 임피던스(high impedance) 상태이며, 캐패시터(Cdim)는 방전된 상태이다. 이로 인해, PNP 트랜지스터(PQ2)는 오프된다. 이 상태에서 버스트 디밍 펄스 신호(Bdim)가 입력되며, 버스트 디밍 펄스 신호(Bdim)가 하이이면 스위칭 소자(853)가 온되어 소프트 스타트 캐패시터(Css)는 방전된다. 그러면, 제2 전압(V2)은 수학식 2와 같이 되어 궤환 증폭기(841)는 접지전압(GND)을 출력한다. 따라서, 출력부(861)는 출력전압들(Hout,Lout)을 하이로써 출력하고, 스위칭회로(도 7의 321)의 NMOS 트랜지스터(NQ)가 온되어 부하(도 7의 351)에는 전압이 인가되지 않는다.In the burst dimming operation, the analog dimming signal Adim is not input. Accordingly, the output of the buffer unit 811 is in a high impedance state, and the capacitor Cdim is in a discharged state. As a result, the PNP transistor PQ2 is turned off. In this state, the burst dimming pulse signal Bdim is input, and when the burst dimming pulse signal Bdim is high, the switching element 853 is turned on to discharge the soft start capacitor Css. Then, the second voltage V2 is expressed by Equation 2, and the feedback amplifier 841 outputs the ground voltage GND. Accordingly, the output unit 861 outputs the output voltages Hout and Lout as high, the NMOS transistor NQ of the switching circuit 321 of FIG. 7 is turned on, and a voltage is applied to the load 351 of FIG. 7. It doesn't work.
그러다가 버스트 디밍 펄스 신호(Bdim)가 로우로 되면 스위칭소자(853)가 오프되며, 소프트 스타트 캐패시터(Css)는 충전되어 소프트 스타트 캐패시터 전압(Vss)은 증가한다. 그러면, 제2 전압(V2)은 제1 전압(V1)보다 높아져서 궤환 증폭기(841)는 전원전압(Vcc)을 출력한다. 따라서, 출력부(861)는 출력전압들(Hout,Lout)을 로우로써 출력하고, 그에 의해 스위칭회로(도 7의 321)의 PMOS 트랜지스터(PQ)가 온되어 부하(도 7의 351)에 전압이 인가된다. Then, when the burst dimming pulse signal Bdim becomes low, the switching element 853 is turned off, and the soft start capacitor Css is charged to increase the soft start capacitor voltage Vss. Then, the second voltage V2 becomes higher than the first voltage V1 so that the feedback amplifier 841 outputs the power supply voltage Vcc. Therefore, the output unit 861 outputs the output voltages Hout and Lout as low, whereby the PMOS transistor PQ of the switching circuit 321 of FIG. 7 is turned on to supply voltage to the load 351 of FIG. 7. Is applied.
상기와 같이, 버스트 디밍 펄스 신호(Bdim)가 하이일 때 궤환 증폭기(841)의 비반전 입력단(+)에 인가되는 전압이 반전 입력단(-)에 인가되는 전압보다 항상 낮으므로 궤환 증폭기(841)의 출력에는 댐핑 현상이 발생하지 않는다. 또한, 부하(도 7의 351) 에 공급되는 전류의 평균 전류는 감소되어 디밍이 이루어지므로 부하(351)의 수명이 향상된다. As described above, since the voltage applied to the non-inverting input terminal (+) of the feedback amplifier 841 is always lower than the voltage applied to the inverting input terminal (-) when the burst dimming pulse signal Bdim is high, the feedback amplifier 841 is used. The damping phenomenon does not occur at the output. In addition, since the average current of the current supplied to the load 351 of FIG. 7 is reduced and dimmed, the life of the load 351 is improved.
도 10은 도 8에 도시된 액정디스플래이 백라이트 인버터 드라이브 회로(801)가 아날로그 디밍 동작을 수행할 때의 파형도이다. 도 10을 참조하여 도 8에 도시된 액정디스플래이 백라이트 인버터 드라이브 회로(801)가 아날로그 디밍 동작을 수행하는 방법에 대해 설명하기로 한다. FIG. 10 is a waveform diagram when the liquid crystal display backlight inverter drive circuit 801 of FIG. 8 performs an analog dimming operation. A method of performing an analog dimming operation by the liquid crystal display backlight inverter drive circuit 801 of FIG. 8 will be described with reference to FIG. 10.
아날로그 디밍 동작시 버스트 디밍 펄스 신호(Bdim)가 입력되는 포트는 접지된다. 그로 인하여 소프트 스타트 캐패시터(Css)는 충전상태로 유지되어 PNP 트랜지스터(PQ4)는 오프된다. 이 상태에서 아날로그 디밍 신호(Adim)가 입력되어 기준전압(Vref)보다 증가하면 캐패시터(Cdim)가 충전됨과 동시에 버퍼부(811)의 출력전압(Va)은 증가한다. 버퍼부(811)의 출력전압(Va)이 기준전압(Vref)보다 증가하면 PNP 트랜지스터(PQ2)는 오프되고 제2 전압 발생부(831)는 제2 직류전압(Vos2)과 기준전압(Vref)을 합한 값을 제2 전압(V2)으로서 출력한다. 그러면, 궤환 증폭기(841)는 전원전압(Vcc)을 출력한다. 따라서, 출력부(861)는 출력전압들(hOUT,lOUT)을 로우로써 출력하고, 스위칭회로(도 7의 321)의 PMOS 트랜지스터(pq)가 온되어 부하(도 7의 351)에 높은 전압이 인가된다.In the analog dimming operation, the port to which the burst dimming pulse signal Bdim is input is grounded. As a result, the soft start capacitor Css is kept in the charged state, and the PNP transistor PQ4 is turned off. In this state, when the analog dimming signal Adim is input and increases from the reference voltage Vref, the capacitor Cdim is charged and the output voltage Va of the buffer unit 811 increases. When the output voltage Va of the buffer unit 811 is greater than the reference voltage Vref, the PNP transistor PQ2 is turned off, and the second voltage generator 831 is configured to supply the second DC voltage Vos2 and the reference voltage Vref. The sum of these values is output as the second voltage V2. Then, the feedback amplifier 841 outputs the power supply voltage Vcc. Accordingly, the output unit 861 outputs the output voltages hOUT and lOUT as low, and the PMOS transistor pq of the switching circuit 321 of FIG. 7 is turned on so that a high voltage is applied to the load 351 of FIG. 7. Is approved.
그러다가 아날로그 디밍 신호(Adim)가 기준전압(Vref)보다 감소하면 도 10에 도시된 바와 같이 부하(도 7의 351)에 인가되는 전압도 낮아진다. When the analog dimming signal Adim decreases from the reference voltage Vref, the voltage applied to the load 351 of FIG. 7 also decreases as shown in FIG. 10.
이와 같이, 부하(351)에 공급되는 전류는 연속적인 전류가 되며, 비례적으로 크기가 작아진다. 아날로그 디밍 신호(Adim)가 소정 시점(ts)에서 작아지면 캐패시터(Cdim) 전압은 소정 구간(td)동안 기울기를 갖게 된다. 이러한 변화가 급작스런 아날로그 디밍 신호(Adim)의 변화에 대한 디밍 전류의 급격한 변화를 방지할 수 있다.In this way, the current supplied to the load 351 becomes a continuous current, and proportionally decreases in size. When the analog dimming signal Adim becomes small at a predetermined time point ts, the capacitor Cdim voltage has a slope for a predetermined period td. This change can prevent a sudden change in the dimming current due to a sudden change in the analog dimming signal (Adim).
도 11은 도 8에 도시된 회로가 아날로그 디밍시 초기 소프트 스타트를 수행할 때의 파형도이다. 아날로그 디밍시 초기 소프트 스타트는 소프트 스타트 캐패시터(Css)를 이용한다. 초기에 소프트 스타트 캐패시터(Css)가 충전되기 시작하면 출력신호들(Hout,Lout)의 로우 구간 듀티가 증가한다. 이 때, 버스트 디밍 펄스 신호(Bdim)는 로우로 유지되어 스위칭소자(도 8의 853)는 오프된다. 이와 같이, 초기 소프트 스타트를 수행할 때 부하(도 7의 351)에는 도 2b와 같은 과도 전압이 인가되지 않는다.FIG. 11 is a waveform diagram when the circuit shown in FIG. 8 performs initial soft start during analog dimming. Initial soft start during analog dimming uses a soft start capacitor (Css). Initially, when the soft start capacitor Css starts to be charged, the low period duty of the output signals Hout and Lout increases. At this time, the burst dimming pulse signal Bdim is kept low so that the switching element 853 of FIG. 8 is turned off. As such, when the initial soft start is performed, the transient voltage as shown in FIG. 2B is not applied to the load (351 in FIG. 7).
도 12는 도 8에 도시된 회로가 버스트 디밍시 초기 소프트 스타트를 수행할 때의 파형도이다. 이 때는 캐패시터(Cdim)가 초기 소프트 스타트 캐패시터(Css)로 사용된다. 또한, 아날로그 디밍 신호(Adim)는 기준전압(Vref)보다 큰 전압으로 인가되어야 한다. 도 12에 도시된 바와 같이, 출력신호들(Hout,Lout)의 듀티에 관여하는 전압은 PNP 트랜지스터(PQ2)의 베이스 전압으로써 캐패시터(Cdim)보다 1(Vbe) 아래에 잡히게 된다. 아날로그 디밍 신호(Adim)의 전압이 기준전압(Vref)보다 높게 되므로 캐패시터(Cdim)에는 연산증폭기(841)의 출력전류가 충전된다. 이와 같이, 초기 소프트 스타트를 수행할 때 부하(도 7의 351)에는 도 2b와 같은 과도 전압이 인가되지 않는다.12 is a waveform diagram when the circuit shown in FIG. 8 performs initial soft start during burst dimming. In this case, the capacitor (Cdim) is used as the initial soft start capacitor (Css). In addition, the analog dimming signal Adim should be applied at a voltage greater than the reference voltage Vref. As shown in FIG. 12, the voltage related to the duty of the output signals Hout and Lout is set to 1 (Vbe) below the capacitor Cdim as the base voltage of the PNP transistor PQ2. Since the voltage of the analog dimming signal Adim becomes higher than the reference voltage Vref, the output current of the operational amplifier 841 is charged in the capacitor Cdim. As such, when the initial soft start is performed, the transient voltage as shown in FIG. 2B is not applied to the load (351 in FIG. 7).
상기와 같이, 도 8에 의하면, 전원전압(Vcc)이 증가함에 따라 각 디밍의 초기 소프트 스타트 전류를 피드포워드(Feedforward) 제어함으로써 일정한 소프트 스타트 시간을 확보한다. 이것은 제2 곱셈기(882)의 동작으로 가능하다. 제2 곱셈기(882)에서 출력되는 전류(i1)는 일정 전류(is)로부터 전원전압(Vcc)에 따라 1차적인 변화를 갖게 된다. 즉, 전류(i1)는 전류들(ich,ids,ica)에 영향을 미치고 있다. 전류(i1)는 전원전압(Vcc)이 증가함에 따라 증가한다. 버퍼부의 출력전류(ica)는 (ic-i1)이다.As described above, according to FIG. 8, as the power supply voltage Vcc increases, the initial soft start current of each dimming is controlled by feedforward to secure a constant soft start time. This is possible with the operation of the second multiplier 882. The current i1 output from the second multiplier 882 has a primary change according to the power supply voltage Vcc from the constant current is. That is, the current i1 affects the currents ich, ids and ica. The current i1 increases as the power supply voltage Vcc increases. The output current ica of the buffer portion is (ic-i1).
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The best embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
상술한 바와 같이 본 발명에 따르면, 상기와 같이, 버스트 디밍 펄스 신호(Bdim)가 하이일 때 궤환 증폭기(441,541,841)의 비반전 입력단(+)에 인가되는 전압이 반전 입력단(-)에 인가되는 전압보다 항상 낮으므로 궤환 증폭기(441,541,841)의 출력에는 댐핑 현상이 발생하지 않는다. 따라서, 부하(도 3 및 도 7의 351)에 흐르는 전류가 감소하여 부하(351)의 수명이 향상된다. 또한, 초기 소프트 스타트를 수행할 때 부하(351)에는 도 2b와 같은 과도 전압이 인가되지 않게 되어 부하(351)의 수명이 향상된다. As described above, according to the present invention, as described above, when the burst dimming pulse signal Bdim is high, the voltage applied to the non-inverting input terminal (+) of the feedback amplifiers 441, 541, 841 is applied to the inverting input terminal (-). Since it is always lower, damping does not occur at the output of the feedback amplifiers 441, 541, 841. Thus, the current flowing through the load (351 in FIGS. 3 and 7) is reduced, thereby improving the life of the load 351. In addition, when the initial soft start is performed, the transient voltage as shown in FIG. 2B is not applied to the load 351, thereby improving the life of the load 351.
도 1은 종래의 액정디스플래이 백라이트 인버터 드라이브 회로의 블록도이다.1 is a block diagram of a conventional liquid crystal display backlight inverter drive circuit.
도 2a 및 도 2b는 각각 도 1에 도시된 회로에서 발생하는 댐핑 현상 및 과도 응답 특성을 보여준다. 2A and 2B show damping phenomena and transient response characteristics occurring in the circuit shown in FIG. 1, respectively.
도 3은 본 발명의 액정디스플래이 백라이트 인버터 드라이브 회로가 구현된 집적회로 장치의 적용예이다.3 is an application example of an integrated circuit device in which the liquid crystal display backlight inverter drive circuit of the present invention is implemented.
도 4는 본 발명의 제1 실시예에 따른 액정디스플래이 백라이트 인버터 드라이브 회로의 회로도이다.4 is a circuit diagram of a liquid crystal display backlight inverter drive circuit according to a first embodiment of the present invention.
도 5는 본 발명의 제2 실시예에 따른 액정디스플래이 백라이트 인버터 드라이브 회로의 회로도이다. 5 is a circuit diagram of a liquid crystal display backlight inverter drive circuit according to a second embodiment of the present invention.
도 6은 도 4 및 도 5에 도시된 회로의 파형도이다.6 is a waveform diagram of the circuit shown in FIGS. 4 and 5.
도 7은 본 발명의 액정디스플래이 백라이트 인버터 드라이브 회로가 구현된 집적회로 장치의 다른 적용예이다.7 is another application example of an integrated circuit device in which the liquid crystal display backlight inverter drive circuit of the present invention is implemented.
도 8은 본 발명의 제3 실시예에 따른 액정디스플래이 백라이트 인버터 드라이브 회로의 회로도이다.8 is a circuit diagram of a liquid crystal display backlight inverter drive circuit according to a third embodiment of the present invention.
도 9는 도 8에 도시된 액정디스플래이 백라이트 인버터 드라이브 회로가 버스트 디밍 동작을 수행할 때의 파형도이다.FIG. 9 is a waveform diagram when the liquid crystal display backlight inverter drive circuit shown in FIG. 8 performs a burst dimming operation.
도 10은 도 8에 도시된 액정디스플래이 백라이트 인버터 드라이브 회로가 아날로그 디밍 동작을 수행할 때의 파형도이다.FIG. 10 is a waveform diagram when the liquid crystal display backlight inverter drive circuit of FIG. 8 performs an analog dimming operation.
도 11은 도 8에 도시된 회로가 아날로그 디밍시 초기 소프트 스타트를 수행할 때의 파형도이다.FIG. 11 is a waveform diagram when the circuit shown in FIG. 8 performs initial soft start during analog dimming.
도 12는 도 8에 도시된 회로가 버스트 디밍시 초기 소프트 스타트를 수행할 때의 파형도이다.12 is a waveform diagram when the circuit shown in FIG. 8 performs initial soft start during burst dimming.
Claims (17)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0037862A KR100524629B1 (en) | 2002-07-02 | 2002-07-02 | Circuit for driving liquid crystal display back light inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0037862A KR100524629B1 (en) | 2002-07-02 | 2002-07-02 | Circuit for driving liquid crystal display back light inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040003220A KR20040003220A (en) | 2004-01-13 |
| KR100524629B1 true KR100524629B1 (en) | 2005-10-31 |
Family
ID=37314250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0037862A KR100524629B1 (en) | 2002-07-02 | 2002-07-02 | Circuit for driving liquid crystal display back light inverter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100524629B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698130B1 (en) * | 2005-09-07 | 2007-03-26 | 엘지전자 주식회사 | The LCD display device for keeping the fixed kick-off time and method for controlling the same |
| KR100887087B1 (en) | 2007-06-26 | 2009-03-04 | 삼성전기주식회사 | Led driving apparatus of theater dimming buck type |
| KR102326567B1 (en) * | 2015-06-12 | 2021-11-17 | 삼성디스플레이 주식회사 | Backlight unit |
| KR102377292B1 (en) * | 2015-07-29 | 2022-03-23 | 삼성디스플레이 주식회사 | Light source apparatus and display apparatus including the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043088A (en) * | 2000-07-19 | 2002-02-08 | Advanced Display Inc | Electric current control method for discharge lamp, discharge lamp lighting circuit and liquid crystal backlight using the same |
| KR20020017358A (en) * | 2000-08-30 | 2002-03-07 | 강웅현 | Inverter drive apparatus for back light of liquid crystal display |
| KR20020040531A (en) * | 2000-11-22 | 2002-05-30 | 이형도 | Back-light inverter of LCD |
| KR20020045462A (en) * | 2000-12-11 | 2002-06-19 | 김덕중 | A soft start control circuit which has two functions |
-
2002
- 2002-07-02 KR KR10-2002-0037862A patent/KR100524629B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043088A (en) * | 2000-07-19 | 2002-02-08 | Advanced Display Inc | Electric current control method for discharge lamp, discharge lamp lighting circuit and liquid crystal backlight using the same |
| KR20020017358A (en) * | 2000-08-30 | 2002-03-07 | 강웅현 | Inverter drive apparatus for back light of liquid crystal display |
| KR20020040531A (en) * | 2000-11-22 | 2002-05-30 | 이형도 | Back-light inverter of LCD |
| KR20020045462A (en) * | 2000-12-11 | 2002-06-19 | 김덕중 | A soft start control circuit which has two functions |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040003220A (en) | 2004-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279870B2 (en) | DC-DC converter and method of controlling DC-DC converter | |
| US20180205376A1 (en) | Load driver | |
| US20040251854A1 (en) | Power supply for lighting | |
| US7443149B2 (en) | Regulator circuit capable of detecting variations in voltage | |
| US7764113B2 (en) | Output circuit | |
| US7612505B2 (en) | Liquid crystal display backlight inverter | |
| JP5046564B2 (en) | Power supply device and electronic device using the same | |
| WO2006059705A1 (en) | Switching power supply and its control circuit, and electronic apparatus employing such switching power supply | |
| USRE44180E1 (en) | Synchronous buck DC/DC converter to perform an improved switching operation by adjusting variable resistor | |
| US7233117B2 (en) | Inverter controller with feed-forward compensation | |
| US8754580B2 (en) | Semiconductor apparatus and method of controlling operation thereof | |
| JPH09260977A (en) | Btl amplifier | |
| US7161309B2 (en) | Protecting a cold cathode fluorescent lamp from a large transient current when voltage supply transitions from a low to a high voltage | |
| US8598919B2 (en) | Signal output circuit | |
| WO2006057213A1 (en) | Organic el drive circuit and organic el display device using the same | |
| US20040105287A1 (en) | Inverter driving device and method | |
| US7256530B2 (en) | Piezoelectric transformer drive circuit and cold cathode tube lighting apparatus | |
| JP2004153965A (en) | Dc-dc converter and drive circuit therefor | |
| KR100524629B1 (en) | Circuit for driving liquid crystal display back light inverter | |
| US7705578B2 (en) | Switching regulator | |
| JPH10335089A (en) | Dimming burst pulse generating circuit for backlight lighting system | |
| KR20000007848A (en) | Surge protection circuit of display device | |
| JP2002344297A (en) | Driver of electric load | |
| US7812584B2 (en) | Method for regulating a voltage and circuit therefor | |
| KR100405372B1 (en) | Automatic gain control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121016 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131014 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151021 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20161021 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |