KR100520580B1 - Semiconductor memory device - Google Patents
Semiconductor memory device Download PDFInfo
- Publication number
- KR100520580B1 KR100520580B1 KR10-2002-0041780A KR20020041780A KR100520580B1 KR 100520580 B1 KR100520580 B1 KR 100520580B1 KR 20020041780 A KR20020041780 A KR 20020041780A KR 100520580 B1 KR100520580 B1 KR 100520580B1
- Authority
- KR
- South Korea
- Prior art keywords
- self
- voltage
- reference voltage
- temperature
- generating means
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명에 따른 반도체 메모리 장치는, 외부 온도에 따라 레벨이 변하는 기준 전압을 발생하는 기준전압 발생수단과, 기준 전압의 레벨의 구동 능력을 갖는 셀프 전압을 발생하는 셀프 전압 발생수단과, 셀프 전압의 레벨에 따라 셀프 리프레시 발진 주기를 조절하는 발진 신호를 출력하는 발진신호 발생수단을 포함하여, 온도 검출장치를 내장하여 외부 온도에 연동하여 셀프 리프레시 주기를 설정하는 발진신호 발생장치를 구동하는 전압을 변하게 함으로써 외부 온도에 따라 셀프 리프레시 주기를 설정하여 외부의 명령 없이 셀프 리프레시 모드 시에 전류 소모를 줄일 수 있고, 반도체 메모리 장치에 온도 검출장치가 내장되기 때문에 시스템에 별도의 온도 검출 장치를 내장하지 않아도 되기 때문에 시스템 자체의 전류 소모를 줄일 수 있다.The semiconductor memory device according to the present invention includes a reference voltage generating means for generating a reference voltage whose level changes in accordance with an external temperature, a self voltage generating means for generating a self voltage having a driving capability of a level of the reference voltage, and An oscillation signal generating means for outputting an oscillation signal for adjusting the self-refresh oscillation period according to the level; By setting the self-refresh cycle according to the external temperature, current consumption can be reduced in the self-refresh mode without an external command, and since the temperature detection device is built in the semiconductor memory device, a separate temperature detection device is not required in the system. This reduces the current consumption of the system itself.
Description
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 온도 센싱 회로를 구비하여 셀프 리프레시 동작시 전류 소모를 감소시킬 수 있는 반도체 메모리 장치에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a semiconductor memory device having a temperature sensing circuit which can reduce current consumption during a self-refresh operation.
일반적으로 이동 장치(mobile application)의 사용이 증가함에 따라 저전력 메모리 장치를 사용해야 하는 필요성이 증가한다.In general, as the use of mobile applications increases, the need to use low power memory devices increases.
도 1은 종래 기술에 따른 이동 장치를 나타낸 블록도이다.1 is a block diagram showing a mobile device according to the prior art.
안테나(1)를 통해 수신된 RF 신호를 변환하는 RF 모듈(2), 온도 검출기(temperature sensor)(3), SDRAM(4), 펌 웨어(firm ware)인 NOR(5), MP3 저장장치인 NAND(6) 및 시스템을 제어하는 제어부(7)를 포함한다.RF module (2), temperature sensor (3), SDRAM (4), NOR (firmware), which converts the RF signal received through the antenna (1), MP3 storage device And a control unit 7 for controlling the NAND 6 and the system.
SDRAM(4)의 셀프 리프레시 모드 시에는 외부 시스템에서 온도 검출기(3)가 온도를 검출하여 시스템에서 SDRAM(4)에 EMRS(Extended Mode Resister Set)와 TCSR(Temperature Compensated Self Refresh) 명령을 입력하여 SDRAM(4)은 내부에서 셀프 리프레시 카운터(미도시)의 기본 주기를 변하게 하여 온도 검출기(3)에 의해 검출된 외부 온도에 따라 셀프 리프레시 전류 소모량을 변하게 한다. 여기서, 셀프 리프레시 모드시의 전류 소모는 스탠바이 상태 T1의 전류 소모와 일정한 주기에 따른 리프레시 전류 소모이다.In the self-refresh mode of the SDRAM (4), the temperature detector (3) detects the temperature in the external system and enters the Extended Mode Resister Set (EMRS) and Temperature Compensated Self Refresh (TCSR) commands to the SDRAM (4) in the system. (4) changes the basic period of the self refresh counter (not shown) inside so as to change the self refresh current consumption in accordance with the external temperature detected by the temperature detector 3. Here, the current consumption in the self refresh mode is the current consumption in the standby state T1 and the refresh current consumption according to a constant cycle.
외부 시스템의 명령 TCSR에 의해 리프레시의 온도 특성에 맞게 높은 온도에서는 셀프 리프레시 주기를 빠르게 설정하여 안정적인 동작을 수행하고, 낮은 온도에서는 셀프 리프레시 주기를 느리게 함으로써 안정적인 동작을 하면서 전류 소모량을 작게 하여 외부 명령에 연동하여 온도에 따라 소비 전류의 소모를 줄여 이동 장치의 저전력화를 구현한다.According to the command TCSR of the external system, it performs stable operation by setting the self refresh cycle quickly at high temperature to meet the temperature characteristics of the refresh, and slows down the self refresh cycle at low temperature to perform stable operation while reducing the current consumption to external commands. In conjunction with this, the power consumption of the mobile device can be reduced by reducing the current consumption according to the temperature.
그러나, 종래 기술에 따른 시스템의 온도 검출기(3)는 메모리 소자(4)에 명령을 입력하여 전류 감소를 구현하지만, 온도 검출기(3) 자체는 항상 동작하여 온도를 검출하기 때문에 시스템 전체에서 전류 소모가 상당히 많은 문제점이 있다.However, while the temperature detector 3 of the system according to the prior art implements a current reduction by inputting a command to the memory element 4, the temperature detector 3 itself always operates to detect the temperature, thus consuming current throughout the system. There are quite a few problems.
상기 문제점을 해결하기 위한 본 발명의 목적은, 온도 검출기를 메모리 소자에 내장하여, 온도에 따라 발진 주기를 자동으로 설정하여 셀프 리프레시 동작 시에 전류 소모를 줄이는 것이다.An object of the present invention for solving the above problems is to incorporate a temperature detector into the memory element, to automatically set the oscillation period according to the temperature to reduce the current consumption during the self-refresh operation.
상기 목적을 달성하기 위한 본 발명의 온도 검출기를 포함하는 반도체 메모리 장치는,A semiconductor memory device including the temperature detector of the present invention for achieving the above object,
외부 온도에 따라 레벨이 변하는 기준 전압을 발생하는 기준전압 발생수단;Reference voltage generating means for generating a reference voltage whose level changes in accordance with external temperature;
상기 기준 전압의 레벨의 구동 능력을 갖는 셀프 전압을 발생하는 셀프 전압 발생수단;Self voltage generating means for generating a self voltage having a driving capability of the level of the reference voltage;
상기 셀프 전압의 레벨에 따라 셀프 리프레시 발진 주기를 조절하는 발진 신호를 출력하는 발진신호 발생수단을 포함하는 것을 특징으로 한다.And oscillation signal generating means for outputting an oscillation signal for adjusting the self-refresh oscillation period according to the level of the self voltage.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 이동 장치를 나타낸 블록도이다.2 is a block diagram showing a mobile device according to the present invention.
안테나(11)를 통해 수신된 RF 신호를 변환하는 RF 모듈(12), 시스템을 제어하는 제어부(13), SDRAM(14), 펌 웨어(firm ware)인 NOR(15), MP3 저장장치인 NAND(16)를 포함한다.RF module 12 for converting RF signal received through antenna 11, control unit 13 for controlling the system, SDRAM 14, NOR 15 as firmware, NAND as MP3 storage device (16).
도 3은 저전력 소비 SDRAM의 온도 검출 셀프 리프레시 블록을 나타낸 블록도이다.3 is a block diagram illustrating a temperature detection self refresh block of a low power consumption SDRAM.
셀프 리프레시 기본 주기 발생 회로용 기준 전압 VREF을 발생하는 기준전압 발생부(17)와, 기준 전압 발생부(17)의 기준 전압 VREF 레벨의 구동 능력을 갖는 셀프 리프레시 기본 주기 발생회로용 셀프 전압 VSELF을 발생하는 전압 발생부(18)와, 전압 발생부(18)의 셀프 전압 VSELF을 이용하여 온도에 따라 발진 주기를 조절하여 발진 신호 OSC를 출력하는 발진신호 발생부(19)를 포함한다.The reference voltage generator 17 for generating the reference voltage VREF for the self-refreshing basic period generating circuit and the self-voltage VSELF for the self-refreshing basic period generating circuit having the driving capability of the reference voltage VREF level of the reference voltage generator 17 are provided. The oscillation signal generator 19 outputs the oscillation signal OSC by adjusting the oscillation period according to the temperature by using the generated voltage generator 18 and the self voltage VSELF of the voltage generator 18.
여기서, 기준전압 발생부(17)는 외부 온도에 따라 민감하게 기준 전압 레벨이 변하는 기준 전압 VREF을 발생한다.Here, the reference voltage generator 17 generates a reference voltage VREF whose reference voltage level is sensitively changed according to an external temperature.
도 4는 도 3에 도시된 기준 전압 발생부를 나타낸 상세 회로도이다. 여기서는, +0.085㎷/℃의 온도 특성을 갖는 온도 전압(thermal voltage) 기준 전압 발생기를 사용하는 경우를 예를 들어 설명한다.4 is a detailed circuit diagram illustrating the reference voltage generator shown in FIG. 3. Here, an example will be described using a thermal voltage reference voltage generator having a temperature characteristic of +0.085 mA / ° C.
기준 전압 발생부(17)는 피모스 트랜지스터 PM1, PM2, PM3, 엔모스 트랜지스터 NM1, NM2, PNP 바이폴라 트랜지스터 Q1, Q2, 저항 R1, R2, R3 및 캐패시터 C1를 포함하여 구성된다. 즉, 양의 온도 계수를 갖는 기준 전압 발생기이다.The reference voltage generator 17 includes PMOS transistors PM1, PM2, PM3, NMOS transistors NM1, NM2, PNP bipolar transistors Q1, Q2, resistors R1, R2, R3, and capacitor C1. That is, a reference voltage generator with a positive temperature coefficient.
외부 온도의 변화가 발생하면, 두 개의 바이폴라 트랜지스터 Q1, Q2는 베이스와 에미터의 전압 차 VBE를 생성하여 볼쯔만 상수(Boltzmann constant) k 및 절대온도 T에 비례하는 전압을 발생한다.When a change in the external temperature occurs, the two bipolar transistors Q1 and Q2 generate a voltage difference VBE between the base and the emitter to generate a voltage proportional to the Boltzmann constant k and the absolute temperature T.
한편, 크기가 동일한 엔모스 트랜지스터 NM1, NM2가 전류 미러 동작을 한다. 따라서, 바이폴라 트랜지스터 Q1, Q2에 흐르는 전류는 일치하게 된다.On the other hand, the NMOS transistors NM1 and NM2 of the same size perform a current mirror operation. Therefore, the currents flowing through the bipolar transistors Q1 and Q2 coincide.
또한, 엔모스 트랜지스터 NM1, NM2의 소오스 전압이 일치해야 하기 때문에, 저항 R1의 양단자에 인가되는 전압은 온도 전압 VTHRM과 바이폴라 트랜지스터 Q1, Q2의 면적비에 의해 결정된다. In addition, since the source voltages of the NMOS transistors NM1 and NM2 must match, the voltage applied to both terminals of the resistor R1 is determined by the area ratio of the temperature voltage VTHRM and the bipolar transistors Q1 and Q2.
한편, 크기가 동일한 피모스 트랜지스터 PM1, PM2가 전류 미러 동작을 한다. 따라서, 피모스 트랜지스터 PM3의 게이트에 인가되는 전압은 일정한 정전류원의 소오스로 작용하여, 저항 R2 및 R3에 의해 일정한 전압 값으로 배분되어 기준 전압 VREF을 발생한다. 여기서, 기준전압 VREF은 온도 전압 VTHRM에 볼쯔만 상수 k를 곱한 값이 된다. On the other hand, PMOS transistors PM1 and PM2 having the same size perform a current mirror operation. Therefore, the voltage applied to the gate of the PMOS transistor PM3 acts as a source of a constant constant current source, and is distributed to a constant voltage value by the resistors R2 and R3 to generate the reference voltage VREF. Here, the reference voltage VREF is a value obtained by multiplying the temperature voltage VTHRM by the Boltzmann constant k.
따라서, 높은 온도에서 기준 전압 VREF 레벨은 낮은 온도에서보다 높은 레벨을 갖는다. 여기서, 원하는 기준 전압 VREF의 레벨은 저항 R2 및 R3의 저항 값에 의해 설정할 수 있다.Thus, the reference voltage VREF level at higher temperatures has a higher level than at lower temperatures. Here, the level of the desired reference voltage VREF can be set by the resistance values of the resistors R2 and R3.
도 5는 온도에 대한 도 4에 도시된 기준 전압 발생부에 의해 발생된 기준 전압의 변화를 나타낸 그래프이다.FIG. 5 is a graph illustrating a change in the reference voltage generated by the reference voltage generator shown in FIG. 4 with respect to temperature.
도 6은 도 4에 도시된 전압 발생부를 나타낸 상세 회로도이다.FIG. 6 is a detailed circuit diagram illustrating the voltage generator shown in FIG. 4.
전압 발생부(18)는 기준 전압 VREF의 레벨로 구동 능력을 갖는 셀프 전압 VSELF을 발생한다.The voltage generator 18 generates the self voltage VSELF having the driving capability at the level of the reference voltage VREF.
또한, 전압 발생부(18)는 기준 전압 VREF과 셀프 전압 VSELF을 비교하는 비교부(20)와, 비교부(20)의 출력에 따라 제어되어 전원전압 VDD으로 셀프 전압 VSELF을 구동하는 피모스 트랜지스터 PM4와, 출력단자에 연결되어 셀프 전압 VSELF를 안정화시키는 캐패시터 C2를 포함하여 구성된다.In addition, the voltage generation unit 18 is a PMOS transistor for driving the self voltage VSELF with the power supply voltage VDD, which is controlled according to the output of the comparator 20 comparing the reference voltage VREF and the self voltage VSELF, and the output of the comparator 20. PM4 and a capacitor C2 connected to the output terminal to stabilize the self voltage VSELF.
셀프 전압 VSELF 레벨이 기준 전압 VREF 레벨보다 낮아지면, 비교부(20)의 출력 신호가 로우 레벨이 되어 피모스 트랜지스터 PM4는 턴 온 되어, 발진신호 발생부(19)에 전류를 공급한다. When the self voltage VSELF level is lower than the reference voltage VREF level, the output signal of the comparator 20 becomes low level and the PMOS transistor PM4 is turned on to supply current to the oscillation signal generator 19.
한편, 셀프 전압 VSELF 레벨이 기준 전압 VREF 레벨보다 높으면, 비교부(20)의 출력 신호가 하이 레벨이 되어 피모스 트랜지스터 PM4는 턴 오프 상태를 유지한다.On the other hand, when the self-voltage VSELF level is higher than the reference voltage VREF level, the output signal of the comparator 20 becomes high level, and the PMOS transistor PM4 maintains the turn-off state.
전압 발생부(18)의 셀프 전압 VSELF은 양의 온도 계수 특성을 갖는 기준 전압 VREF 레벨에 의해, 셀프 리프레시 발진신호 발생 회로(19)를 구동하는 레벨을 높은 온도일 때에는 높게 설정하고, 낮은 온도일 때에는 낮게 설정한다.The self-voltage VSELF of the voltage generator 18 sets the level at which the self-refresh oscillation signal generator circuit 19 is driven high when the temperature is high by the reference voltage VREF level having positive temperature coefficient characteristics. Set it low.
도 7은 온도에 대한 도 6에 도시된 전압 발생부에 의해 발생된 셀프 전압 VSELF의 변화를 나타낸 그래프이다.FIG. 7 is a graph illustrating a change of the self voltage VSELF generated by the voltage generator shown in FIG. 6 with respect to temperature.
발진신호 발생부(19)는 사용 전원을 외부 온도에 따라 민감하게 변하는 셀프 전압 VSELF을 사용하기 때문에 외부 온도에 따라 전원 레벨이 변하여 셀프 리프레시의 주기를 설정하는 발진신호 OSC의 주기가 변한다. 즉, 높은 온도에서는 빠른 주기를 갖는 발진신호 OSC를 출력하고, 낮은 온도에서는 느린 주기를 갖는 발진신호 OSC를 출력한다.Since the oscillation signal generator 19 uses the self voltage VSELF which changes the power supply to be sensitive to the external temperature, the power supply level is changed according to the external temperature to change the period of the oscillation signal OSC to set the self refresh cycle. That is, the oscillation signal OSC having a fast cycle is output at high temperature, and the oscillation signal OSC having a slow cycle is output at low temperature.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 메모리 장치는 온도 검출장치를 내장하여 외부 온도에 연동하여 셀프 리프레시 주기를 설정하는 발진신호 발생장치를 구동하는 전압을 변하게 함으로써 외부 온도에 따라 셀프 리프레시 주기를 설정하여 외부의 명령 없이 셀프 리프레시 모드 시에 전류 소모를 줄일 수 있는 효과가 있다.As described above, the semiconductor memory device according to the present invention has a built-in temperature detection device to change the voltage driving the oscillation signal generator that sets the self-refresh cycle in conjunction with an external temperature to change the self-refresh cycle according to the external temperature. By setting it, the current consumption can be reduced in the self refresh mode without an external command.
또한, 반도체 메모리 장치에 온도 검출장치가 내장되기 때문에 시스템에 별도의 온도 검출 장치를 내장하지 않아도 되기 때문에 시스템 자체의 전류 소모를 줄일 수 있는 효과가 있다.In addition, since the temperature detection device is built in the semiconductor memory device, the system does not need to include a separate temperature detection device, thereby reducing the current consumption of the system itself.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.
도 1은 종래 기술에 따른 이동 장치를 나타낸 블록도.1 is a block diagram showing a mobile device according to the prior art.
도 2는 본 발명에 따른 이동 장치를 나타낸 블록도.2 is a block diagram showing a mobile device according to the present invention;
도 3은 저전력 소비 SDRAM의 온도 검출 셀프 리프레시 블록을 나타낸 블록도.3 is a block diagram illustrating a temperature detection self refresh block of a low power consumption SDRAM;
도 4는 도 3에 도시된 기준 전압 발생부를 나타낸 상세 회로도.4 is a detailed circuit diagram illustrating a reference voltage generator shown in FIG. 3.
도 5는 온도에 대한 도 4에 도시된 기준 전압 발생부에 의해 발생된 기준 전압의 변화를 나타낸 그래프.FIG. 5 is a graph showing a change in the reference voltage generated by the reference voltage generator shown in FIG. 4 with respect to temperature. FIG.
도 6은 도 4에 도시된 전압 발생부를 나타낸 상세 회로도.FIG. 6 is a detailed circuit diagram illustrating the voltage generator shown in FIG. 4. FIG.
도 7은 온도에 대한 도 6에 도시된 전압 발생부에 의해 발생된 셀프 전압의 변화를 나타낸 그래프.FIG. 7 is a graph showing a change in the self voltage generated by the voltage generator shown in FIG. 6 with respect to temperature. FIG.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0041780A KR100520580B1 (en) | 2002-07-16 | 2002-07-16 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0041780A KR100520580B1 (en) | 2002-07-16 | 2002-07-16 | Semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040007124A KR20040007124A (en) | 2004-01-24 |
| KR100520580B1 true KR100520580B1 (en) | 2005-10-10 |
Family
ID=37316948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0041780A KR100520580B1 (en) | 2002-07-16 | 2002-07-16 | Semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100520580B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8218375B2 (en) | 2009-01-19 | 2012-07-10 | Samsung Electronics Co., Ltd. | Oscillation circuits having temperature-dependent frequency generation and semiconductor memory devices having temperature-dependent self refresh rate |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7292488B2 (en) * | 2005-07-06 | 2007-11-06 | Infineon Technologies Ag | Temperature dependent self-refresh module for a memory device |
| KR20080069387A (en) | 2007-01-23 | 2008-07-28 | 주식회사 하이닉스반도체 | Circuit of generating reference voltage |
| KR100974218B1 (en) * | 2008-11-11 | 2010-08-06 | 주식회사 하이닉스반도체 | Periodic Signal Generating Circuit |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0660648A (en) * | 1992-08-07 | 1994-03-04 | Mitsubishi Electric Corp | Pulse signal generating circuit and semiconductor storage device |
| JPH0773668A (en) * | 1993-07-14 | 1995-03-17 | Samsung Electron Co Ltd | Self-refresh period adjusting circuit for semiconductor memory |
| KR0123827B1 (en) * | 1994-12-12 | 1997-11-25 | 김주용 | Self refresh period control logic in dram |
| KR0125302B1 (en) * | 1994-05-20 | 1997-12-09 | 김주용 | Controller for self-refresh by using temperature detector |
| KR0129197B1 (en) * | 1994-04-21 | 1998-10-01 | 문정환 | A refresh control circuit of memory cell array |
| KR0169596B1 (en) * | 1994-07-18 | 1999-02-01 | 김주용 | Self refresh period converting circuit of memory device |
| KR0172234B1 (en) * | 1995-03-24 | 1999-03-30 | 김주용 | Control apparatus of the frequency of self-refresh |
| KR100200723B1 (en) * | 1996-08-21 | 1999-06-15 | 윤종용 | Voltage controlling oscillator with temperature detector |
| KR20000066268A (en) * | 1999-04-15 | 2000-11-15 | 김영환 | Self refresh circuitry for detecting temperature |
| KR20020002659A (en) * | 2000-06-30 | 2002-01-10 | 박종섭 | Self refresh circuit of semiconductor device |
| KR20030035835A (en) * | 2001-10-29 | 2003-05-09 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device |
-
2002
- 2002-07-16 KR KR10-2002-0041780A patent/KR100520580B1/en not_active IP Right Cessation
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0660648A (en) * | 1992-08-07 | 1994-03-04 | Mitsubishi Electric Corp | Pulse signal generating circuit and semiconductor storage device |
| JPH0773668A (en) * | 1993-07-14 | 1995-03-17 | Samsung Electron Co Ltd | Self-refresh period adjusting circuit for semiconductor memory |
| KR0129197B1 (en) * | 1994-04-21 | 1998-10-01 | 문정환 | A refresh control circuit of memory cell array |
| KR0125302B1 (en) * | 1994-05-20 | 1997-12-09 | 김주용 | Controller for self-refresh by using temperature detector |
| KR0169596B1 (en) * | 1994-07-18 | 1999-02-01 | 김주용 | Self refresh period converting circuit of memory device |
| KR0123827B1 (en) * | 1994-12-12 | 1997-11-25 | 김주용 | Self refresh period control logic in dram |
| KR0172234B1 (en) * | 1995-03-24 | 1999-03-30 | 김주용 | Control apparatus of the frequency of self-refresh |
| KR100200723B1 (en) * | 1996-08-21 | 1999-06-15 | 윤종용 | Voltage controlling oscillator with temperature detector |
| KR20000066268A (en) * | 1999-04-15 | 2000-11-15 | 김영환 | Self refresh circuitry for detecting temperature |
| KR20020002659A (en) * | 2000-06-30 | 2002-01-10 | 박종섭 | Self refresh circuit of semiconductor device |
| KR20030035835A (en) * | 2001-10-29 | 2003-05-09 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| DRAM" the hongreung science publisher corp. given with the existence time" and the p218~p227 and p232~p 233 (1996.11.05) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8218375B2 (en) | 2009-01-19 | 2012-07-10 | Samsung Electronics Co., Ltd. | Oscillation circuits having temperature-dependent frequency generation and semiconductor memory devices having temperature-dependent self refresh rate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040007124A (en) | 2004-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7579898B2 (en) | Temperature sensor device and methods thereof | |
| KR100577560B1 (en) | semiconductor memory device having internal circuit responding to temperature sensing data | |
| US7451053B2 (en) | On die thermal sensor of semiconductor memory device and method thereof | |
| JP4167632B2 (en) | Refresh cycle generation circuit and DRAM having the same | |
| US8283609B2 (en) | On die thermal sensor in semiconductor memory device | |
| US20080042736A1 (en) | Temperature dependent internal voltage generator | |
| JP2006004612A (en) | Temperature sensing circuit having hysteresis characteristic | |
| EP1417685A1 (en) | Proportional to temperature voltage generator | |
| US20100164608A1 (en) | Bandgap circuit and temperature sensing circuit including the same | |
| KR20120115863A (en) | Temperature sensor | |
| US7701796B2 (en) | Memory device with self refresh cycle control function | |
| US7135913B2 (en) | Reference voltage generating circuit for integrated circuit | |
| KR101096257B1 (en) | Temperature Sensor | |
| US7420358B2 (en) | Internal voltage generating apparatus adaptive to temperature change | |
| WO2016154132A1 (en) | Bandgap voltage generation | |
| KR100816150B1 (en) | Tempperature sensor | |
| KR20210002332A (en) | Reference voltage generation | |
| US20080159043A1 (en) | Negative voltage generator for use in semiconductor memory device | |
| JP2008060884A (en) | Semiconductor integrated circuit | |
| KR100520580B1 (en) | Semiconductor memory device | |
| KR20100003064A (en) | Temperature sensing circuit, on die thermal sensor including the same, and method for temperature sensing | |
| US10156862B2 (en) | Output transistor temperature dependency matched leakage current compensation for LDO regulators | |
| US8901992B1 (en) | Temperature sensors | |
| KR19980015460A (en) | Voltage Controlled Oscillator with Temperature Sensor | |
| US20150340998A1 (en) | Differential amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |