KR100520488B1 - 나노 임프린팅 스탬프 및 그 제조방법 - Google Patents

나노 임프린팅 스탬프 및 그 제조방법 Download PDF

Info

Publication number
KR100520488B1
KR100520488B1 KR10-2003-0049207A KR20030049207A KR100520488B1 KR 100520488 B1 KR100520488 B1 KR 100520488B1 KR 20030049207 A KR20030049207 A KR 20030049207A KR 100520488 B1 KR100520488 B1 KR 100520488B1
Authority
KR
South Korea
Prior art keywords
film
pattern
nano
nano imprinting
imprinting stamp
Prior art date
Application number
KR10-2003-0049207A
Other languages
English (en)
Other versions
KR20050009888A (ko
Inventor
김중수
Original Assignee
엔엔디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엔디 주식회사 filed Critical 엔엔디 주식회사
Priority to KR10-2003-0049207A priority Critical patent/KR100520488B1/ko
Publication of KR20050009888A publication Critical patent/KR20050009888A/ko
Application granted granted Critical
Publication of KR100520488B1 publication Critical patent/KR100520488B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

본 발명은 나노 패턴을 임프린팅 하기 위한 나노 스탬프 및 그 제조방법에 관한 것이다.
본 발명의 목적은, 나노 스탬프에 분기한 형상으로 형성된 나노 패턴에 임프린팅을 위해 높은 압력이 인가되는 경우에, 패턴 구조가 변형되거나 패턴이 마멸되는 것을 방지할 수 있는 나노 임프린팅 스탬프 기판을 제공함에 있다.
전술한 목적을 달성하기 위해 본 발명은, 나노 패턴이 형성된 격벽구조와, 격벽구조 내부 및 격벽구조 사이에 위치하는 지지구조를 가지는 나노 임프린팅 스탬프 및 그 제조방법을 제공한다.
본 발명은, 나노 스탬프에 형성된 격벽구조는 지지구조에 의해 고정되고 지지되어 격벽구조가 변형되는 것을 방지할 수 있기 때문에, 나노 임프린팅 리소그라피 공정에서 나노 패턴을 임프린팅 하기 위해 압력이 인가됨으로써 나노 스탬프의 나노 패턴이 마멸되거나 손상되는 것을 방지하여 올바른 나노 패턴이 임프린팅 될 수 있는 효과가 있다.

Description

나노 임프린팅 스탬프 및 그 제조방법{Nano imprinting stamp and manufacturing method of the same}
본 발명은 나노 패턴을 임프린팅 하기 위한 나노 스탬프 및 그 제조방법에 관한 것이다.
나노기술(nano technology : NT)은 나노미터 크기의 소재, 구조, 기구, 기계, 소자 등을 생산하고 활용하는 기술이다. 일반적으로 100㎚ 이하의 크기를 가지는 소재나 소자 등이 나노기술의 범주에 속하게 되는데, 나노기술은 정보기술(information technology : IT)과 생명공학기술(bio technology : BT)을 실현시키는 기초기반기술로서 대부분의 생산, 가공, 응용기술은 나노기술과 밀접한 관계를 가지고 있다.
위와 같은 의미를 가지는 나노기술에 있어서 핵심적인 기술은 나노미터 크기의 소재, 소자 등을 생산하고 활용할 수 있도록 하는 나노공정기술이다. 나노공정기술은 반도체 소자공정에서의 평면 기술(planar technology)과 같은 탑 다운(top down) 방식과 원자와 분자들의 자기조립기술을 이용하여 나노소재 및 소자를 제조하는 보텀 업(bottom up) 방식으로 나뉘어진다. 보텀 업 방식은 현재에서는 기술적인 한계로 인해 사용되지 못하고 있으나, 탑 타운 방식은 현재로서 상업적으로 실용화가 가능한 기술에 해당된다.
나노공정기술은 나노미터 크기의 초극미세 패턴을 형성하는 리소그라피(lithography) 기술이 핵심기술에 해당된다. 현재에는 미세패턴을 형성하기 위한 리소그라피 기술로서 광학적 리소그라피 기술이 주로 사용된다. 그러나, 광학적 리소그라피 기술은 100㎚ 크기 이상의 마이크론 크기의 미세패턴 형성에는 탁월하나, 그 이하의 크기를 갖는 초극미세의 나노 패턴 형성에는 한계가 있다.
따라서, 나노 패턴을 형성하기 위해서는 광학적 리소그라피 기술을 대신하여 새로운 방식의 리소그라피 기술이 요구되어 지는데, 나노 패턴을 형성하기 위한 대표적인 리소그라피 기술로서 엑스선(x-ray) 리소그라피 기술, 전자빔(e-beam) 리소그라피 기술, 프락시멀(proximal) 리소그라피 기술, 나노 임프린팅(nano imprinting) 리소그라피 기술 등이 광학적 리소그라피 기술의 대안으로 제시되었다.
엑스선 리소그라피 기술은 20㎚ 이하의 나노 패턴을 형성할 수 있으나 사용되는 광학시스템 등의 제작이 어렵고 고비용이 요구되므로 현실적으로 상용화가 가능하지 않은 문제가 있다. 전자빔 리소그라피 기술은 저비용으로 나노 패턴을 형성할 수 있으나 공정 수율이 낮은 문제가 있다. 프락시멀 리소그라피 기술은 원자 또는 분자의 크기에 해당되는 수 나노미터 크기의 나노 패턴을 형성할 수 있으나, 대표적인 보텀 업 방식의 기술로서, 전술한 바와 같이, 현실적으로 사용 가능성이 낮은 문제가 있다.
그에 반해, 나노 임프린팅 리소그라피 기술은 나노 패턴을 용이하게 형성할 수 있고, 대량 생산이 가능하여 공정 수율이 높은 장점이 있다.
이하, 나노 임프린팅 리소그라피 기술에 대해 설명한다.
도 1a 내지 1c는 나노 임프린팅 리소그라피 공정을 도시하고 있다. 도시한 바와 같이, 나노 패턴 구조(11)가 형성되어 있는 나노 스탬프(nano stamp ; 9)와 폴리머(21)가 형성되어 있는 베이스 기판(base substrate ; 19)이 대응하여 위치하고 있다. 나노 스탬프(9)는 나노 패턴 구조(11)를 가지는 몰드(mold)로서, 베이스 기판(19)에 나노 패턴을 임프린팅(imprinting)하게 된다.
나노 스탬프(9)에는 제 1 기판(10) 하부에 일정한 나노 패턴 구조(11)가 형성되어 있다. 제 1 기판(10)은 일반적으로 가공이 용이한 실리콘 기판(silicon substrate)이 사용되는데, 투명한 나노 스탬프(9) 제작을 위해 유리기판이 대신 사용되기도 한다. 제 1 기판(10) 상에 형성된 나노 패턴 구조(11)는 일반적으로 실리콘 산화물(SiOX)로 이루어진다. 제 1 기판(10)에 실리콘 산화물을 적층하고 전자빔 리소그라피 공정과 식각 공정을 진행하여 나노 패턴 구조(11)를 형성한다.
베이스 기판(19)에는 제 2 기판(20) 상부에 임프린팅 될 폴리머(21)가 적층되어 있다. 제 2 기판(20)은 실리콘 기판이 주로 사용되며, 갈륨비소(GaAs) 기판, 석영(quartz) 기판, 알루미나(alumina) 기판, 유리 기판 등이 사용되기도 한다.
제 2 기판(20) 상에 형성된 폴리머(21)는 폴리메틸메타크릴레이트(polymethylmethacrylate : PMMA, 이하 PMMA라 함.) 등의 열가소성 수지(thermoplastic resin)가 일반적으로 사용되는데, 제 1 기판(10)을 투명한 유리기판으로 사용하는 경우에는 자외선에 의해 폴리머화(polymerization)되는 수지를 사용할 수 있다.
이하, 나노 스탬프(9)에 형성된 나노 패턴 구조(11)의 패턴을 베이스 기판에 임프린팅하는 나노 임프린팅 리소그라피 공정을 살펴본다.
도 1a에 도시한 바와 같이, 나노 패턴 구조(11)가 형성된 나노 스탬프(9)와 폴리머(21)가 적층된 베이스 기판(19)을 대응하여 위치시킨다. 베이스 기판(19)에 나노 패턴(22)을 올바르게 형성하기 위해서는 나노 스탬프(9)와 베이스 기판(19)은 정확하게 위치정렬(position alignment) 되어야 한다.
그 후에, 도 1b에 도시한 바와 같이, 나노 스탬프(9)와 베이스 기판(19)에 압력을 인가하여 나노 스탬프(9)와 베이스 기판(19)을 압착한다. 압착하게 되면, 나노 스탬프(9)에 형성된 나노 패턴 구조(11)의 나노 패턴이 폴리머(21)에 임프린팅 된다. 임프린팅 과정에서는 일정한 압력과 온도가 필요하게 되는데, PMMA를 폴리머(21)로 사용하는 경우에 1000 psi 만큼의 압력과 180℃ 이상의 온도가 필요하다.
그 후에, 도 1c에 도시한 바와 같이, 압착된 나노 스탬프(9)과 베이스 기판(19)을 분리시키게 된다. 베이스 기판(19)에 형성된 나노 패턴(22)에 손상을 주지 않도록 두 기판을 분리한다.
위와 같은 나노 임프린팅 리소그라피 공정을 통해, 나노 스탬프(9)에 형성된 나노 패턴 구조(11)의 패턴은 베이스 기판(19)의 폴리머(21)에 임프린팅 된다.
도 2는 나노 임프린팅 리소그라피 공정에 사용되는 종래의 나노 스탬프를 도시하고 있다.
도시한 바와 같이, 종래의 나노 스탬프는, 기판(100), 기판(100) 상에 형성된 제 1 막(110), 제 1 막(110) 상에 형성된 나노미터 크기의 나노 패턴 구조(124)로 이루어진다.
제 1 막(110)은 실리콘 질화물(SiNX)로 이루어진다. 제 1 막(110)은 주로 저압CVD(low pressure chemical vapor deposition : LPCVD, 이하 LPCVD라 함.) 방법에 의해 기판(100) 상에 증착된다.
제 1 막(110) 상에 형성된 나노 패턴 구조(124)는 폴리 실리콘(poly-Si)으로 이루어진다. 나노 패턴 구조(124)는 LPCVD 방법으로 제 1 막(110) 상에 증착된후, 선택적 식각(selective etching)에 의해 나노미터 크기의 나노 패턴 구조(124)가 형성된다. 나노 패턴 구조(124)는 제 1 막(110) 상에 분기된 형상으로 일정 간격 이격되어 위치하고 있다.
도 3a 내지 3g는 종래의 나노 스탬프를 형성하는 방법을 도시하고 있다.
도 3a와 3b에 도시한 바와 같이, 기판(100) 상에 제 1 막(110)을 증착하고, 제 1 막(110) 상에 제 2 막(120)을 증착한다. 제 1 막(110)은 실리콘 질화물로 이루어지며, 제 2 막(120)은 폴리 실리콘으로 이루어진다. 제 1 막(110)과 제 2 막(120)은 LPCVD 방법에 의해 증착된다.
제 2 막(120) 증착 후에, 도 3c와 3d에 도시한 바와 같이, 포토리소그라피(photo lithography) 공정과 식각(etching) 공정을 진행하여, 제 2 막 패턴(122)을 형성한다. 포토리소그라피 공정으로 제 2 막(120) 상에 포토레지스트 패턴(132)을 형성하고, 그 후에 플라즈마를 이용하여 건식 식각을 진행하여 제 2 막 패턴(122)을 형성한다.
그 후에, 도 3e에 도시한 바와 같이, 애싱(ashing) 공정을 진행하여, 포토레지스트 패턴(132)을 제거하게 된다. 애싱 공정은 플라즈마를 이용하여 진행된다.
애싱 공정 후에, 도 3f에 도시한 바와 같이, 제 2 막 패턴(122)을 산화시킨다. 열 산화(thermal oxidation) 방법을 이용하여 제 2 막 패턴(122)을 산화시키게 되는데, 산소 또는 수증기를 주입하여 폴리 실리콘으로 이루어진 제 2 막 패턴(122) 중 외부와 접하는 부분을 산화시켜, 산화막 패턴(128)을 형성하고, 산화막 패턴(128) 내에는 나노 패턴 구조(124)가 형성된다.
산화막 패턴(128) 형성 후에, 식각 공정을 진행하여 산화막 패턴(128)을 제거한다. 산화막 패턴(128)에 대해 선택적으로 식각하여 제거하게 되면, 도 3g에 도시한 바와 같이, 나노 패턴 구조(124)가 제 1 막(110) 상에 최종적으로 형성된다.
전술한 바와 같은 공정으로 나노 패턴 구조(124)를 가지는 종래의 나노 스탬프를 형성하게 된다.
그런데, 종래의 나노 스탬프에 형성된 나노 패턴 구조(124)는 제 1 막(110) 상에 분기한 형태로 형성되어 있어, 임프린팅을 위해 압력이 인가되는 경우에 그 형태가 변형될 수 있다. 나노 임프린팅 리소그라피 공정에서 나노 패턴을 형성하기 위해 높은 압력을 인가하게 되는데, 나노미터 크기로 형성된 나노 패턴 구조(124)는 압력에 의해 그 형상이 변형될 수 있다. 따라서, 올바른 나노 패턴을 임프린팅 할 수 없게 된다.
또한, 폴리 실리콘으로 이루어진 나노 패턴 구조(124)는 임프린팅을 위해 높은 압력이 인가되는 경우에 마멸되는 문제가 발생하여, 올바른 나노 패턴을 임프린팅 할 수 없게 된다.
전술한 바와 같은 문제를 해결하기 위한 본 발명의 목적은, 나노 스탬프에 분기되어 형성된 나노 패턴 구조가 임프린팅을 위해 높은 압력이 인가되어 변형되거나 마멸되는 것을 방지할 수 있는 나노 스탬프를 제공함에 있다.
전술한 목적을 달성하기 위해 본 발명은, 기판 상에 형성되고, 각각은 기저부와 상기 기저부 양 끝단에서 분기된 격벽부를 가지는 다수의 격벽구조와; 상기 격벽구조의 내부를 일정 부분 채우는 제 1 지지구조와; 상기 격벽구조들 사이를 일정 부분 채우는 제 2 지지구조를 포함하는 나노 임프린팅 스탬프를 제공한다.
여기서, 상기 기판과 상기 기저부 사이에 형성되는 박막을 더욱 포함할 수 있다. 상기 격벽구조는 실리콘 질화물로 이루어질 수 있고, 상기 제 1 지지구조는 보론과 인, 보론, 그리고 인 중 선택된 하나가 도핑된 실리케이트로 이루어질 수 있고, 상기 제 2 지지구조는 실리콘 산화물로 이루어질 수 있다.
그리고, 상기 박막은 실리콘 산화물로 이루어질 수 있고, 상기 제 1 지지구조는 폴리 실리콘으로 이루어질 수 있고, 상기 제 2 지지구조는 폴리 실리콘으로 이루어질 수 있다.
또한, 상기 격벽구조는 30㎚ 내지 100㎚의 두께로 형성될 수 있고, 상기 제 1 지지구조와 상기 제 2 지지구조 각각은 수백 ㎚의 두께로 형성될 수 있다.
다른 측면에서, 본 발명은, 기판 상에 측면과 상면이 외부에 노출되도록 제 1 막 패턴을 형성하는 단계와; 상기 제 1 막 패턴을 덮는 제 2 막을 형성하는 단계와; 상기 제 2 막 상에 제 3 막을 형성하는 단계와; 상기 제 1 막 패턴의 상면이 외부에 노출되도록 상기 제 3 막과 상기 제 2 막을 식각하는 단계와; 상기 제 1 막 패턴의 측면과 접하는 상기 제 2 막 일부가 외부에 노출되도록, 식각된 상기 제 3 막과 상면이 외부에 노출된 상기 제 1 막 패턴 일부를 식각하는 단계를 포함하는 나노 임프린팅 스탬프 제조방법을 제공한다.
여기서, 상기 제 1 막 패턴을 형성하는 단계는, 기판 상에 제 4 막을 형성하는 단계와; 상기 제 4 막 상에 상기 제 1 막 패턴을 형성하는 단계를 포함할 수 있다. 그리고, 상기 제 1 막 패턴의 상면이 외부에 노출되도록 상기 제 3 막과 상기 제 2 막을 식각하는 단계는, 상기 제 3 막과 상기 제 2 막을 평탄화하면서 식각할 수 있고, 상기 제 3 막과 상기 제 2 막은 기계적 화학적 폴리싱 방법으로 평탄화되면서 식각될 수 있다.
그리고, 상기 제 1 막 패턴은 실리콘 산화물로 이루어질 수 있고, 상기 제 3 막은 보론과 인, 보론, 그리고 인 중 선택된 하나가 도핑된 실리케이트로 이루어질 수 있고, 상기 제 1 막은 폴리 실리콘으로 이루어질 수 있다.
또한, 상기 제 4 막은 실리콘 산화물로 이루어질 수 있고, 상기 제 3 막은 폴리 실리콘으로 이루어질 수 있다.
또한, 상기 제 2 막은 실리콘 질화물로 이루어질 수 있고, 상기 제 2 막은 LPCVD 방법으로 증착될 수 있고, 상기 제 2 막은 30㎚ 내지 100㎚의 두께로 형성될 수 있다. 상기 제 1 막 패턴의 측면과 접하는 상기 제 2 막 일부가 외부에 노출되도록, 식각된 상기 제 3 막과 상면이 외부에 노출된 상기 제 1 막 패턴 일부를 식각하는 단계는, 상기 제 1 막 패턴과 상기 제 3 막이 수백 ㎚의 두께를 가지도록 식각하는 단계일 수 있다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다.
<제 1 실시예>
도 4는 본 발명의 제 1 실시예에 따라 형성된 나노 스탬프를 도시하고 있다.
본 발명의 제 1 실시예에 따른 나노 스탬프에는, 패터닝(patterning) 될 베이스 기판(미도시)에 나노 패턴을 올바르게 임프린팅 하기 위해 나노미터 크기의 패턴이 형성된 격벽구조(232) 주위에 격벽구조(232)를 지지하는 지지구조(244, 216)가 형성되어, 나노 임프린팅 리소그라피 공정에서 올바른 나노 패턴이 베이스 기판에 임프린팅되도록 한다.
도시한 바와 같이, 나노 스탬프는 기판(200)과, 기판(200) 상에 움푹 파인 형상을 가지며 나노미터 크기의 패턴이 형성된 격벽구조(232)와, 격벽구조(232) 내에 형성되는 제 1 지지구조(244)와, 격벽구조(232) 사이에 형성되는 제 2 지지구조(216)가 위치하고 있다.
나노 스탬프에 사용되는 기판(200)은 주로 실리콘으로 이루어진다. 뿐만 아니라, 투명한 나노 스탬프를 형성하기 위해 갈륨비소, 석영, 알루미나, 유리 등이 기판(200)을 이루는 물질로 사용될 수 있다.
격벽구조(232)는 상부가 개구된 구조로 형성되어 있다. 격벽구조(232)는 기판(200)과 접촉하는 기저부(232a)와 기저부(232a)의 양 끝단에서 상방으로 분기된 격벽부(232b)로 나뉘어 지며, 기저부(232a)와 격벽부(232b)로 둘러싸인 내부 공간은 상방향으로 개방되어 있다. 기저부(232a)는 양 끝단에서 격벽부(232b)와 연결되어, 격벽부(232b)의 형상을 유지하고 지지하게 된다.
격벽구조(232)를 이루는 물질로는 실리콘 질화물(SiNX) 등이 사용된다. 실리콘 질화물은 무기절연물질로서 일반적으로 보호막이나 절연막 등으로 사용된다. 결합구조가 단단하여 쉽게 마모되지 않으며 내구성이 우수하고 박막(thin film) 가공이 용이하다.
격벽구조(232)를 구성하는 기저부(232a)와 격벽부(232b)는 두께가 나노미터 크기로 형성되는데, 예를 들면 30~100㎚의 두께로 형성된다. 그와 같은 두께를 가지는 격벽구조(232)는 LPCVD 방법으로 증착되어 그 구조가 형성된다. 격벽구조(232)는 LPCVD 방법으로 형성되기 때문에, 옴스트롱(Å) 단위로 두께를 조절할 수 있어 원하는 두께의 격벽구조(232)를 용이하게 형성할 수 있다.
격벽구조(232)는 나노 스탬프에서 나노 패턴으로 사용된다. 특히, 격벽구조(232) 중 격벽부(232b)가 나노 패턴으로 사용되는데, 격벽부(232b)는 내구성이 강한 실리콘 질화물을 사용함으로써 나노 임프린팅 리소그라피 공정시에 격벽부(232b)가 마모되거나 휘어져서 올바르지 못한 나노 패턴이 임프린팅되는 것을 방지할 수 있다.
제 1 지지구조(244)는 격벽구조(232) 내부를 일정부분 채우며 위치하고 있다. 제 1 지지구조(244)를 이루는 물질로는 BPSG(boron posphorous silicate glass), BSG(boron silicate glass), PSG(posphorous silicate glass)와 같이 보론(B)이나 인(P)이 도핑(doping)된 실리콘 산화물 등이 사용된다.
제 1 지지구조(244)는 수백 나노미터의 두께로 격벽구조(232) 내에 형성되어 있다. 제 1 지지구조(244)는 CVD 방법에 의해 증착된 후, 선택적 식각(selective etching)에 의해 식각되어 격벽구조(232) 내에 형성된다.
제 1 지지구조(244)는 격벽구조(232) 내부를 일정 두께로 채움으로써 격벽구조(232)를 지지하게 되며, 특히 격벽부(232b) 측면과 일부분 접촉하면서 격벽부(232b)의 형상을 유지시키는 기능을 한다.
제 2 지지구조(216)는 격벽구조(232)들 사이의 공간을 일정부분 채우며 형성되어 있다. 제 2 지지구조(216)를 이루는 물질로는 실리콘 산화물(SiOX) 등이 사용된다.
제 2 지지구조(216)는 수백 나노미터의 두께로 격벽구조(232)들 사이에 형성된다. 제 2 지지구조(216)는 CVD나 열 산화(thermal oxidation)에 의해 형성된 후, 포토리소그라피 공정과 선택적 식각 공정 등을 거치면서 격벽구조(232)들 사이에 형성된다.
제 2 지지구조(216)는 격벽구조(232) 사이에 일정 두께로 형성됨으로써 격벽구조(232)를 측면에서 지지하게 되는데, 특히 격벽부(232b)와 접촉하면서 격벽부(232b)의 형상이 변형되는 것을 방지하는 기능을 한다.
위와 같은 구성으로 이루어진 나노 스탬프는 격벽구조(232)가 견고하게 지지되고 고정되어 올바른 나노 패턴을 베이스 기판에 임프린팅 할 수 있다. 나노 패턴으로 기능하는 격벽구조(232)의 격벽부(232b)는 제 1 지지구조(244)와 제 2 지지구조(216)에 의해 단단하게 지지되어 그 형태가 유지된다. 제 1 지지구조(244)와 제 2 지지구조(216)는 격벽부(232b)의 측면에 각각 접촉하면서 격벽구조(232)의 격벽부(232b)를 지지하게 되어 격벽구조(232)의 격벽부(232b)가 측방향으로 변형되는 것을 방지하게 된다.
또한, 격벽구조(232)의 격벽부(232b)는 내구성이 강한 실리콘 질화물로 형성되기 때문에, 나노 임프린팅 리소그라피 공정에서 나노 패턴을 임프린팅 하기 위해 격벽부(232b)에 작용하는 압력에 의해 쉽게 변형되지 않게 된다.
이하, 본 발명의 제 1 실시예에 따라 나노 스탬프를 형성하는 방법을 도면을 참조하여 설명한다.
도 5a 내지 5h는 지지구조(216, 244)를 가지는 나노 스탬프를 형성하는 공정을 도시하고 있다.
도 5a에 도시한 바와 같이, 기판(200) 상에 제 1 막(210)을 증착한다. 기판(200)은 실리콘 기판을 사용하며, 제 1 막(210)은 실리콘 산화막이 사용된다. 실리콘 산화막은 열산화 방법이나 CVD 방법에 의해 형성된다.
열산화 방법은 기판 상에 열을 전달하여 실리콘을 산화반응 시키는 것으로서, 기판(200) 상에 산소나 수증기를 주입하고 기판에 열을 전달하여 실리콘은 산화되고 기판(200) 상에 실리콘 산화막(210)이 형성된다. CVD 방법은 실리콘 산화막을 형성하기 위한 가스를 챔버(미도시) 내에 주입시켜 실리콘 산화막을 형성하는 것으로서, 사일렌(SiH4) 가스와 산화질소(N2O) 가스의 화학적 반응으로 기판(200) 상에 실리콘 산화막(210)을 증착한다.
위와 같은 방법으로 형성된 제 1 막(210)은 대략 2000Å 정도의 두께로 기판(200) 상에 형성된다.
제 1 막(210)을 형성한 후에, 포토리소그라피 공정을 거치게 된다. 제 1 막(210) 상에 포토레지스트를 도포하고, 일정한 패턴이 형성된 마스크(mask)(미도시)를 위치시켜 노광(photo exposure)하고, 현상(develop)하게 된다. 파지티브 타입(positive-type)의 포토레지스트를 사용하게 되면 노광된 부분이 제거되고, 네거티브 타입(negative-type)의 포토레지스트를 사용하게 되면 노광되지 않은 부분이 제거된다.
도 5b에 도시한 바와 같이, 현상 공정을 거친 포토레지스트 패턴(222)이 제 1 막(210) 상에 형성되어 있다. 포토레지스트 패턴(222)은 일정 간격 이격되어 형성되는데, 대략 수 ㎛ 이하의 간격으로 이격되어 위치한다.
포토레지스트 패턴(222)을 형성한 후에, 도 5c에 도시한 바와 같이, 제 1 막(210)에 대해 식각 공정을 진행하게 된다. 제 1 막(210)은 실리콘 산화막으로 형성되어 있어, 건식 식각 공정을 진행한다. 실리콘 산화막에 대해서는 플루오르화탄소(CF4) 가스 분위기 내에서 플라즈마(plasma)를 이용하여 식각 공정을 진행하게 된다. 건식 식각 공정을 진행하게 되면, 포토레지스트 패턴(222)과 동일한 제 1 막 패턴(212)이 형성된다. 건식 식각은 일정 방향으로 식각하는 이방성(anisotropy) 식각 특성이 있기 때문에, 제 1 막 패턴(212)은 포토레지스트 패턴(222)을 따라 형성된다.
제 1 막 패턴(212)을 형성한 후에, 도 5d 에 도시한 바와 같이, 애싱(ashing) 공정을 진행하여 포토레지스트 패턴(222)을 제거한다. 애싱 공정은 플라즈마를 사용하여 진행되며, 유기막인 포토레지스트 패턴(222)은 애싱 공정으로 제거된다.
애싱 공정 후에, 도 5e에 도시한 바와 같이, 제 2 막(230)을 증착한다. 제 2 막(230)은 기판(210) 및 제 1 막 패턴(212) 상에 형성된다. 제 2 막(230)은 실리콘 질화물로 형성되는데, 증착시 LPCVD 방법을 사용한다. 0.5~1torr 정도의 저압 환경에서, 사일렌 가스와 질소 가스 또는 사일렌 가스와 암모니아 가스를 사용하여 실리콘 질화물을 형성한다.
제 2 막(230)은 증착에 사용되는 가스량과 증착시간을 조절하면 두께를 옴스트롱 단위로 조절할 수 있다. 제 2 막(230)은 대략 30~100㎚ 정도의 두께로 증착된다. 필요하다면, 30㎚이하나 100㎚이상의 두께로도 형성될 수 있다.
제 2 막(230)을 증착한 후에, 도 5f에 도시한 바와 같이, 제 2 막(230) 상에 제 3 막(240)을 증착한다. 제 3 막은 BPSG, BSG, PSG와 같이 보론(B)이나 인(P)이 도핑된 실리콘 산화물질로 형성되며, 주로 CVD 방법으로 증착된다.
위와 같이 증착된 제 3 막(240)은, 어닐링(annealing) 공정을 거쳐 평탄화된다. BPSG, BSG, PSG와 같은 물질은 실리콘 산화물에 비해 녹는점이 낮기 때문에, 낮은 온도로도 제 3 막(240)은 평탄화될 수 있다.
제 3 막(240)이 평탄화된 후에, 화학적기계적폴리싱(chemical mechanical polishing : CMP, 이하 CMP라 함.) 공정을 거치게 된다. CMP 공정은 표면의 돌출된 부분을 제거하여 평탄하게 하거나 기존의 건식 식각으로는 패턴 형성이 어려운 물질을 패터닝하기 위한 공정이다. CMP 공정은 연마제에 의한 기계적인 연마 효과에 산 또는 염기 용액에 의한 화학적 반응 효과를 결합하여 식각하는 것이다.
도 5g에 도시한 바와 같이, 제 1 막 패턴(214) 상에 형성된 제 2 막(230)을 제거하게되면 CMP 공정을 중단한다. CMP 공정을 마치게 되면, 제 2 막(230)은 이격된 격벽구조(232)를 가지게 되며, CMP 공정에 의해 식각된 제 3 막(242)은 격벽구조(232)를 채우게 되고, 식각된 제 1 막 패턴(214)은 격벽구조(232) 사이를 채우게 된다.
CMP 공정 이후에, 식각 공정을 진행하게 된다. 식각 공정이 진행되면 격벽구조(232)에 대해, 식각된 제 1 막 패턴 및 제 3 막(214, 242)을 선택적으로 식각하게 된다.
도 5h에 도시한 바와 같이, 격벽구조(232)는 식각되지 않게 되고, 격벽구조(232) 내에는 제 3 막(242)이 식각되어 격벽구조(232)를 지지하는 제 1 지지구조(244)가 형성되고, 격벽구조(232) 사이에는 제 1 막 패턴(214)이 식각되어 격벽구조(232)를 지지하는 제 2 지지구조(216)가 형성된다. 선택적 식각 공정에서는, 대략 1000Å 정도로 식각하게 된다.
위와 같은 공정을 거치게 되면, 나노 패턴으로 기능하는 격벽구조(232)가 형성되고 격벽구조(232)를 견고하게 고정하고 지지하는 제 1 지지구조(244)와 제 2 지지구조(216)가 형성된다.
<제 2 실시예>
도 6은 본 발명의 제 2 실시예에 따라 형성된 나노 스탬프를 도시하고 있다.
본 발명의 제 2 실시예에 따른 나노 스탬프에는, 패터닝 될 베이스 기판(미도시)에 나노 패턴을 올바르게 임프린팅 하기 위해 나노미터 크기의 패턴이 형성된 격벽구조(342) 주위에 격벽구조(342)를 지지하는 지지구조(326, 354)가 형성되어 있다.
도시한 바와 같이, 나노 스탬프에는 기판(300)과, 제 1 막(310)과, 제 1 막(310) 상에 움푹 파인 형상을 가지며 나노미터 크기의 패턴이 형성된 격벽구조(342)와, 격벽구조(342) 내에 형성되는 제 1 지지구조(354)와, 격벽구조(342) 사이에 형성되는 제 2 지지구조(326)가 위치하고 있다.
나노 스탬프에 사용되는 기판(300)은 주로 실리콘으로 이루어지며, 투명한 나노 스탬프를 형성하기 위해 갈륨비소, 석영, 알루미나, 유리 등이 기판(300)을 이루는 물질로 사용될 수 있다.
기판(300) 상에는 제 1 막(310)이 형성되어 있다. 제 1 막(310)은 실리콘 산화물(SiOX) 등으로 이루어지며, 열산화나 CVD 방법에 의해 기판(300) 상에 형성된다. 제 1 막(310)은 대략 1500Å 정도의 두께로 증착된다.
격벽구조(342)는 상부가 개구된 구조로 형성되어 있다. 격벽구조(342)는 제 1 막(310)과 접촉하는 기저부(342a)와 기저부(342a)의 양 끝단에서 상방으로 분기된 격벽부(342b)로 나뉘어 지며, 기저부(342a)와 격벽부(342b)로 둘러싸인 내부 공간은 상방향으로 개방되어 있다. 기저부(342a)는 양 끝단에서 격벽부(342b)와 연결되어, 격벽부(342b)의 형상을 유지하고 지지하게 된다.
격벽구조(342)를 이루는 물질로는 실리콘 질화물(SiNX) 등의 물질이 사용된다. 실리콘 질화물은 무기절연물질로서 일반적으로 보호막이나 절연막 등으로 사용된다. 결합구조가 단단하여 쉽게 마모되지 않으며 내구성이 우수하고 박막 가공이 용이하다.
격벽구조(342)를 구성하는 기저부(342a)와 격벽부(342b)는 두께가 나노미터 크기로 형성되는데, 예를 들면 30~100㎚의 두께로 형성된다. 그와 같은 두께를 가지는 격벽구조(342)는 LPCVD 방법으로 증착되어 그 구조가 형성된다. 격벽구조(342)는 LPCVD 방법으로 형성되기 때문에, 옴스트롱(Å) 단위로 두께를 조절할 수 있어 원하는 두께의 격벽구조(342)를 용이하게 형성할 수 있다.
격벽구조(342)는 나노 스탬프에서 나노 패턴으로 사용된다. 특히, 격벽구조(342) 중 격벽부(342b)가 나노 패턴으로 사용되는데, 격벽부(342b)는 내구성이 강한 실리콘 질화물이 사용됨으로써 나노 임프린팅 리소그라피 공정시에 격벽부(342b)가 마모되거나 휘어져서 올바르지 못한 나노 패턴이 임프린팅 되는 것을 방지할 수 있다.
제 1 지지구조(354)는 격벽구조(342) 내부를 일정부분 채우며 위치하고 있다. 제 1 지지구조(354)를 이루는 물질로는 폴리 실리콘(poly-Si)이 사용된다.
제 1 지지구조(354)는 수백 나노미터의 두께로 격벽구조(342) 내에 형성되어 있다. 제 1 지지구조(354)는 LPCVD 방법에 의해 증착된 후, 선택적 식각(selective etching)에 의해 식각되어 격벽구조(342) 내에 형성된다.
제 1 지지구조(354)는 격벽구조(342) 내부를 일정 두께로 채움으로써 격벽구조(342)를 지지하게 되며, 특히 격벽부(342b) 측면과 일부분 접촉하면서 격벽부(342b)의 형상을 유지시키는 기능을 한다.
제 2 지지구조(326)는 격벽구조(342)들 사이의 공간을 일정부분 채우며 형성되어 있다. 제 2 지지구조(326)를 이루는 물질로는 폴리 실리콘이 사용된다.
제 2 지지구조(326)는 수백 나노미터의 두께로 격벽구조(342)들 사이에 형성된다. 제 2 지지구조(326)는 LPCVD 방법이나 스퍼터링(sputtering) 방법에 의해 형성된 후, 포토리소그라피 공정과 선택적 식각 공정 등을 거치면서 격벽구조(342)들 사이에 형성된다.
제 2 지지구조(326)는 격벽구조(342) 사이에 일정 두께로 형성됨으로써 격벽구조(342)를 측면에서 지지하게 되는데, 특히 격벽부(342b)와 접촉하면서 격벽부(342b)의 형상이 변형되는 것을 방지하는 기능을 한다.
위와 같은 구성으로 이루어진 나노 스탬프는 격벽구조(342)가 견고하게 지지되고 고정되어 올바른 나노 패턴을 베이스 기판에 임프린팅 할 수 있다. 나노 패턴으로 기능하는 격벽구조(342)의 격벽부(342b)는 제 1 지지구조(354)와 제 2 지지구조(326)에 의해 단단하게 지지되어 그 형태가 유지된다. 제 1 지지구조(354)와 제 2 지지구조(326)는 격벽부(342b)의 측면에 각각 접촉하면서 격벽구조(342)의 격벽부(342b)를 지지하게 되어 격벽구조(342)의 격벽부(342b)가 측방향으로 변형되는 것을 방지하게 된다.
또한, 격벽구조(342)의 격벽부(342b)는 내구성이 강한 실리콘 질화물로 형성되기 때문에, 나노 임프린팅 리소그라피 공정에서 나노 패턴을 임프린팅 하기 위해 격벽부(342b)에 작용하는 압력에 의해 쉽게 변형되지 않게 된다.
이하, 본 발명의 제 2 실시예에 따라 나노 스탬프를 형성하는 방법을 도면을 참조하여 설명한다.
도 7a 내지 7i는 지지구조(326, 354)를 가지는 나노 스탬프를 형성하는 공정을 도시하고 있다.
도 7a에 도시한 바와 같이, 기판(300) 상에 제 1 막(310)을 증착한다. 기판(300)은 실리콘 기판을 사용하며, 제 1 막(310)은 실리콘 산화막이 사용된다. 실리콘 산화막은 열산화 방법이나 CVD 방법에 의해 형성된다. 위와 같은 방법으로 형성된 제 1 막(310)은 대략 1500Å 정도의 두께로 기판(300) 상에 형성된다.
제 1 막(310)을 형성한 후에, 도 7b에 도시한 바와 같이, 제 2 막(320)을 형성한다. 제 2 막(320)은 폴리 실리콘을 사용한다. 제 2 막(320)은 LPCVD 방법으로 증착되며, 대략 2000Å 정도의 두께로 제 1 막 상에 형성된다.
제 2 막(320)을 형성한 후에, 포토리소그라피 공정을 거치게 된다. 제 2 막(320) 상에 포토레지스트를 도포하고, 일정한 패턴이 형성된 마스크(미도시)를 위치시켜 노광하고, 현상하게 된다.
도 7c에 도시한 바와 같이, 현상 공정을 거친 포토레지스트 패턴(332)이 제 2 막(320) 상에 형성되어 있다. 포토레지스트 패턴(332)은 일정 간격 이격되어 형성되는데, 수 ㎛ 이하의 간격으로 이격되어 위치한다.
포토레지스트 패턴(332)을 형성한 후에, 도 7d에 도시한 바와 같이, 제 2 막(320)에 대해 식각 공정을 진행하게 된다. 제 2 막(320)은 폴리 실리콘막으로 형성되어 있어, 건식 식각 공정을 진행한다. 폴리 실리콘막에 대해서는 플라즈마를 이용하여 식각 공정을 진행하게 된다. 건식 식각 공정을 행하게 되면, 포토레지스트 패턴과 동일한 제 2 막 패턴(322)이 형성된다.
제 2 막 패턴(322)을 형성한 후에, 도 7e 에 도시한 바와 같이, 애싱 공정을 진행하여 포토레지스트 패턴(332)을 제거한다.
애싱 공정 후에, 도 7f에 도시한 바와 같이, 제 3 막(340)을 증착한다. 제 3 막(340)은 제 1 막 및 제 2 막 패턴(310, 322) 상에 형성된다. 제 3 막(340)은 실리콘 질화물로 형성되는데, 증착시 LPCVD 방법을 사용한다.
제 3 막(340)은 대략 30~100㎚ 정도의 두께로 증착된다. 필요하다면, 30㎚이하나 100㎚이상의 두께로도 형성될 수 있다.
제 3 막(340)을 증착한 후에, 도 7g에 도시한 바와 같이, 제 3 막(340) 상에 제 4 막(350)을 증착한다. 제 4 막(350)은 폴리 실리콘으로 형성된다.
제 4 막(350)을 증착한 후에, CMP 공정을 거치게 된다. 도 7h에 도시한 바와 같이, 제 2 막 패턴(322) 상에 형성된 제 3 막(340)을 제거하게되면 CMP 공정을 중단한다. CMP 공정을 마치게 되면, 제 3 막(340)은 이격된 격벽구조(342)를 가지게 되며, CMP 공정에 의해 식각된 제 4 막(352)은 격벽구조(342)를 채우게 되고, 식각된 제 2 막 패턴(324)은 격벽구조(342) 사이를 채우게 된다.
CMP 공정 이후에, 식각 공정을 진행하게 된다. 식각 공정이 진행되면 격벽구조(332)에 대해, 식각된 제 2 막 패턴 및 제 4 막(324, 352)을 선택적으로 식각하게 된다.
도 7i에 도시한 바와 같이, 격벽구조(342)는 식각되지 않게 되고, 격벽구조(342) 내에는 제 4 막(352)이 식각되어 격벽구조(342)를 지지하는 제 1 지지구조(354)가 형성되고, 격벽구조(342) 사이에는 제 2 막 패턴(324)이 식각되어 격벽구조(342)를 지지하는 제 2 지지구조(326)가 형성된다. 선택적 식각 공정에서는, 대략 1000Å 정도로 식각하게 된다.
위와 같은 공정을 거치게 되면, 나노 패턴으로 기능하는 격벽구조(342)가 형성되고 격벽구조(342)를 견고하게 고정하고 지지하는 제 1 지지구조(352)와 제 2 지지구조(326)가 형성된다.
<제 1 실시예>와 <제 2 실시예>에서 서술한 바와 같이, 제 1 지지구조와 제 2 지지구조를 형성하여 나노 패턴으로 기능하는 격벽구조를 고정시키며 지지하게 되면, 나노 패턴을 임프린팅 하기 위해 인가되는 압력에 대해 격벽구조는 변형되지 않게 되어 바람직한 나노 임프린팅 리소그라피 공정을 수행할 수 있게 된다.
전술한 바와 같이, 나노 패턴이 형성된 격벽구조는 지지구조에 의해 고정되고 지지되어 격벽구조가 변형되는 것을 방지할 수 있다. 따라서, 나노 임프린팅 리소그라피 공정에서 나노 패턴을 임프린팅 하기 위해 압력이 인가됨으로써 나노 스탬프에 형성된 나노 패턴이 마멸되거나 손상되는 것을 방지하여, 올바른 나노 패턴이 임프린팅 될 수 있는 효과가 있다.
도 1a 내지 1c는 나노 임프린팅 리소그라피 공정을 도시한 공정도.
도 2는 종래의 나노 스탬프를 도시한 단면도.
도 3a 내지 3g는 종래의 나노 스탬프를 형성하는 공정을 도시한 단면도.
도 4는 본 발명의 제 1 실시예에 따른 나노 스탬프를 도시한 단면도.
도 5a내지 5h는 본 발명의 제 1 실시예에 따른 나노 스탬프를 형성하는 공정을 도시한 단면도.
도 6은 본 발명의 제 2 실시예에 따른 나노 스탬프를 도시한 단면도.
도 7a내지 7i는 본 발명의 제 2 실시예에 따른 나노 스탬프를 형성하는 공정을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명>
200 : 나노 스탬프 216 : 제 2 지지구조
232 : 격벽구조 244 : 제 1 지지구조

Claims (23)

  1. 기판 상에 형성되고, 각각은 기저부와 상기 기저부 양 끝단에서 분기된 격벽부를 가지는 다수의 격벽구조와;
    상기 격벽구조의 내부를 일정 부분 채우는 제 1 지지구조와;
    상기 격벽구조들 사이를 일정 부분 채우는 제 2 지지구조
    를 포함하는 나노 임프린팅 스탬프.
  2. 제 1 항에 있어서,
    상기 기판과 상기 기저부 사이에 형성되는 박막을 더욱 포함하는 나노 임프린팅 스탬프.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 격벽구조는 실리콘 질화물로 이루어진 나노 임프린팅 스탬프.
  4. 제 1 항에 있어서,
    상기 제 1 지지구조는 보론과 인, 보론, 그리고 인 중 선택된 하나가 도핑된 실리케이트로 이루어진 나노 임프린팅 스탬프.
  5. 제 1 항에 있어서,
    상기 제 2 지지구조는 실리콘 산화물로 이루어진 나노 임프린팅 스탬프.
  6. 제 2 항에 있어서,
    상기 박막은 실리콘 산화물로 이루어진 나노 임프린팅 스탬프.
  7. 제 2 항에 있어서,
    상기 제 1 지지구조는 폴리 실리콘으로 이루어진 나노 임프린팅 스탬프.
  8. 제 2 항에 있어서,
    상기 제 2 지지구조는 폴리 실리콘으로 이루어진 나노 임프린팅 스탬프.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 격벽구조는 30㎚ 내지 100㎚의 두께로 형성되는 나노 임프린팅 스탬프.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 지지구조와 상기 제 2 지지구조 각각은 수백 ㎚의 두께로 형성되는 나노 임프린팅 스탬프.
  11. 기판 상에 측면과 상면이 외부에 노출되도록 제 1 막 패턴을 형성하는 단계와;
    상기 제 1 막 패턴을 덮는 제 2 막을 형성하는 단계와;
    상기 제 2 막 상에 제 3 막을 형성하는 단계와;
    상기 제 1 막 패턴의 상면이 외부에 노출되도록 상기 제 3 막과 상기 제 2 막을 식각하는 단계와;
    상기 제 1 막 패턴의 측면과 접하는 상기 제 2 막 일부가 외부에 노출되도록, 식각된 상기 제 3 막과 상면이 외부에 노출된 상기 제 1 막 패턴 일부를 식각하는 단계
    를 포함하는 나노 임프린팅 스탬프 제조방법.
  12. 제 11 항에 있어서,
    상기 제 1 막 패턴을 형성하는 단계는,
    기판 상에 제 4 막을 형성하는 단계와;
    상기 제 4 막 상에 상기 제 1 막 패턴을 형성하는 단계
    를 포함하는 나노 임프린팅 스탬프 제조방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 제 1 막 패턴의 상면이 외부에 노출되도록 상기 제 3 막과 상기 제 2 막을 식각하는 단계는,
    상기 제 3 막과 상기 제 2 막을 평탄화하면서 식각하는 나노 임프린팅 스탬프 제조방법.
  14. 제 13 항에 있어서,
    상기 제 3 막과 상기 제 2 막은 기계적 화학적 폴리싱 방법으로 평탄화되어 식각되는 나노 임프린팅 스탬프 제조방법.
  15. 제 11 항에 있어서,
    상기 제 1 막 패턴은 실리콘 산화물로 이루어진 나노 임프린팅 스탬프 제조방법.
  16. 제 11 항에 있어서,
    상기 제 3 막은 보론과 인, 보론, 그리고 인 중 선택된 하나가 도핑된 실리케이트로 이루어진 나노 임프린팅 스탬프 제조방법.
  17. 제 12 항에 있어서,
    상기 제 1 막은 폴리 실리콘으로 이루어진 나노 임프린팅 스탬프 제조방법.
  18. 제 12 항에 있어서,
    상기 제 3 막은 폴리 실리콘으로 이루어진 나노 임프린팅 스탬프 제조방법.
  19. 제 12 항에 있어서,
    상기 제 4 막은 실리콘 산화물로 이루어진 나노 임프린팅 스탬프 제조방법.
  20. 제 11 항 또는 제 12 항에 있어서,
    상기 제 2 막은 실리콘 질화물로 이루어진 나노 임프린팅 스탬프 제조방법.
  21. 제 11 항 또는 제 12 항에 있어서,
    상기 제 2 막은 LPCVD 방법으로 증착되는 나노 임프린팅 스탬프 제조방법.
  22. 제 11 항 또는 제 12 항에 있어서,
    상기 제 2 막은 30㎚ 내지 100㎚의 두께로 형성되는 나노 임프린팅 스탬프 제조방법.
  23. 제 11 항 또는 제 12 항에 있어서,
    상기 제 1 막 패턴의 측면과 접하는 상기 제 2 막 일부가 외부에 노출되도록, 식각된 상기 제 3 막과 상면이 외부에 노출된 상기 제 1 막 패턴 일부를 식각하는 단계는,
    상기 제 1 막 패턴과 상기 제 3 막이 수백 ㎚의 두께를 가지도록 식각하는 단계인 나노 임프린팅 스탬프 제조방법.
KR10-2003-0049207A 2003-07-18 2003-07-18 나노 임프린팅 스탬프 및 그 제조방법 KR100520488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0049207A KR100520488B1 (ko) 2003-07-18 2003-07-18 나노 임프린팅 스탬프 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0049207A KR100520488B1 (ko) 2003-07-18 2003-07-18 나노 임프린팅 스탬프 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050009888A KR20050009888A (ko) 2005-01-26
KR100520488B1 true KR100520488B1 (ko) 2005-10-12

Family

ID=37222473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0049207A KR100520488B1 (ko) 2003-07-18 2003-07-18 나노 임프린팅 스탬프 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100520488B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101234147B1 (ko) * 2010-12-20 2013-02-18 엘지이노텍 주식회사 내구성이 개선된 대면적 미세패턴 프린팅용 인쇄판 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20050009888A (ko) 2005-01-26

Similar Documents

Publication Publication Date Title
US6759180B2 (en) Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography
JP4673266B2 (ja) パターン形成方法及びモールド
US8961852B2 (en) Templates having high contrast alignment marks
US7662299B2 (en) Nanoimprint lithography template techniques for use during the fabrication of a semiconductor device and systems including same
US7815430B2 (en) Mold, production process of mold, imprint apparatus, and imprint method
US8012394B2 (en) Template pattern density doubling
US20040224261A1 (en) Unitary dual damascene process using imprint lithography
US8207028B2 (en) Two-dimensional patterning employing self-assembled material
US20050159019A1 (en) Method for manufacturing large area stamp for nanoimprint lithography
KR102243630B1 (ko) 20ｎｍ 이하 특징부의 균일한 임프린트 패턴 전사 방법
WO2006057745A2 (en) Direct imprinting of etch barriers using step and flash imprint lithography
US20100266965A1 (en) Etch-Enhanced Technique for Lift-Off Patterning
US7060625B2 (en) Imprint stamp
US20110104322A1 (en) Templates used for nanoimprint lithography and methods for fabricating the same
KR20130105661A (ko) 다단계 임프린팅을 통한 고콘트라스트 정렬 마크
CN102033424B (zh) 压印光刻
US7678626B2 (en) Method and system for forming a thin film device
KR100520488B1 (ko) 나노 임프린팅 스탬프 및 그 제조방법
KR20060135126A (ko) 반도체 소자의 패턴 형성 방법
US11444041B2 (en) Process of realization of an area of individualization of an integrated circuit
Sonkusale et al. Fabrication of wafer scale, aligned sub-25 nm nanowire and nanowire templates using planar edge defined alternate layer process
KR100650859B1 (ko) 반도체 소자의 미세패턴 형성방법
KR20070054896A (ko) 나노 임프린트용 스탬프 제조방법 및 그를 이용한 광 결정제조방법
US7906432B2 (en) Method for manufacturing semiconductor device
KR20050107118A (ko) 자외선 각인용 몰드 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee