KR100519029B1 - 집적회로장치및비정질실리콘카바이드레지스터재료의사용방법 - Google Patents

집적회로장치및비정질실리콘카바이드레지스터재료의사용방법

Info

Publication number
KR100519029B1
KR100519029B1 KR1019980704631A KR19980704631A KR100519029B1 KR 100519029 B1 KR100519029 B1 KR 100519029B1 KR 1019980704631 A KR1019980704631 A KR 1019980704631A KR 19980704631 A KR19980704631 A KR 19980704631A KR 100519029 B1 KR100519029 B1 KR 100519029B1
Authority
KR
South Korea
Prior art keywords
layer
resistor
forming
substrate
resistor element
Prior art date
Application number
KR1019980704631A
Other languages
English (en)
Other versions
KR20000064461A (ko
Inventor
챨스 피. 비이쯔
쉐핑 슈
조지 알. 브랜디스
스와얌부 라마니
로널드 에스. 베서
Original Assignee
캐논 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시키가이샤 filed Critical 캐논 가부시키가이샤
Publication of KR20000064461A publication Critical patent/KR20000064461A/ko
Application granted granted Critical
Publication of KR100519029B1 publication Critical patent/KR100519029B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0312—Inorganic materials including, apart from doping materials or other impurities, only AIVBIV compounds, e.g. SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
    • H01L31/03765—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table including AIVBIV compounds or alloys, e.g. SiGe, SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30403—Field emission cathodes characterised by the emitter shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/319—Circuit elements associated with the emitters by direct integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

필드 방출 장치(7)를 포함하는 집적회로(10)는 비정질 SixC1-x(여기에서, x는 0 보다 크고 1 보다 작다)의 레지스터 소자(4)를 구비하고, SixC1-x는 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유한다.

Description

집적회로 장치 및 비정질 실리콘 카바이드 레지스터 재료의 사용방법
본 출원은 필드 방출 장치를 포함하여 비정질 실리콘 카바이드 레지스터 재료를 사용하는 집적회로 및 방법과, 그 제조 및 사용 방법에 관한 것이다.
고밀도 집적회로 기술의 발전은 집적회로 레지스터 소자용으로 적합한 재료를 제공할 수 없음에 의해 제한되어 왔다. 이러한 재료는 전형적으로 이들의 크기가 매우 작으므로 파손을 입지 않고 강한 전계에 견디는 능력을 소유해야 한다. 또한, 이러한 부품의 소형 크기는 다수의 적용에서 유용한 부품 저항을 달성하기 위해서 높은 조정가능한 고유저항을 요한다.
집적회로 기술에 대한 하나의 유망한 적용은 저온 음극 필드 방출을 이용하는 평면 패널 디스플레이의 제조에 있다. 이러한 장치의 개발 노력은 유용한 필드 방출 전류 수준을 달성하기 위해서 각 디스플레이 화소에 다수의 마이크로팁 에미터를 사용하도록 애써 왔다. 그러나, 일부 에미터와 게이트 사이에서 발생할 수 있는 단락은 장치가 작동할 수 없도록 할 수 있다. 에미터 지오메트리 및 표면 화학적 성질의 변형은 디스플레이를 가로지르는 비-균일 필드 방출 및 변화하는 광도를 발생시킬 수 있다. 이러한 문제점을 극복하기 위해서 마이크로팁 에미터와 이의 전류원(통상적으로 음극) 사이에 레지스터 층을 삽입하도록 제안되었다.
그러므로, 이러한 평면 패널 필드 방출 디스플레이의 성공적인 개발의 열쇠는 충분히 높은 고유저항을 갖고 마이크로팁 에미터에 파손이 일어날 때 발생하는 강한 전계를 견딜수 있는 레지스터 재료의 개발이다.
고속, 고밀도 정지 RAM 적용은 매우 작은 크기의 집적회로 레지스터 소자의 제조를 요하고, 따라서 높은 고유저항 및 강한 전계를 견디는 능력을 갖는 재료를 요한다. 유사한 요구사항이 레지스터 소자가 유용한 기타 집적회로 적용에도 존재한다.
재료가 이러한 적용에 적합하도록 하기 위해서, 쉽게 재료와의 전기 접촉을 이룰수 있어야 하고 레지스터 재료가 장치 제조에 사용되는 다른 재료와 상용성이어야 한다. 예를 들면, 재료는 장치내의 기타 재료와 반응하지 말아야 한다.
장치 제조의 비용은 또다른 매우 중요한 고려사항이다. 전형적으로 높은 제조 온도를 요하는 재료는 이것이 성질에 있어서 바람직하지 않은 변화없이 고온을 견딜 수 있는 상용성 재료의 선택을 제한하므로 바람직하지 않다. 평면 패널 필드 방출 디스플레이의 경우에, 저온 가공은 덜 비싼 기판의 사용을 허용하기에 바람직하다. 동시에, 레지스터 재료는 이것이 저온에서 침착될 경우 매우 균일한 박막을 형성해야 한다. 다른 중요한 고려사항은 목적하는 구조를 달성하기 위한 재료의 선택적 엣칭능이다.
다른 중요한 고려사항은 적합한 레지스터 재료가 추가의 음극 가공의 결과로서 침착후 변화하지 않거나 그밖에 제한된 예측가능한 방법으로 변화하는 특성을 지녀야 한다는 것이다. 또한, 장치가 반복적으로 사용되는 시간에 걸쳐서, 레지스터 재료의 특성이 동일하게 유지되거나 제한된 예측가능한 방식으로 변화해야 한다.
실리콘이 이러한 레지스터 재료로서 사용되도록 제안되어 왔지만, 다수의 적용의 경우 충분히 높은 고유저항을 소유하는 실리콘 레지스터 층을 제조함은 실행불가능하다. 실리콘에 있어 높은 고유저항을 달성하기 위해서, 제조 비용을 상당히 증가시키는 매우 순수한 형태의 이러한 재료를 침착시키는 것이 필요하다.
평면 패널 필드 방출 장치에 레지스터층으로서 사용하기 위해서 도전성 합금 재료의 사용이 제안되어 왔다. 그러나, 충분히 높은 저항을 갖는 도전성 합금 레지스터 층을 제공하고 이러한 재료의 목적하는 저항을 도핑을 통하여 선택하기란 매우 어렵다는 것이 입증되었다. 도전성 합금의 고유저항은 또한 열순환과 함께 변화하고 이 재료를 균일하게 침착시키고 엣칭하기란 어렵다. 또한, 도전성 합금은 장치의 마이크로팁 에미터와의 비균일 접촉을 유발하는 그레인 구조를 갖고 따라서 에미터와 음극간의 저항에 조절불가능한 영향을 미친다. 이러한 영향은 에미터 사이의 비-균일 방출을 초래하는 비균일 저항값을 유발한다.
이러한 그레인 구조가 없는 비정질 재료는 이러한 결점을 공유하지 않고, 이들은 쉽게 제조되고 가공된다. 그러나, 비정질 재료는 불안정한 것으로 생각되고, 층형성후 추가의 가공 시간에 걸쳐 또는 그 결과로서 그들의 성질을 실질적으로 변화시키는 경향이 있다. 첨가된 수소를 갖는 비정질 실리콘은 적합하게 높은 고유저항을 지닐 수 있지만, 수소 가스의 발생은 재료 성질에 변화를 일으키고 일부 경우에는 재료를 붕괴시키는 기포를 형성할 수 있으므로 더욱 높은 온도에서 가공된 비정질 재료에 문제를 야기할 수 있다.
발명의 목적 및 개요
본 발명의 목적은 높은 고유저항을 갖고 높은 전계를 견딜 수 있는 레지스터 재료를 포함하는 집적회로 장치 및 이의 제조 및 사용 방법을 제공하는 것이다.
본 발명의 목적은 이러한 장치 및 이행하기에 비용이 덜 드는 이의 제조 방법을 제공하는 것이다.
본 발명의 추가의 목적은 동작 특성상 실질적인 저하없이 오랜 시간에 걸쳐서, 반복된 사용에도 불구하고 작동하는 이러한 장치를 제공하는 것이다.
본 발명의 다른 목적은 디스플레이를 가로질러 균일한 필드 방출을 달성하기 위해서 레지스터 층을 사용하고 파손으로 인한 파괴의 실질적인 위험없이 작동가능한 평면 패널 필드 방출 장치를 제공하는 것이다.
본 발명의 한 양태에 따라서, 0＜x＜1이고 SixC1-x가 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 포함하는 비정질 SixC1-x를 포함하는 레지스터 소자를 갖는 필드 방출 장치가 제공된다.
본 발명의 다른 양태에 따라서, 0＜x＜1이고 SixC1-x가 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 포함하는 비정질 SixC1-x를 포함하는 레지스터 소자를 기판상에 형성시키고, 레지스터 소자와 커플링된 기판 상에 적어도 하나의 전자 방출 구조를 형성시킴을 포함하는 필드 방출 장치 제조 방법이 제공된다.
본 발명의 추가 양태에 따라서, 적어도 하나의 전자 방출 구조 및 방출 구조와 커플링된, 0 ＜ x ＜ 1이고 SixC1-x가 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이 금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 포함하는 비정질 SixC1-x를 포함하는 레지스터 소자를 포함하는, 기판에 장착된 필드 방출 장치를 제공하고; 전류가 레지스터 소자를 통하여 방출 구조로 전도되고 전자가 이로부터 방출되도록 전계를 방출 구조에 인가함을 포함하는 필드 방출 장치로부터의 전자 방출방법이 제공된다.
본 발명의 다른 양태에 따라서, 기판, 0 ＜ x ＜ 1이고 SixC1-x가 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이 금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 포함하는 비정질 SixC1-x를 포함하는 레지스터층, 및 전류 전도층을 포함하고, 레지스터층이 전류 전도층과 인접한 제1고유저항의 제1영역 및 제1고유저항 보다 더 높고 제1영역과 인접한 제2고유저항의 제2영역을 갖고, 제2영역이 제1영역에 의해서 전류 전도층으로부터 이격되고, 레지스터층과 전류 전도층중 첫번째것이 기판 상에 존재하고, 레지스터층과 전류 전도층중 두번째 것이 첫번째 것 위에 존재하는 집적회로가 제공된다.
본 발명의 추가의 양태에 따라서, 기판을 제공하고, 제1층을 기판상에 형성시킨 후, 제2층을 제1층상에 형성시키는 단계를 포함하고, 제1층과 제2층 중 첫번째 층이 0 ＜ x ＜ 1이고 SixC1-x가 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리듐, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 포함하는 비정질 SixC1-x를 포함하는 레지스터층을 포함하고, 제1층과 제2층 중 첫번째 층이 전류 전도층을 포함하며, 레지스터층이 전류 전도층과 인접한 제1고유저항의 제1영역 및 제1고유저항 보다 더 높고 제1영역과 인접한 제2고유저항의 제2영역을 갖고 제2영역이 제1영역에 의해서 전류 전도층으로부터 이격되는 집적회로의 제조 방법이 제공된다.
본 발명의 다른 양태에 따라서, 기판, 기판 상에 형성되고 0 ＜ x ＜ 1이고 SixC1-x가 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 포함하는 비정질 SixC1-x를 포함하는 레지스터 소자, 및 기판상 또는 기판내에 형성되고, 레지스터 소자와 약 10-8 cm2 이하의 접촉 면적으로 접촉하는 전류 전도 소자를 포함하는 집적회로가 제공된다.
본 발명의 다른 양태에 따라서, 집적회로 제조 방법은 기판을 제공하고, 0 ＜ x ＜ 1이고 불순물로서 질소를 포함하는 비정질 SixC1-x를 포함하는 레지스터 소자를 기판 상에 형성시키며, 레지스터 소자를 제1예정 승온에서 어닐링하며, 레지스터 소자의 어닐링에 뒤이어, 상기 제1예정 승온을 초과하지 않는 온도에서 추가의 가공 단계를 실행함을 포함한다. 방법의 유리한 양태에서, 유전층은 어닐링에 앞서 레지스터 소자에 형성된다.
본 발명에 사용되는 레지스터 재료는 실리콘과 탄소의 비율의 선택 및 불순물(들)의 농도의 선택을 통하여 약 1 Ω cm 에서 약 1011 Ω cm에 이르는 광범위한 값 전역에 걸쳐서 고유저항을 선택하는 능력을 부여한다. 본 발명에 따른 필드 방출 장치의 특정 유리한 양태에서, 레지스터는 바람직하게는 104 Ω cm 내지 1010 Ω cm 범위의 고유저항을 지닌다.
본 발명의 레지스터 재료는 필드 방출 장치내 박층의 형태로 레지스터 소자를 포함하는 능력을 부여하는 전기 파손에 대한 높은 저항성을 제공한다.
레지스터 소자는 상대적으로 저가 기판의 사용을 허용하는 낮은 가공 온도를 사용하여 박막으로서 형성될 수 있다. 또한, 비정질 재료는 일반적으로 승온에서의 후-침착 가공에 투입될 때 이들의 성질이 바람직하지 않게 변화할 정도로 불안한 것으로 밝혀졌지만, 불순물로서 질소를 포함하는 어닐링된 실리콘 카바이드의 관련 성질이 예상치않게 이러한 후-침착 과정에도 불구하고 실질적으로 불변한다(단, 재료의 온도는 사전에 제시되었던 온도를 초과하지 않음). 이러한 안정성은 후속 층의 제조, 장치의 추가 어닐링 및 승온에서의 불순물 첨가 및 평면 패널 디스플레이 튜브 밀봉을 촉진한다.
또한, 이 재료와의 오옴 접촉을 생성하기 위해서 결정성 실리콘 카바이드를 매우 높은 온도로 가열하는 것이 필요하지만, 비정질성 실리콘 카바이드는 오옴 접촉을 재료상에 형성하기 위해서 매우 낮은 온도에서, 예를 들면, 금속의 주위 온도 증발에 의해서 유용한 거의 오옴성 접촉을 형성한다.
본 발명의 여러 유리한 양태에서, 필드 방출 장치는 적어도 하나의 전자 방출 구조를 포함하고 기판상에서 형성되며, 레지스터 소자가 이와 함께 일체로 형성되고 방출 구조를 음극과 커플링하기 위해서 방출 구조에 커플링된다. 평면 패널 디스플레이와 같은 적용에서, 다수의 전자 방출 구조가 사용된다. 유리하게는, 음극은 기판상에서 전도층이고 레지스터 소자는 전도층과 접촉되어 있다. 평면 패널 필드 방출 디스플레이 장치와 같은 양태에서, 필드 방출 장치는 방출 구조로부터 에너지 전자의 수령시 광을 방출하도록 형광체로 코팅된 양극을 포함하고, 게이트로부터 방출을 조절하기 위해서 전자 방출 구조로의 전계의 인가를 조절하기 위한 게이트가 제공된다. 상대적으로 낮은 온도에서 레지스터 소자를 제조하는 능력은 세라믹, 유리, 반도체, 금속 및 합금으로 이루어진 그룹 중에서 유리하게 선택되는 저가의 기판 재료의 선택을 제공한다.
바람직하게는, 필드 방출 장치는 기판상에 형성된 음극 층, 음극 상에 제1표면을 갖는 레지스터층, 및 제1표면에 대향하는 제2표면을 포함하는 수직적으로 집적 구조로 제조된다. 방출 구조는 레지스터층의 제2표면에 배치된다. 실용적인 레지스터층이 매우 얇게 유지되고 이렇게하여 파손이 에미터에 발생할 때 강한 전계를 경험하므로 당분야는 이러한 구조의 사용은 거리가 먼 것으로 기재되었지만, 본 발명에 따른 필드 방출 장치에 사용된 레지스터 재료는 파손없이 이러한 전계를 견딜 수 있다.
본 발명의 기타 다른 목적과 특징 및 장점은 첨부된 도면을 참조한 하기의 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도1a 내지 도1d는 본 발명의 제1양태에 따른 필드 방출 장치를 제조하는 단계를 개략적으로 도시한다.
도2a 및 도2b는 각각 다른 음극 및 추출 전극 구조를 갖는 본 발명의 추가의 양태에 따른 필드 방출 장치를 개략적으로 도시한다.
도3은 게이트 추출 전극이 음극 구조 위에 제조되는 본 발명의 다른 양태에 따른 필드 방출 장치를 도시한다.
도4는 측부 레지스터 배열을 갖는 본 발명에 따른 필드 방출 장치의 다른 양태의 개략도이다.
도5a 및 도5b는 본 발명의 추가의 양태에 따른 필드 방출 장치의 개략도이다.
도6은 전기 파손에 대해 게이트 유전체를 보호하기 위한 제2레지스터 층을 포함하는 본 발명에 따른 필드 방출 장치의 다른 양태의 개략도이다.
도7a는 본 발명의 양태에 따른 평면 패널 필드 방출 디스플레이 장치의 개략도이고, 도7b는 라인 7b-7b를 따라 취한 도7a 장치의 단면도이다.
도8은 본 발명의 양태에 따른 집적회로 필드 방출 장치의 개략도이다.
도9는 본 발명의 다른 양태에 따라 트랜지스터 및 레지스터 소자를 포함하는 집적회로 장치의 개략도이다.
도10은 본 발명의 다른 양태에 따라 캐패시터 및 레지스터 소자를 포함하는 집적회로의 개략도이다.
1 Ω cm 내지 1011 Ω cm 범위의 고유저항을 갖는 비정질 실리콘 카바이드 레지스터 소자를 형성할 수 있다. 이것은 실리콘 대 탄소 비를 선택함으로써, 적어도 부분적으로 댕글링-결합 결함을 종결하거나 제거하도록 작용하는 불순물을 도입하여 전형적으로 재료가 더욱 저항성이 되게 하고/하거나 공여체 또는 수용체 불순물을 선택된 농도로 도입함으로써 달성할 수 있다. 특히, 질소가 비정질 실리콘 카바이드 중의 종결종으로서 작용할 수 있고, 또한 이의 실리콘 및/또는 탄소의 나이트라이드를 형성할 수 있다. 이러한 경우에, 질소는 증가하는 질소 농도와 함께 고유저항이 증가하도록 비정질 실리콘 카바이드의 고유저항을 증가시키는 역할을 한다.
광범위의 재료의 고유저항 선택능은 장치 형태 선택에 실질적인 융통성을 제공하여 더 큰 회로 밀도를 부여한다. 예를 들면, 측부 레지스터 형태를 갖는 평면 패널 디스플레이 필드 방출 음극은 상대적으로 낮은 고유저항이 요구된다. 그러나, 더 큰 회로 밀도를 부여하는 수직적인 레지스터 형태는 더 높은 고유저항을 요한다. 평면 패널 디스플레이 필드 방출 음극에 있어서, 예를 들면, 고유저항은 전형적으로 약 103 Ω cm 내지 약 109 Ω cm의 범위이고, 바람직하게는 약 104 cm 내지 약 108 Ω cm의 범위이며, 가장 바람직하게는 약 1 x 105 cm 내지 약 5 x 106 Ω cm의 범위이다.
비정질 실리콘 카바이드에 댕글링-결합-종결 불순물(들)의 도입은 갭 상태를 제거하고 더 높은 고유저항을 생성한다. 비정질 실리콘 카바이드내 도핑제의 도입은 고유저항을 감소시키는 경향이 있는 밴드 갭에 에너지 상태를 도입한다.
본 발명의 필드 방출 장치를 위한 비정질 실리콘 카바이드 레지스터층은 다수의 침착 또는 박막 형성 기술에 의해 형성될 수 있다. 이들은 하기에 더욱 상세하게 설명될, 불순물 농도의 정확한 선택 및 박막 깊이와 함께 변하는 예정된 불순물 농도 프로필을 허용한다. 이러한 기술에는 RF 백열 방전, 플라스마 증진된 CVD(화학 증착) 또는 PECVD, RF 스퍼터링, 이온 클러스터 빔 침착, 이온 빔 스퍼터링, 반응성 스퍼터링, 마이크로파 방전 및 광 CVD가 포함되지만 이에 제한되지는 않는다.
바람직하게는 더 낮은 온도 증착이 저가 유리 기판과 같은 매우 다양한 기판 유형으로부터의 기판의 선택을 허용하기 위해서 사용된다. 레지스터층은 연속 박막으로서 또는 엣칭, 침착 도중 쉐도우 매스킹, 융기 등을 통하여 불-연속 영역으로서 제조될 수 있다. 충은 약 0.025 마이크론 내지 약 10 마이크론 범위의 두께로 형성되고 약 0.1 마이크론 내지 약 1.0 마이크론의 범위가 바람직하고 약 0.2 마이크론 내지 약 0.5 마이크론의 범위가 가장 바람직하다. 상기에 주지된 바와 같이, 저온 침착 과정이 바람직하고, 기판 온도는 실온 이하일 수 있다. 더 매끈한 박막이 저압(15 mTorr)에서 낮은 기판 온도로 수득된다. 약 200℃의 기판 온도의 침착은 유리하게 큰 광학 갭을 생성한다. 600℃ 이하의 실리콘 카바이드 침착 도중의 기판 온도는 전형적으로 비정질 박막을 생성한다.
레지스터 박막은 실질적으로 비정질성이다. 이러한 재료는 균일하고 저온에서 쉽게 성형될 수 있다. 경험적으로, x-선 회절 스캔이 결정성 또는 다결정성 고체로부터 관찰되는 산란된 방사의 불연속의 뾰족한 피크를 나타내지 않을 경우 박막은 본원에서 비정질인 것으로 생각된다.
실리콘 카바이드 박막의 고유저항은 재료의 고유저항을 낮추는 경향이 있는 도핑제 불순물, 예를 들면, 붕소, 인, 알루미늄 및 비소의 첨가를 통하여 선택된다. 예를 들면, 붕소 또는 인은 도핑제 가스 디보란 또는 포스핀을 전형적으로 총 가스 유동의 약 1/100%인 유동율로 도입함으로써 침착도중 a-SiC 박막으로 도입할 수 있다. 도핑제 불순물을 또한 표적 재료로 직접 도입할 수 있다.
불순물(들)의 농도는 가공이 완료된 후 목적하는 고유저항을 달성하기 위해서 선택된다. 주위 온도에서의 스퍼터링에 의해 침착된 질소를 포함하는 비정질 실리콘 카바이드 박막의 고유저항은 15분 동안 약 450℃로 가열시 대략 10배까지 증가된다. 질소를 포함하는 비정질 실리콘 카바이드의 중요한 장점은 적어도 500℃ 이하의 승온에서 가열후의 고유저항이 실질적으로 승온 이하의 온도에서, 이 온도에서의 가공시간과 관계없이 추가의 가공에도 불구하고 실질적으로 불변인 채로 유지된다. 이것은 가공 온도 및 가공 시간이 반복성 및 안정성을 부여하는 박막의 미리 정해진 고유저항에 영향을 미치지 않으면서 자유롭게 선택될 수 있는 장점을 제공한다. 따라서, 특정 양태에서, 어닐링 온도를 초과하지 않는 승온에서 추가의 가공에 의해 실질적으로 영향을 받지 않도록 최종 고유저항을 결정하기 위해서 박막을 형성후 어닐링한다.
실리콘 디옥사이드 또는 실리콘 나이트라이드와 같은 유전층이 불순물로서 질소를 포함하는 비정질 실리콘 카바이드의 레지스터층에 형성되는 양태에서, 어닐링 단계는 바람직하게는 유전층 형성후에 수행된다. 이것은 단일 단계에서 레지스터층과 유전층을 어닐링함을 가능하게 한다. 이것은 또한 어닐링의 결과로서 레지스터층 재료 고유저항의 더 작은 변화를 유발한다.
평면 패널 디스플레이에 사용하기 위한 필드 방출 장치의 양태 및 장치의 제조 방법이 도1a 내지 도1d에 관하여 설명될 것이다. 먼저 도1a에 관하여, 적합한 기판(1)을 제공한다. 이러한 적용에 적합한 기판 재료에는 세라믹, 유리, 반도체, 금속 및 합금 또는 이들의 혼합물이 포함된다. 이 방법에서 낮은 장치 제조 온도를 사용하는 능력은 저가 기판 재료의 사용을 허용한다.
모든 제조 과정에서 요구되지는 않지만, 하나이상의 층(2), 예를 들면, 유리상 스핀 또는 실리콘 디옥사이드가 기판의 윗면에 침착될 수 있다. 상기 층(들)(2)은 예를 들면, 스핀-온 또는 스퍼터 기술에 의해서 침착될 수 있고 제조 표면을 평면 패널화하고/하거나 장치의 활성 소자로부터 기판을 전기적으로 격리하도록 할 수 있다.
다음 음극층(들)(3)이 층(들)(2)상에 형성된다. 다른 유형의 전도성 재료, 및 실리콘과 같은 반도체 재료가 음극층(들)(3) 제조에 사용될 수 있지만, 층(들)(3)은 유리하게는 금속 증발, 스퍼터링 또는 당해분야 전문가에게 공지된 기타 기술에 의해 침착된 금속층을 포함한다.
음극층(들)(3)은 연속층일 수 있거나 예를 들면, 평면 패널 디스플레이의 개별적인 화소를 개별적으로 어드레싱하는 능력을 부여하는 다수의 개별적인 음극층으로부터 패턴화될 수 있다. 예의 양태로서, 음극층(들)(3)은 층(들)(2)상에 침착된 티타늄의 박층(약 0.03 마이크론 두께) 및 티타늄 층상에 침착된 몰리브덴의 더 두꺼운 층(약 0.3 마이크론 두께)을 포함한다. 티타늄 층은 음극 층의 기판에의 접착을 촉진한다. 특정 양태에서, 층(들)(3)은 Schott D-263 유리 기판상에 침착된 니켈의 300 nm 층을 포함한다. 패턴화는 공지된 쉐도우 매스킹, 융기 또는 엣치-백 기술에 의해 달성할 수 있다.
음극 층(들)(3)이 침착된 후, 적어도 하나의 불순물을 포함하는 비정질 실리콘 카바이드 레지스터층(4)이 침착된다. 0＜x＜1이고, 적어도 하나의 불순물이 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 망간으로 이루어진 그룹 중에서 선택되도록 값 x가 선택된다. 수소, 산소 및 할로겐은 고유저항을 상승시키는 경향이 있는 a-SiC의 종결종으로서 작용한다. 질소가 낮은 농도에서 a-SiC의 종결종으로서 제공되고, 더 높은 농도에서도 종결 종으로서 작용하고 실리콘 및/또는 탄소의 나이트라이드를 형성한다. 질소는 층(4)의 고유저항이 층(4)의 화학양론 및 층(4)가 노출되는 최대 온도로부터 선택적이고 반복적으로 결정될 수 있으므로 불순물로서 바람직하다. 비정질 실리콘 카바이드 박막의 고유저항은 또한 도핑제 불순물을 포함시킴으로써 선택할 수 있다.
특정 양태에서, 레지스터층(4)은 Perkin-Elmer 4450 프로덕션 스퍼터링 시스템을 1000W의 전력 수준으로 사용하여 RF 스퍼터링함으로써 생성된다. 스퍼터링 표적은 화학적 증착에 의해 생성된 고순도 베타 실리콘 카바이드 표적이다. 스퍼터 챔버의 기본 압력을 약 10-6 Torr로 세팅하고 코팅될 기판을 부하 잠금 시스템을 통하여 도입한다. 층(4)의 침착에 앞서, 스퍼터 엣칭을 음극층(들)(3)으로부터 오염된 충을 제거하기 위해서 챔버내에서 수행한다.
침착이 개시될 때, 질소 가스 및 아르곤 가스가 질량 유동 조절기에 의해서 설정된 유동율로 챔버내로 도입된다. 아르곤 유동은 전형적으로 약 480 sccm에서 고정되고 질소 유동은 침착된 레지스터층(4)에서 목적하는 고유저항을 달성하도록 선택된다. 질소유동은 바람직하게는 총 가스유동의 약 0.5%이다. 특정 양태에서 질소 유동율은 음극층(3)과 인접하는 레지스터층(4)의 제1영역이 레지스터층(4)의 양호한 오옴 접촉을 음극층(3)에 제공하는 상대적으로 낮은 고유저항을 갖도록 초기에 낮게 유지된다. 이어서 일단 가공이 완료되면 층(4)의 목적하는 평균 전체 고유저항을 제공하는 수준으로 제1영역과 인접하는 제2영역에 침착된 재료의 농도를 증가시키기 위해서 질소 유동율을 증가시킨다. 층(4)의 침착이 완료되기 이전에, 질소의 유동율을 제2영역과 인접하고 하기에 기재된 다수의 필드 에미터와의 양호환 오옴 접촉을 이루기 위해서 상대적으로 낮은 고유저항을 갖는 제 3 영역을 생성하기 위해서 다시 감소시킨다. 바람직하게는, 제 3 영역을 또한 필드 에미터와의 특정한 접촉 저항에서의 변화를 최소화하거나 본질적으로 제거하기 위해서 심하게 도핑한다.
레지스터층(4)의 성장 동안, 챔버 압력은 전형적으로 약 23 mTorr이다. 기판은 성장 동안 균일한 코팅을 보장하기 위해 표적 아래에서 회전된다. 예를 들면, 4 인치 웨이퍼 형태의 기판은 회전 플래튼 상에 놓여진다. 웨이퍼의 코팅은 정해진 시간 중 단 14%에서만 일어난다. 3.3 nm/분의 측정된 침착 속도가 달성된다. 침착 온도는 침착 후 몇 분간 행해진 측정값을 기준으로 해보면 대략 70℃인 것으로 여겨진다.
고체 또는 액체원에서 성장하는 동안에는 불순물도 도입될 수 있다. 또한, 불순물은 주입 또는 확산에 의해 층(4)에도 통합될 수 있다.
층(3)과 같이, 레지스터층(4)은 연속 또는 예를 들면, 층(3)의 분리 영역에 상응하는 복수개의 분리 영역으로 패턴화될 수 있다. 레지스터 박막 두께, 박막 균질성, 특정 접촉 고유저항, 접촉 면적 및 레지스터-박막 고유저항에 있어서의 변화 정도는 각 에미터에 대한 전류-제한 저항을 변화시킬 것이다. 특정 접촉 고유 저항에서의 변화량에 기인한 전류-제한 고유저항에서의 변화 정도는 에미터 침착 이전에 접촉 영역을 다량으로 도핑시키고 표면을 세정시킴으로써 최소화되거나 제거될 수 있다. 에미터 접촉의 크기에 기인한 전류-제한 저항에서의 변화 정도는 에미터 침착 공정의 조절, 예를 들면, 정밀한 리소그래프 패턴화에 의해 최소화될 수 있다. 비정질 실리콘 카바이드 박막은 본질적으로 적절한 규모로 균질화되어 있다. 박막 균질성은 침착 동안 표적에 대한 샘플의 위치 변화(예를 들면, 샘플의 회전에 의해), 및 가스 조성과 유동의 조절에 의해 조절될 수 있다.
레지스터층(4)이 침착된 후, 도1b에서 도시한 바와 같이, 유전층(5)은 층(4)상에 침착된다. 층(5)은 예를 들면, 스퍼터링, 플라즈마로 증진된 화학 증착, 저압 화학 증착 또는 대기 화학 증착에 의해 침착된 SiO2 또는 Si3N4로 이루어진다. 차후, 알루미늄 또는 니켈과 같은 게이트 전극층(6)이 금속 증발에 의해 유전층(5)상에 침착된다.
레지스터 층이 불순물과 같은 질소가 혼합된 비정질 실리콘 카바이드로 이루어진 경우에는, 앞서 지적한 바와 같이 이미 결정된 온도에서의 레지스터층의 어닐링은 이미 결정된 온도 이하의 온도에서의 차후 가공에도 불구하고 상당한 정도의 불변량으로 존재하는 수준에서 고유저항을 설정할 것이다. 어닐링 단계가 약 450℃ 온도에서 15분 동안 유전층의 형성 이전에 수행된다면, 질소가 혼합된 비정질 실리콘 카바이드 층의 고유저항은 대략 10 배까지 증가될 것이다.
그러나, 레지스터층(4)의 어닐링이 유전층(5)의 형성 후까지 지연된다면, 층(4 및 5) 모두는 단일 가공 단계에서 어닐링될 수 있다. 또한, 레지스터층(4)의 고유저항은 유전층의 형성 이전에 어닐링이 수행될 경우 관찰되는 한 자리 변화보다 작은 양에 의한 어닐링에 기인한 변화이다.
예와 같이, 질소가 혼합된 비정질 실리콘 카바이드는 니켈 접촉상의 스퍼터링에 의해 형성되고 추가의 니켈 접촉은 실리콘 카바이드 층의 대향 측면상에서 형성된다. 이러한 구조는 3500 Å의 두께를 가진 플라즈마 증진 화학 증착된 실리콘 디옥사이드 박막에서 캡슐화된다. 실리콘 디옥사이드는 300 ℃ 이하의 기판 온도에서 침착된다. 이렇게 제조된 장치의 전류-전압 데이타가 취해진다. 이 장치는 진공 조건 (≤10-6 Torr)하에 450℃에서 1 시간 동안 어닐링된다. 이러한 장치의 추가적인 전류-전압 데이타가 수득된다. 본 결과는 실리콘 카바이드 레지스터층의 고유저항이 2 개 이하의 소자에 의해 변화됨을 지적하고 있다.
도1c를 참조하면, 캐비티(10)는 에미터의 위치를 규정하기 위해 층(5 및 6)에서 형성되고 하기에서 기술한 바와 같이, 형성될 에미터상의 레지스터층(4)의 상부 표면을 노출시킨다. 캐비티(10)의 패턴은 노출된 캐비티의 위치에 존재하는 패턴화 저항에 의해 규정된 다음, 층(5 및 6)은 예를 들면, 레지스터층(4)이 일단 노출될 경우 정지된 반응성 이온 엣치에 의해 노출된 부위에서 엣칭된다.
이후 마이크로팁 에미터(7)는 미국 특허 제 3,789,471 호에서 기술된 방법에 의해 레지스터층(4) 표면의 노출 부위상에 형성된다. 필수적으로, 금속 형성 에미터가 장치의 노출된 표면의 바로 위의 원료로부터 침착됨과 동시에, 밀폐 재료는 밀폐 재료가 장치의 노출된 표면을 빗각으로 가격하기 위해 장치의 측면으로 놓여진 원료로부터 침착된다. 동시에, 캐비티(10)의 구멍은 밀폐 재료가 침착됨에 따라 점차로 닫혀지고 에미터(7)와 같이 구멍이 완전히 닫혀질 때까지 영구-감소 직경이 형성되도록 하기 위해 본 장치는 회전된다. 밀폐 재료는 캐비티(10)내의 에미터(7)를 노출시키기 위해 제거된다. 본 공정은 현저하게 비-균일성 광도를 야기시키는 접촉 저항에서의 실질적인 변화를 피하기 위해 레지스터층(4)의 표면과 각 에미터(7)의 접촉 면적이 모든 기타의 것과 실질적으로 동일하도록 패턴화와 리소그래프 엣칭을 통해 주의깊게 조절된다. 에미터는 부착력을 증진시키는 티타늄과 같은 제1금속의 침착에 이어, 적당한 전계의 적용시 쉽게 전자를 방출하는 제2금속의 침착에 의해 형성될 수 있다. 그러나, 에미터는 또한 레지스터층(4) 바로 위에 몰리브덴과 같은 단일 금속을 침착시켜 형성될 수도 있다.
각각의 캐비티(10)에 의해 노출된 면적은 전형적으로는 각각 약 10-8 ㎠ 이다. 따라서, 마이크로팁 에미터(7) 각각은 단지 약 10-8 ㎠ 면적을 지닌 레지스터층 (4)과 접촉하고, 전형적으로는 10-8 ㎠ 이하의 면적을 지닌 레지스터층(4)과 접촉한다. 레지스터층(4)내에서 도전성 합금 및 유사한 입상 재료의 사용은 에미터에 따라 접촉 저항에 있어 상당한 변화를 초래할 수 있다. 그러나, 본 발명의 레지스터층(4)은 좀더 균일하기 때문에 에미터간의 접촉 저항에 있어 다소 적은 변화를 제공한다.
도1의 양태에 있어, 게이트 전극은 추출 전압의 선택적인 인가를 위해 캐비티(10)가 형성될 경우 복수개의 전극으로 형성된다. 이는 본 장치로 하여금 평면 패널 디스플레이의 형광체-코팅 양극(단순 명확을 위해 도시되지 않음)상에서 가시성 디스플레이를 생성하기 위해 전자를 방출하도록 에미터(7)를 선택적으로 활성화시키게끔 할 수 있다.
도2a는 예를 들어, 스퍼터링, CVD 또는 증발에 의해 기판의 표면상에 음극층(12)이 형성되는 또 다른 필드 방출 장치의 양태에 관한 개략적인 설명도이다. 기판은 하나이상의 평탄 및/또는 절연층(단순 명확을 위해 도시되지 않음)으로 피복될 수 있다. 레지스터층(13)은 도1a과 관련하여 앞서 기술된 바와 같이 형성되고 도1a 내지 1d의 레지스터층(4)과 동일한 조성을 지닌다. 에미터(14)는 패턴화되고 엣칭된 유전층 (단순 명확을 위해 도시되지 않음)에 이어 유전층의 선택적인 제거를 통해 도1c 및 1d와 관련하여 앞서 기술된 바와 같이 형성될 수 있다.
에미터(14)를 형성하는데 기타 기술이 사용될 수 있다. 예를 들면, 임의 양태에서 에미터(14)는 레지스터층(13)상의 원위치에서 촉매적으로 성장된 탄소 섬유의 형태를 취하고 있다. 좀더 상세하게는, 탄소 섬유는 (1) 레지스터층(13)상에 Fe, Co 또는 Ni과 같은 금속 촉매의 침착 및 (필요시)패턴화 다음 (2) 탄화수소, 탄소-함유 화합물 및/또는 일산화탄소를 함유한 대기속에서의 가열에 의해 평방 마이크론당 0.1 섬유 이상의 밀도를 지닌 레지스터층(13)상에서 성장될 수 있다. 이러한 탄소섬유 에미터의 성장방법은 출원과 동시에 본 출원의 양수인에게 양도된 미국 특허 출원[발명의 명칭: 탄소 섬유-기제 필드 방출 장치; 발명자: Xueping Xu, et al.]에서 좀더 상세히 기술되고 있는데, 이의 전 내용은 본원에서 참조 인용된다.
에미터(14)는 또한 레지스터층(13)상에 침착된 비정질 탄소, 흑연, 다이아몬드 및/또는 결정성 실리콘 카바이드의 형태를 취할 수 있다. 이러한 입자는 에어브러시에 의하거나 스핀온에 의해 층(13)상에 알콜 중의 현탁액을 적용시켜 침착될 수 있다. 이러한 에미터 형성 방법은 1994년 6월 29일자에 출원된 미국 특허 출원 제 08/269,283 호[발명의 명칭: 전형적으로 탄소를 함유한 전자-방출성 입자를 이용한 전자-방출 장치의 구조 및 제조; 발명자: Jonathan C. Twichell, et al.]에 기술되어 있고, 이의 전 내용은 본원에서 참조로 인용된다.
그리드 추출 및 조절 전극(15)은 에미터(14)에서 일정한 거리를 두고 있다. 에미터(14)에서의 전자 방출은 음극(12)과 그리드(15) 사이에 적당한 전압을 인가시켜 유도된다. 대기압 이하 영역은 그리드(15)로부터 에미터(14)를 분리시킨다. 도2a의 장치는 분광계 또는 현미경을 위한 전자원으로 제공된다. 이는 또한 전류가 고체에서보다 빠른 속도로 에미터에서 근-진공을 통해 흐르고 게이트-음극 용량이 상대적으로 작기 때문에 고주파 장치에 유리하게 작용한다.
도2b는 양극(16)이 그리드(15) 대신 추출 전극으로 이용되고 에미터(17)가 예를 들면, 마이크로팁(19)의 생성을 위한 엣칭에 이어 마이크로팁(19)상에 전자 방출성 재료(20)의 침착에 의해 레지스터층(18)의 형태를 변형시켜 형성되는 것을 제외하고는 도2a의 것과 동일한 구조를 지닌 필드 방출 장치에 관한 개략적인 설명도이다. 도2b에서 각 마이크로팁(19)은 사실상 상응하는 에미터(17)에 대한 개개 레지스터로 작용한다. 양극(16)은 예를 들면, 금속 전극 또는 금속화되거나 전도성인 형광체가 가능하다. 도2b에서 도시된 구조는 에미터(17)에서 방출된 전자가 형광체를 가격하여 광을 방출하도록 하는 광원으로 이용될 수 있다. 단순한 디스플레이는 각각 도2b에서 도시된 구조로 이루어져 있어 개별적으로 어드레스될 수 있는 화소를 가지도록 제공될 수 있다. 좀더 상세하게는, 대안적인 양태에서 형광체가 상을 재생시키기 위해 전기적으로 스캐닝될 수 있도록 에미터(17)에 대향된 양극(16)의 표면상에 따로따로 전기적으로 어드레스될 수 있는 복수개의 형광체가 제공된다.
소량의 전류가 에미터(17)에 의해 방출될 경우, 레지스터층(13, 18)을 가로지르는 전압 강하가 음극층(12)과 게이트(15)(도2a) 또는 양극(16)(도2b)사이의 것에 비해 상대적으로 작다. 그러나, 방출된 전류가 클 경우, 상당한 전압 강하가 도2a의 레지스터층(13) 또는 도2b의 층(18)을 가로질러 발생할 것이다. 이러한 구조에서, 추출 전극(게이트(15) 또는 양극(16))은 에미터(14 또는 17)로부터 비교적 멀리 떨어질 수 있고(전형적으로 10 마이크론 이상), 방출을 유도하기 위해 게이트(15)와 에미터(14)(도2a) 또는 양극(16)과 에미터(17)(도2b)간에 비교적 큰 전압이 인가되어야 한다. 따라서, 레지스터층(13, 18)은 유용한 전류 제한 작용을 제공하기 위해 상응할 정도로 큰 전압 강하가 이루어지도록 비교적 큰 저항이 제공되어야 한다.
도3 및 4는 각각 수직 레지스터 및 측면 레지스터 필드 방출 장치 구조에 관한 개략적인 설명도이다. 도3의 장치의 구조는 본질적으로 도1d의 것과 동일하고 기판(21), 기판(21)상의 음극층(22), 음극층(22)상의 레지스터층(23), 레지스터층(23)상의 에미터(24), 레지스터층(23)상의 유전층(26) 및 유전층(26)상의 게이트 전극(25)을 포함한다. 도1 및 2의 장치에 따르면, 레지스터층(23)은 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 구성된 그룹으로부터 선택된 적어도 하나의 불순물을 포함한 비정질 실리콘 카바이드로 이루어져 있다. 도3의 장치에서, 전류는 음극층(22)으로부터 레지스터층(23)을 통과해 에미터(24)에 이르기까지 대부분 수직으로 흐른다. 게이트 전극(25)은 도3의 장치를 사용하여 디스플레이의 화소를 켜도록 선택적으로 어드레스될 수 있다.
도4의 장치는 기판(31), 기판(31)상에 있으면서 도3의 레지스터층(23)과 동일한 조성을 지닌 레지스터층(33), 레지스터층(33)상에 형성된 복수개의 음극(32)과 에미터(34), 음극(32) 위의 유전층(36) 및 유전층(36)상의 다수의 게이트 전극(35)을 포함한다. 도4에 도시된 장치의 조립은 도1a 내지 1d의 것과 유사하다. 그러나, 레지스터층(33)은 기판(31) 바로 위에 형성되고 음극층은 층(33)상에 형성된다. 유전층(36)은 음극층(32)상에 형성되고 게이트 층은 유전층(36)상에 형성된다. 레지스터층(33)의 일부는 게이트, 유전 및 음극층을 통해 노출되고 에미터(34)는 층(33)의 노출 부위상에 형성된다. 도3의 수직 레지스터 구조는 레지스터층이 도4의 것보다 비교적 높은 전계를 받도록 해준다. 그러나, 본 발명 장치에 이용된 레지스터 재료는 방전없이 이러한 필드에 저항할 수 있다. 또한, 도3의 구조는 도4의 구조가 음극(32)에 비해 추가로 소-규모의 리소그래프 및 정확한 포지셔닝을 요구하기 때문에 도4의 것보다 제조하기가 비교적 쉽다. 도2a 및 2b의 것과 상이한 도3의 장치는 게이트(25)와 에미터(24)간에 적용된 낮은 추출 전압의 사용을 가능케한다.
도5a는 전기 절연 기판(41), 기판(41)상의 음극층(42), 음극층(42)상의 연속 레지스터층(43), 레지스터층(43)상의 유전층(46) 및 유전층(46)상의 게이트 전극(45)을 지닌 또다른 필드 방출 장치에 관한 개략적인 설명도이다. 레지스터층(43)은 또한 도3의 레지스터층(23)과 동일한 재료로 구성되어 있다. 마이크로팁 에미터(47)는 증발 또는 스퍼터링에 의해 전자 방출성 재료(44)로 피복된 필드 증진 팁(48)을 생성하도록 도1d의 에미터(7)와 동일한 방식으로 형성된다.
이러한 장치의 추가 양태는 도5a의 것에 상응하는 요소가 동일한 부호를 지닌 도5b에서 개략적으로 설명되고 있다. 도5b의 장치에는 유전층(46)에서 형성된 웰내의 음극층(42)상에 형성되고 물리적으로 분리된 축받이로 이루어진 도3의 층(23)과 동일한 재료의 불연속 레지스터층(49)이 제공된다. 전자 방출성 재료로 이루어진 마이크로팁 에미터(50)는 레지스터층(49)의 각 축받이상에서 지지된다. 도5b의 장치는 에미터(50) 및 복수개의 분리된 축받이와 같이 레지스터층(49)을 패턴화시키기 위해 유전층(46)에서 형성된 웰의 가장자리 사이에 노출된 레지스터 재료의 일부 제거를 위한 반응성 이온 엣치 의 첨가를 제외하고는, 도1a 내지 1d의 것과 본질적으로는 동일한 방식에 의해 조립된다. 도5b의 양태는 이웃한 에미터들 간의 감소된 혼선을 제공한다.
도6을 참조하면, 필드 방출 장치의 추가적인 양태는 전기 절연 기판(51), 기판(51)상의 레지스터층(53), 레지스터층(53)상의 음극층(52), 레지스터층(53)상의 복수개의 마이크로팁 에미터(54), 음극층(52)상의 유전층(56), 유전층(56)상의 추가적인 레지스터층(57) 및 추가 레지스터층(57)상에 형성된 복수개의 게이트 전극(55)을 지닌 것으로 개략적으로 설명되고 있다. 레지스터층(53)은 도3의 레지스터 층(23)과 동일한 재료로 이루어져 있다. 층(53)은 에미터간의 전자 빔 강도를 균질화시키고 전류를 제한하도록 작용하며 에미터(54)와 게이트 추출 전극(55) 간에 방전이 발생할 경우의 위험을 차단하도록 작용할 수 있다. 추가적인 레지스터층(57)은 층(53)과 동일한 재료로 형성되고 전류를 제한하도록 작용하며 유전층(56) 또는 레지스터층(53)에서 방전이 발생할 경우의 위험을 차단한다. 층(53)과 함께 층(57)도 또한 특히 층(53)의 두께가 이러한 가능 출력을 제공하도록 증가될 수 없는 경우에, 그 자체로 층(53)이 저항할 수 있는 것보다 큰 방전 전압에 저항하도록 하는 능력을 제공한다. 예를 들면, 층(53)의 두께는 분해 및 표층박리를 피하고/피하거나 에미터 상호작용을 막도록 제한될 수 있다.
또한, 본 장치에는 전류가 에미터(54)에서 시작해 게이트 전극(55)을 거쳐 층(57)에 이르도록 흐르기 위해 레지스터층(57)을 통해 적용된 음극층(52)에 대해 양의 게이트 바이어스 전압이 제공된다. 게이트 전극(55)은 에미터 전류의 분획을 흡수하고 추가 레지스터층(57)은 에미터 전류를 제한하기 위해 게이트 전극(55)의 전압 수준을 낮추는 작용을 한다.
도7a 및 7b는 본 발명의 추가 양태에 따른 평면 패널 필드 방출 디스플레이 장치에 관한 개략적인 설명도이다. 도7a는 투명 형광체 기판(110)과 라인 7b 및 도7a의 라인 7b을 따라 취해진 단면도인 도7b에서 설명된 투명 도체 층(109)을 통해 보여진 장치를 개략적으로 설명하고 있다.
특히 도7b를 참조하면, 필드 방출 음극 장치(112)는 기판(101)상에 형성된다. 필드 방출 음극 장치(112)의 음극(102)은 도7a에서 설명된 복수개의 평행 전극 열과 같이 기판(101)의 상부 표면상에 형성된다. 도3의 레지스터층(23)과 동일한 재료로 이루어진 레지스터층(103)은 음극(102)상에 형성된다. 유전층(104)은 레지스터층(103)상에 형성된다. 다수의 개구(104a)는 음극(102) 위에서 유전층(104)을 통과해 레지스터층(103)까지 확장되고 도7a에서 나타낸 바와 같이 에미터군(104b)에서 집중된다. 전자 에미터(106)는 개구(104a)에서 레지스터층(103)상에 형성된다. 복수개의 게이트 전극(105)은 개구(104a)에 이웃한 유전층(104)상에 형성되고 도7a에서 잘 나타낸 개개의 어드레스될 수 있는 복수개의 컬럼으로 배열된다.
도7b를 참조하면, 투명 형광체 기판(110)은 전자 에미터(106)에 대향된 필드 방출 음극 장치(112)로부터 일정한 거리를 두고 있다. 예를 들면, 인듐 주석 산화물(ITO)로 구성된 투명 도체(109)는 필드 방출 음극 장치(112)에 대향한 기판(110)의 표면상에 형성된다. 다른 방법으로, 투명 반도체는 도체(109)를 대신할 수 있다. 복수개의 형광체 디스크(108)는 투명 도체(109)상에 형성되어 각각은 복수개의 개개 전자 에미터(106)를 포함하는 개개 에미터 군(104b)에 대향 배치된다. 대기압 이하 영역(111)은 형광체 디스크(108)와 전자 에미터(106) 간에 형성된다.
조작시, 각각의 형광체 디스크(108)는 원하는 상을 생성하기 위해 상응하는 에미터 군(104b)의 전자 에미터(106)에서 전자 빔을 선택적으로 투사시킴으로써 광을 방출하기에 적절한 것으로 선택된다. 전자 빔은 상응하는 에미터 군의 전자 에미터가 형광체(108)를 향해 전자 빔을 방출하도록 선택된 게이트 전극과 음극간에 충분한 전압 강하가 일어나도록 하기 위해 상응하는 음극(102)과 게이트 전극(105)에 적절한 전압 수준을 선택적으로 적용시킴으로써 조절된다. 방출된 전자가 투명 도체(109) 및 투명 형광체 기판(110)을 통해 광을 방출하는 선택된 형광체 디스크(108)에 의해 수용되도록 하기 위해 에미터(106)에 대한 양 전압 수준이 투명 도체(109)에 인가된다.
도8은 전기 절연 기판(70), 기판(70)상의 음극층(72), 음극층 상의 레지스터층(74), 레지스터층(74)상의 제1유전층(76), 복수개의 게이트 전극으로 이루어진 제1유전층(76)상의 게이트층(78), 및 게이트층(78)상의 제2유전층(80)을 지닌 추가 필드 방출 장치에 관해 개략적으로 설명되고 있다. 레지스터층(74)은 도3의 레지스터층(23)과 동일한 재료로 이루어진다. 개구(82)는 유전층(76 및 80) 및 게이트층(78)에서 형성되고, 복수개의 마이크로팁 에미터(84)는 레지스터층(74)의 노출된 표면상의 개구에서 형성된다.
각각의 개구(82)는 예를 들면 본 장치에서 오프셋된 원료로부터 입사 금속 증발을 벗어남으로써 형성된 양극층(86)의 개개 양극에 의해 캡핑된다. 본 장치는 재료의 균질한 침착을 제공하기 위해 양극 재료가 침착되는 것과 같이 회전된다. 도8의 장치가 평면 패널 디스플레이로 이용될 수 있는 경우에, 양극 재료는 형광체와 함게 코팅되는 인듐-주석 옥사이드(ITO), 또는 반도체 재료와 같은 광 투과성 도체이다. 도8의 장치가 디스플레이로 작용하지 않는 활성 회로 소자의 배열인 경우에, 양극 재료는 예를 들면, 금속 또는 기타 도체성 또는 반도체성 재료일 수 있다.
바람직하게는 레지스터층(74)은 음극층(74)과 우수한 오옴 접촉을 생성하도록 비교적 낮은 고유저항을 제공하기 위해 비교적 낮은 농도의 불포화 결합-말단 불순물 및/또는 비교적 높은 수준의 도핑 불순물을 지닌 제1하위 부분(88)으로 구성된다. 층(74)은 레지스터층(74)의 총체적이면서, 평균적인 고유저항을 규정하는데 기여하도록 선택된 비교적 높은 농도의 불포화 결합-말단 불순물로 인해 상대적으로 높은 고유저항의 제2중간 영역(90)을 지닌다. 결국, 레지스터층(74)은 마이크로팁 에미터(84)와 우수한 오옴 접촉을 제공하는 제1영역(88)과 유사한 비교적 낮은 고유저항의 제 3 상부 영역(92)을 지닌다.
도9는 도3의 레지스터층(23)과 동일한 재료로 이루어진 트랜지스터(100) 및 부하 레지스터 소자(102)를 포함한 집적회로의 개략적인 설명도이다. 트랜지스터(100)는 예를 들면, 반도체 기판(112)에서 적당한 도핑의 주입 또는 확산에 의해 각각 형성된 콜렉터 영역(106), 베이스 영역(108) 및 에미터 영역(110)을 포함한다. 유전층(114)은 기판(100)의 상부 표면상에 형성된다.
개구(116)는 유전층(114)를 통해 기판과 콜렉터 영역(116)의 상부 표면까지 형성된다. 부하 레지스터 소자(102)는 콜렉터 영역(106)과 우수한 오옴 접촉을 형성하는 비교적 낮은 고유저항의 제1하부 영역(120), 레지스터 소자(102)의 평균적이면서, 총체적인 고유저항을 규정하는 영역(120)과 인접한 비교적 높은 고유저항의 제2중간 영역(122), 및 제2영역(122)과 인접한 비교적 낮은 고유저항의 제3상부영역(124)을 지니도록 개구(116)에서 발달하거나 침착된다. 개구는 유전층(114)을 통해 베이스 영역(108)과 에미터 영역(110)까지 형성되고, 금속화 패턴 (130, 132 및 134)은 베이스 영역(108), 에미터 영역(110) 및 콜렉터 영역(106)에로의 연결에 대향된 레지스터 소자(102)의 제1말단을 위해 개개 접촉을 제공하도록 층(114)의 상부 표면상에 형성된다. 유전층(114)(단순 명확을 위해 도시되지 않음)과 연합 금속화 패턴을 통한 추가 개구는 콜렉터 영역(106)과의 전기 접촉을 제공한다. 레지스터 소자(102)의 상부, 낮은 고유저항 영역은 금속화 패턴(134)과의 우수한 오옴 접촉을 제공한다.
도9의 장치는 예를 들면, 집적 논리 회로의 이동식 출력 또는 아날로그 집적 회로에서 증폭기 또는 기타 활성 장치로 작용할 수 있다.
도10을 참조하면, 집적회로(150)는 도3의 레지스터층(23)과 동일한 재료로 이루어진 캐패시터 및 레지스터 소자의 일련 연결을 포함하는 단면도에 관해 설명되고 있다. 집적회로(150)는 예를 들면, 도핑 불순물의 주입 또는 확산에 의해 상부 표면을 통해 도체성 또는 반도체성 영역(154)이 형성되는 반도체 기판(152)을 포함한다. 유전층(158)은 기판(152)의 상부 표면상에 형성되고 개구(160)는 유전층(158)을 통해 기판(152)과 영역(154)의 상부 표면까지 형성된다. 레지스터 소자(162)는 영역(154)과 우수한 오옴 접촉을 형성하는 비교적 낮은 고유저항의 제1하부 영역(164), 레지스터 소자(162)의 평균, 총체적 고유저항을 규정하는 영역(164)과 인접한 비교적 큰 고유저항의 제2중간 영역(168) 및 제2영역(168)과 인접한 비교적 낮은 고유저항의 제 3 상부 영역(170)을 지니도록 개구(160)에서 성장하거나 침착된다. 금속화 패턴(174)은 레지스터 소자(162)의 제1말단과의 접촉을 제공하기 위해 유전층(158)의 상부 표면상에 형성된다. 레지스터 소자(162)의 제2대향 말단은 영역(154)과 상당한 정도의 오옴 접촉을 형성한다.
제2금속화 패턴(178)은 영역(154)에 대향된 유전층(158)의 상부 표면상에서 형성되어, 영역(154) 및 금속화 패턴(178)은 유전층(158)에 의해 분리된 캐패시터의 대향 플레이트를 형성한다.
도10의 집적회로가 영역(154), 이 사이의 금속화 패턴(178) 및 유전층(158)에 의해 형성된 캐패시터로 레지스터 소자 (162)의 일련 연결을 제공함이 인식될 것이다. 임의의 기타 양태에서 캐패시터와 평행이 되도록 레지스터 소자를 배열하기 위해, 금속화 패턴(174)은 기판(158)의 상부 표면상에 형성된 도10의 패턴(174 및 178) 모두를 포함하는 금속화 패턴(178) 또는 그밖의 단일 금속화 패턴에 연결된다.
본원에서는 첨부된 도면을 참조하여 본 발명의 특정 양태를 기술하고 있지만, 본 발명은 정확한 양태에만 한정되는 것은 아니고, 첨부된 청구항에서 규정하고 있는 바와 같이 본 발명의 범위 또는 취지에서 벗어남이 없이 당해 분야의 숙련인에 의해 다양한 변화 및 변경이 행해질 수 있음이 이해될 수 있다.

Claims (84)

  1. 비정질 SixC1-x(x는 0 보다 크고 1 보다 작다)를 포함하는 레지스터 소자를 갖는 필드 방출 장치에 있어서,
    SixC1-x가 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 필드 방출 장치.
  2. 제1항에 있어서, SixC1-x가 고유저항이 104 내지 1010 ohm cm인 것을 특징으로 하는 필드 방출 장치.
  3. 제1항에 있어서, SixC1-x가 수소, 할로겐, 질소 및 산소로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 필드 방출 장치.
  4. 제3항에 있어서, SixC1-x가 불순물로서 질소를 함유하는 것을 특징으로 하는 필드 방출 장치.
  5. 제4항에 있어서, 질소가 적어도 부분적으로 종결 종으로서 SixC1-x에 혼입되는 것을 특징으로 하는 필드 방출 장치.
  6. 제4항에 있어서, 질소가 적어도 부분적으로 나이트라이드의 형태로 SixC1-x에 혼입되는 것을 특징으로 하는 필드 방출 장치.
  7. 제1항에 있어서, SixC1-x가 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 필드 방출 장치.
  8. 제1항에 있어서, 적어도 하나의 전자 방출 구조를 추가로 포함하고 장치가 기판 상에 형성되며 레지스터 소자가 일체로 형성되어 방출 구조에 커플링되는 것을 특징으로 하는 필드 방출 장치.
  9. 제8항에 있어서, 방출 구조가 단지 약 10-8 cm2인 면적 위에 직접접촉에 의해 레지스터 소자에 커플링되는 것을 특징으로 하는 필드 방출 장치.
  10. 제8항에 있어서, 방출 구조가 레지스터 소자를 통해 음극에 전기적으로 커플링되는 것을 특징으로 하는 필드 방출 장치.
  11. 제8항에 있어서, 적어도 하나의 전자 방출 구조가 복수개의 전자 방출 구조를 포함하는 것을 특징으로 하는 필드 방출 장치.
  12. 제10항에 있어서, 음극이 기판 상의 음극층을 포함하고, 레지스터 소자가 음극층 상의 제1표면 및 제1표면 대향측에 제2표면을 갖는 레지스터 층을 포함하며, 방출 구조가 레지스터 층의 제2표면 상에 있는 것을 특징으로 하는 필드 방출 장치.
  13. 제8항에 있어서, 기판이 세라믹, 유리, 반도체, 금속 및 합금으로 이루어진 그룹 중에서 선택된 적어도 하나의 재료를 포함하는 것을 특징으로 하는 필드 방출 장치.
  14. 제8항에 있어서, 전계의 전자 방출 구조로의 인가 조절용 게이트를 추가로 포함하는 것을 특징으로 하는 필드 방출 장치.
  15. 제8항에 있어서, 양극을 추가로 포함하는 것을 특징으로 하는 필드 방출 장치.
  16. 제15항에 있어서, 양극이 적어도 하나의 전자 방출 구조로부터 전자를 수용하여 광을 방출하도록 위치한 형광체를 포함하는 것을 특징으로 하는 필드 방출 장치.
  17. 제16항에 있어서, 양극이 복수개의 따로따로 어드레스 가능한 형광체를 포함하는 것을 특징으로 하는 필드 방출 장치.
  18. 제10항에 있어서, 음극이 기판 상의 음극층을 포함하고 레지스터 소자가 음극층과 접촉되는 것을 특징으로 하는 필드 방출 장치.
  19. 제8항에 있어서, 레지스터 소자가 기판 표면에 배열된 복수개의 레지스터 영역을 포함하는 것을 특징으로 하는 필드 방출 장치.
  20. 제8항에 있어서, 각각 복수개의 전자 에미터 구조를 갖는 복수개의 전자 방출 음극 영역으로서 배열된 복수개의 전자 에미터 구조를 포함하고, 복수개의 필드 방출 음극 영역이 기판 상에서 일정거리 이격되는 것을 특징으로 하는 필드 방출 장치.
  21. 제20항에 있어서, 기판 상에 형성되고, 필드 방출 음극 영역을 규정하는 복수개의 개구를 갖는 유전영역; 및 기판의 대향측 유전영역 표면에 형성된 복수개의 게이트 전극을 추가로 포함하는 것을 특징으로 하는 필드 방출 장치.
  22. 제21항에 있어서, 기판 표면의 복수개의 전극 열 형성부를 추가로 포함하고, 전자 에미터 구조가 복수개의 전극 열 위에 직사각형 패턴으로 배열된 복수개의 필드 방출 음극 영역을 형성하며, 복수개의 게이트 전극이 복수개의 필드 방출 음극 영역의 직사각형 패턴에 대하여 복수개의 컬럼으로 배열되는 것을 특징으로 하는 필드 방출 장치.
  23. 기판 위에 고정되어 있고, 적어도 하나의 전자 방출 구조 및 방출 구조와 커플링된 레지스터 소자를 포함하는 필드 방출 장치를 제공하는 단계와,
    전류가 레지스터 소자를 통해 방출 구조로 전도되고 이로부터 전가가 방출되도록 방출 구조에 전계를 인가하는 단계를 포함하는 단계를 포함하며,
    레지스터가 비정질 SixC1-x(여기에서, x는 0 보다 크고 1 보다 작다)를 포함하며, SixC1-x가 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 필드 방출 장치로부터의 전자 방출 방법.
  24. 제23항에 있어서, 비정질 SixC1-x가 수소, 할로겐, 질소 및 산소로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 필드 방출 장치로부터의 전자 방출 방법.
  25. 제24항에 있어서, 비정질 SixC1-x가 불순물로서 질소를 함유하는 것을 특징으로 하는 필드 방출 장치로부터의 전자 방출 방법.
  26. 제25항에 있어서, 질소가 적어도 부분적으로 종결 종으로서 비정질 SixC1-x에 혼입되는 것을 특징으로 하는 필드 방출 장치로부터의 전자 방출 방법.
  27. 제25항에 있어서, 질소가 적어도 부분적으로 나이트라이드의 형태로 SixC1-x에 혼입되는 것을 특징으로 하는 필드 방출 장치로부터의 전자 방출 방법.
  28. 제23항에 있어서, 비정질 SixC1-x가 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 필드 방출 장치로부터의 전자 방출 방법.
  29. 제23항에 있어서, 방출 구조 대향 측에 추출 전극을 제공한 다음, 레지스터 소자와 추출 전극 사이에 전압을 인가하여 방출 구조에 전계를 인가하는 단계를 추가로 포함하는 것을 특징으로 하는 필드 방출 장치로부터의 전자 방출 방법.
  30. 제23항에 있어서, 방출 구조 대향 측에 형광체 플레이트를 제공하여 이로부터 전자를 수용하여 수용전자에 반응하여 광을 방출하는 단계를 추가로 포함하는 것을 특징으로 하는 필드 방출 장치로부터의 전자 방출 방법.
  31. 기판 상에 레지스터 소자를 형성시킨 다음, 레지스터 소자와 커플링된 기판 위에 적어도 하나의 전자 방출 구조를 형성시키는 단계를 포함하고, 레지스터 소자가 비정질 SixC1-x(여기에서, x는 0 보다 크고 1 보다 작다)를 포함하며, SixC1-x가 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  32. 제31항에 있어서, 비정질 SixC1-x가 수소, 할로겐, 질소 및 산소로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  33. 제32항에 있어서, 비정질 SixC1-x가 불순물로서 질소를 함유하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  34. 제33항에 있어서, 질소가 적어도 부분적으로 종결 종으로서 SixC1-x에 혼입되는 것을 특징으로 하는 필드 방출 장치 제조방법.
  35. 제33항에 있어서, 질소가 적어도 부분적으로 나이트라이드로 SixC1-x에 혼입되는 것을 특징으로 하는 필드 방출 장치 제조방법.
  36. 제31항에 있어서, 비정질 SixC1-x가 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  37. 제31항에 있어서, 레지스터 소자가 레지스터 박막이고 적어도 하나의 전자 방출 구조가 레지스터 박막 상에 형성되는 것을 특징으로 하는 필드 방출 장치 제조방법.
  38. 제31항에 있어서, 기판 위에 음극을 형성하는 단계를 추가로 포함하고 레지스터 박막이 음극과 적어도 하나의 전자 방출 구조 사이에 위치되도록 음극 위에 레지스터 박막을 형성시키는 것을 특징으로 하는 필드 방출 장치 제조방법.
  39. 제31항에 있어서, 레지스터 소자가 104 내지 1010 cm 범위의 고유저항을 갖는 것을 특징으로 하는 필드 방출 장치 제조방법.
  40. 제31항에 있어서, 불순물을 이온 이식 또는 확산에 의해, 또는 비정질 SixC1-x의 성장 동안 비정질 SixC1-x 중으로 혼입시키는 것을 특징으로 하는 필드 방출 장치 제조방법.
  41. 제37항에 있어서, 레지스터 박막이 두께가 약 0.025 내지 약 10 마이크론 범위인 것을 특징으로 하는 필드 방출 장치 제조방법.
  42. 제41항에 있어서, 레지스터 박막이 두께가 약 0.1 내지 약 1.0 마이크론 범위인 것을 특징으로 하는 필드 방출 장치 제조방법.
  43. 제42항에 있어서, 레지스터 박막이 두께가 약 0.2 내지 약 0.5 마이크론 범위인 것을 특징으로 하는 필드 방출 장치 제조방법.
  44. 제31항에 있어서, 기판 표면에 음극층을 형성하는 단계와; 음극층에 레지스터 소자를 형성하는 단계와; 레지스터 소자 상에 유전층을 형성하는 단계와; 유전층 상에 게이트 전극을 형성하는 단계와; 레지스터 소자의 일부를 노출시키기 위하여, 유전층과 게이트 전극에 게이트 캐비티를 형성하는 단계와; 레지스터 소자의 노출부에 방출 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  45. 제31항에 있어서, 기판 표면에 음극층을 형성시키고; 음극층에 레지스터 소자를 형성시키며; 레지스터층에 방출 구조를 형성시킨 다음; 방출 구조 대향 측에 추출전극을 형성시키는 단계를 포함하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  46. 제31항에 있어서, 기판 표면에 음극층을 형성하는 단계와; 음극층에 레지스터 마이크로팁을 포함하는 레지스터 소자를 형성하는 단계와; 레지스터 마이크로팁 상에 방출 구조를 형성하는 단계와; 방출 구조 대향측에 추출 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  47. 제31항에 있어서, 기판 상에 음극층을 형성하는 단계와; 음극층에 레지스터 소자를 형성하는 단계와; 레지스터 소자의 노출부를 생성하는 레지스터 소자 상에 패턴화된 유전층을 형성하는 단계와; 패턴화된 유전층 상에 이에 상응하는 게이트 전극을 형성하는 단계와; 레지스터 소자의 노출부 상에 방출 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  48. 제31항에 있어서, 기판에 레지스터 소자를 형성하는 단계와; 레지스터 소자 상에 음극층을 형성하는 단계와; 음극층 상에 유전층을 형성하는 단계와; 유전층에 게이트 전극을 형성하는 단계와; 게이트 전극, 유전층 및 음극층을 통해 레지스터층의 일부를 노출시키는 단계와; 레지스터 층의 노출부에 방출 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  49. 제31항에 있어서, 기판 표면에 음극층을 형성하는 단계와; 음극층에 레지스터 마이크로팁을 포함하는 레지스터 소자를 형성하는 단계와; 레지스터 마이크로팁을 포함하는 레지스터 소자의 노출부를 생성하는 레지스터 소자상에 패턴화된 유전층을 형성하는 단계와; 패턴화된 유전층 상에 이에 상응하는 게이트 전극을 형성하는 단계와; 레지스터 마이크로팁에 방출 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  50. 제31항에 있어서, 기질 표면에 음극층을 형성하는 단계와; 음극층에 전기적으로 격리된 레지스터 마이크로팁을 포함하는 레지스터 소자를 형성하는 단계와; 레지스터 소자 상에 또는 레지스터 소자의 노출부를 생성하는 음극층에 패턴화된 유전층을 형성하는 단계와; 패턴화된 유전층 상에 이에 상응하는 게이트 전극을 형성하는 단계와; 레지스터 소자의 노출부에 복수개의 방출 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  51. 제50항에 있어서, 레지스터 소자의 노출부를 엣칭하여 방출 구조용 레지스터 페데스탈을 형성하는 단계를 포함하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  52. 제51항에 있어서, 레지스터 페데스탈이 레지스터 소자의 잔류부로부터 분리되도록 레지스터 소자의 노출부를 엣칭하는 단계를 포함하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  53. 제31항에 있어서, 기판 상에 레지스터 소자를 형성하는 단계와; 레지스터 소자의 노출부를 생성하는 레지스터 소자 상에 패턴화된 음극을 형성하는 단계와; 패턴화된 음극층 상에 이에 상응하는 패턴화된 유전층을 형성하는 단계와; 패턴화된 유전층 상에 이에 상응하는 패턴화된 제2레지스터 소자를 형성하는 단계와; 패턴화된 제2레지스터 소자 상에 이에 상응하는 패턴화된 게이트 전극을 형성하는 단계와; 레지스터 소자의 노출부 상에 방출 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  54. 제31항에 있어서, 기판 표면에 레지스터 소자의 패턴화된 저항성 박막을 형성하는 단계와; 기판 표면에 및/또는 저항성 박막의 일부에 패턴화된 유전성 박막을 형성하는 단계와; 패턴화된 유전성 박막 상에 이에 상응하는 패턴화된 게이트 금속 박막을 형성하는 단계와; 레지스터 박막과 커플링된 전자 에미터 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 필드 방출 장치 제조방법.
  55. 기판과,
    기판상의 제1전류 전도 영역과,
    상기 제1전류 전도 영역상의 레지스터 층과,
    제1전류 전도층에 대향하는 표면에서 레지스터 층과 접촉하는 레지스터 층상의 제2전류 전도층을 포함하며,
    상기 레지스터 층이 비정질 SixC1-x(여기에서, x는 0 보다 크고 1 보다 작다)를 포함하며, XixC1-x가 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하며,
    상기 레지스터 층은 제1전류 전도층과 인접하는 제1고유저항의 제1영역과, 상기 제1영역과 인접하며 상기 제1고유저항 보다 높은 제2고유저항의 제2영역과, 상기 제2전류 전도층과 인접하는 제2고유저항 보다 낮은 제3고유저항의 제3영역을 포함하며,
    상기 제2영역은 제1영역에 의해 제1전류 전도층으로부터 이격되며, 제3영역에 의해 제2전류 전도층으로부터 이격되는 것을 특징으로 하는 집적회로.
  56. 제55항에 있어서, SixC1-x가 수소, 할로겐, 질소 및 산소로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 집적회로.
  57. 제56항에 있어서, SixC1-x가 불순물로서 질소를 함유하는 것을 특징으로 하는 집적회로.
  58. 제57항에 있어서, 질소가 적어도 부분적으로 종결 종으로서 SixC1-x에 혼입되는 것을 특징으로 하는 집적회로.
  59. 제57항에 있어서, 질소가 적어도 부분적으로 나이트라이드의 형태로 SixC1-x에 혼입되는 것을 특징으로 하는 집적회로.
  60. 제55항에 있어서, SixC1-x가 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 집적회로.
  61. 제55항에 있어서, 제1전류 전도층이 금속을 포함하는 것을 특징으로 하는 집적회로.
  62. 제55항에 있어서, 제1전류 전도층이 반도체 재료를 포함하는 것을 특징으로 하는 집적회로.
  63. 제55항에 있어서, 레지스터 층이 전류 이용 장치와 전류 전도관계로 커플링되는 것을 특징으로 하는 집적회로.
  64. 제63항에 있어서, 전류 이용 장치가 필드 방출 장치를 포함하는 것을 특징으로 하는 집적회로.
  65. 제63항에 있어서, 전류 이용 장치가 트랜지스터를 포함하는 것을 특징으로 하는 집적회로.
  66. 제63항에 있어서, 전류 이용 장치가 캐패시터를 포함하는 것을 특징으로 하는 집적회로.
  67. 기판을 제공하는 단계와,
    상기 기판상에 제1층을 형성하는 단계와,
    상기 제1층상에 제2층을 형성하는 단계와,
    상기 제2층상에 제3층을 형성하는 단계와,
    상기 제1층과 제3층은 전류 전도층을 각각 포함하며,
    상기 제2층은 비정질 SixC1-x(여기에서, x는 0 보다 크고 1 보다 작다)로 이루어지는 레지스터 층을 포함하고; SixC1-x는 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하며; 상기 레지스터 층은 제1층의 전류 전도층과 인접하는 제1고유저항의 제1영역과, 상기 제1영역과 인접하고 제1고유저항 보다 높은 제2고유저항의 제2영역과, 상기 제3층의 전류 전도층과 인접하고 제2고유저항 보다 낮은 제3고유저항의 제3영역을 포함하며; 상기 제2영역은 제1영역에 의해 제1층의 전류 전도충으로부터 이격되고, 제3영역에 의해 제3층의 전류 전도층으로부터 이격되는 것을 특징으로 하는 집적회로 제조방법.
  68. 제67항에 있어서, 상기 레지스터 층의 제1 내지 제3영역의 제1 내지 제3고유저항은 제1영역 내지 제3영역 사이의 적어도 하나의 불순물의 농도를 변화시키므로써 형성되는 것을 특징으로 하는 집적회로 제조방법.
  69. 제67항에 있어서, SixC1-x가 수소, 할로겐, 질소 및 산소로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 집적회로 제조방법.
  70. 제69항에 있어서, SixC1-x가 불순물로서 질소를 함유하는 것을 특징으로 하는 집적회로 제조방법.
  71. 제70항에 있어서, 질소가 적어도 부분적으로 종결 종으로서 SixC1-x에 혼입되는 것을 특징으로 하는 집적회로 제조방법.
  72. 제70항에 있어서, 질소가 적어도 부분적으로 나이트라이드의 형태로 SixC1-x에 혼입되는 것을 특징으로 하는 집적회로 제조방법.
  73. 제68항에 있어서, SixC1-x가 수소, 할로겐, 질소, 및 산소로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 집적회로 제조방법.
  74. 제68항에 있어서, 불순물이 형성되는 대로 레지스터 층에 첨가되는 것을 특징으로 하는 집적회로 제조방법.
  75. 기판과,
    상기 기판 위에 형성되고 비정질 SixC1-x(여기에서, x는 0 보다 크고 1 보다 작다)를 포함하는 레지스터 소자와,
    기판 상 또는 기판 내에 형성되고 단지 약 10-8 cm2의 접촉면적으로 레지스터 소자와 접촉하는 전류 전도 소자를 포함하며,
    SixC1-x가 수소, 할로겐, 질소, 산소, 황, 셀레늄, 전이금속, 붕소, 알루미늄, 인, 갈륨, 비소, 리튬, 베릴륨, 나트륨 및 마그네슘으로 이루어진 그룹 중에서 선택된 적어도 하나의 불순물을 함유하는 것을 특징으로 하는 집적회로.
  76. 제75항에 있어서, 전류 전도 소자가 필드 방출 장치를 포함하는 것을 특징으로 하는 집적회로.
  77. 제75항에 있어서, 전류 전도 소자가 트랜지스터를 포함하는 것을 특징으로 하는 집적회로
  78. 제75항에 있어서, 전류 전도 소자가 캐패시터를 포함하는 것을 특징으로 하는 집적회로.
  79. 기판을 제공하는 단계와,
    기판 위에 비정질 SixC1-x(여기에서, x는 0 보다 크고 1 보다 작다)를 포함하는 레지스터 소자를 형성하는 단계와(여기에서, SixC1-x는 불순물로서 질소를 함유한다),
    적어도 450℃의 제1예정 고온에서 레지스터 소자를 어닐링하는 단계와,
    레지스터 소자의 어닐링에 이어서, 제1예정 고온을 초과하지 않는 온도에서 적어도 하나의 추가 가공 단계를 수행하는 단계를 포함하는 것을 특징으로 하는 집적회로 제조방법.
  80. 제79항에 있어서, 적어도 하나의 추가 가공 단계가 집적회로 상에 층을 침착하는 단계, 집적회로의 어닐링 단계, 집적회로내 추가 불순물의 혼입 단계 및 집적회로의 캡슐화 단계 중 적어도 하나를 포함하는 것을 특징으로 하는 집적회로 제조방법.
  81. 제79항에 있어서, 레지스터 소자 상에 유전층을 형성시키는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 제조방법.
  82. 제81항에 있어서, 어닐링 단계가 유전층 형성단계 후에 수행되는 것을 특징으로 하는 집적회로 제조방법.
  83. 제82항에 있어서, 유전층이 실리콘 디옥사이드를 포함하는 것을 특징으로 하는 집적회로 제조방법.
  84. 제82항에 있어서, 유전층이 실리콘 나이트라이드를 포함하는 것을 특징으로 하는 집적회로 제조방법.
KR1019980704631A 1995-12-20 1998-06-18 집적회로장치및비정질실리콘카바이드레지스터재료의사용방법 KR100519029B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/575,484 US6031250A (en) 1995-12-20 1995-12-20 Integrated circuit devices and methods employing amorphous silicon carbide resistor materials
US08/575,484 1995-12-20
US8/575,484 1995-12-20
PCT/US1996/020374 WO1997023002A1 (en) 1995-12-20 1996-12-20 Integrated circuit devices and methods employing amorphous silicon carbide resistor materials

Publications (2)

Publication Number Publication Date
KR20000064461A KR20000064461A (ko) 2000-11-06
KR100519029B1 true KR100519029B1 (ko) 2009-07-09

Family

ID=24300506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980704631A KR100519029B1 (ko) 1995-12-20 1998-06-18 집적회로장치및비정질실리콘카바이드레지스터재료의사용방법

Country Status (6)

Country Link
US (2) US6031250A (ko)
EP (1) EP0868752A4 (ko)
JP (1) JP2000502492A (ko)
KR (1) KR100519029B1 (ko)
AU (1) AU1340397A (ko)
WO (1) WO1997023002A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376012B1 (ko) 2011-12-14 2014-03-20 단국대학교 산학협력단 마이크로 팁 구조물 및 이의 제조방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532177A (en) * 1993-07-07 1996-07-02 Micron Display Technology Method for forming electron emitters
US6352910B1 (en) 1995-07-11 2002-03-05 Applied Komatsu Technology, Inc. Method of depositing amorphous silicon based films having controlled conductivity
US6181308B1 (en) * 1995-10-16 2001-01-30 Micron Technology, Inc. Light-insensitive resistor for current-limiting of field emission displays
US6680489B1 (en) 1995-12-20 2004-01-20 Advanced Technology Materials, Inc. Amorphous silicon carbide thin film coating
US5936243A (en) * 1997-06-09 1999-08-10 Ian Hardcastle Conductive micro-probe and memory device
FR2764731A1 (fr) * 1997-06-13 1998-12-18 Commissariat Energie Atomique Tube a rayons x comportant une source d'electrons a micropointes et des moyens de focalisations magnetique
US6013986A (en) * 1997-06-30 2000-01-11 Candescent Technologies Corporation Electron-emitting device having multi-layer resistor
GB2332089B (en) * 1997-12-04 1999-11-03 Printable Field Emitters Limit Field electron emission materials and devices
US6803243B2 (en) * 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6884644B1 (en) * 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6221154B1 (en) * 1999-02-18 2001-04-24 City University Of Hong Kong Method for growing beta-silicon carbide nanorods, and preparation of patterned field-emitters by chemical vapor depositon (CVD)
US6635983B1 (en) * 1999-09-02 2003-10-21 Micron Technology, Inc. Nitrogen and phosphorus doped amorphous silicon as resistor for field emission device baseplate
US6366266B1 (en) 1999-09-02 2002-04-02 Micron Technology, Inc. Method and apparatus for programmable field emission display
US6424083B1 (en) * 2000-02-09 2002-07-23 Motorola, Inc. Field emission device having an improved ballast resistor
JP4323679B2 (ja) * 2000-05-08 2009-09-02 キヤノン株式会社 電子源形成用基板及び画像表示装置
JP3548498B2 (ja) * 2000-05-08 2004-07-28 キヤノン株式会社 電子源形成用基板、該基板を用いた電子源並びに画像表示装置
JP2002056770A (ja) * 2000-08-08 2002-02-22 Futaba Corp 電界放出カソード及びその製造方法
US6664721B1 (en) * 2000-10-06 2003-12-16 Extreme Devices Incorporated Gated electron field emitter having an interlayer
US6730984B1 (en) * 2000-11-14 2004-05-04 International Business Machines Corporation Increasing an electrical resistance of a resistor by oxidation or nitridization
JP2003007976A (ja) * 2001-06-25 2003-01-10 Mitsubishi Electric Corp 半導体装置及びモジュール装置
US6815877B2 (en) * 2002-07-11 2004-11-09 Hon Hai Precision Ind. Co., Ltd. Field emission display device with gradient distribution of electrical resistivity
US6838814B2 (en) * 2002-07-12 2005-01-04 Hon Hai Precision Ind. Co., Ltd Field emission display device
US6825607B2 (en) * 2002-07-12 2004-11-30 Hon Hai Precision Ind. Co., Ltd. Field emission display device
US6825608B2 (en) * 2002-07-12 2004-11-30 Hon Hai Precision Ind. Co., Ltd. Field emission display device
JP3847235B2 (ja) * 2002-09-20 2006-11-22 財団法人ファインセラミックスセンター 電子放出素子
US6805431B2 (en) 2002-12-30 2004-10-19 Lexmark International, Inc. Heater chip with doped diamond-like carbon layer and overlying cavitation layer
JP4273517B2 (ja) 2003-03-25 2009-06-03 横河電機株式会社 集積回路
US7150771B2 (en) * 2004-06-18 2006-12-19 3M Innovative Properties Company Coated abrasive article with composite tie layer, and method of making and using the same
KR20060095331A (ko) * 2005-02-28 2006-08-31 삼성에스디아이 주식회사 전자 방출 소자
US7586248B2 (en) * 2005-04-29 2009-09-08 Samsung Sdi Co., Ltd. Electron emission device, method for manufacturing the device, and electron emission display using the same
KR20070012134A (ko) * 2005-07-22 2007-01-25 삼성에스디아이 주식회사 집속 전극을 갖는 전자방출소자 및 그 제조방법
US8237129B2 (en) * 2008-06-20 2012-08-07 Arradiance, Inc. Microchannel plate devices with tunable resistive films
US8227965B2 (en) * 2008-06-20 2012-07-24 Arradiance, Inc. Microchannel plate devices with tunable resistive films
US9852870B2 (en) * 2011-05-23 2017-12-26 Corporation For National Research Initiatives Method for the fabrication of electron field emission devices including carbon nanotube field electron emisson devices
JP2015515091A (ja) * 2012-03-16 2015-05-21 ナノックス イメージング ピーエルシー 電子放出構造を有する装置
WO2013184213A2 (en) * 2012-05-14 2013-12-12 The General Hospital Corporation A distributed, field emission-based x-ray source for phase contrast imaging
CN104584179B (zh) * 2012-08-16 2017-10-13 纳欧克斯影像有限公司 图像捕捉装置
WO2015079393A1 (en) 2013-11-27 2015-06-04 Nanox Imaging Plc Electron emitting construct configured with ion bombardment resistant
WO2016077586A1 (en) * 2014-11-14 2016-05-19 Mankin Max N Fabrication of nanoscale vacuum grid and electrode structure with high aspect ratio dielectric spacers between the grid and electrode
US9548180B2 (en) 2014-11-21 2017-01-17 Elwha Llc Nanoparticle-templated lithographic patterning of nanoscale electronic components
US10943760B2 (en) * 2018-10-12 2021-03-09 Kla Corporation Electron gun and electron microscope

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4329699A (en) * 1979-03-26 1982-05-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US4412900A (en) * 1981-03-13 1983-11-01 Hitachi, Ltd. Method of manufacturing photosensors
US4937454A (en) * 1987-11-19 1990-06-26 Hitachi, Ltd. Radiation detector
US5140397A (en) * 1985-03-14 1992-08-18 Ricoh Company, Ltd. Amorphous silicon photoelectric device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789471A (en) * 1970-02-06 1974-02-05 Stanford Research Inst Field emission cathode structures, devices utilizing such structures, and methods of producing such structures
US4276535A (en) * 1977-08-23 1981-06-30 Matsushita Electric Industrial Co., Ltd. Thermistor
FR2593953B1 (fr) * 1986-01-24 1988-04-29 Commissariat Energie Atomique Procede de fabrication d'un dispositif de visualisation par cathodoluminescence excitee par emission de champ
US4827118A (en) * 1986-07-10 1989-05-02 Minolta Camera Kabushiki Kaisha Light-sensitive device having color filter and manufacturing method thereof
US4695853A (en) * 1986-12-12 1987-09-22 Hewlett-Packard Company Thin film vertical resistor devices for a thermal ink jet printhead and methods of manufacture
DE3850157T2 (de) * 1987-03-23 1995-02-09 Hitachi Ltd Photoelektrische Umwandlungsanordnung.
US4759836A (en) * 1987-08-12 1988-07-26 Siliconix Incorporated Ion implantation of thin film CrSi2 and SiC resistors
FR2623013A1 (fr) * 1987-11-06 1989-05-12 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source
FR2650119A1 (fr) * 1989-07-21 1991-01-25 Thomson Tubes Electroniques Dispositif de regulation de courant individuel de pointe dans un reseau plan de microcathodes a effet de champ, et procede de realisation
US5142184B1 (en) * 1990-02-09 1995-11-21 Motorola Inc Cold cathode field emission device with integral emitter ballasting
FR2663462B1 (fr) * 1990-06-13 1992-09-11 Commissariat Energie Atomique Source d'electrons a cathodes emissives a micropointes.
US5075591A (en) * 1990-07-13 1991-12-24 Coloray Display Corporation Matrix addressing arrangement for a flat panel display with field emission cathodes
US5232865A (en) * 1991-07-24 1993-08-03 Micron Technology, Inc. Method of fabricating vertically integrated oxygen-implanted polysilicon resistor
US5159430A (en) * 1991-07-24 1992-10-27 Micron Technology, Inc. Vertically integrated oxygen-implanted polysilicon resistor
KR950011567B1 (ko) * 1992-02-21 1995-10-06 삼성전자주식회사 칼라필터 제조방법
US5371431A (en) * 1992-03-04 1994-12-06 Mcnc Vertical microelectronic field emission devices including elongate vertical pillars having resistive bottom portions
US5449970A (en) * 1992-03-16 1995-09-12 Microelectronics And Computer Technology Corporation Diode structure flat panel display
US5283500A (en) * 1992-05-28 1994-02-01 At&T Bell Laboratories Flat panel field emission display apparatus
US5608283A (en) * 1994-06-29 1997-03-04 Candescent Technologies Corporation Electron-emitting devices utilizing electron-emissive particles which typically contain carbon
WO1996024152A1 (en) * 1995-01-31 1996-08-08 Candescent Technologies Corporation Gated filament structures for a field emission display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4329699A (en) * 1979-03-26 1982-05-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US4412900A (en) * 1981-03-13 1983-11-01 Hitachi, Ltd. Method of manufacturing photosensors
US5140397A (en) * 1985-03-14 1992-08-18 Ricoh Company, Ltd. Amorphous silicon photoelectric device
US4937454A (en) * 1987-11-19 1990-06-26 Hitachi, Ltd. Radiation detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101376012B1 (ko) 2011-12-14 2014-03-20 단국대학교 산학협력단 마이크로 팁 구조물 및 이의 제조방법

Also Published As

Publication number Publication date
EP0868752A4 (en) 2001-09-12
WO1997023002A1 (en) 1997-06-26
AU1340397A (en) 1997-07-14
US6268229B1 (en) 2001-07-31
EP0868752A1 (en) 1998-10-07
KR20000064461A (ko) 2000-11-06
JP2000502492A (ja) 2000-02-29
US6031250A (en) 2000-02-29

Similar Documents

Publication Publication Date Title
KR100519029B1 (ko) 집적회로장치및비정질실리콘카바이드레지스터재료의사용방법
WO1997023002A9 (en) Integrated circuit devices and methods employing amorphous silicon carbide resistor materials
US5374868A (en) Method for formation of a trench accessible cold-cathode field emission device
US5712534A (en) High resistance resistors for limiting cathode current in field emmision displays
US5747918A (en) Display apparatus comprising diamond field emitters
US5391956A (en) Electron emitting device, method for producing the same and display apparatus and electron beam drawing apparatus utilizing the same
US5458518A (en) Method for producing silicon tip field emitter arrays
US6012958A (en) Field emission device micropoint with current-limiting resistive structure and method for making same
US5828288A (en) Pedestal edge emitter and non-linear current limiters for field emitter displays and other electron source applications
US4986787A (en) Method of making an integrated component of the cold cathode type
JP2809078B2 (ja) 電界放出冷陰極およびその製造方法
KR20010043439A (ko) 전계방출소자, 이의 제조방법 및 이를 사용한 디스플레이장치
US6984535B2 (en) Selective etching of a protective layer to form a catalyst layer for an electron-emitting device
US6369505B2 (en) Baseplate and a method for manufacturing a baseplate for a field emission display
JP3086445B2 (ja) 電界放出素子の形成方法
JP3502883B2 (ja) 冷電子放出素子及びその製造方法
JP4312331B2 (ja) 電子放出装置
JP3595821B2 (ja) 冷電子放出素子及びその製造方法
KR100290136B1 (ko) 전계방출소자제조방법
JP3832070B2 (ja) 冷電子放出素子の製造方法
KR100588266B1 (ko) 제어된 도전율을 갖는 비정질 실리콘계 박막의 증착 방법
KR960010426B1 (ko) 디스크-엣지형 전계 전자 방출 소자 및 그 제조방법
KR100289066B1 (ko) 전도성박막증착공정을이용한원추형전계방출소자의제조방법
JPH10247452A (ja) 冷電子放出素子及びその製造方法
JPH1083757A (ja) 冷電子放出素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee