KR100505685B1 - 리던던시 효율을 증가시키는 반도체 메모리 장치 - Google Patents
리던던시 효율을 증가시키는 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR100505685B1 KR100505685B1 KR10-2003-0029759A KR20030029759A KR100505685B1 KR 100505685 B1 KR100505685 B1 KR 100505685B1 KR 20030029759 A KR20030029759 A KR 20030029759A KR 100505685 B1 KR100505685 B1 KR 100505685B1
- Authority
- KR
- South Korea
- Prior art keywords
- ecc
- normal
- output line
- data input
- cell
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/1052—Bypassing or disabling error detection or correction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/81—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a hierarchical redundancy scheme
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
Claims (18)
- 다수의 메모리 뱅크들을 구비하는 반도체 메모리 장치에 있어서,상기 다수의 메모리 뱅크들 각각은통상의 노말 데이터를 저장하기 위한 노말 메모리셀들을 포함하는 다수개의 노말 셀 블록들;불량 메모리 셀을 대체하기 위한 리던던시 메모리셀들을 포함하는 다수개의 리던던시 셀 블록들; 및오류 검사/정정 코드(error check/correction code, 이하 ECC) 메모리셀들을 포함하는 하나 이상의 ECC 셀 블록을 구비하며,상기 반도체 메모리 장치가 상기 ECC 셀 블록을 오류 검사/정정 코드을 저장하기 위해 사용하지 않는 경우에는, 상기 ECC 셀 블록은 소정의 모드 신호에 응답하여 불량 메모리셀을 대체하는데 사용되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 ECC 셀 블락은상기 리던던시 셀 블락들이 모두 사용된 후에 불량 메모리셀을 대체하는데 사용하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 모드 신호는본딩 옵션에 의해 발생되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 모드 신호는소정의 퓨즈의 절단 여부에 응답하여 발생되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 반도체 메모리 장치는상기 노말 메모리셀들의 데이터를 입출력하기 위한 노말 데이터 입출력 라인;상기 ECC 메모리셀들의 데이터를 입출력하기 위한 ECC 데이터 입출력 라인; 및상기 모드 신호에 응답하여 상기 노말 데이터 입출력 라인과 상기 노말 셀 어레이 블록의 연결을 차단하고 상기 노말 데이터 입출력 라인을 상기 ECC 데이터 입출력 라인에 연결시키는 리페어 회로를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 5 항에 있어서, 상기 리페어 회로는상기 노말 데이터 입출력 라인과 상기 노말 셀 어레이 블록의 연결을 제어하는 노말 스위칭 수단; 및상기 노말 데이터 입출력 라인과 상기 ECC 데이터 입출력 라인의 연결을 제어하는 ECC 스위칭 수단을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 6 항에 있어서,상기 노말 스위칭 수단과 상기 ECC 스위칭 수단은 각각의 제어 신호에 응답하여 개폐되고, 상기 각각의 제어 신호는 소정의 퓨즈의 절단여부에 응답하여 발생되거나 본딩 옵션에 의해 발생되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 반도체 메모리 장치는상기 노말 메모리셀들에 연결되는 노말 비트라인;상기 노말 메모리셀들의 데이터를 입출력하기 위한 노말 데이터 입출력 라인;노말 칼럼 선택 라인 신호에 응답하여 상기 노말 비트라인을 상기 노말 데이터 입출력 라인에 연결시키는 노말 전송 게이트;상기 ECC 메모리셀들에 연결되는 ECC 비트라인;상기 ECC 메모리셀들의 데이터를 입출력하기 위한 ECC 데이터 입출력 라인;ECC 칼럼 선택 라인 신호에 응답하여 상기 ECC 비트라인을 상기 ECC 데이터 입출력 라인에 연결시키는 ECC 전송 게이트; 및상기 모드 신호에 응답하여 상기 노말 칼럼 선택 라인 신호 대신에 상기 ECC 칼럼 선택 라인 신호를 인에이블하는 리페어 회로를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 8 항에 있어서, 상기 리페어 회로는상기 모드 신호에 응답하여 상기 노말 데이터 입출력 라인을 상기 ECC 데이터 입출력 라인과 연결하는 스위칭 수단을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 9 항에 있어서,상기 스위칭 수단은 제어 신호에 응답하여 개폐되고, 상기 제어 신호는 소정의 퓨즈의 절단여부에 응답하여 발생되거나 본딩 옵션에 의해 발생되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 1 항에 있어서, 상기 모드 신호는상기 반도체 메모리 장치의 비트 구성을 나타내는 신호인 것을 특징으로 하는 반도체 메모리 장치.
- 오류 검사/정정 코드(error check/correction code, 이하 ECC)를 사용하는 반도체 메모리 장치와 병합하여 설계되는 반도체 메모리 장치에 있어서,통상의 노말 데이터를 저장하기 위한 노말 메모리셀들을 포함하는 노말 셀 블록;ECC 메모리셀들을 포함하는 ECC 셀 블록; 및소정의 모드 신호에 응답하여 상기 ECC 셀 어레이 블록을 ECC 데이터를 저장하는데 사용하지 않고 불량 메모리셀을 대체하도록 제어하는 리페어 회로를 구비하며,상기 반도체 메모리 장치가 상기 ECC 셀 블록을 오류 검사/정정 코드을 저장하기 위해 사용하지 않는 경우에는, 상기 ECC 셀 블록은 소정의 모드 신호에 응답하여 불량 메모리셀을 대체하는데 사용되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 12 항에 있어서, 상기 모드 신호는본딩 옵션에 의해 발생되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 12 항에 있어서, 상기 모드 신호는소정의 퓨즈의 절단 여부에 응답하여 발생되는 것을 특징으로 하는 반도체 메모리 장치.
- 제 12 항에 있어서,상기 반도체 메모리 장치는 상기 노말 메모리셀들의 데이터를 입출력하기 위한 노말 데이터 입출력 라인; 및 상기 ECC 메모리셀들의 데이터를 입출력하기 위한 ECC 데이터 입출력 라인을 더 구비하며,상기 리페어 회로는 상기 모드 신호에 응답하여 상기 노말 데이터 입출력 라인과 상기 노말 셀 어레이 블록의 연결을 차단하고 상기 노말 데이터 입출력 라인을 상기 ECC 데이터 입출력 라인에 연결시키는 것을 특징으로 하는 반도체 메모리 장치.
- 제 15 항에 있어서, 상기 리페어 회로는상기 노말 데이터 입출력 라인과 상기 노말 셀 어레이 블록의 연결을 제어하는 노말 스위칭 수단; 및상기 노말 데이터 입출력 라인과 상기 ECC 데이터 입출력 라인의 연결을 제어하는 ECC 스위칭 수단을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 12 항에 있어서,상기 반도체 메모리 장치는 상기 노말 메모리셀들에 연결되는 노말 비트라인; 상기 노말 메모리셀들의 데이터를 입출력하기 위한 노말 데이터 입출력 라인; 노말 칼럼 선택 라인 신호에 응답하여 상기 노말 비트라인을 상기 노말 데이터 입출력 라인에 연결시키는 노말 게이트; 상기 ECC 메모리셀들에 연결되는 ECC 비트라인; 상기 ECC 메모리셀들의 데이터를 입출력하기 위한 ECC 데이터 입출력 라인; 및 ECC 칼럼 선택 라인 신호에 응답하여 상기 ECC 비트라인을 상기 ECC 데이터 입출력 라인에 연결시키는 ECC 게이트를 더 구비하며,상기 리페어 회로는 상기 모드 신호에 응답하여 상기 노말 칼럼 선택 라인 신호 대신에 상기 ECC 칼럼 선택 라인 신호를 인에이블하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 17 항에 있어서, 상기 리페어 회로는상기 모드 신호에 응답하여 상기 노말 데이터 입출력 라인을 상기 ECC 데이터 입출력 라인과 연결하는 스위칭 수단을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0029759A KR100505685B1 (ko) | 2003-05-12 | 2003-05-12 | 리던던시 효율을 증가시키는 반도체 메모리 장치 |
US10/735,947 US6934203B2 (en) | 2003-05-12 | 2003-12-15 | Semiconductor memory device for improving redundancy efficiency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0029759A KR100505685B1 (ko) | 2003-05-12 | 2003-05-12 | 리던던시 효율을 증가시키는 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040097458A KR20040097458A (ko) | 2004-11-18 |
KR100505685B1 true KR100505685B1 (ko) | 2005-08-03 |
Family
ID=33411674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0029759A KR100505685B1 (ko) | 2003-05-12 | 2003-05-12 | 리던던시 효율을 증가시키는 반도체 메모리 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6934203B2 (ko) |
KR (1) | KR100505685B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7529969B1 (en) * | 2006-08-24 | 2009-05-05 | Micron Technology, Inc. | Memory device internal parameter reliability |
US20090091968A1 (en) * | 2007-10-08 | 2009-04-09 | Stefan Dietrich | Integrated circuit including a memory having a data inversion circuit |
KR20100098969A (ko) * | 2009-03-02 | 2010-09-10 | 삼성전자주식회사 | 에러 정정 코드들의 신뢰성을 향상시킬 수 반도체 장치, 이를 포함하는 반도체 시스템, 및 에러 정정 코드 처리 방법 |
US20100262755A1 (en) * | 2009-04-10 | 2010-10-14 | Honeywell International Inc. | Memory systems for computing devices and systems |
KR102189757B1 (ko) | 2014-07-30 | 2020-12-11 | 삼성전자주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 이의 동작 방법 |
KR102378819B1 (ko) * | 2018-02-20 | 2022-03-25 | 삼성전자주식회사 | 메모리 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61264599A (ja) * | 1985-05-16 | 1986-11-22 | Fujitsu Ltd | 半導体記憶装置 |
JP3165101B2 (ja) | 1998-03-05 | 2001-05-14 | 日本電気アイシーマイコンシステム株式会社 | 多値式半導体メモリ装置およびその不良救済方法 |
JP3595495B2 (ja) | 2000-07-27 | 2004-12-02 | Necマイクロシステム株式会社 | 半導体記憶装置 |
US6418068B1 (en) * | 2001-01-19 | 2002-07-09 | Hewlett-Packard Co. | Self-healing memory |
-
2003
- 2003-05-12 KR KR10-2003-0029759A patent/KR100505685B1/ko active IP Right Grant
- 2003-12-15 US US10/735,947 patent/US6934203B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20040097458A (ko) | 2004-11-18 |
US6934203B2 (en) | 2005-08-23 |
US20040228182A1 (en) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100464744B1 (ko) | 리던던시 시스템을 구비하는 반도체 메모리 장치 | |
KR100867562B1 (ko) | 메모리 장치 내의 멀티플렉스된 중복 구조를 위한 회로 및 방법 | |
US6813199B2 (en) | Semiconductor memory device with improved saving rate for defective chips | |
KR100252053B1 (ko) | 칼럼 방향의 데이터 입출력선을 가지는 반도체메모리장치와불량셀 구제회로 및 방법 | |
JP2007257791A (ja) | 半導体記憶装置 | |
KR100929830B1 (ko) | 반도체 메모리장치 및 이의 병렬 테스트방법 | |
JP2009176384A (ja) | 半導体記憶装置 | |
JPH08335399A (ja) | メモリ回路、メモリ回路のデータ制御回路、およびメモリ回路のアドレス指定回路 | |
US7218558B2 (en) | Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks | |
US7177209B2 (en) | Semiconductor memory device and method of driving the same | |
KR100505685B1 (ko) | 리던던시 효율을 증가시키는 반도체 메모리 장치 | |
US6621749B2 (en) | Integrated circuit memory devices providing per-bit redundancy and methods of operating same | |
US7100090B2 (en) | Semiconductor memory device having a test circuit | |
US6754865B2 (en) | Integrated circuit | |
US6707731B2 (en) | Integrated circuit memory devices with per-bit redundancy and methods of operation thereof | |
KR100924579B1 (ko) | 리던던시 메모리 셀 억세스 회로, 이를 포함하는 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법 | |
KR100321165B1 (ko) | Mml내에서의칼럼여분의접속방법및그장치 | |
KR100357182B1 (ko) | 반도체 메모리 장치의 리던던시 회로 | |
KR20060023690A (ko) | 복수의 불량 셀을 리페어할 수 있는 반도체 메모리 장치 | |
KR100258901B1 (ko) | 컬럼 리던던시 제어회로 | |
JPH02210696A (ja) | 半導体記憶装置 | |
KR100454251B1 (ko) | 메모리 테스트 시간을 줄인 반도체 메모리 장치 | |
JP2001110197A (ja) | 半導体メモリ装置 | |
KR19990079599A (ko) | 반도체 메모리 장치의 칼럼리페어 회로 | |
KR20010008811A (ko) | 반도체 메모리 장치의 리던던시 디코더 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 14 |