KR100503806B1 - 환류 전류를 감소시키는 플라즈마 디스플래이 패널서스테인 구동 장치 - Google Patents

환류 전류를 감소시키는 플라즈마 디스플래이 패널서스테인 구동 장치 Download PDF

Info

Publication number
KR100503806B1
KR100503806B1 KR10-2003-0054343A KR20030054343A KR100503806B1 KR 100503806 B1 KR100503806 B1 KR 100503806B1 KR 20030054343 A KR20030054343 A KR 20030054343A KR 100503806 B1 KR100503806 B1 KR 100503806B1
Authority
KR
South Korea
Prior art keywords
node
display panel
plasma display
switching unit
power recovery
Prior art date
Application number
KR10-2003-0054343A
Other languages
English (en)
Other versions
KR20050015496A (ko
Inventor
노정욱
이상훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0054343A priority Critical patent/KR100503806B1/ko
Priority to US10/888,001 priority patent/US7504779B2/en
Priority to JP2004230912A priority patent/JP4889927B2/ja
Priority to CNB2004100562734A priority patent/CN100382124C/zh
Publication of KR20050015496A publication Critical patent/KR20050015496A/ko
Application granted granted Critical
Publication of KR100503806B1 publication Critical patent/KR100503806B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 환류 전류를 감소시키는 플라즈마 디스플래이 패널 서스테인 구동 장치에 관한 것으로서, 상기 플라즈마 디스플래이 패널에 소정 전압을 공급하는 전력회수 캐패시터; 전원전압에 연결된 상부 모스트랜지스터와 접지전압에 연결된 하부 모스트랜지스터가 노드를 통해 상호 연결되고, 상기 노드가 상기 플라즈마 디스플래이 패널에 연결되며, 상기 플라즈마 디스플래이 패널에 충전된 전압을 유지 또는 방전시키는 서스테인 스위칭부; 상기 전력회수 캐패시터와 상기 노드에 연결되며, 상기 서스테인 스위칭부가 비활성화 상태에서 상기 플라즈마 디스플래이 패널과 공진회로를 형성하여 상기 전력회수 캐패시터에 충전된 전압을 상기 서스테인 스위칭부를 통해서 상기 플라즈마 디스플래이 패널에 공급하고, 상기 서스테인 스위칭부가 활성화될 때 상기 서스테인 스위칭부의 출력전류가 유입되는 것을 차단하는 제1 전력 회수부; 및 상기 전력회수 캐패시터와 상기 노드에 연결되며, 상기 서스테인 스위칭부가 비활성화 상태에서 상기 플라즈마 디스플래이 패널과 공진회로를 형성하여 상기 플라즈마 디스플래이 패널에 충전된 전압을 상기 전력회수 캐패시터로 방전시키고, 상기 서스테인 스위칭부가 활성화될 때 상기 서스테인 스위칭부와의 전류경로를 차단하는 제2 전력 회수부를 구비함으로써 환류 전류가 대폭 감소된다.

Description

환류 전류를 감소시키는 플라즈마 디스플래이 패널 서스테인 구동 장치{Plasma display panel sustain driver for decreasing flywheel current}
본 발명은 플라즈마 디스플래이 패널 서스테인 구동 장치에 관한 것으로서, 특히 플라즈마 디스플래이 패널을 구동할 때 발생하는 환류 전류를 감소시키는 플라즈마 디스플래이 패널 서스테인 구동 장치에 관한 것이다.
플라즈마 디스플래이 패널(Plasma Display Panel)은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 디스플래이 장치이며, 이와 같은 플라즈마 디스플래이 패널을 발광시키기 위하여 플라즈마 디스플래이 패널 서스테인 구동장치가 사용된다.
도 1은 웨버(Webber et al) 특허(미국 특허 #4,886,349)에 개시된 플라즈마 디스플래이 패널(111)에 연결된 플라즈마 디스플래이 패널 서스테인 구동 장치(101)의 회로도이다. 도 1을 참조하면, 플라즈마 디스플래이 패널 서스테인 구동 장치(101)는 캐패시터(Cc), 모스 트랜지스터들(Sr,Sf,Su,Sd), 다이오드들(Dr,Df,D1,D2) 및 인덕터(L)를 구비한다. 단자(121)에는 플라즈마 디스플래이 패널 서스테인 구동 장치(101)와 동일한 장치가 연결된다.
플라즈마 디스플래이 패널 서스테인 구동 장치(101)의 동작은 4가지 모드들(M1∼M4)로 구별된다. 각 모드별로 플라즈마 디스플래이 패널(111)에 인가되는 전압(Vp)과 인덕터(L)에 흐르는 전류(iL)의 파형이 도 2에 도시되어 있다. 도 2에 도시된 바와 같이, 제2 모드(M2) 및 제4 모드(M4)에서 인덕터(L)에는 많은 환류 전류(if1,if2)가 흐른다.
환류 전류(if1)는 제2 모드에서 모스 트랜지스터(Su)가 온되어 모스 트랜지스터(Su)로부터 인덕터(L)를 통하여 다이오드(D1)로 흐르고, 환류 전류(if2)는 제4 모드에서 모스 트랜지스터(Sd)가 온되어 다이오드(D2)로부터 인덕터(L)를 통하여 모스 트랜지스터(Sd)로 흐른다.
환류 전류들(if1,if2)은 매우 크기 때문에, 환류 전류들(if1,if2)로 인하여 모스트랜지스터들(Su,Sd)은 높은 전류 스트레스를 받는다. 따라서, 모스트랜지스터들(Su,Sd)은 높은 전류 스펙(specification)을 구비하여야 한다. 모스트랜지스터들(Su,Sd)의 전류 스펙이 높아지면, 모스트랜지스터들(Su,Sd)의 크기가 커지게 되고, 이로 인하여 플라즈마 디스플래이 패널 서스테인 구동 장치(101)의 크기 및 가격이 상승한다.
환류 전류들(if1,if2)이 크면, 모스트랜지스터들(Su,Sd)에서 소비되는 전력량이 증가하고, 그로 인하여 플라즈마 디스플래이 패널 서스테인 구동 장치(101)에서 소모되는 전력량이 늘어난다.
도 3은 도모카츠(Tomokatsu et al) 특허(미국 특허 #5,828,353)에 개시된 플라즈마 디스플래이 패널(311)에 연결된 종래의 다른 플라즈마 디스플래이 패널 서스테인 구동 장치(301)의 회로도이다. 도 3을 참조하면, 플라즈마 디스플래이 패널 서스테인 구동 장치(301)는 캐패시터(Cc), 모스트랜지스터들(Sf,Sr,Su,Sd), 다이오드들(Df,D11,D12,Dr,D21,D22,Du,Dd), 및 인덕터들(L1,L2)을 구비한다. 단자(321)에는 플라즈마 디스플래이 패널 서스테인 구동 장치(301)와 동일한 장치가 연결된다.
플라즈마 디스플래이 패널 서스테인 구동 장치(301)의 동작은 도 1에 도시된 플라즈마 디스플래이 패널 서스테인 구동 장치(101)와 유사하며, 플라즈마 디스플래이 패널(311)에 인가되는 전압(Vp)과 인덕터들(L1,L2)에 흐르는 전류의 파형은 도 2에 도시된 것과 유사하다.
인덕터들(L1,L2)에는 환류 전류들(도 2의 if1,if2)이 발생하고, 이들로 인하여 모스트랜지스터들(Su,Sd)은 높은 전류 스트레스를 받는다. 따라서, 플라즈마 디스플래이 패널 서스테인 구동 장치(301)의 크기 및 가격이 상승하고, 플라즈마 디스플래이 패널 서스테인 구동 장치(301)의 전력 소모가 늘어난다.
도 4는 키시(Kishi et al) 특허(일본 특허 #P2002-62843A)에 개시된 플라즈마 디스플래이 패널(411)에 연결된 종래의 또 다른 플라즈마 디스플래이 패널 서스테인 구동 장치(401)의 회로도이다. 도 4를 참조하면, 플라즈마 디스플래이 패널 서스테인 구동 장치(401)는 모스 트랜지스터들(Sr,Sf,Su1,Su2,Sd1,Sd2,Sa,Sb), 다이오드들(Dr,Df,D11,D12,D21,D22,D31,D32,Da,Db), 캐패시터들(Cc,Cd) 및 인덕터들(Lr,Lf)을 구비한다. 단자(421)에는 플라즈마 디스플래이 패널 서스테인 구동 장치(401)와 동일한 장치가 연결된다.
플라즈마 디스플래이 패널 서스테인 구동 장치(401)의 동작은 6가지 모드들(M1∼M6)로 구별된다. 각 모드별로 플라즈마 디스플래이 패널(411)에 인가되는 전압(Vp)과 인덕터들(Lr,Lf)에 흐르는 전류들(iLr,iLf)의 파형이 도 5에 도시되어 있다. 도 5에 도시된 바와 같이, 제2 모드(M2) 및 제5 모드(M5)에서 인덕터들(Lr,Lf)에는 많은 환류 전류들(if1,if2)이 흐른다.
환류 전류(if1)는 제2 모드(M2)에서 모스 트랜지스터(Su2)가 온(on)되어 모스 트랜지스터(Su2)로부터 인덕터(Lr)를 통하여 다이오드(D21)로 흐르고, 환류 전류(if2)는 제5 모드(M5)에서 모스 트랜지스터(Sd2)가 온되어 다이오드(D22)로부터 인덕터(Lf)를 통하여 모스 트랜지스터(Sd2)로 흐른다.
이와 같은 환류 전류들(if1,if2)로 인하여 모스트랜지스터들(Su2,Sd2)은 높은 전류 스트레스를 받게 되며, 그에 따라, 플라즈마 디스플래이 패널 서스테인 구동 장치(401)의 크기 및 가격이 상승하고, 플라즈마 디스플래이 패널 서스테인 구동 장치(401)에서 소모되는 전력량이 늘어난다.
본 발명이 이루고자하는 기술적 과제는 환류 전류를 감소시키는 플라즈마 디스플래이 패널 서스테인 구동 장치를 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명은
플라즈마 디스플래이 패널을 구동하는 서스테인 구동 장치에 있어서, 상기 플라즈마 디스플래이 패널에 소정 전압을 공급하는 전력회수 캐패시터; 전원전압에 연결된 상부 모스트랜지스터와 접지전압에 연결된 하부 모스트랜지스터가 노드를 통해 상호 연결되고, 상기 노드가 상기 플라즈마 디스플래이 패널에 연결되며, 상기 플라즈마 디스플래이 패널에 충전된 전압을 유지 또는 방전시키는 서스테인 스위칭부; 상기 전력회수 캐패시터와 상기 노드에 연결되며, 상기 서스테인 스위칭부가 비활성화 상태에서 상기 플라즈마 디스플래이 패널과 공진회로를 형성하여 상기 전력회수 캐패시터에 충전된 전압을 상기 서스테인 스위칭부를 통해서 상기 플라즈마 디스플래이 패널에 공급하고, 상기 서스테인 스위칭부가 활성화될 때 상기 서스테인 스위칭부의 출력전류가 유입되는 것을 차단하는 제1 전력 회수부; 및 상기 전력회수 캐패시터와 상기 노드에 연결되며, 상기 서스테인 스위칭부가 비활성화 상태에서 상기 플라즈마 디스플래이 패널과 공진회로를 형성하여 상기 플라즈마 디스플래이 패널에 충전된 전압을 상기 전력회수 캐패시터로 방전시키고, 상기 서스테인 스위칭부가 활성화될 때 상기 서스테인 스위칭부와의 전류경로를 차단하는 제2 전력 회수부를 구비하는 플라즈마 디스플래이 패널 서스테인 구동 장치를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
플라즈마 디스플래이 패널을 구동하는 서스테인 구동 장치에 있어서, 상기 플라즈마 디스플래이 패널에 소정 전압을 공급하는 전력회수 캐패시터; 전원전압에 연결된 상부 모스트랜지스터와 접지전압에 연결된 하부 모스트랜지스터가 노드를 통해 상호 연결되고, 상기 노드가 상기 플라즈마 디스플래이 패널에 연결되며, 상기 플라즈마 디스플래이 패널에 충전된 전압을 유지 또는 방전시키는 서스테인 스위칭부; 상기 전력회수 캐패시터와 제1 노드 사이에 연결된 제1 모스트랜지스터, 상기 제1 노드와 제2 노드 사이에 연결된 제1 인덕터, 상기 제1 노드와 접지전압 사이에 연결된 제1 다이오드, 상기 제2 노드와 상기 접지전압 사이에 연결된 제2 다이오드, 및 상기 제2 노드와 상기 서스테인 스위칭부의 노드 사이에 연결된 제3 다이오드를 구비하며, 상기 제1 및 제2 다이오드들은 상기 접지전압측에서 바라볼 때 순방향으로 연결되며, 상기 제3 다이오드는 상기 서스테인 스위칭부에서 바라볼 때 역방향으로 연결된 제1 전력 회수부; 및 상기 전력회수 캐패시터와 제3 노드 사이에 연결된 제2 모스트랜지스터, 상기 제3 노드와 제4 노드 사이에 연결된 제2 인덕터, 상기 제3 노드와 전원전압 사이에 연결된 제4 다이오드, 상기 제4 노드와 상기 전원전압 사이에 연결된 제5 다이오드, 및 상기 제4 노드와 상기 서스테인 스위칭부의 노드 사이에 연결된 제6 다이오드를 구비하며, 상기 제4 및 제5 다이오드들은 상기 전원전압측에서 바라볼 때 역방향으로 연결되며, 상기 제6 다이오드는 상기 서스테인 스위칭부에서 바라볼 때 순방향으로 연결된 제2 전력 회수부를 구비하는 플라즈마 디스플래이 패널 서스테인 구동 장치를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
플라즈마 디스플래이 패널을 구동하는 서스테인 구동 장치에 있어서, 상기 플라즈마 디스플래이 패널에 소정 전압을 공급하는 전력회수 캐패시터; 전원전압에 연결된 상부 모스트랜지스터, 상기 상부 모스 트랜지스터와 노드 사에이 연결된 상부 다이오드, 접지전압에 연결된 하부 모스트랜지스터, 및 상기 하부 모스트랜지스트와 상기 노드 사이에 연결된 하부 다이오드를 구비하고, 상기 노드가 상기 플라즈마 디스플래이 패널에 연결되며, 상기 플라즈마 디스플래이 패널에 충전된 전압을 유지 또는 방전시키는 서스테인 스위칭부; 상기 전력회수 캐패시터와 제1 노드 사이에 연결된 제1 모스트랜지스터, 상기 제1 노드와 제2 노드 사이에 연결된 제1 인덕터, 상기 제1 노드와 접지전압 사이에 연결된 제1 다이오드, 상기 제2 노드와 상기 접지전압 사이에 연결된 제2 다이오드, 및 상기 제2 노드와 상기 서스테인 스위칭부의 노드 사이에 연결된 제3 다이오드를 구비하며, 상기 제1 및 제2 다이오드들은 상기 접지전압측에서 바라볼 때 순방향으로 연결되며, 상기 제3 다이오드는 상기 서스테인 스위칭부에서 바라볼 때 역방향으로 연결된 제1 전력 회수부; 및 상기 전력회수 캐패시터와 제3 노드 사이에 연결된 제2 모스트랜지스터, 상기 제3 노드와 제4 노드 사이에 연결된 제2 인덕터, 상기 제3 노드와 전원전압 사이에 연결된 제4 다이오드, 상기 제4 노드와 상기 전원전압 사이에 연결된 제5 다이오드, 및 상기 제4 노드와 상기 서스테인 스위칭부의 노드 사이에 연결된 제6 다이오드를 구비하며, 상기 제4 및 제5 다이오드들은 상기 전원전압측에서 바라볼 때 역방향으로 연결되며, 상기 제6 다이오드는 상기 서스테인 스위칭부에서 바라볼 때 순방향으로 연결된 제2 전력 회수부를 구비하는 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
플라즈마 디스플래이 패널을 구동하는 서스테인 구동 장치에 있어서, 소정 전압을 공급하는 제1 및 제2 전력회수 캐패시터들; 상기 플라즈마 디스플래이 패널과 접지부와 제1 및 제2 전력회수 캐패시터들에 연결되며, 상기 플라즈마 디스플래이 패널에 충전된 전압을 유지 또는 방전시키는 서스테인 스위칭부; 접지전압을 제공하는 접지부; 상기 제1 및 제2 전력회수 캐패시터들과 제1 노드 사이에 연결된 제1 모스트랜지스터, 상기 제1 노드와 제2 노드 사이에 연결된 제1 인덕터, 상기 제1 노드와 상기 접지부 사이에 연결된 제1 다이오드, 상기 제2 노드와 상기 접지부 사이에 연결된 제2 다이오드, 및 상기 제2 노드와 상기 서스테인 스위칭부의 제6 노드 사이에 연결된 제3 다이오드를 구비하며, 상기 제1 및 제2 다이오드들은 상기 접지부에서 바라볼 때 순방향으로 연결되며, 상기 제3 다이오드는 상기 서스테인 스위칭부의 제6 노드에서 바라볼 때 역방향으로 연결된 제1 전력 회수부; 및 상기 제1 및 제2 전력회수 캐패시터들과 제3 노드 사이에 연결된 제2 모스트랜지스터, 상기 제3 노드와 제4 노드 사이에 연결된 제2 인덕터, 상기 제3 노드와 상기 서스테인 스위칭부의 제5 노드 사이에 연결된 제4 다이오드, 상기 제4 노드와 상기 서스테인 스위칭부의 제5 노드 사이에 연결된 제5 다이오드, 및 상기 제4 노드와 상기 서스테인 스위칭부의 제8 노드 사이에 연결된 제6 다이오드를 구비하며, 상기 제4 및 제5 다이오드들은 상기 서스테인 스위칭부의 제5 노드에서 바라볼 때 역방향으로 연결되며, 상기 제6 다이오드는 상기 서스테인 스위칭부의 제8 노드에서 바라볼 때 순방향으로 연결된 제2 전력 회수부를 구비하고, 상기 서스테인 스위칭부는 전원전압과 상기 제5 노드 사이에 연결된 제1 상부 모스트랜지스터, 상기 제5 노드와 상기 제6 노드 사이에 연결된 제2 상부 모스트랜지스터, 상기 제6노드와 상기 제7 노드 사이에 연결된 상부 다이오드, 접지전압과 상기 제5 노드 사이에 연결된 제1 하부 모스트랜지스터, 상기 접지부와 상기 제8 노드 사이에 연결된 제2 하부 모스트랜지스터, 및 상기 제7노드와 상기 제8 노드 사이에 연결된 하부 다이오드, 및 상기 제8 노드와 상기 접지부에 연결된 제2 하부 모스트랜지스터를 구비하고, 상기 제7 노드는 상기 플라즈마 디스플래이 패널에 연결된 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치를 제공한다.
상기 본 발명에 의하여 환류 전류가 대폭 감소된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 6은 플라즈마 디스플래이 패널(631)에 연결된 본 발명의 제1 실시예에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치(601)의 회로도이다. 도 6은 도 1에 도시된 회로에 본 발명을 적용한 회로도이다. 도 6을 참조하면, 플라즈마 디스플래이 패널 서스테인 구동 장치(601)는 전력회수 캐패시터(Cd), 제1 전력회수부(611), 제2 전력회수부(612) 및 서스테인 스위칭부(621)를 구비한다. 단자(641)에는 플라즈마 디스플래이 패널 서스테인 구동 장치(601)와 동일한 장치가 연결된다.
전력회수 캐패시터(Cd)에는 소정 전압(Vs/2)이 충전된다.
서스테인 스위칭부(621)는 플라즈마 디스플래이 패널(631)에 연결되며, 플라즈마 디스플래이 패널(631)에 충전된 전압을 유지하거나 방전시킨다. 서스테인 스위칭부(621)는 전원전압(Vs)에 연결된 상부 모스트랜지스터(Su)와 접지전압(GND)에 연결된 하부 모스트랜지스터(Sd)를 구비한다. 상부 모스트랜지스터(Su)가 온되면, 상부 모스트랜지스터(Su)로부터 플라즈마 디스플래이 패널(631)로 전류 경로가 형성된다. 하부 모스트랜지스터(Sd)가 온되면, 플라즈마 디스플래이 패널(631)로부터 하부 모스트랜지스터(Sd)로 전류 경로가 형성된다.
상부 모스트랜지스터(Su)와 하부 모스트랜지스터(Sd)는 N채널 모스트랜지스터와 P채널 모스트랜지스터로 구성할 수 있으나, N채널 모스트랜지스터로 구성하는 것이 바람직하다.
제1 전력회수부(611)는 전력회수 캐패시터(Cd)와 서스테인 스위칭부(621) 사이에 연결되며, 서스테인 스위칭부(621)가 비활성화 상태에서 플라즈마 디스플래이 패널(631)과 공진회로를 형성하여 전력회수 캐패시터(Cd)에 충전된 전압을 서스테인 스위칭부(621)를 통해서 플라즈마 디스플래이 패널(631)에 공급하고, 서스테인 스위칭부(621)가 활성화될 때 서스테인 스위칭부(621)의 출력전류가 유입되는 것을 차단한다.
제1 전력회수부(611)는 전력회수 캐패시터(Cd)와 제1 노드(N1) 사이에 연결된 제1 모스트랜지스터(Sr), 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 제1 인덕터(Lr), 제1 노드(N1)와 접지전압(GND) 사이에 연결된 제1 다이오드(Db1), 제2 노드(N2)와 접지전압(GND) 사이에 연결된 제2 다이오드(Db2), 및 제2 노드(N2)와 서스테인 스위칭부(621) 사이에 연결된 제3 다이오드(Dr)를 구비한다.
제2 전력회수부(612)는 전력회수 캐패시터(Cd)와 서스테인 스위칭부(621) 사이에 연결되며, 서스테인 스위칭부(621)가 비활성화 상태에서 플라즈마 디스플래이 패널(631)과 공진회로를 형성하여 플라즈마 디스플래이 패널(631)에 충전된 전압을 전력회수 캐패시터(Cd)로 방전시키고, 서스테인 스위칭부(621)가 활성화될 때 서스테인 스위칭부(621)와의 전류경로를 차단한다.
제2 전력 회수부(612)는 전력회수 캐패시터(Cd)와 제3 노드(N3) 사이에 연결된 제2 모스트랜지스터(Sf), 제3 노드(N3)와 제4 노드(N4) 사이에 연결된 제2 인덕터(Lf), 제3 노드(N3)와 전원전압(Vs) 사이에 연결된 제4 다이오드(Da1), 제4 노드(N4)와 전원전압(Vs) 사이에 연결된 제5 다이오드(Da2), 및 제4 노드(N4)와 서스테인 스위칭부(621) 사이에 연결된 제6 다이오드(Df)를 구비한다.
도 7a 내지 도 7d는 도 6에 도시된 회로의 모드별 전류 경로를 설명하기 위한 회로도들이며, 도 8은 도 6에 도시된 회로의 전압 및 전류의 파형도이다. 도 7a 내지 도 7d 및 도 8을 참조하여 도 6에 도시된 플라즈마 디스플래이 패널 서스테인 구동 장치(601)의 동작을 설명하기로 한다.
도 7a는 제1 모드에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치(601)의 동작을 설명하기 위한 회로도이다. 도 7a에 표시된 굵은 선은 제1 모드시 전류가 흐르는 경로이다. 초기에 모스트랜지스터들(Sf,Sr,Su,Sd)은 모두 오프(off)된 상태이며, 전력회수 캐패시터(Cd)는 소정 전압(Vs/2)으로 충전되어있고, 플라즈마 디스플래이 패널 전압(Vp)은 제로 볼트이다. 이 상태에서 제1 모드(M1)로 진입하면, 즉, 모스트랜지스터(Sr)가 온되면, 전력회수 캐패시터(Cd)-모스트랜지스터(Sr)-인덕터(Lr)-다이오드(Dr)-플라즈마 디스플래이 패널(631)의 경로로 LC 공진회로가 형성되어 인덕터(Lr)에는 공진 전류가 흐른다. 그리고, 플라즈마 디스플래이 패널 전압(Vp)은 제로에서 최대 전압(Vpk)으로 상승한다.
도 7b는 제2 모드에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치(601)의 동작을 설명하기 위한 회로도이다. 도 7b에 표시된 굵은 선은 제2 모드시 전류가 흐르는 경로이다. 제2 모드(M2)로 진입하면, 즉, 모스트랜지스터(Sr)가 오프되고 모스트랜지스터(Su)가 온되면, 모스트랜지스터(Su)-플라즈마 디스플래이 패널(631)의 경로로 유지 방전 전류가 흐른다. 따라서, 플라즈마 디스플래이 패널 전압(Vp)은 전원전압(Vs) 레벨로 상승하며, 이 상태로 유지된다.
이 때, 기생용량에 의해 환류 전류(ifc1)가 발생하여 다이오드(Db2)-인덕터(Lr)-모스트랜지스터(Sr)-전력회수 캐패시터(Cd)의 경로로 흐른다. 인덕터(Lr)에는 전력회수 캐패시터(Cd)의 전압(Vs/2)이 인가되며, 인덕터(Lr)에 흐르는 환류 전류(ifc1)는 {Vs/(2Lr)}의 기울기로 감소한다.
이와 같이, 환류 전류(ifc1)는 모스트랜지스터(Su)로 흐르지 않는다. 따라서, 모스트랜지스터(Su)의 전류 스트레스는 도 1에 도시된 회로에 비해 대폭적으로 감소된다.
도 7c는 제3 모드에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치(601)의 동작을 설명하기 위한 회로도이다. 도 7c에 표시된 굵은 선은 제3 모드시 전류가 흐르는 경로이다. 제3 모드(M3)로 진입하면, 즉, 모스트랜지스터(Su)가 오프되고 모스트랜지스터(Sf)가 온되면, 플라즈마 디스플래이 패널(631)-다이오드(Df)-인덕터(Lf)-모스트랜지스터(Sf)-전력회수 캐패시터(Cd)의 경로로 LC 공진회로가 형성되어 인덕터(Lf)에는 공진 전류가 흐른다. 그리고, 플라즈마 디스플래이 패널 전압(Vp)은 최대 전압(Vpk)만큼 감소한다.
도 7d는 제4 모드에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치(601)의 동작을 설명하기 위한 회로도이다. 도 7d에 표시된 굵은 선은 제4 모드시 전류가 흐르는 경로이다. 제4 모드(M4)로 진입하면, 즉, 모스트랜지스터(Sf)가 오프되고 모스트랜지스터(Sd)가 온되면, 플라즈마 디스플래이 패널(631)-모스트랜지스터(Sd)의 경로로 유지 방전 전류가 흐른다. 따라서, 플라즈마 디스플래이 패널 전압(Vp)은 제로로 되어 제4 모드(M4)동안 이 상태로 유지된다.
이 때, 기생용량에 의해 환류 전류(ifc2)가 발생하여 전력회수 캐패시터(Cd)-모스트랜지스터(Sf)-인덕터(Lf)-다이오드(Da2)의 경로로 흐른다. 인덕터(Lf)에는 전압{Vs-(Vs/2)}이 인가되며, 인덕터(Lf)에 흐르는 환류 전류(ifc2)는 {Vs/(2Lf)}의 기울기로 감소한다.
이와 같이, 환류 전류(ifc2)는 모스트랜지스터(Sd)로 흐르지 않는다. 따라서, 모스트랜지스터(Sd)의 전류 스트레스는 도 1에 도시된 회로에 비해 대폭적으로 감소된다.
도 9는 플라즈마 디스플래이 패널에 연결된 본 발명의 제2 실시예에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치의 회로도이다. 도 9는 도 3에 도시된 회로(301)에 본 발명을 적용한 회로도이다. 도 9를 참조하면, 플라즈마 디스플래이 패널 서스테인 구동 장치(901)는 전력회수 캐패시터(Cc), 제1 및 제2 전력회수부들(611,612), 서스테인 스위칭부(911)를 구비한다. 단자(921)에는 플라즈마 디스플래이 패널 서스테인 구동 장치(901)와 동일한 장치가 연결된다.
전력회수 캐패시터(Cc)는 플라즈마 디스플래이 패널(631)에 소정 전압을 공급한다.
서스테인 스위칭부(911)는 플라즈마 디스플래이 패널(631)에 연결되며, 플라즈마 디스플래이 패널(631)에 충전된 전압을 유지 또는 방전시킨다. 서스테인 스위칭부(911)는 다이오드들(Du,Dd)과 모스트랜지스터들(Su,Sd)을 구비한다. 모스트랜지스터(Su)는 도 6의 모스트랜지스터(Su)와 동일한 역할을 하며, 모스트랜지스터(Sd)는 도 6의 모스트랜지스터(Sd)와 동일한 역할을 한다.
서스테인 스위칭부(911)는 다이오드들(Du,Dd)을 구비하고 있지만, 그 기능에 있어서는 도 6의 서스테인 스위칭부(621)와 동일하다.
모스트랜지스터들(Su,Sd)은 P채널 모스트랜지스터들로 구성할 수도 있으나, N채널 모스트랜지스터로 구성하는 것이 바람직하다.
제1 및 제2 전력회수부들(611,612)은 도 6에 도시된 제1 및 제2 전력회수부들(611,612)와 동일하다.
플라즈마 디스플래이 패널 서스테인 구동 장치(901)는 도 6에 도시된 플라즈마 디스플래이 패널 서스테인 구동 장치(601)와 서스테인 스위칭부(911)의 구성만 다를 뿐 그 동작 및 효과는 동일하므로 중복 설명을 피하기로 한다.
도 10은 플라즈마 디스플래이 패널(631)에 연결된 본 발명의 제3 실시예에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치(1001)의 회로도이다. 도 10은 도 4에 도시된 회로(401)에 본 발명을 적용한 회로도이다. 도 10을 참조하면, 플라즈마 디스플래이 패널 서스테인 구동 장치(1001)는 제1 및 제2 전력회수 캐패시터들(Cd,Cc), 제1 및 제2 전력회수부들(611,612), 접지부(1021), 및 서스테인 스위칭부(1011)를 구비한다.
제1 전력회수 캐패시터(Cd)는 전압(Vs/2)을 공급하고, 제2 전력회수 캐패시터(Cc)는 전압(Vs/4)을 공급한다.
서스테인 스위칭부(1011)는 플라즈마 디스플래이 패널(631)과 접지부(1021)와 제1 및 제2 전력회수 캐패시터들(Cd,Cc)에 연결된다. 서스테인 스위칭부(1011)는 플라즈마 디스플래이 패널(631)에 충전된 전압을 유지 또는 방전시킨다.
서스테인 스위칭부(1011)는 전원전압(Vs)과 제5 노드(N5) 사이에 연결된 제1 상부 모스트랜지스터(Su1), 제5 노드(N5)와 제6 노드(N6) 사이에 연결된 제2 상부 모스트랜지스터(Su2), 제6노드(N6)와 제7 노드(N7) 사이에 연결된 상부 다이오드(Du), 접지전압(GND)과 제5 노드(N5) 사이에 연결된 제1 하부 모스트랜지스터(Sd1), 접지부(1021)와 제8 노드(N8) 사이에 연결된 제2 하부 모스트랜지스터(Sd2), 및 제7노드(N7)와 제8 노드(N8) 사이에 연결된 하부 다이오드(Dd), 및 제8 노드(N8)와 접지부(1021) 사이에 연결된 제2 하부 모스트랜지스터(Sd2)를 구비한다. 제7 노드(N7)는 플라즈마 디스플래이 패널(631)에 연결된다.
접지부(1021)는 접지전압(GND)에 직렬로 연결된 제1 접지 모스트랜지스터(Sa)와 제1 접지 다이오드(Da), 및 접지전압(GND)에 직렬로 연결된 제2 접지 모스트랜지스터(Sb)와 제2 접지 다이오드(Db)를 구비한다. 제1 접지 다이오드(Da)는 접지전압측에서 바라볼 때 순방향이고, 제2 접지 다이오드(Db)는 접지전압측에서 바라볼 때 역방향이다.
제1 전력회수부(611)는 제2 전력회수 캐패시터(Cc)와 제1 노드(N1) 사이에 연결된 제1 모스트랜지스터(Sr), 제1 노드와 제2 노드 사이에 연결된 제1 인덕터, 제1 노드와 접지부 사이에 연결된 제1 다이오드, 제2 노드와 접지부 사이에 연결된 제2 다이오드, 및 제2 노드와 서스테인 스위칭부의 제6 노드 사이에 연결된 제3 다이오드를 구비한다.
제1 전력회수부(611)는 전력회수 캐패시터(Cc)와 제1 노드(N1) 사이에 연결된 제1 모스트랜지스터(Sr), 제1 노드(N1)와 제2 노드(N2) 사이에 연결된 제1 인덕터(Lr), 제1 노드(N1)와 접지부(1021) 사이에 연결된 제1 다이오드(Db1), 제2 노드(N2)와 접지부(1021) 사이에 연결된 제2 다이오드(Db2), 및 제2 노드(N2)와 서스테인 스위칭부(621)의 제6 노드(N6) 사이에 연결된 제3 다이오드(Dr)를 구비한다.
제1 및 제2 다이오드들(Db1,Db2)은 접지부(1021)에서 바라볼 때 순방향으로 연결되며, 제3 다이오드(Dr)는 제6 노드(N6)에서 바라볼 때 역방향으로 연결된다.
제2 전력회수부(612)는 전력회수 캐패시터(Cc)와 제3 노드(N3) 사이에 연결된 제2 모스트랜지스터(Sf), 제3 노드(N3)와 제4 노드(N4) 사이에 연결된 제2 인덕터(Lf), 제3 노드(N3)와 전원전압(Vs) 사이에 연결된 제4 다이오드(Da1), 제4 노드(N4)와 전원전압(Vs) 사이에 연결된 제5 다이오드(Da2), 및 제4 노드(N4)와 서스테인 스위칭부(1011) 사이에 연결된 제6 다이오드(Df)를 구비한다.
제4 및 제5 다이오드들(Da1,Da2)은 제5 노드(N5)에서 바라볼 때 역방향으로 연결되며, 제6 다이오드(Df)는 제8 노드(N8)에서 바라볼 때 순방향으로 연결된다.
모스트랜지스터들(Sr,Sf,Su1,Su2,Sd1,Sd2,Sa,Sb)은 각각 P채널 모스트랜지스터로 구성할 수 있으나, N채널 모스트랜지스터로 구성하는 것이 바람직하다.
도 11a 내지 도 11f는 도 10에 도시된 회로의 모드별 전류 경로를 설명하기 위한 회로도들이고, 도 12는 도 10에 도시된 회로의 전압 및 전류의 파형도이다. 도 11a 내지 도 11f 및 도 12를 참조하여 도 10에 도시된 플라즈마 디스플래이 패널 서스테인 구동 장치(1001)의 동작을 설명하기로 한다.
도 11a는 제1 모드에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치(1001)의 동작을 설명하기 위한 회로도이다. 도 11a에 표시된 굵은 선은 제1 모드시 전류가 흐르는 경로이다. 초기에 모스트랜지스터들(Sr,Sf,Sa,Sb,Su1,Su2,Sd1,Sd2)은 모두 오프(off) 상태이며, 전력회수 캐패시터들(Cd,Cc)은 소정 전압들(Vs/2,Vs/4)로 충전되어있고, 플라즈마 디스플래이 패널 전압(Vp)은 제로 볼트이다. 이 상태에서 제1 모드(M1)로 진입하면, 즉, 모스트랜지스터들(Sa,Sr)이 온되면, 모스트랜지스터(Sa)-다이오드(Da)-전력회수 캐패시터(Cc)-모스트랜지스터(Sr)-인덕터(Lr)-다이오드(Dr)-다이오드(Du)-플라즈마 디스플래이 패널(631)의 경로로 LC 공진회로가 형성되어 인덕터(Lr)에는 공진 전류가 흐른다. 따라서, 플라즈마 디스플래이 패널 전압(Vp)은 최대 전압(Vpk)으로 상승한다.
도 11b는 제2 모드에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치(1001)의 동작을 설명하기 위한 회로도이다. 도 11b에 표시된 굵은 선은 제2 모드시 전류가 흐르는 경로이다. 제2 모드(M2)로 진입하면, 즉, 모스트랜지스터들(Sa,Sr)이 오프되고 모스트랜지스터들(Su1,Su2)이 온되면, 모스트랜지스터(Su1)-모스트랜지스터(Su2)-다이오드(Du)-플라즈마 디스플래이 패널(631)의 경로로 유지 방전 전류가 흐른다. 따라서, 플라즈마 디스플래이 패널 전압(Vp)은 전원전압(Vs/2) 레벨로 상승하며, 이 상태로 유지된다.
이 때, 기생용량에 의해 환류 전류(ifc11)가 발생하여 다이오드(D22)-인덕터(Lr)-모스트랜지스터(Sr)-전력회수 캐패시터(Cc)-다이오드(Db)-모스트랜지스터(Sb)의 경로로 흐른다. 인덕터(Lr)에는 전력회수 캐패시터(Cc)의 전압(Vs/4)이 인가되며, 인덕터(Lr)에 흐르는 환류 전류(ifc11)는 {Vs/(4Lr)}의 기울기로 감소한다.
이와 같이, 환류 전류(ifc11)는 유지 방전 전류와 중첩되지 않아 서스테인 스위칭부(1011)의 전류 스트레스는 도 4에 도시된 회로(401)에 비해 대폭 감소된다.
제2 모드(M2)동안 모스트랜지스터(Sb)가 온되어 전력회수 캐패시터(Cd)가 충전된다.
도 11c는 제3 모드에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치(1001)의 동작을 설명하기 위한 회로도이다. 도 11c에 표시된 굵은 선은 제3 모드시 전류가 흐르는 경로이다. 제3 모드(M3)로 진입하면, 즉, 모스트랜지스터들(Su1,Su2)이 오프되고 모스트랜지스터들(Sf,Sb)이 온되면, 플라즈마 디스플래이 패널(631)-다이오드(Dd)-다이오드(Df)-인덕터(Lf)-모스트랜지스터(Sf)-전력회수 캐패시터(Cc)-다이오드(Db)-모스트랜지스터(Sb)의 경로로 LC 공진회로가 형성되어 인덕터(Lf)에는 공진 전류가 흐른다. 따라서, 플라즈마 디스플래이 패널 전압(Vp)은 감소하여 제로로 된다.
도 11d는 제4 모드에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치(1001)의 동작을 설명하기 위한 회로도이다. 도 11d에 표시된 굵은 선은 제4 모드시 전류가 흐르는 경로이다. 제4 모드(M4)로 진입하면, 즉, 모스트랜지스터(Sb)가 오프되고 모스트랜지스터(Sd1)가 온되면, 플라즈마 디스플래이 패널(631)-다이오드(Dd)-다이오드(Df)-인덕터(Lf)-모스트랜지스터(Sf)-전력회수 캐패시터(Cc)-전력회수 캐패시터(Cd)-모스트랜지스터(Sd1)의 경로로 LC 공진 회로가 형성되어 인덕터(Lf)에는 공진 전류가 흐른다. 따라서, 플라즈마 디스플래이 패널 전압(Vp)은 (-Vs/2)로 감소한다.
도 11e는 제5 모드에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치(1001)의 동작을 설명하기 위한 회로도이다. 도 11e에 표시된 굵은 선은 제5 모드시 전류가 흐르는 경로이다. 제5 모드(M5)로 진입하면, 즉, 모스트랜지스터(Sf)가 오프되고 모스트랜지스터(Sd2)가 온되면, 모스트랜지스터(Sd1)-전력회수 캐패시터(Cd)-모스트랜지스터(Sd2)-다이오드(Dd)-플라즈마 디스플래이 패널(631)의 경로로 유지 방전 전류가 흐른다. 따라서, 플라즈마 디스플래이 패널 전압(Vp)은 전원전압(-Vs/2) 레벨로 감소하며, 이 상태로 유지된다.
이 때, 기생용량에 의해 환류 전류(ifc12)가 발생하여 전력회수 캐패시터(Cc)-모스트랜지스터(Sf)-인덕터(Lf)-다이오드(D12)-전력회수 캐패시터(Cd)의 경로로 흐른다. 인덕터(Lf)에는 전력회수 캐패시터(Cd)에서 전력회수 캐패시터(Cc)의 전압을 감한 전압{(Vs/2)-(Vs/4)}이 인가되며, 인덕터(Lf)에 흐르는 환류 전류(ifc12)는 {-Vs/(4Lf)}의 기울기로 감소한다.
이와 같이, 환류 전류(ifc12)는 유지 방전 전류와 중첩되지 않아 서스테인 스위칭부(1011)의 전류 스트레스는 도 4에 도시된 회로에 비해 대폭 감소된다.
도 11f는 제6 모드에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치(1001)의 동작을 설명하기 위한 회로도이다. 도 11f에 표시된 굵은 선은 제6 모드시 전류가 흐르는 경로이다. 제6 모드(M6)로 진입하면, 즉, 모스트랜지스터(Sd2)가 오프되고 모스트랜지스터(Sr)이 온되면, 모스트랜지스터(Sd1)-전력회수 캐패시터(Cd)-전력회수 캐패시터(Cc)-모스트랜지스터(Sr)-인덕터(Lr)-다이오드(Dr)-다이오드(Du)-플라즈마 디스플래이 패널의 경로로 LC 공진회로가 형성되어 인덕터(Lr)에는 공진 전류가 흐른다. 따라서, 플라즈마 디스플래이 패널 전압(Vp)은 (-Vs/2)에서 제로볼트로 상승한다.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 사용된 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이며 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 인덕터들(Lr,Lf)에 흐르는 환류 전류들(ifc1,ifc2,ifc11,ifc12)이 대폭 감소되어 서스테인 스위칭부들(621,911.1011)이 받는 전류 스트레스는 매우 감소한다. 이로 인하여 서스테인 스위칭부들(621,911.1011)에 구비되는 모스트랜지스터들의 크기가 작아지게 되고, 그 결과 플라즈마 디스플래이 패널 서스테인 구동 장치들(601,901,1001)의 크기가 작아지며 가격 또한 절감되고, 플라즈마 디스플래이 패널 서스테인 구동 장치들(601,901,1001)에서 소모되는 전력량도 감소한다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 플라즈마 디스플래이 패널에 연결된 종래의 플라즈마 디스플래이 패널 서스테인 구동 장치의 회로도이다.
도 2는 도 1에 도시된 회로의 전압 및 전류의 파형도이다.
도 3은 플라즈마 디스플래이 패널에 연결된 종래의 다른 플라즈마 디스플래이 패널 서스테인 구동 장치의 회로도이다.
도 4는 플라즈마 디스플래이 패널에 연결된 종래의 또 다른 플라즈마 디스플래이 패널 서스테인 구동 장치의 회로도이다.
도 5는 도 4에 도시된 회로의 전압 및 전류의 파형도이다.
도 6은 플라즈마 디스플래이 패널에 연결된 본 발명의 제1 실시예에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치의 회로도이다.
도 7a 내지 도 7d는 도 6에 도시된 회로의 모드별 전류 경로를 설명하기 위한 회로도들이다.
도 8은 도 6에 도시된 회로의 전압 및 전류의 파형도이다.
도 9는 플라즈마 디스플래이 패널에 연결된 본 발명의 제2 실시예에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치의 회로도이다.
도 10은 플라즈마 디스플래이 패널에 연결된 본 발명의 제3 실시예에 따른 플라즈마 디스플래이 패널 서스테인 구동 장치의 회로도이다.
도 11a 내지 도 11f는 도 10에 도시된 회로의 모드별 전류 경로를 설명하기 위한 회로도들이다.
도 12는 도 10에 도시된 회로의 전압 및 전류의 파형도이다.

Claims (14)

  1. 플라즈마 디스플래이 패널을 구동하는 서스테인 구동 장치에 있어서,
    상기 플라즈마 디스플래이 패널에 소정 전압을 공급하는 전력회수 캐패시터;
    전원전압에 연결된 상부 모스트랜지스터와 접지전압에 연결된 하부 모스트랜지스터가 노드를 통해 상호 연결되고, 상기 노드가 상기 플라즈마 디스플래이 패널에 연결되며, 상기 플라즈마 디스플래이 패널에 충전된 전압을 유지 또는 방전시키는 서스테인 스위칭부;
    상기 전력회수 캐패시터와 상기 노드에 연결되며, 상기 서스테인 스위칭부가 비활성화 상태에서 상기 플라즈마 디스플래이 패널과 공진회로를 형성하여 상기 전력회수 캐패시터에 충전된 전압을 상기 서스테인 스위칭부를 통해서 상기 플라즈마 디스플래이 패널에 공급하고, 상기 서스테인 스위칭부가 활성화될 때 상기 서스테인 스위칭부의 출력전류가 유입되는 것을 차단하는 제1 전력 회수부; 및
    상기 전력회수 캐패시터와 상기 노드에 연결되며, 상기 서스테인 스위칭부가 비활성화 상태에서 상기 플라즈마 디스플래이 패널과 공진회로를 형성하여 상기 플라즈마 디스플래이 패널에 충전된 전압을 상기 전력회수 캐패시터로 방전시키고, 상기 서스테인 스위칭부가 활성화될 때 상기 서스테인 스위칭부와의 전류경로를 차단하는 제2 전력 회수부를 구비하는 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  2. 제1 항에 있어서, 상기 서스테인 스위칭부는 상기 상부 모스트랜지스터가 온되면 상기 상부 모스트랜지스터로부터 상기 플라즈마 디스플래이 패널로 전류 경로가 형성되고, 상기 하부 모스트랜지스터가 온되면 상기 플라즈마 디스플래이 패널로부터 상기 하부 모스트랜지스터로 전류 경로가 형성되는 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  3. 제1 항에 있어서, 상기 제1 전력 회수부는
    상기 전력회수 캐패시터와 제1 노드 사이에 연결된 제1 모스트랜지스터;
    상기 제1 노드와 제2 노드 사이에 연결된 제1 인덕터;
    상기 제1 노드와 접지전압 사이에 연결된 제1 다이오드;
    상기 제2 노드와 상기 접지전압 사이에 연결된 제2 다이오드;
    상기 제2 노드와 상기 서스테인 스위칭부 사이에 연결된 제3 다이오드를 구비하는 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  4. 제1 항에 있어서, 상기 제2 전력 회수부는
    상기 전력회수 캐패시터와 제3 노드 사이에 연결된 제2 모스트랜지스터;
    상기 제3 노드와 제4 노드 사이에 연결된 제2 인덕터;
    상기 제3 노드와 전원전압 사이에 연결된 제4 다이오드;
    상기 제4 노드와 상기 전원전압 사이에 연결된 제5 다이오드;
    상기 제4 노드와 상기 서스테인 스위칭부 사이에 연결된 제6 다이오드를 구비하는 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  5. 플라즈마 디스플래이 패널을 구동하는 서스테인 구동 장치에 있어서,
    상기 플라즈마 디스플래이 패널에 소정 전압을 공급하는 전력회수 캐패시터;
    전원전압에 연결된 상부 모스트랜지스터와 접지전압에 연결된 하부 모스트랜지스터가 노드를 통해 상호 연결되고, 상기 노드가 상기 플라즈마 디스플래이 패널에 연결되며, 상기 플라즈마 디스플래이 패널에 충전된 전압을 유지 또는 방전시키는 서스테인 스위칭부;
    상기 전력회수 캐패시터와 제1 노드 사이에 연결된 제1 모스트랜지스터, 상기 제1 노드와 제2 노드 사이에 연결된 제1 인덕터, 상기 제1 노드와 접지전압 사이에 연결된 제1 다이오드, 상기 제2 노드와 상기 접지전압 사이에 연결된 제2 다이오드, 및 상기 제2 노드와 상기 서스테인 스위칭부의 노드 사이에 연결된 제3 다이오드를 구비하며, 상기 제1 및 제2 다이오드들은 상기 접지전압측에서 바라볼 때 순방향으로 연결되며, 상기 제3 다이오드는 상기 서스테인 스위칭부에서 바라볼 때 역방향으로 연결된 제1 전력 회수부; 및
    상기 전력회수 캐패시터와 제3 노드 사이에 연결된 제2 모스트랜지스터, 상기 제3 노드와 제4 노드 사이에 연결된 제2 인덕터, 상기 제3 노드와 전원전압 사이에 연결된 제4 다이오드, 상기 제4 노드와 상기 전원전압 사이에 연결된 제5 다이오드, 및 상기 제4 노드와 상기 서스테인 스위칭부의 노드 사이에 연결된 제6 다이오드를 구비하며, 상기 제4 및 제5 다이오드들은 상기 전원전압측에서 바라볼 때 역방향으로 연결되며, 상기 제6 다이오드는 상기 서스테인 스위칭부에서 바라볼 때 순방향으로 연결된 제2 전력 회수부를 구비하는 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  6. 제5 항에 있어서, 상기 제1 및 제2 모스트랜지스터는 각각 N채널 모스트랜지스터인 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  7. 제5 항에 있어서, 상기 서스테인 스위칭부는
    상기 전원전압과 상기 플라즈마 디스플래이 패널 사이에 연결된 N채널 모스트랜지스터와, 상기 접지전압과 상기 플라즈마 디스플래이 패널 사이에 연결된 다른 N채널 모스트랜지스터를 구비하는 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  8. 플라즈마 디스플래이 패널을 구동하는 서스테인 구동 장치에 있어서,
    상기 플라즈마 디스플래이 패널에 소정 전압을 공급하는 전력회수 캐패시터;
    전원전압에 연결된 상부 모스트랜지스터, 상기 상부 모스 트랜지스터와 노드 사에이 연결된 상부 다이오드, 접지전압에 연결된 하부 모스트랜지스터, 및 상기 하부 모스트랜지스트와 상기 노드 사이에 연결된 하부 다이오드를 구비하고, 상기 노드가 상기 플라즈마 디스플래이 패널에 연결되며, 상기 플라즈마 디스플래이 패널에 충전된 전압을 유지 또는 방전시키는 서스테인 스위칭부;
    상기 전력회수 캐패시터와 제1 노드 사이에 연결된 제1 모스트랜지스터, 상기 제1 노드와 제2 노드 사이에 연결된 제1 인덕터, 상기 제1 노드와 접지전압 사이에 연결된 제1 다이오드, 상기 제2 노드와 상기 접지전압 사이에 연결된 제2 다이오드, 및 상기 제2 노드와 상기 서스테인 스위칭부의 노드 사이에 연결된 제3 다이오드를 구비하며, 상기 제1 및 제2 다이오드들은 상기 접지전압측에서 바라볼 때 순방향으로 연결되며, 상기 제3 다이오드는 상기 서스테인 스위칭부에서 바라볼 때 역방향으로 연결된 제1 전력 회수부; 및
    상기 전력회수 캐패시터와 제3 노드 사이에 연결된 제2 모스트랜지스터, 상기 제3 노드와 제4 노드 사이에 연결된 제2 인덕터, 상기 제3 노드와 전원전압 사이에 연결된 제4 다이오드, 상기 제4 노드와 상기 전원전압 사이에 연결된 제5 다이오드, 및 상기 제4 노드와 상기 서스테인 스위칭부의 노드 사이에 연결된 제6 다이오드를 구비하며, 상기 제4 및 제5 다이오드들은 상기 전원전압측에서 바라볼 때 역방향으로 연결되며, 상기 제6 다이오드는 상기 서스테인 스위칭부에서 바라볼 때 순방향으로 연결된 제2 전력 회수부를 구비하는 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  9. 제8 항에 있어서, 상기 제1 및 제2 모스트랜지스터들과 상기 상부 및 하부 모스트랜지스터들은 각각 N채널 모스트랜지스터인 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  10. 제8 항에 있어서, 상기 하부 다이오드는 상기 플라즈마 디스플래이 패널에서 바라볼 때 역방향으로 연결되며, 상기 상부 다이오드는 상기 플라즈마 디스플래이 패널에서 바라볼 때 순방향으로 연결된 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  11. 플라즈마 디스플래이 패널을 구동하는 서스테인 구동 장치에 있어서,
    소정 전압을 공급하는 제1 및 제2 전력회수 캐패시터들;
    상기 플라즈마 디스플래이 패널과 접지부와 제1 및 제2 전력회수 캐패시터들에 연결되며, 상기 플라즈마 디스플래이 패널에 충전된 전압을 유지 또는 방전시키는 서스테인 스위칭부;
    접지전압을 제공하는 접지부;
    상기 제1 및 제2 전력회수 캐패시터들과 제1 노드 사이에 연결된 제1 모스트랜지스터, 상기 제1 노드와 제2 노드 사이에 연결된 제1 인덕터, 상기 제1 노드와 상기 접지부 사이에 연결된 제1 다이오드, 상기 제2 노드와 상기 접지부 사이에 연결된 제2 다이오드, 및 상기 제2 노드와 상기 서스테인 스위칭부의 제6 노드 사이에 연결된 제3 다이오드를 구비하며, 상기 제1 및 제2 다이오드들은 상기 접지부에서 바라볼 때 순방향으로 연결되며, 상기 제3 다이오드는 상기 서스테인 스위칭부의 제6 노드에서 바라볼 때 역방향으로 연결된 제1 전력 회수부; 및
    상기 제1 및 제2 전력회수 캐패시터들과 제3 노드 사이에 연결된 제2 모스트랜지스터, 상기 제3 노드와 제4 노드 사이에 연결된 제2 인덕터, 상기 제3 노드와 상기 서스테인 스위칭부의 제5 노드 사이에 연결된 제4 다이오드, 상기 제4 노드와 상기 서스테인 스위칭부의 제5 노드 사이에 연결된 제5 다이오드, 및 상기 제4 노드와 상기 서스테인 스위칭부의 제8 노드 사이에 연결된 제6 다이오드를 구비하며, 상기 제4 및 제5 다이오드들은 상기 서스테인 스위칭부의 제5 노드에서 바라볼 때 역방향으로 연결되며, 상기 제6 다이오드는 상기 서스테인 스위칭부의 제8 노드에서 바라볼 때 순방향으로 연결된 제2 전력 회수부를 구비하고,
    상기 서스테인 스위칭부는
    전원전압과 상기 제5 노드 사이에 연결된 제1 상부 모스트랜지스터, 상기 제5 노드와 상기 제6 노드 사이에 연결된 제2 상부 모스트랜지스터, 상기 제6노드와 상기 제7 노드 사이에 연결된 상부 다이오드, 접지전압과 상기 제5 노드 사이에 연결된 제1 하부 모스트랜지스터, 상기 접지부와 상기 제8 노드 사이에 연결된 제2 하부 모스트랜지스터, 및 상기 제7노드와 상기 제8 노드 사이에 연결된 하부 다이오드, 및 상기 제8 노드와 상기 접지부에 연결된 제2 하부 모스트랜지스터를 구비하고, 상기 제7 노드는 상기 플라즈마 디스플래이 패널에 연결된 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  12. 제11 항에 있어서, 상기 제1 및 제2 전력회수 캐패시터들은
    상기 제5 노드와 상기 접지부 사이에 연결된 제1 전력회수 캐패시터; 및
    상기 제1 및 제2 전력회수부들과 상기 접지부 사이에 연결된 제2 전력회수 캐패시터인 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  13. 제11 항에 있어서, 상기 제1 및 제2 모스트랜지스터들, 상기 제1 및 제2 상부 모스트랜지스터들, 상기 제1 및 제2 하부 모스트랜지스터들, 상기 제1 및 제2 접지 모스트랜지스터들은 모두 N채널 모스트랜지스터들인 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
  14. 제11 항에 있어서, 상기 접지부는 접지전압에 직렬로 연결된 제1 접지 모스트랜지스터와 제1 접지 다이오드, 및 상기 접지전압에 직렬로 연결된 제2 접지 모스트랜지스터와 제2 접지 다이오드를 구비하며, 상기 제1 접지 다이오드는 상기 접지전압측에서 바라볼 때 순방향이고, 상기 제2 접지 다이오드는 상기 접지전압측에서 바라볼 때 역방향인 것을 특징으로 하는 플라즈마 디스플래이 패널 서스테인 구동 장치.
KR10-2003-0054343A 2003-08-06 2003-08-06 환류 전류를 감소시키는 플라즈마 디스플래이 패널서스테인 구동 장치 KR100503806B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0054343A KR100503806B1 (ko) 2003-08-06 2003-08-06 환류 전류를 감소시키는 플라즈마 디스플래이 패널서스테인 구동 장치
US10/888,001 US7504779B2 (en) 2003-08-06 2004-07-12 Plasma display panel sustain driver having decreased flywheel current
JP2004230912A JP4889927B2 (ja) 2003-08-06 2004-08-06 フライホイール電流を減少させるプラズマディスプレイパネルのサステイン駆動装置
CNB2004100562734A CN100382124C (zh) 2003-08-06 2004-08-06 具有减小的调速轮电流的等离子显示面板维持驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0054343A KR100503806B1 (ko) 2003-08-06 2003-08-06 환류 전류를 감소시키는 플라즈마 디스플래이 패널서스테인 구동 장치

Publications (2)

Publication Number Publication Date
KR20050015496A KR20050015496A (ko) 2005-02-21
KR100503806B1 true KR100503806B1 (ko) 2005-07-26

Family

ID=34114277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0054343A KR100503806B1 (ko) 2003-08-06 2003-08-06 환류 전류를 감소시키는 플라즈마 디스플래이 패널서스테인 구동 장치

Country Status (4)

Country Link
US (1) US7504779B2 (ko)
JP (1) JP4889927B2 (ko)
KR (1) KR100503806B1 (ko)
CN (1) CN100382124C (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508255B1 (ko) * 2003-07-15 2005-08-18 엘지전자 주식회사 에너지 회수회로 및 그 구동방법
EP1632928A3 (en) * 2004-09-07 2006-10-11 LG Electronic Inc. Energy recovery apparatus and method for a plasma display panel
KR100588019B1 (ko) * 2004-12-31 2006-06-12 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
US20060290610A1 (en) * 2005-06-28 2006-12-28 Lg Electronics Inc. Plasma display apparatus and method of driving the same
KR100704453B1 (ko) 2005-09-08 2007-04-06 엘지전자 주식회사 직류/직류 컨버터를 통합한 플라즈마 디스플레이 패널의유지 전극 구동 장치 및 유지 전극 구동 방법
KR100736588B1 (ko) * 2005-10-20 2007-07-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100751933B1 (ko) * 2005-11-23 2007-08-24 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수 회로
JP5021932B2 (ja) * 2005-12-15 2012-09-12 パナソニック株式会社 表示パネルの駆動装置
US20100007444A1 (en) * 2006-04-20 2010-01-14 Anis Nurashikin Nordin GHz Surface Acoustic Resonators in RF-CMOS
US8143681B2 (en) * 2006-04-20 2012-03-27 The George Washington University Saw devices, processes for making them, and methods of use
JP4937635B2 (ja) * 2006-05-16 2012-05-23 パナソニック株式会社 プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
KR100869794B1 (ko) 2006-09-07 2008-11-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100805112B1 (ko) 2006-09-07 2008-02-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100796694B1 (ko) * 2006-10-13 2008-01-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100859696B1 (ko) * 2007-04-09 2008-09-23 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
US8018010B2 (en) * 2007-04-20 2011-09-13 The George Washington University Circular surface acoustic wave (SAW) devices, processes for making them, and methods of use
US20090124513A1 (en) * 2007-04-20 2009-05-14 Patricia Berg Multiplex Biosensor
US8960004B2 (en) 2010-09-29 2015-02-24 The George Washington University Synchronous one-pole surface acoustic wave resonator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325735A (ja) * 1996-05-31 1997-12-16 Fujitsu Ltd 平面表示装置の駆動装置
JPH1152908A (ja) * 1997-08-01 1999-02-26 Pioneer Electron Corp プラズマディスプレイパネルの駆動装置
KR20010078587A (ko) * 2000-02-09 2001-08-21 김순택 플라즈마 표시 패널의 구동 회로
JP2001337640A (ja) * 2000-03-22 2001-12-07 Nec Corp 容量性負荷の駆動回路及び駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4886349A (en) 1987-11-27 1989-12-12 Michael Allen Temples-less eyeglass frame
JP2891280B2 (ja) * 1993-12-10 1999-05-17 富士通株式会社 平面表示装置の駆動装置及び駆動方法
JP3201603B1 (ja) * 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
JP3369535B2 (ja) * 1999-11-09 2003-01-20 松下電器産業株式会社 プラズマディスプレイ装置
JP3665956B2 (ja) * 2000-03-23 2005-06-29 パイオニアプラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動回路
KR20030003564A (ko) * 2001-07-03 2003-01-10 주식회사 유피디 교류형 플라즈마 디스플레이 패널의 유지 구동 장치의에너지 회수 회로
US6963174B2 (en) * 2001-08-06 2005-11-08 Samsung Sdi Co., Ltd. Apparatus and method for driving a plasma display panel
KR100425314B1 (ko) * 2001-12-11 2004-03-30 삼성전자주식회사 전압 스트레스를 개선한 고효율 플라즈마 디스플레이 패널구동 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325735A (ja) * 1996-05-31 1997-12-16 Fujitsu Ltd 平面表示装置の駆動装置
JPH1152908A (ja) * 1997-08-01 1999-02-26 Pioneer Electron Corp プラズマディスプレイパネルの駆動装置
KR20010078587A (ko) * 2000-02-09 2001-08-21 김순택 플라즈마 표시 패널의 구동 회로
JP2001337640A (ja) * 2000-03-22 2001-12-07 Nec Corp 容量性負荷の駆動回路及び駆動方法

Also Published As

Publication number Publication date
CN1581262A (zh) 2005-02-16
US20050029960A1 (en) 2005-02-10
JP2005055916A (ja) 2005-03-03
KR20050015496A (ko) 2005-02-21
US7504779B2 (en) 2009-03-17
JP4889927B2 (ja) 2012-03-07
CN100382124C (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
KR100503806B1 (ko) 환류 전류를 감소시키는 플라즈마 디스플래이 패널서스테인 구동 장치
US6633285B1 (en) Driving circuit and display
US7242399B2 (en) Capacitive load drive circuit and plasma display apparatus
US6903515B2 (en) Sustain driving apparatus and method for plasma display panel
US20070188416A1 (en) Apparatus for driving plasma display panel and plasma display
US20040257309A1 (en) Display apparatus
US7209099B2 (en) Apparatus and method of driving high-efficiency plasma display panel
US20030030632A1 (en) Energy recovery circuit of display device
KR100482348B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR20050014076A (ko) 플라즈마 디스플레이 패널의 구동 장치와 구동 방법 및플라즈마 표시 장치
KR20030092606A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
US7009823B2 (en) Energy recovery circuit and energy recovery method using the same
KR100456141B1 (ko) 에너지 회수회로
US7859528B2 (en) Power module for energy recovery and discharge sustain of plasma display panel
KR20050006890A (ko) 서지 전압을 클램핑하는 플라즈마 디스플레이 패널서스테인 구동 장치 및 방법
US8040294B2 (en) Plasma display apparatus
US8259037B2 (en) Plasma display and driving apparatus thereof
KR100458585B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
US20050110712A1 (en) Plasma display device and driving method for plasma display panel
KR100508248B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100488451B1 (ko) 에너지 회수장치 및 이를 이용한 에너지 회수방법
US20100164927A1 (en) Plasma display device
KR100649527B1 (ko) 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
US7375704B2 (en) Plasma display panel driving circuit
KR100649528B1 (ko) 플라즈마 표시 장치 및 그 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee