KR100502905B1 - 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 - Google Patents

플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 Download PDF

Info

Publication number
KR100502905B1
KR100502905B1 KR10-2002-0030324A KR20020030324A KR100502905B1 KR 100502905 B1 KR100502905 B1 KR 100502905B1 KR 20020030324 A KR20020030324 A KR 20020030324A KR 100502905 B1 KR100502905 B1 KR 100502905B1
Authority
KR
South Korea
Prior art keywords
voltage
inductor
capacitor
panel
switching element
Prior art date
Application number
KR10-2002-0030324A
Other languages
English (en)
Other versions
KR20030092606A (ko
Inventor
김재열
김진성
김준형
이토가즈히로
소명섭
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0030324A priority Critical patent/KR100502905B1/ko
Priority to JP2003060484A priority patent/JP4160424B2/ja
Priority to US10/431,162 priority patent/US6727659B2/en
Priority to CNB031362494A priority patent/CN1300758C/zh
Publication of KR20030092606A publication Critical patent/KR20030092606A/ko
Application granted granted Critical
Publication of KR100502905B1 publication Critical patent/KR100502905B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 인덕터에 에너지를 축적하는 경우에 어드레스 구동 IC 사이의 경로에 존재하는 기생 인덕턴스 성분에도 같이 에너지를 축적한다.
제1 및 제2 인덕터가 기생 인덕턴스 성분이 형성된 경로의 양쪽 방향에 각각 전기적으로 연결되어 있다. 패널 캐패시터의 단자 전압이 제1 전압을 유지하고 있는 동안 제1 인덕터에서 패널 캐패시터의 일단 방향으로 형성되는 전류 경로를 통하여 제1 인덕터에 에너지를 축적하고, 제1 인덕터에 축적된 에너지와 공진을 이용하여 패널 캐패시터의 단자 전압을 제2 전압으로 변경한다. 패널 캐패시터의 단자 전압이 제2 전압을 유지하고 있는 동안 패널 캐패시터의 일단에서 제2 인덕터 방향으로 형성되는 전류 경로를 통하여 제2 인덕터에 에너지를 축적하고, 제2 인덕터에 축적된 에너지와 공진을 이용하여 패널 캐패시터의 단자 전압을 제1 전압으로 변경한다.
이와 같은 본 발명에 의하면 기생 인덕턴스 성분에 의해 어드레스 구동 파형에서 생기는 왜곡을 제거할 수 있다.

Description

플라즈마 디스플레이 패널의 구동 장치 및 구동 방법{DRIVING APPARATUS AND METHOD OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)의 구동 장치 및 구동 방법에 관한 것으로, 특히 플라즈마 디스플레이 패널에 어드레스 전압을 인가하는 어드레스 구동 회로에 관한 것이다.
최근 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), PDP 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 PDP는 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, PDP가 40인치 이상의 대형 표시 장치에서 종래의 음극선관(cathode ray tube, CRT)을 대체할 표시 장치로서 각광받고 있다.
PDP는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.
직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 PDP에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
이러한 교류형 PDP에는 그 한쪽 면에 서로 평행인 주사 전극(Y1∼Yn) 및 유지 전극(X1∼Xn)이 형성되고 다른 쪽 면에 이들 전극(Y1∼Yn, X1∼Xn)과 직교하는 방향으로 어드레스 전극(A1∼Am)이 형성된다. 그리고 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다.
일반적으로 이러한 교류형 PDP의 구동 방법은 리셋(초기화) 기간, 기록(어드레싱) 기간, 유지 기간, 소거 기간으로 구성된다.
리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 기록 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)에 어드레스 전압(Va)을 인가하여 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 서스테인 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이며, 소거 기간은 셀의 벽전하를 감소시켜 유지 방전을 종료시키는 기간이다.
이 때 주사 전극과 유지 전극 사이, 어드레스 전극이 형성된 면과 주사 및 유지 전극이 형성된 면 사이의 방전 공간 등은 용량성 부하(이하 패널 캐패시터라 함)로 작용하기 때문에 패널에는 캐패시턴스가 존재하게 된다. 따라서 어드레싱을 위한 파형을 인가하기 위해서는 어드레싱을 위한 전력 이외에 무효 전력이 필요하다. 이런 무효 전력을 회수하여 재사용하는 회로를 전력 회수 회로라고 한다.
아래에서는 종래의 교류형 PDP의 전력 회수 회로와 그 구동 방법에 대하여 설명한다.
도 1 및 도 2는 각각 종래의 전력 회수 회로와 그 동작 파형을 나타내는 도면이다.
도 1에 도시한 바와 같이, L.F. Weber에 의해 제안된 전력 회수 회로(미국 특허 번호 4,866,349 및 5,081,400)는 교류형 PDP의 전력 회수 회로로서, 직렬로 연결된 두 개의 스위칭 소자(S1, S2), 다이오드(D1, D2), 인덕터(Lc), 전력 회수용 캐패시터(Cc) 및 직렬로 연결된 두 개의 스위칭 소자(S3, S4)를 포함한다.
두 개의 스위칭 소자(S3, S4) 사이의 접점에는 플라즈마 패널이 연결되며, 이 플라즈마 패널을 등가적으로 패널 캐패시터(Cp)로 나타낸다.
도 2에 도시한 바와 같이, 종래의 전력 회수 회로는 스위칭 소자(S1, S2, S3, S4)의 스위칭 동작에 따라 4가지 모드로 동작하고, 스위칭 동작에 따라 단자 전압(Vp)과 인덕터(Lc)에 흐르는 전류(IL)의 파형이 각각 나타나게 된다.
초기 상태에서는 스위칭 소자(S1)가 도통 되기 직전에 스위칭 소자(S4)가 도통되어 있어서 패널의 양단 전압(Vp)은 0V를 유지하게 된다. 이때, 전력 회수용 캐패시터(Cc)는 어드레스 전압(Va)의 1/2만큼의 전압(Va/2)으로 미리 충전되어 있다.
이렇게 패널의 양단 전압(Vp)을 0V로 유지한 상태에서, t0 시점이 되면 스위칭 소자(S1)가 도통(ON)되고 스위칭 소자(S2, S3, S4)가 차단(OFF)되는 모드 1의 동작이 시작된다.
모드 1의 구간(t0∼t1)에서는 전력회수용 캐패시터(Cc), 스위칭 소자(S1), 다이오드(D1), 인덕터(Lc) 및 패널 캐패시터(Cp)의 경로로 LC 공진 회로가 형성된다. 따라서, 도 2에 도시한 바와 같이 인덕터(Lc)에 흐르는 전류(IL)는 LC 공진에 의해 반파형을 이루며, 패널의 단자 전압(Vp)은 점차적으로 증가하여 거의 어드레스 전압(Va)이 된다. 이때, 패널의 단자 전압(Vp)이 어드레스 전압(Va)이 되는 시점에서는 인덕터(Lc)에는 거의 전류가 흐르지 않는다.
모드 1이 완료되면, 스위칭 소자(S1, S3)가 도통되고 스위칭 소자(S2, S4)가 차단되는 모드 2가 시작된다. 모드 2의 구간(t1∼t2)에서는 외부 인가 전압(Va)이 스위칭 소자(S3)를 통해 그대로 패널 캐패시터(Cp)로 흐르게 되어 패널의 단자 전압(Vp)을 유지하게 된다.
패널의 단자 전압(Vp)의 전압을 유지한 상태에서 모드 2가 완료되면, 스위칭 소자(S2)가 도통되고 스위칭 소자(S1, S3, S4)가 차단되는 모드 3이 시작된다.
모드 3의 구간(t2∼t3)에서는 모드 1에서와 반대의 경로인 플라즈마 패널 캐패시터(Cp), 인덕터(Lc), 다이오드(D2), 스위칭 소자(S2) 및 전력 회수용 캐패시터(Cc)의 경로로 LC 공진 회로가 형성되어, 도 2에서와 같이 인덕터(Lc)에 전류(IL)가 흐르고 패널의 단자 전압(Vp)은 감소하여 t3 시점에서 인덕터(Lc)의 전류(IL) 및 패널 단자 전압(Vp)은 0이 된다.
모드 4의 동작구간(t3∼t4)에서는 스위칭 소자(S2, S4)가 도통되고, 스위칭 소자(S1, S3)가 차단되어 패널 단자 전압(Vp)은 0V를 그대로 유지한다. 이 상태에서 스위칭 소자(S1)가 다시 도통되면 모드 1의 동작으로 사이클이 반복된다.
그런데 이와 같은 종래의 전력 회수 회로는 유지 및 주사 전극의 구동 회로에 적용하기 위한 것이므로, 이 전력 회수 회로를 어드레스 전극에 사용하면 도 3에 나타낸 바와 같이 기생 인덕턴스 성분(Lp)이 존재하게 된다.
자세하게 설명하면, 어드레스 구동 IC 하나에 모든 어드레스 전극을 연결할 수 없으므로, 어드레스 전극의 구동을 위해서는 복수의 어드레스 구동 IC가 필요하다. 이러한 복수의 어드레스 구동 IC에 하나의 전력 회수 회로를 사용하는 경우에는 도 3에 도시한 바와 같이 어드레스 구동 IC 사이의 경로에 기생 인덕턴스 성분(Lp)이 존재하게 된다. 이러한 기생 인덕턴스 성분에 의해 어드레스 구동 파형에 심한 왜곡이 생기게 된다. 즉, 어드레스 구동 파형의 상승 및 하강 구간에서 기생 인덕턴스 성분에 의해 원하지 않는 펄스 상승(rising)이 발생할 수 있다.
본 발명은 어드레스 구동에 필요한 무효 전력을 회수하는 전력 회수 회로를 제공하는 것을 기술적 과제로 한다. 또한 어드레스 구동 회로에서 존재하는 기생 인덕턴스 성분의 영향을 최소화하는 것을 기술적 과제로 한다. 그리고 이러한 기술적 과제에 한정되는 것은 아니다.
본 발명은 인덕터와 기생 인덕턴스 성분에 같이 에너지를 축적함으로써 이러한 과제를 달성한다.
본 발명에 따르면, 패널 캐패시터의 일단이 전기적으로 연결된 전기 경로의 양단에 제1 및 제2 인덕터의 일단이 각각 전기적으로 연결되어 있다.
본 발명의 첫 번째 특징에 따르면, 발명의 제1 스위칭 소자 및 제1 캐패시터가 제1 인덕터의 타단과 접지단 사이에 직렬로 연결되어 있으며, 제2 스위칭 소자 및 제2 캐패시터는 제2 인덕터의 타단과 접지단 사이에 직렬로 연결되어 있다. 그제1 및 제2 캐패시터에는 전원 전압의 절반에 해당하는 전압이 축적되어 있다. 제3 및 제4 스위칭 소자는 각각 전원과 제1 인덕터의 타단 사이 및 제2 인덕터의 타단과 접지단 사이에 연결되어 있다.
이 때 기생 인덕턴스 성분은 이러한 전기 경로 상에 형성되어 있는 것이 바람직하다.
이러한 구동 장치는 제1 스위칭 소자와 제1 인덕터가 형성하는 경로 및 제2 인덕터와 제2 스위칭 소자가 형성하는 경로 상에 각각 다이오드를 포함할 수 있다. 또한 이 구동 장치는 접지단과 제1 인덕터의 타단 사이 및 제2 인덕터의 타단과 전원 사이에 각각 다이오드를 포함할 수 있다.
그리고 제3 및 제4 스위칭 소자는 바디 다이오드는 가지는 것이 바람직하다.
본 발명의 두 번째 특징에 따르면, 제1 전압 변경부는 제1 인덕터에 축적된 에너지와 공진을 이용하여 패널 캐패시터의 단자 전압을 제1 전압에서 제2 전압으로 바꾸며, 제2 전압 변경부는 제2 인덕터에 축적된 에너지와 공진을 이용하여 패널 캐패시터의 단자 전압을 제2 전압에서 제1 전압으로 바꾼다. 전원부는 제1 전압을 공급하며 패널 캐패시터의 단자 전압을 제1 전압으로 유지하도록 하는 제1 전원 및 제2 전압을 공급하며 패널 캐패시터의 단자 전압을 제2 전압으로 유지하도록 하는 제2 전원을 포함한다.
패널 캐패시터의 단자 전압이 제1 전압을 유지하고 있는 동안, 제1 인덕터에서 패널 캐패시터의 일단 방향으로 형성되는 전류 경로를 통하여 제1 인덕터에 에너지가 축적된다. 그리고 패널 캐패시터의 단자 전압이 제2 전압을 유지하고 있는 동안, 패널 캐패시터의 일단에서 제2 인덕터 방향으로 형성되는 전류 경로를 통하여 제2 인덕터에 에너지가 축적된다.
이 때, 구동 장치의 제1 및 제2 캐패시터는 제2 전압과 제1 전압의 차의 절반에 해당하는 제3 전압을 충전하고 있는 것이 바람직하다. 그리고 제1 스위칭 소자는 제1 인덕터와 제1 캐패시터 사이에 연결되어 제1 인덕터에 전류가 흐르도록 스위칭 동작할 수 있으며, 제2 스위칭 소자는 제2 인덕터와 제2 캐패시터 사이에 연결되어 제2 인덕터에 전류가 흐르도록 스위칭 동작할 수 있다.
또한 제1 인덕터에 흐르는 전류가 회수되는 제1 경로와 제2 인덕터에 흐르는 전류가 회수되는 제2 경로를 제공되는 것이 바람직하다. 이 때 패널 캐패시터의 단자 전압이 제2 전압을 유지하도록 스위칭 동작하며 그 바디 다이오드를 통하여 제1 인덕터에 흐르는 전류가 회수되는 스위칭 소자가 제1 전압 변경부에 더 포함될 수 있으며, 마찬가지로 패널 캐패시터의 단자 전압이 제1 전압을 유지하도록 스위칭 동작하며 그 바디 다이오드를 통하여 제2 인덕터에 흐르는 전류가 회수되는 스위칭 소자가 제2 전압 변경부에 더 포함될 수 있다.
본 발명의 세 번째 특징에 따르면, 먼저 패널 캐패시터의 단자 전압이 제1 전압을 유지하고 있는 동안 제1 인덕터에 에너지를 축적한다. 다음에 제1 인덕터에 축적된 에너지와 공진을 이용하여 패널 캐패시터의 단자 전압을 제2 전압으로 바꾸고, 패널 캐패시터의 단자 전압을 제2 전압으로 유지하면서 제1 인덕터에 흐르는 전류를 회수한다. 그리고 패널 캐패시터의 단자 전압이 제2 전압을 유지하고 있는 동안 제2 인덕터에 에너지를 축적한다. 다음에 제2 인덕터에 축적된 에너지와 공진을 이용하여 패널 캐패시터의 단자 전압을 제1 전압으로 바꾸고, 패널 캐패시터의 단자 전압을 제1 전압으로 유지하면서 제2 인덕터에 흐르는 전류를 회수한다.
제1 인덕터에 에너지를 축적할 때는 제2 전압과 제1 전압의 차의 절반에 해당하는 제3 전압을 충전하고 있는 제1 캐패시터를 이용하고, 제2 인덕터에 에너지를 축적할 때는 제2 전압과 제2 캐패시터에 충전된 제3 전압의 차이를 이용하는 것이 바람직하다.
이 때, 제2 전압을 공급하는 전원을 이용하여 패널 캐패시터의 단자 전압을 제2 전압으로 유지하며, 제1 인덕터와 전원 사이에 형성되는 경로를 통하여 제1 인덕터에 흐르는 전류를 회수하는 것이 바람직하다. 또한 제1 전압을 공급하는 전원을 이용하여 패널 캐패시터의 단자 전압을 제1 전압으로 유지하며, 전원과 제2 인덕터 사이에 형성되는 경로를 통하여 제2 인덕터에 흐르는 전류를 회수하는 것이 바람직하다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저 도 4를 참조하여 본 발명의 실시예에 따른 플라즈마 디스플레이 패널에 대하여 설명한다.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다.
플라즈마 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1∼Am), 행 방향으로 지그재그로 배열되어 있는 복수의 주사 전극(Y1∼Yn) 및 복수의 유지 전극(X1∼Xn)을 포함한다.
어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 어드레스 전압(Va)을 각 어드레스 전극에 인가한다.
주사·유지 구동부(300)는 제어부(400)로부터 유지 방전 신호를 수신하여 주사 전극과 유지 전극에 서스테인 전압(Vs)을 번갈아 입력함으로써 선택된 방전 셀에 대하여 유지 방전을 수행한다.
제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지 방전 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.
이하, 도 5 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 어드레스 구동부 및 이 어드레스 구동부를 포함하는 플라즈마 디스플레이 패널의 구동 방법에 대하여 설명한다.
도 5는 본 발명의 일 실시예에 따른 어드레스 구동부를 나타내는 회로도이다.
본 발명의 일 실시예에 따른 어드레스 구동부(200)는 복수의 어드레스 구동 IC를 포함하며, 이러한 어드레스 구동 IC 사이의 경로에 기생 인덕턴스 성분이 형성된다.
아래에서는 복수의 어드레스 구동 IC 중 편의상 하나의 어드레스 구동 IC로 가정하여 설명을 하며, 이러한 어드레스 구동 IC 사이의 경로에서 형성되는 기생 인덕턴스 성분을 기생 인덕터로 하여 설명한다. 그리고 어드레스 구동 IC의 도시는 생략하고 이에 연결되는 패널 캐패시터(Cp)를 기준으로 설명한다.
도 5에 도시한 바와 같이 패널 캐패시터(Cp)의 일단에 연결되는 어드레스 구동 IC(도시하지 않음)의 입력 및 출력 경로 상에는 기생 인덕터(Lp1, Lp2)가 각각 형성된다. 본 발명의 일 실시예에 따른 어드레스 구동부(200)는 패널 캐패시터(Cp)의 일단에 전기적으로 연결되어 무효 전력을 회수하여 재사용하는 전력 회수 회로(220)를 포함한다.
이러한 전력 회수 회로(220)는 전압 상승부(222), 전압 하강부(224) 및 전원부(226)를 포함한다.
전압 상승부(222)는 패널 캐패시터(Cp)에 기생 인덕터(Lp1)를 거쳐 전기적으로 연결된 인덕터(Lc1)를 포함하며, 인덕터(Lc1)와 접지단 사이에 직렬로 연결된 스위칭 소자(S1) 및 캐패시터(Cc1)를 포함한다. 그리고 전압 상승부(222)는 인덕터(Lc1)와 스위칭 소자(S1)가 형성하는 경로 상에 전류 경로를 설정하는 다이오드(D1)를 더 포함할 수 있다.
마찬가지로 전압 하강부(224)는 패널 캐패시터(Cp)에 기생 인덕터(Lp2)를 거쳐 전기적으로 연결된 인덕터(Lc2)를 포함하며, 인덕터(Lc2)와 접지단 사이에 직렬로 연결된 스위칭 소자(S2) 및 캐패시터(Cc2)를 포함한다. 그리고 전압 하강부(224)는 인덕터(Lc2)와 스위칭 소자(S2)가 형성하는 경로 상에 전류 경로를 설정하는 다이오드(D2)를 더 포함할 수 있다.
또한 전압 상승부(222) 및 전압 하강부(224)는 각각 전류 경로를 설정하는 다이오드(D3, D4) 및 다이오드(D5, D6)를 더 포함할 수 있다. 다이오드(D3)는 인덕터(Lc1) 및 스위칭 소자(S1)의 접점과 어드레스 전압(Va)을 공급하는 전원(Va) 사이에 연결되고, 다이오드(D4)는 접지단과 인덕터(Lc1) 및 스위칭 소자(S1)의 접점 사이에 연결된다. 다이오드(D5)는 인덕터(Lc2) 및 스위칭 소자(S2)의 접점과 전원(Va) 사이에 연결되고 다이오드(D6)는 접지단과 인덕터(Lc2) 및 스위칭 소자(S2)의 접점 사이에 연결된다.
그리고 전압 상승부(222)의 스위칭 소자(S1) 및 캐패시터(Cc1)의 접점과 전압 하강부(224)의 스위칭 소자(S2) 및 캐패시터(Cc2)의 접점은 연결되어 있다. 패널 캐패시터(Cp)의 타단은 어드레스 신호가 인가되는 경우에는 접지 상태로 유지된다.
전원부(226)는 스위칭 소자(S3, S4)를 포함하며, 스위칭 소자(S3)는 전원(Va)과 패널 캐패시터(Cp) 사이에 기생 인덕터(Lp1)를 거쳐 연결되어 있다. 그리고 스위칭 소자(S4)는 접지단과 패널 캐패시터(Cp) 사이에 기생 인덕터(Lp2)를 거쳐 연결되어 있다.
이러한 전압 상승부(222), 전압 하강부(224) 및 전원부(226)에 포함되는 스위칭 소자(S1, S2, S3, S4)는 MOSFET 등의 트랜지스터로 이루어질 수 있으며, 이 스위칭 소자(S1, S2, S3, S4)는 바디 다이오드를 가진다.
아래에서는 본 발명의 일 실시예에 따른 어드레스 구동부(200)를 포함하는 플라즈마 디스플레이 패널의 동작을 도 6a 내지 도 6h, 도 7을 참조하여 설명한다.
도 6a 내지 도 6h는 각각 본 발명의 일 실시예에 따른 각 모드의 전류 경로를 나타내는 도면이며, 도 7은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 동작 타이밍을 나타내는 도면이다. 도 8은 본 발명의 일 실시예에 따라 측정된 어드레스 구동 파형을 나타내는 도면이다.
본 발명의 일 실시예에서는 모드 1이 시작되기 전에 캐패시터(Cc1, Cc2)에는 어드레스 전압(Va)의 절반에 해당하는 전압(Va/2)이 충전되어 있으며, 스위칭 소자(S4)가 도통되어 패널 캐패시터(Cp)의 양단 전압(Vp)은 접지 전압을 유지하고 있는 것으로 가정한다.
① 모드 1(M1)
먼저 도 6a 및 도 7의 M1 구간을 참조하여 모드 1에서의 동작을 설명한다.
모드 1에서는 스위칭 소자(S4)가 도통된 상태에서 스위칭 소자(S1)가 추가로 도통되어 캐패시터(Cc1), 스위칭 소자(S1), 다이오드(D1), 인덕터(Lc1), 기생 인덕터(Lp1, Lp2) 및 스위칭 소자(S4)로 전류 경로가 형성된다. 캐패티서(Cc1)에 충전된 전압(Va/2)에 의해 인덕터(IL1)에 흐르는 전류는 선형적으로 증가하게 되어 인덕터(Lc1)에 에너지가 축적된다. 그리고 이 전류는 기생 인덕터(Lp1, Lp2)에도 흐르므로 기생 인덕터(Lp1, Lp2)에도 에너지가 축적된다.
② 모드 2(M2)
도 6b 및 도 7의 M2 구간을 참조하여 모드 2에서의 동작을 설명한다.
모드 2에서는 스위칭 소자(S1)가 도통된 상태에서 스위칭 소자(S4)가 차단되어 캐패시터(Cc1), 스위칭 소자(S1), 다이오드(D1), 인덕터(Lc1), 기생 인덕터(Lp1) 및 패널 캐패시터(Cp)로 전류 경로가 형성된다. 인덕터(Lc1)에는 이 전류 경로에서 형성되는 LC 공진에 의한 공진 전류가 흐르게 되고 패널 캐패시터(Cp)의 단자 전압(Vp)(이하 패널 단자 전압이라 함)은 어드레스 전압(Va)까지 상승한다. 이 때 인덕터(Lc1) 및 기생 인덕터(Lp1)에 축적된 에너지에 의해 패널 단자 전압(Vp)은 기생 성분의 영향에도 불구하고 어드레스 전압(Va)까지 안정적으로 증가할 수 있다.
그리고 기생 인덕터(Lp2)에 흐르는 전류는 인덕터(Lc2) 및 다이오드(D5)를 거쳐 전원(Vs)으로 회수된다.
③ 모드 3(M3)
도 6c 및 도 7의 M3 구간을 참조하여 모드 3에서의 동작을 설명한다.
패널 단자 전압(Vp)은 스위칭 소자(S3)의 바디 다이오드에 의해 어드레스 전압(Va)을 넘지 못하며, 패널 단자 전압(Vp)이 어드레스 전압(Va)으로 되었을 때 스위칭 소자(S3)가 도통된다. 이와 같이 스위칭 소자(S3)가 도통되면 패널 단자 전압(Vp)은 전원(Va)에 의해 어드레스 전압(Va)을 유지한다. 그리고 인덕터(Lc1)에 흐르던 전류(IL1)는 캐패시터(Cc1), 스위칭 소자(S1), 다이오드(D1), 인덕터(Lc1) 및 스위칭 소자(S3)의 바디 다이오드의 경로를 통하여 선형적으로 0A까지 감소한다. 즉 이 전류는 전원(Va)으로 회수된다.
④ 모드 4(M4)
도 6d 및 도 7의 M4 구간을 참조하여 모드 4에서의 동작을 설명한다.
모드 4에서는 인덕터(Lc1)에 흐르는 전류(IL1)가 0A까지 감소하면 스위칭 소자(S1)를 차단한다. 이 때 스위칭 소자(S3)는 도통되어 있으므로, 전원(Va)에 의해 패널 단자 전압(Vp)은 어드레스 전압(Va)을 유지하게 된다.
⑤ 모드 5(M5)
도 6e 및 도 7의 M5 구간을 참조하여 모드 5에서의 동작을 설명한다.
모드 5에서는 스위칭 소자(S3)가 도통된 상태에서 스위칭 소자(S2)가 도통되어, 스위칭 소자(S3), 기생 인덕터(Lp1, Lp2), 인덕터(Lc2), 다이오드(D2), 스위칭 소자(S2) 및 캐패시터(Cc2)로 전류 경로가 형성된다. 그러면 전원(Va)과 캐패시터(Cc2)에 충전된 전압(Va/2)의 차이에 의해 인덕터(Lc2)에 흐르는 전류(IL2)는 선형적으로 증가하게 되어 인덕터(Lc2)에 에너지가 축적된다. 그리고 이 전류는 기생 인덕터(Lp1, Lp2)에도 흐르므로 기생 인덕터(Lp1, Lp2)에도 에너지가 축적된다.
⑥ 모드 6(M6)
도 6f 및 도 7의 M6 구간을 참조하여 모드 6에서의 동작을 설명한다.
모드 6에서는 스위칭 소자(S2)가 도통된 상태에서 스위칭 소자(S3)가 차단되어, 패널 캐패시터(Cp), 기생 인덕터(Lp2), 인덕터(Lc2), 다이오드(D2), 스위칭 소자(S2) 및 캐패시터(Cc2)로의 전류 경로가 형성된다. 인덕터(Lc2)에는 이 전류 경로에서 형성되는 LC 공진에 의한 공진 전류가 흐르게 되고 패널 캐패시터(Cp)의 패널 단자 전압(Vp)은 0V까지 감소한다. 이 때 인덕터(Lc2) 및 기생 인덕터(Lp2)에 축적된 에너지에 의해 패널 단자 전압(Vp)은 기생 성분의 영향에도 불구하고 0V까지 안정적으로 감소할 수 있다.
⑦ 모드 7(M7)
도 6g 및 도 7의 M7 구간을 참조하여 모드 7에서의 동작을 설명한다.
패널 단자 전압(Vp)은 스위칭 소자(S4)의 바디 다이오드에 의해 접지 전압 이하까지 감소하지 못하며, 패널 단자 전압(Vp)이 접지 전압으로 되었을 때 스위칭 소자(S4)가 도통된다. 이와 같이 스위칭 소자(S4)가 도통되면 패널 단자 전압(Vp)은 접지단에 의해 0V를 유지한다. 그리고 인덕터(Lc2)에 흐르던 전류(IL2)는 스위칭 소자(S4)의 바디 다이오드, 인덕터(Lc2), 다이오드(D2), 스위칭 소자(S2) 및 캐패시터(Cc2)의 경로를 통하여 선형적으로 0A까지 감소한다. 즉 이 전류(IL2)는 캐패시터(Cc2)로 회수된다.
⑧ 모드 8(M8)
도 6h 및 도 7의 M8 구간을 참조하여 모드 8에서의 동작을 설명한다.
모드 8에서는 인덕터(Lc2)에 흐르는 전류(IL2)가 0A까지 감소하면 스위칭 소자(S2)가 차단된다. 이 때 스위칭 소자(S4)가 도통되어 있으므로 접지단에 의해 패널 전압(Vp)은 0V를 유지한다.
이상에서 설명한 바와 같이 본 발명의 일 실시예에서는 모드 1 및 모드 5에서 인덕터(Lc1, Lc2)에 각각 에너지를 축적하는 경우에 기생 인덕터(Lp1, Lp2)에도 에너지를 축적하고, 이 축적된 에너지를 이용하여 패널 단자 전압을 바꾸므로 기생 인덕턴스 성분에 의해 발생하는 왜곡을 줄일 수 있다. 도 8에 도시한 바와 같이 실제 실험한 결과 어드레스 구동 파형의 상승 및 하강 구간에서 상승 펄스가 발생하지 않는다.
또한 어드레스 구동 파형의 특성상 패널 단자 전압(Vp)의 하강 구간과 상승 구간 사이의 접지 전압 구간이 짧으므로, 이 구간 내에서 반대 방향의 전류 경로를 형성하기 어렵다. 그러나 본 발명의 일 실시예에 의하면 인덕터(Lc1, Lc2) 및 기생 인덕터(Lp1, Lp2)에 흐르는 전류의 방향이 항상 일정하므로, 접지 전압 구간이 짧아도 이러한 패널 단자 전압(Vp)의 상승 및 하강 동작을 원활히 수행할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 설명한 바와 같이 본 발명에 의하면, 어드레스 구동 IC 사이의 경로에서 발생하는 기생 인덕턴스 성분의 영향을 최소화할 수 있다. 또한 본 발명에 의하면 인덕터 및 기생 인덕턴스 성분에 흐르는 전류의 방향이 항상 일정하므로, 접지 전압으로 유지되는 구간이 짧아도 패널 캐패시터의 단자 전압의 상승 및 하강 동작을 원활히 수행할 수 있다.
도 1은 종래 기술에 따른 전력 회수 회로를 나타내는 도면이다.
도 2는 종래 기술에 따른 전력 회수 회로의 동작 타이밍을 나타내는 도면이다.
도 3은 종래 기술에 따른 전력 회수 회로에서 나타나는 기생 인덕턴스 성분을 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 어드레스 구동부를 나타내는 회로도이다.
도 6a 내지 도 6h는 각각 본 발명의 일 실시예에 따른 각 모드의 전류 경로를 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 동작 타이밍을 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따라 측정된 어드레스 구동 파형을 나타내는 도면이다.

Claims (16)

  1. 패널 캐패시터에 어드레스 구동 파형을 인가하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,
    상기 패널 캐패시터의 일단이 전기적으로 연결된 전기 경로의 양단에 그 일단이 각각 전기적으로 연결되는 제1 및 제2 인덕터,
    상기 제1 인덕터의 타단과 접지단 사이에 직렬로 연결되는 제1 스위칭 소자 및 제1 캐패시터,
    상기 제2 인덕터의 타단과 접지단 사이에 직렬로 연결되는 제2 스위칭 소자 및 제2 캐패시터,
    소정의 전압을 공급하는 전원과 상기 제1 인덕터의 타단 사이에 연결되는 제3 스위칭 소자, 그리고
    상기 제2 인덕터의 타단과 접지단 사이에 연결되는 제4 스위칭 소자
    를 포함하며,
    상기 제1 및 제2 캐패시터에는 각각 상기 소정의 전압의 절반에 해당하는 전압이 충전되어 있는 플라즈마 디스플레이 패널의 구동 장치.
  2. 제1항에 있어서,
    상기 전기 경로 상에 기생 인덕턴스 성분이 형성되어 있는 플라즈마 디스플레이 패널의 구동 장치.
  3. 제1항에 있어서,
    상기 제1 스위칭 소자와 상기 제1 인덕터가 형성하는 경로 상에 형성되는 제1 다이오드, 및
    상기 제2 인덕터와 상기 제2 스위칭 소자가 형성하는 경로 상에 형성되는 제2 다이오드
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  4. 제1항에 있어서,
    접지단과 상기 제1 인덕터의 타단 사이에 연결되는 제1 다이오드, 및
    상기 제2 인덕터의 타단과 상기 전원 사이에 연결되는 제2 다이오드
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  5. 제1항에 있어서,
    상기 제3 및 제4 스위칭 소자는 바디 다이오드는 가지는 플라즈마 디스플레이 패널의 구동 장치.
  6. 패널 캐패시터에 어드레스 구동 파형을 인가하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,
    상기 패널 캐패시터의 일단이 전기적으로 연결된 전기 경로의 한쪽 방향에 전기적으로 연결되는 제1 인덕터를 포함하며, 상기 패널 캐패시터의 단자 전압이 제1 전압을 유지하고 있는 동안 상기 제1 인덕터에서 상기 패널 캐패시터의 일단 방향으로 형성되는 전류 경로를 통하여 상기 제1 인덕터에 에너지를 축적하고, 상기 제1 인덕터에 축적된 에너지와 공진을 이용하여 상기 패널 캐패시터의 단자 전압을 제2 전압으로 바꾸는 제1 전압 변경부,
    상기 전기 경로의 다른 쪽 방향에 전기적으로 연결되는 제2 인덕터를 포함하며, 상기 패널 캐패시터의 단자 전압이 상기 제2 전압을 유지하고 있는 동안 상기 패널 캐패시터의 일단에서 상기 제2 인덕터 방향으로 형성되는 전류 경로를 통하여 상기 제2 인덕터에 에너지를 축적하고, 상기 제2 인덕터에 축적된 에너지와 공진을 이용하여 상기 패널 캐패시터의 단자 전압을 상기 제1 전압으로 바꾸는 제2 전압 변경부, 그리고
    상기 제1 전압을 공급하며 상기 패널 캐패시터의 단자 전압을 상기 제1 전압으로 유지하도록 하는 제1 전원 및 상기 제2 전압을 공급하며 상기 패널 캐패시터의 단자 전압을 상기 제2 전압으로 유지하도록 하는 제2 전원을 포함하는 전원부
    를 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  7. 제6항에 있어서,
    상기 전기 경로 상에 기생 인덕턴스 성분이 형성되어 있는 플라즈마 디스플레이 패널의 구동 장치.
  8. 제6항에 있어서,
    상기 제1 전압 변경부는 상기 제2 전압과 상기 제1 전압의 차의 절반에 해당하는 제3 전압을 충전하고 있는 제1 캐패시터를 더 포함하며,
    상기 제2 전압 변경부는 상기 제3 전압을 충전하고 있는 제2 캐패시터를 더 포함하는
    플라즈마 디스플레이 패널의 구동 장치.
  9. 제8항에 있어서,
    상기 제1 전압 변경부는 상기 제1 인덕터와 상기 제1 캐패시터 사이에 연결되어 상기 제1 인덕터에 전류가 흐르도록 스위칭 동작하는 제1 스위칭 소자를 더 포함하며,
    상기 제2 전압 변경부는 상기 제2 인덕터와 상기 제2 캐패시터 사이에 연결되어 상기 제2 인덕터에 전류가 흐르도록 스위칭 동작하는 제2 스위칭 소자를 더 포함하는
    플라즈마 디스플레이 패널의 구동 장치.
  10. 제6항에 있어서,
    상기 전원부는 상기 제1 인덕터에 흐르는 전류가 회수되는 제1 경로와 상기 제2 인덕터에 흐르는 전류가 회수되는 제2 경로를 제공하는 플라즈마 디스플레이 패널의 구동 장치.
  11. 제6항에 있어서,
    상기 전원부는
    상기 패널 캐패시터의 단자 전압이 상기 제2 전압을 유지하도록 스위칭 동작하며 그 바디 다이오드를 통하여 상기 제1 인덕터에 흐르는 전류가 회수되는 제1 스위칭 소자, 및
    상기 패널 캐패시터의 단자 전압이 상기 제1 전압을 유지하도록 스위칭 동작하며 그 바디 다이오드를 통하여 상기 제2 인덕터에 흐르는 전류가 회수되는 제2 스위칭 소자
    를 더 포함하는 플라즈마 디스플레이 패널의 구동 장치.
  12. 패널 캐패시터가 형성되는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 패널 캐패시터의 단자 전압이 제1 전압을 유지하고 있는 동안, 상기 패널 캐패시터의 일단이 전기적으로 연결된 경로의 한쪽 방향에 전기적으로 연결되는 제1 인덕터에 에너지를 축적하는 제1 단계,
    상기 제1 인덕터에 축적된 에너지와 공진을 이용하여 상기 패널 캐패시터의 단자 전압을 제2 전압으로 바꾸는 제2 단계,
    상기 패널 캐패시터의 단자 전압을 상기 제2 전압으로 유지하면서 상기 제1 인덕터에 흐르는 전류를 회수하는 제3 단계,
    상기 패널 캐패시터의 단자 전압이 상기 제2 전압을 유지하고 있는 동안, 상기 경로의 다른 쪽 방향에 전기적으로 연결되는 제2 인덕터에 에너지를 축적하는 제4 단계,
    상기 제2 인덕터에 축적된 에너지와 공진을 이용하여 상기 패널 캐패시터의 단자 전압을 상기 제1 전압으로 바꾸는 제5 단계, 그리고
    상기 패널 캐패시터의 단자 전압을 상기 제1 전압으로 유지하면서 상기 제2 인덕터에 흐르는 전류를 회수하는 제6 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  13. 제12항에 있어서,
    상기 제1 단계는 상기 제2 전압과 상기 제1 전압의 차의 절반에 해당하는 제3 전압을 충전하고 있는 제1 캐패시터를 이용하여 상기 제1 인덕터에 에너지를 축적하며,
    상기 제4 단계는 상기 제2 전압과 상기 제2 캐패시터에 충전된 상기 제3 전압의 차이를 이용하여 상기 제2 인덕터에 에너지를 축적하는
    플라즈마 디스플레이 패널의 구동 방법.
  14. 제12항에 있어서,
    상기 제3 단계는 상기 제2 전압을 공급하는 전원을 이용하여 상기 패널 캐패시터의 단자 전압을 상기 제2 전압으로 유지하며, 상기 제1 인덕터와 상기 전원 사이에 형성되는 경로를 통하여 상기 제1 인덕터에 흐르는 전류를 회수하는 플라즈마 디스플레이 패널의 구동 방법.
  15. 제12항에 있어서,
    상기 제6 단계는 상기 제1 전압을 공급하는 전원을 이용하여 상기 패널 캐패시터의 단자 전압을 상기 제1 전압으로 유지하며, 상기 전원과 상기 제2 인덕터 사이에 형성되는 경로를 통하여 상기 제2 인덕터에 흐르는 전류를 회수하는 플라즈마 디스플레이 패널의 구동 방법.
  16. 제1항에 기재된 플라즈마 디스플레이 패널의 구동 장치를 구동하는 방법에 있어서,
    상기 제4 스위칭 소자가 도통된 상태에서 상기 제1 스위칭 소자를 도통시켜, 상기 제1 캐패시터에 충전된 전압을 이용하여 상기 제1 인덕터에 에너지를 축적하는 제1 단계,
    상기 제4 스위칭 소자를 차단하여, 상기 제1 인덕터에 축적된 에너지와 공진을 이용하여 상기 패널 캐패시터의 단자 전압을 상기 소정의 전압으로 바꾸는 제2 단계,
    상기 제3 스위칭 소자를 도통시켜, 상기 단자 전압을 상기 소정의 전압으로 유지하면서 상기 제1 인덕터에 흐르는 전류를 회수하는 제3 단계,
    상기 제1 스위칭 소자를 차단하여 상기 단자 전압을 상기 소정의 전압으로 계속 유지하는 제4 단계,
    상기 제2 스위칭 소자를 도통시켜, 상기 소정의 전압과 상기 제2 캐패시터에충전된 전압의 차이를 이용하여 상기 제2 인덕터에 에너지를 축적하는 제5 단계,
    상기 제3 스위칭 소자를 차단하여, 상기 제2 인덕터에 축적된 에너지와 공진을 이용하여 상기 단자 전압을 접지 전압으로 바꾸는 제6 단계,
    상기 제4 스위칭 소자를 도통시켜, 상기 단자 전압을 접지 전압으로 유지하면서 상기 제2 인덕터에 흐르는 전류를 회수하는 제7 단계, 그리고
    상기 제2 스위칭 소자를 차단하여 상기 단자 전압을 상기 소정의 전압으로 계속 유지하는 제8 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
KR10-2002-0030324A 2002-05-30 2002-05-30 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 KR100502905B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0030324A KR100502905B1 (ko) 2002-05-30 2002-05-30 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
JP2003060484A JP4160424B2 (ja) 2002-05-30 2003-03-06 プラズマディスプレイパネルの駆動装置及び駆動方法
US10/431,162 US6727659B2 (en) 2002-05-30 2003-05-06 Apparatus and method for driving plasma display panels
CNB031362494A CN1300758C (zh) 2002-05-30 2003-05-20 等离子显示板装置以及驱动等离子显示板的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0030324A KR100502905B1 (ko) 2002-05-30 2002-05-30 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Publications (2)

Publication Number Publication Date
KR20030092606A KR20030092606A (ko) 2003-12-06
KR100502905B1 true KR100502905B1 (ko) 2005-07-25

Family

ID=29578190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0030324A KR100502905B1 (ko) 2002-05-30 2002-05-30 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법

Country Status (4)

Country Link
US (1) US6727659B2 (ko)
JP (1) JP4160424B2 (ko)
KR (1) KR100502905B1 (ko)
CN (1) CN1300758C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963174B2 (en) * 2001-08-06 2005-11-08 Samsung Sdi Co., Ltd. Apparatus and method for driving a plasma display panel
US6924779B2 (en) * 2002-03-18 2005-08-02 Samsung Sdi Co., Ltd. PDP driving device and method
US7009823B2 (en) * 2002-06-28 2006-03-07 Lg Electronics Inc. Energy recovery circuit and energy recovery method using the same
KR100477990B1 (ko) * 2002-09-10 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
TW200507850A (en) 2003-07-25 2005-03-01 Kyowa Hakko Kogyo Kk Pharmaceutical composition
KR100578962B1 (ko) * 2003-11-24 2006-05-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치와 구동 방법
KR100626055B1 (ko) * 2005-01-10 2006-09-21 삼성에스디아이 주식회사 디스플레이 패널의 구동장치
US20060290599A1 (en) * 2005-06-24 2006-12-28 Lg Electronics Inc. Plasma display apparatus and driving method thereof
JP2007188087A (ja) * 2006-01-13 2007-07-26 Lg Electronics Inc プラズマディスプレイ装置
KR100823490B1 (ko) * 2007-01-19 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0962226A (ja) * 1995-08-28 1997-03-07 Nec Corp 表示パネルの駆動回路
JPH09325735A (ja) * 1996-05-31 1997-12-16 Fujitsu Ltd 平面表示装置の駆動装置
US5786794A (en) * 1993-12-10 1998-07-28 Fujitsu Limited Driver for flat display panel
US6011355A (en) * 1997-07-16 2000-01-04 Mitsubishi Denki Kabushiki Kaisha Plasma display device and method of driving plasma display panel
US6150999A (en) * 1998-10-07 2000-11-21 Acer Display Technology, Inc. Energy recovery driving circuit for driving a plasma display unit
KR20030031360A (ko) * 2001-10-15 2003-04-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081400A (en) 1986-09-25 1992-01-14 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
US4866349A (en) 1986-09-25 1989-09-12 The Board Of Trustees Of The University Of Illinois Power efficient sustain drivers and address drivers for plasma panel
JP3364066B2 (ja) * 1995-10-02 2003-01-08 富士通株式会社 Ａｃ型プラズマディスプレイ装置及びその駆動回路
JP3498735B2 (ja) * 2001-07-24 2004-02-16 松下電器産業株式会社 平面表示装置とその駆動方法
KR100421014B1 (ko) * 2001-08-28 2004-03-04 삼성전자주식회사 플라즈마 디스플레이 패널 구동 시스템의 자기 결합인덕터를 이용한 전력 회수 장치 및 설계 방법
US6850213B2 (en) * 2001-11-09 2005-02-01 Matsushita Electric Industrial Co., Ltd. Energy recovery circuit for driving a capacitive load

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786794A (en) * 1993-12-10 1998-07-28 Fujitsu Limited Driver for flat display panel
JPH0962226A (ja) * 1995-08-28 1997-03-07 Nec Corp 表示パネルの駆動回路
JPH09325735A (ja) * 1996-05-31 1997-12-16 Fujitsu Ltd 平面表示装置の駆動装置
US6011355A (en) * 1997-07-16 2000-01-04 Mitsubishi Denki Kabushiki Kaisha Plasma display device and method of driving plasma display panel
US6150999A (en) * 1998-10-07 2000-11-21 Acer Display Technology, Inc. Energy recovery driving circuit for driving a plasma display unit
KR20030031360A (ko) * 2001-10-15 2003-04-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법

Also Published As

Publication number Publication date
US20030222591A1 (en) 2003-12-04
JP4160424B2 (ja) 2008-10-01
CN1300758C (zh) 2007-02-14
KR20030092606A (ko) 2003-12-06
US6727659B2 (en) 2004-04-27
CN1462024A (zh) 2003-12-17
JP2004004591A (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100463187B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
US6963174B2 (en) Apparatus and method for driving a plasma display panel
KR100467448B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100458571B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100599649B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR100458572B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100497230B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100490614B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100450203B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 그 구동 방법
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
US7307601B2 (en) Driving method and device of plasma display panel and plasma display device
KR100590112B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100467450B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100490615B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100502906B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100454025B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100502934B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100560524B1 (ko) 플라즈마 표시 장치
KR100502913B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100536245B1 (ko) 플라즈마 표시 장치
KR20050086239A (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090629

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee