KR100499642B1 - 반도체 소자의 소자 분리막 제조 방법 - Google Patents
반도체 소자의 소자 분리막 제조 방법 Download PDFInfo
- Publication number
- KR100499642B1 KR100499642B1 KR10-2003-0062054A KR20030062054A KR100499642B1 KR 100499642 B1 KR100499642 B1 KR 100499642B1 KR 20030062054 A KR20030062054 A KR 20030062054A KR 100499642 B1 KR100499642 B1 KR 100499642B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- nitride film
- device isolation
- semiconductor device
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
본 발명은 인산 계열의 화합물을 포함하는 고선택성 슬러리를 이용하여 질화막을 연마함으로써, 모트(moat)의 발생을 방지하고 소자의 특성을 향상시키는 반도체 소자의 소자 분리막 제조 방법에 관한 것이다. 본 발명에 따른 반도체 소자의 소자 분리막 제조 방법은 반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계와, 상기 패드 질화막, 패드 산화막 및 반도체 기판을 식각하여 트렌치를 형성하는 단계와, 트렌치를 포함하는 전체 표면 상부에 라이너 질화막을 형성하는 단계와, 전체 표면 상부에 상기 트렌치를 매립하는 소자 분리용 산화막을 형성하는 단계와, 저선택성 슬러리를 사용하여 상기 소자 분리용 산화막을 일정 두께 연마하는 단계와, 고선택성 슬러리를 사용하여 상기 라이너 질화막이 노출되도록 상기 소자 분리용 산화막을 연마하는 단계와, MxPyOz를 함유하는 고선택성 슬러리를 사용하여 상기 패드 질화막이 노출되도록 상기 라이너 질화막을 연마하는 단계 및 상기 패드 질화막을 제거하는 단계(단, M은 금속, 수소 또는 NH4
+, x는 0 내지 3, y는 1 내지 3 및 z는 2 내지 5의 정수)를 포함한다.
Description
본 발명은 반도체 소자의 소자 분리막 제조 방법에 관한 것으로, 특히 인산 계열의 화합물을 포함하는 고선택성 슬러리를 이용하여 질화막을 연마함으로써, 모트(moat)의 발생을 방지하고 소자의 특성을 향상시키는 반도체 소자의 소자 분리막 제조 방법에 관한 것이다.
도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 소자 분리막 제조 방법을 도시한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10) 상부에 패드 산화막(20) 및 패드 질화막(30)을 순차적으로 형성한다.
도 1b를 참조하면, 패드 질화막(30), 패드 산화막(20) 및 반도체 기판(10)을 식각하여 트렌치(40)를 형성한다.
도 1c를 참조하면, 트렌치 식각 공정에서 발생한 트렌치 표면의 손상을 보상하기 위해 트렌치(40)의 표면에 산화막(50)을 형성한 후 트렌치(40)를 포함하는 전체 표면 상부에 라이너 질화막(60)을 형성한다.
도 1d를 참조하면, 전체 표면 상부에 트렌치(40)를 매립하는 소자 분리용 산화막(70)을 형성한다.
도 1e 및 도 1f를 참조하면, 소자 분리용 산화막(70)을 연마하여 라이너 질화막(60)을 노출시키고 라이너 질화막(60) 및 패드 질화막(30)을 제거하여 소자 분리막(80)을 형성한다.
상술한 종래 기술에 따른 반도체 소자의 소자 분리막 제조 방법은 라이너 질화막 및 패드 질화막 제거 공정과 후속 세정 공정으로 인하여 도 1f의 a와 같이 모트가 생성되어 모트 내에 레지듀가 발생하고 소자 특성이 열화된다는 문제점이 있다.
상기 문제점을 해결하기 위하여, 인산 계열의 화합물을 포함하는 고선택성 슬러리를 이용하여 질화막을 연마함으로써, 모트의 발생을 방지하고 소자의 특성을 향상시키는 반도체 소자의 소자 분리막 제조 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 반도체 소자의 소자 분리막 제조 방법은 반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계와, 상기 패드 질화막, 패드 산화막 및 반도체 기판을 식각하여 트렌치를 형성하는 단계와, 트렌치를 포함하는 전체 표면 상부에 라이너 질화막을 형성하는 단계와, 전체 표면 상부에 상기 트렌치를 매립하는 소자 분리용 산화막을 형성하는 단계와, 저선택성 슬러리를 사용하여 상기 소자 분리용 산화막을 일정 두께 연마하는 단계와, 고선택성 슬러리를 사용하여 상기 라이너 질화막이 노출되도록 상기 소자 분리용 산화막을 연마하는 단계와, MxPyOz를 함유하는 고선택성 슬러리를 사용하여 상기 패드 질화막이 노출되도록 상기 라이너 질화막을 연마하는 단계 및 상기 패드 질화막을 제거하는 단계(단, M은 금속, 수소 또는 NH4
+, x는 0 내지 3, y는 1 내지 3 및 z는 2 내지 5의 정수)를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2a를 참조하면, 반도체 기판(100) 상부에 패드 산화막(110) 및 패드 질화막(120)을 순차적으로 형성한다. 패드 산화막(110)은 습식 또는 건식 산화법을 이용하여 10 내지 200Å의 두께로 형성하는 것이 바람직하다.
도 2b를 참조하면, 패드 질화막(120), 패드 산화막(110) 및 반도체 기판(100)을 식각하여 트렌치(130)를 형성한다. 트렌치(130)의 깊이는 1500 내지 3000Å인 것이 바람직하다.
도 2c를 참조하면, 트렌치 식각 공정에서 발생한 트렌치 표면의 손상을 보상하기 위해 트렌치(130)의 표면에 산화막(140)을 형성한다. 산화막(140)의 두께는 50 내지 200Å인 것이 바람직하며, 산화막(140)을 형성하는 공정은 생략할 수도 있다. 다음에는, 리프레시 특성을 향상시키기 위하여 트렌치(130)를 포함하는 전체 표면 상부에 라이너 질화막(150)을 형성한다. 라이너 질화막(150)은 SiH2Cl2 및 NH
3를 소스로 하여 LPCVD 공정으로 형성하거나, SiH4 및 NH3를 소스로 하여 PECVD 공정으로 형성하는 것이 바람직하다. 또한, 라이너 질화막(150)과 후속 공정에서 향성되는 소자 분리용 산화막의 스트레스를 감소시키기 위하여 라이너 질화막(150) 상부에 라이너 산화막(미도시)을 추가로 형성하고 열처리 공정을 수행할 수도 있다. 상기 라이너 산화막은 습식 또는 건식 산화 방법을 이용하여 10 내지 200Å의 두께로 형성하는 것이 바람직하다.
도 2d를 참조하면, 전체 표면 상부에 트렌치(130)를 매립하는 소자 분리용 산화막(160)을 형성한다. 소자 분리용 산화막(160)은 두께가 3000 내지 10000Å인 HDP(High Density Plasma) 산화막으로 형성하거나, SiH4 및 H2O2를 소스로 하여 APL(Advanced Planarization Layer)을 LPCVD 방법으로 형성하는 것이 바람직하다. 또한, SiH4 및 H2O2를 소스로 하여 APL을 100 내지 1000Å의 두께로 증착하고 그 상부에 HDP 산화막을 2000 내지 9000Å의 두께로 증착하여 형성할 수도 있다.
도 2e를 참조하면, 저선택성 슬러리를 사용하여 소자 분리용 산화막(160)을 일정 두께 연마한다.
도 2f를 참조하면, 고선택성 슬러리를 사용하여 라이너 질화막(150)이 노출될 때까지 남아있는 소자 분리용 산화막(160)을 연마한다.
도 2g를 참조하면, MxPyOz를 함유하는 고선택성 슬러리를 사용하여 패드 질화막(120)이 노출되도록 라이너 질화막(150)을 연마한다. 여기서, M은 알칼리 금속, 알칼리 토금속, 하이드로 알칼리 금속, 하이드로 알칼리 토금속, 수소 또는 NH4
+이며, x는 0 내지 3, y는 1 내지 3 및 z는 2 내지 5의 정수이다. 구체적으로는, MxPyOz는 H3PO4와 그의 염으로 이뤄진 화합물인 (NH4)3PO4, Na3PO4, Na(H2)PO4
뿐만이 아니라, HPO3, H3PO2, H3PO3등의 화합물도 포함한다.
상기 MxPyOz를 함유하는 고선택성 슬러리는 고선택성 슬러리를 공급하는 라인과 MxPyOz를 공급하는 라인을 통하여 각각 공급되는 고선택성 슬러리 및 MxPyOz를 혼합하여 형성할 수 있다. 여기서, 상기 MxPyOz를 함유하는 고선택성 슬러리의 MxPyOz의 비율은 0.1 wt% 내지 30 wt%인 것이 바람직하다. 또한, 상기 MxPyOz를 함유하는 고선택성 슬러리는 크기가 50 내지 300㎚인 실리카, 세리아, 지르코니아, 알루미나 및 이들의 조합 중 선택된 하나를 포함하는 것이 바람직하며, pH 8 이하의 중성 또는 산성인 것이 바람직하다.
도 2h를 참조하면, 노출된 패드 질화막(120)을 바람직하게는 인산 용액을 사용하여 제거한다. 여기서, 라이너 질화막(150)을 연마하는 공정과 패드 질화막(120)을 제거하는 단계는 각각 별개의 플래튼(platen)에서 진행될 수 있다.
본 발명에 따른 반도체 소자의 소자 분리막 제조 방법은 인산 계열의 화합물을 포함하는 고선택성 슬러리를 이용하여 질화막을 연마함으로써, 모트의 발생을 방지하고 소자의 특성을 향상시키는 효과가 있다.
도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 소자 분리막 제조 방법을 도시한 단면도들.
도 2a 내지 도 2는 본 발명에 따른 반도체 소자의 소자 분리막 제조 방법을 도시한 단면도들.
Claims (15)
- 반도체 기판 상부에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계;상기 패드 질화막, 패드 산화막 및 반도체 기판을 식각하여 트렌치를 형성하는 단계;트렌치를 포함하는 전체 표면 상부에 라이너 질화막을 형성하는 단계;전체 표면 상부에 상기 트렌치를 매립하는 소자 분리용 산화막을 형성하는 단계;저선택성 슬러리를 사용하여 상기 소자 분리용 산화막을 일정 두께 연마하는 단계;고선택성 슬러리를 사용하여 상기 라이너 질화막이 노출되도록 상기 소자 분리용 산화막을 연마하는 단계;MxPyOz를 함유하는 고선택성 슬러리를 사용하여 상기 패드 질화막이 노출되도록 상기 라이너 질화막을 연마하는 단계; 및상기 패드 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법(단, M은 금속, 수소 또는 이들의 조합 또는 NH4 +, x는 0 내지 3, y는 1 내지 3 및 z는 2 내지 5의 정수).
- 제1항에 있어서,상기 트렌치를 형성하는 단계는 상기 트렌치의 표면에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제1항에 있어서,상기 라이너 질화막을 형성하는 단계는 DCS 및 NH3를 소스로 하는 LPCVD 공정 또는 SiH4 및 NH3를 소스로 하는 PECVD 공정을 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제1항에 있어서,상기 라이너 질화막을 형성하는 단계는 상기 라이너 질화막 상부에 라이너 산화막을 형성하는 단계 및 상기 구조물을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제1항에 있어서,상기 소자 분리용 산화막은 HDP 산화막인 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제1항에 있어서,상기 라이너 질화막을 연마하는 단계는 상기 노출된 패드 질화막을 인산 용액을 사용하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제1항에 있어서,상기 MxPyOz는 H3PO4 또는 NaH2PO2 인 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제1항에 있어서,상기 M은 알칼리 금속 및 알칼리 토금속 중 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제8항에 있어서,상기 알칼리 금속은 Na+ 및 K+ 중 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제8항에 있어서,상기 알칼리 토금속은 Mg2+ 및 Ca2+ 중 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제1항에 있어서,상기 MxPyOz를 함유하는 고선택성 슬러리는 고선택성 슬러리를 공급하는 라인과 MxPyOz를 공급하는 라인을 통하여 각각 공급되는 고선택성 슬러리 및 MxPyOz를 혼합하여 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제1항에 있어서,상기 라이너 질화막을 연마하는 단계와 상기 패드 질화막을 제거하는 단계는 각각 별개의 플래튼에서 진행되는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제1항에 있어서,상기 MxPyOz를 함유하는 고선택성 슬러리의 MxPyO z의 비율은 0.1 wt% 내지 30 wt%인 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제1항에 있어서,상기 MxPyOz를 함유하는 고선택성 슬러리는 크기가 50 내지 300㎚인 실리카, 세리아, 지르코니아, 알루미나 및 이들의 조합 중 선택된 하나를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
- 제1항에 있어서,상기 MxPyOz를 함유하는 고선택성 슬러리는 pH 8 이하의 중성 또는 산성인 것을 특징으로 하는 반도체 소자의 소자 분리막 제조 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0062054A KR100499642B1 (ko) | 2003-09-05 | 2003-09-05 | 반도체 소자의 소자 분리막 제조 방법 |
US10/742,771 US7081396B2 (en) | 2003-09-05 | 2003-12-23 | Method for manufacturing device isolation film of semiconductor device |
TW092136714A TWI243417B (en) | 2003-09-05 | 2003-12-24 | Method for manufacturing device isolation film of semiconductor device |
JP2003435013A JP2005086196A (ja) | 2003-09-05 | 2003-12-26 | 半導体素子の素子分離膜製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0062054A KR100499642B1 (ko) | 2003-09-05 | 2003-09-05 | 반도체 소자의 소자 분리막 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050024847A KR20050024847A (ko) | 2005-03-11 |
KR100499642B1 true KR100499642B1 (ko) | 2005-07-05 |
Family
ID=34225423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0062054A KR100499642B1 (ko) | 2003-09-05 | 2003-09-05 | 반도체 소자의 소자 분리막 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7081396B2 (ko) |
JP (1) | JP2005086196A (ko) |
KR (1) | KR100499642B1 (ko) |
TW (1) | TWI243417B (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4998665B2 (ja) * | 2005-10-25 | 2012-08-15 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
KR100700284B1 (ko) * | 2005-12-28 | 2007-03-26 | 동부일렉트로닉스 주식회사 | 반도체소자의 트랜치 소자분리막 형성방법 |
US8012846B2 (en) * | 2006-08-04 | 2011-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolation structures and methods of fabricating isolation structures |
JPWO2008117593A1 (ja) * | 2007-03-26 | 2010-07-15 | Jsr株式会社 | 化学機械研磨用水系分散体および半導体装置の化学機械研磨方法 |
US9257323B2 (en) | 2013-03-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method for forming the same |
US9159604B2 (en) * | 2013-03-11 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method for forming the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167893A (ja) * | 1997-08-12 | 1999-03-09 | Nec Corp | 半導体装置及びその製造方法 |
JP2002043408A (ja) * | 2000-07-28 | 2002-02-08 | Nec Kansai Ltd | 半導体装置の製造方法 |
KR20020074352A (ko) * | 2001-03-20 | 2002-09-30 | 삼성전자 주식회사 | 셸로우트렌치 소자분리방법 |
US6607967B1 (en) * | 2000-11-15 | 2003-08-19 | Lsi Logic Corporation | Process for forming planarized isolation trench in integrated circuit structure on semiconductor substrate |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100286127B1 (ko) * | 1998-06-24 | 2001-04-16 | 윤종용 | 반도체 장치의 트렌치 격리 형성 방법 |
JP2000156360A (ja) * | 1998-06-30 | 2000-06-06 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3161425B2 (ja) * | 1998-09-09 | 2001-04-25 | 日本電気株式会社 | Stiの形成方法 |
KR100322531B1 (ko) * | 1999-01-11 | 2002-03-18 | 윤종용 | 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자 |
US6177333B1 (en) * | 1999-01-14 | 2001-01-23 | Micron Technology, Inc. | Method for making a trench isolation for semiconductor devices |
KR100366619B1 (ko) * | 1999-05-12 | 2003-01-09 | 삼성전자 주식회사 | 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 |
CN100368496C (zh) * | 1999-08-13 | 2008-02-13 | 卡伯特微电子公司 | 抛光***及其使用方法 |
JP2002208628A (ja) * | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
KR20020071063A (ko) * | 2001-03-02 | 2002-09-12 | 삼성전자 주식회사 | 덴트 없는 트렌치 격리 구조 및 그 형성 방법 |
JP2002289683A (ja) * | 2001-03-28 | 2002-10-04 | Nec Corp | トレンチ分離構造の形成方法および半導体装置 |
US20020197823A1 (en) * | 2001-05-18 | 2002-12-26 | Yoo Jae-Yoon | Isolation method for semiconductor device |
US6645867B2 (en) * | 2001-05-24 | 2003-11-11 | International Business Machines Corporation | Structure and method to preserve STI during etching |
KR100557600B1 (ko) * | 2001-06-29 | 2006-03-10 | 주식회사 하이닉스반도체 | 나이트라이드 cmp용 슬러리 |
JP3577024B2 (ja) * | 2001-10-09 | 2004-10-13 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
US6555442B1 (en) * | 2002-01-08 | 2003-04-29 | Taiwan Semiconductor Manufacturing Company | Method of forming shallow trench isolation with rounded corner and divot-free by using disposable spacer |
-
2003
- 2003-09-05 KR KR10-2003-0062054A patent/KR100499642B1/ko not_active IP Right Cessation
- 2003-12-23 US US10/742,771 patent/US7081396B2/en not_active Expired - Fee Related
- 2003-12-24 TW TW092136714A patent/TWI243417B/zh not_active IP Right Cessation
- 2003-12-26 JP JP2003435013A patent/JP2005086196A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167893A (ja) * | 1997-08-12 | 1999-03-09 | Nec Corp | 半導体装置及びその製造方法 |
JP2002043408A (ja) * | 2000-07-28 | 2002-02-08 | Nec Kansai Ltd | 半導体装置の製造方法 |
US6607967B1 (en) * | 2000-11-15 | 2003-08-19 | Lsi Logic Corporation | Process for forming planarized isolation trench in integrated circuit structure on semiconductor substrate |
KR20020074352A (ko) * | 2001-03-20 | 2002-09-30 | 삼성전자 주식회사 | 셸로우트렌치 소자분리방법 |
Also Published As
Publication number | Publication date |
---|---|
TW200511410A (en) | 2005-03-16 |
US7081396B2 (en) | 2006-07-25 |
KR20050024847A (ko) | 2005-03-11 |
JP2005086196A (ja) | 2005-03-31 |
US20050054176A1 (en) | 2005-03-10 |
TWI243417B (en) | 2005-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20010006839A1 (en) | Method for manufacturing shallow trench isolation in semiconductor device | |
US6599813B2 (en) | Method of forming shallow trench isolation for thin silicon-on-insulator substrates | |
US20080242046A1 (en) | Method on Forming an Isolation Film or a Semiconductor Device | |
KR100499642B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
JP2004207680A (ja) | フラッシュメモリ素子のフローティングゲート形成方法 | |
KR100677998B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
KR100444311B1 (ko) | 반도체소자의소자분리막제조방법 | |
KR20070057576A (ko) | 반도체 소자의 변형된 얕은 트렌치 소자 분리 형성 방법 | |
KR100422959B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR101037510B1 (ko) | 반도체 소자의 sti 형성 방법 | |
KR100733457B1 (ko) | 반도체소자의 트렌치 갭필 방법 | |
KR100871374B1 (ko) | 반도체소자의 트렌치소자분리막 평탄화방법 | |
KR20010064420A (ko) | 반도체장치의 소자분리막 형성방법 | |
KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20050051176A (ko) | 소자분리막 형성방법 | |
KR20020096679A (ko) | 반도체소자의 트렌치형 소자분리막 및 그 제조방법 | |
KR20040001913A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
KR20080062582A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20080062533A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20040065030A (ko) | 반도체소자의 소자분리막 형성방법 | |
KR20000060946A (ko) | 반도체장치의 제조방법 | |
US20030064597A1 (en) | Method of semiconductor device isolation | |
KR20090083218A (ko) | 반도체소자의 소자분리막 형성방법 | |
KR20040069763A (ko) | 반도체 소자의 제조방법 | |
KR19980077335A (ko) | 반도체소자의 소자분리절연막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120524 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |