KR100499196B1 - Dut board provided with an ic socket - Google Patents
Dut board provided with an ic socket Download PDFInfo
- Publication number
- KR100499196B1 KR100499196B1 KR10-2000-0028648A KR20000028648A KR100499196B1 KR 100499196 B1 KR100499196 B1 KR 100499196B1 KR 20000028648 A KR20000028648 A KR 20000028648A KR 100499196 B1 KR100499196 B1 KR 100499196B1
- Authority
- KR
- South Korea
- Prior art keywords
- socket
- board
- housing
- dut board
- dut
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Connecting Device With Holders (AREA)
Abstract
IC 소켓(1)첨부 DUT 보드(4)는 IC에 각각 접촉하는 컨택트(2A,2A,2A···)와 IC 소켓(1)의 본체를 설치하는 동안에 컨택트(2A,2A,2A···)의 근처에 배치되는 바이패스 콘덴서(5,6)를 구비한다. 상기 IC 소켓본체(1)를 설치하는 DUT 보드로서, 상기 IC 소켓(1)은 하우징(2B), IC의 단자에 각각 접촉하고 하우징(2B)에 유지되는 컨택트(2A,2A,2A···) 및 상기 하우징(2B)에서 형성되고 상기 DUT 보드 (4)와 접하는 면측에 개구하는 오목부(11,12)를 구비한다. 바이패스 콘덴서(5,6)는 하우징(2B)에 형성된 오목부(11,12)를 수용한 DUT 보드(4)인 프린트기판(4)에 배치된다. IC의 전원핀에 통상 사용하는 바이패스콘덴서(5,6)를 컨택트(2A,2A,2A···)인 프린트기판(4)과 동일면에 설치할 수 있고, 고주파용 IC 소켓이 제공된 DUT 보드가 실현된다. The DUT board 4 with the IC socket 1 attaches the contacts 2A, 2A, 2A ... contacting the IC, and the contacts 2A, 2A, 2A while the main body of the IC socket 1 is installed. Bypass capacitors (5, 6) are provided near. A DUT board in which the IC socket body 1 is provided, wherein the IC socket 1 contacts the housing 2B and the terminals of the IC, respectively, and the contacts 2A, 2A, 2A are held in the housing 2B. And recesses 11 and 12 formed in the housing 2B and open to the surface side in contact with the DUT board 4. The bypass capacitors 5 and 6 are arranged on the printed board 4 which is the DUT board 4 which accommodates the recessed parts 11 and 12 formed in the housing 2B. Bypass capacitors 5 and 6, which are usually used for the power supply pins of the IC, can be installed on the same side as the printed circuit board 4 as the contacts (2A, 2A, 2A ...), and a DUT board provided with a high-frequency IC socket Is realized.
Description
본 발명은 예컨대, BGA(Bal1 Grid Array)형 IC의 특성을 시험하는 반도체집적회로시험장치에 사용되는 IC소켓첨부 DUT(Device Under Test) 보드에 관한 것이다. The present invention relates to an IC socket-attached device under test (DUT) board for use in, for example, a semiconductor integrated circuit test apparatus for testing the characteristics of a BGA (Bal1 Grid Array) type IC.
도 2는 종래의 IC 소켓첨부 DUT 보드의 구성을 나타내는 것으로, 도면중, 1은 IC소켓, 2A,2A,2A···는 컨택트, 2B는 하우징, 3은 위치 결정핀, 4는 프린트기판, 7,8은 바이패스 콘덴서이다. 2 shows the structure of a conventional DUT board with an IC socket, in which 1 is an IC socket, 2A, 2A, 2A ... is a contact, 2B is a housing, 3 is a positioning pin, 4 is a printed board, 7,8 is a bypass capacitor.
각 컨택트(2A)는 양끝단이 신축하고, 한 끝단이 도시하지 않은 IC의 단자에 압접하여, 다른 끝단이 프린트기판(4)의 패턴에 압접한다. Each contact 2A is stretched at both ends, one end is pressed against the terminal of the IC (not shown), and the other end is pressed against the pattern of the printed board 4.
통상, IC 소켓(1)은 IC의 단자에 접촉하는 컨택트(2A,2A,2A···)가 하우징(2B)에 의해 유지되어 있고, 컨택트(2A,2A,2A···)의 바로 옆에는, 전원핀에 필요한 바이패스 콘덴서(7,8)를 배치하는 것이 곤란하다. Usually, in the IC socket 1, the contacts 2A, 2A, 2A... Which contact the terminals of the IC are held by the housing 2B, and are immediately adjacent to the contacts 2A, 2A, 2A... In this case, it is difficult to arrange the bypass capacitors 7 and 8 necessary for the power supply pins.
이 때문에, 종래는, 하우징(2B)의 주변에 바이패스 콘덴서(7,8)를 배치하거나, 또는, IC 소켓(1)을 설치하고 있는 프린트기판(4)의 IC 소켓(1)설치면과는 반대의 뒤편에 바이패스 콘덴서(7,8)를 배치하고 있다. For this reason, conventionally, bypass capacitors 7 and 8 are arranged around the housing 2B, or the IC socket 1 mounting surface of the printed circuit board 4 on which the IC socket 1 is provided. The bypass capacitors 7 and 8 are arranged on the opposite side.
그러나, 종래와 같이, 바이패스 콘덴서(7,8)를 IC 소켓(1)의 주변에 배치한 경우, 바이패스 콘덴서(7,8)와 전원핀 사이의 거리가 멀어지기 때문에, 프린트기판 (4)의 패턴의 인덕턴스에 의해 바이패스 콘덴서(7,8)의 바이패스효과가 저하된다.However, when the bypass capacitors 7 and 8 are arranged around the IC socket 1 as in the related art, the distance between the bypass capacitors 7 and 8 and the power supply pins increases, so that the printed circuit board 4 Bypass inductance decreases the bypass effect of the bypass capacitors (7, 8).
또한, 도 2에 도시한 바와 같이, 바이패스 콘덴서(7,8)를 프린트기판(4)의 뒤편[IC 소켓(1)을 설치하고 있는 프린트기판(4)의 설치면과는 반대」에 설치할 때, 프린트기판(4)의 두께는 통상 2∼3 mm정도이며, 프린트기판(4)을 관통하는 스루홀(through hole)의 인덕턴스치도 몇 개의 나노헨리(nanohenry)이며, 이것도 바이패스 콘덴서(7,8)의 바이패스 효과를 저하시키고 있다는 문제가 있다. In addition, as shown in FIG. 2, the bypass capacitors 7 and 8 are provided on the rear side of the printed board 4 (opposite to the mounting surface of the printed board 4 on which the IC socket 1 is provided). At this time, the thickness of the printed board 4 is usually about 2 to 3 mm, and the inductance value of the through hole through the printed board 4 is also a few nanohenrys, which is also a bypass capacitor 7 And (8) has a problem of reducing the bypass effect.
본 발명의 목적은 IC과 접촉하는 컨택트를 가지는 IC 소켓을 DUT 보드에 설치하는 경우에 있어서, 컨택트에 가까이, 또한, IC 소켓과 동일면에 바이패스 콘덴서를 배치할 수 있는 IC 소켓첨부 DUT 보드를 제공하는 것에 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a DUT board with an IC socket capable of arranging a bypass capacitor near the contact and on the same surface as the IC socket when an IC socket having a contact in contact with the IC is provided on the DUT board. It is in doing it.
이상의 과제를 해결하기 위하여 발명의 제 1 형태에 의하면, IC 소켓(1)을 설치하는 DUT 보드로서, 예컨대, 도 1에 나타낸 바와 같이, 상기 IC 소켓(1)은 하우징(2B), IC의 단자에 각각 접촉하고 하우징(2B)에 유지되는 컨택트(2A,2A,2A···) 및 상기 하우징(2B)에서 형성되고 DUT 보드로서 프린트기판(4)과 접하는 면측에 개구하는 오목부(11,12)를 구비하는 것을 특징으로 하고 있다. MEANS TO SOLVE THE PROBLEM In order to solve the above subject, according to the 1st aspect of this invention, as an DUT board which installs the IC socket 1, for example, as shown in FIG. 1, the said IC socket 1 is a housing 2B and the terminal of an IC. Contacts (2A, 2A, 2A ...) held in the housing 2B and held in the housing 2B, respectively, and recesses 11 formed in the housing 2B and opening on the side of the surface contacting the printed board 4 as a DUT board; 12) is provided.
이와 같이, 본 발명의 제 1 형태에 의하면, IC의 단자에 각각 접촉하는 컨택트(2A,2A,2A···)를 유지하는 하우징(2B)에, IC 소켓을 설치하는 프린트기판과 접하는 면측에 개구하는 오목부(11,12)를 형성한 IC 소켓첨부 DUT 보드이므로, IC 소켓이 프린트기판과 접하는 면측에 개구한 오목부(11,12)에, IC의 전원핀에 통상 사용하는 바이패스 콘덴서(5,6)를 수납하고, 컨택트(2A,2A,2A···)와 동일면에 바이패스 콘덴서(5,6)를 설치할 수 있다. As described above, according to the first aspect of the present invention, the housing 2B holding the contacts 2A, 2A, 2A ... which are in contact with the terminals of the IC, respectively, is provided on the surface side in contact with the printed board on which the IC socket is provided. Since the DUT board with IC sockets having the recesses 11 and 12 to be opened, the bypass condenser normally used for the power supply pins of the IC to the recesses 11 and 12 opened to the surface side where the IC socket contacts the printed board. (5,6) can be accommodated, and the bypass capacitors 5 and 6 can be provided in the same surface as the contacts 2A, 2A, 2A ...
즉, 바이패스 콘덴서(5,6)를 프린트기판(4)의 부뚜막원용 스루홀에 의한 인덕턴스가 없는 곳에 설치할 수 있다. That is, the bypass capacitors 5 and 6 can be installed where there is no inductance due to the through hole for the base film of the printed circuit board 4.
이에 따라, IC 테스터로 피측정 IC(DUT)의 고속시험할 때에, IC의 전원핀의 인덕턴스를 최대한 억제하면서 테스트할 수 있게 되기 때문에, 보다 고정밀도로 측정할 수 있다. As a result, when the IC tester performs a high-speed test of the IC under test (DUT), the test can be performed with the inductance of the power supply pin of the IC suppressed as much as possible, so that the measurement can be performed with higher accuracy.
또한, 고속동작하는 IC를 본 발명의 IC 소켓첨부 DUT 보드로 시험하는 경우, 전원노이즈를 최대한 억제할 수 있다. In addition, when the IC operating at high speed is tested with the IC socket-attached DUT board of the present invention, power supply noise can be suppressed as much as possible.
본 발명의 제 2 형태에 의하면, 제 1 형태에 의한 IC 소켓첨부 DUT 보드이며, 프린트기판(4)에 설치하는 바이패스 콘덴서(5,6)를 하우징(2B)에 형성된 오목부(11,12)에 수용하는 것을 특징으로 한다. According to a second aspect of the present invention, there is provided a recessed portion (11,12) formed in the housing (2B) of the DUT board with the IC socket according to the first aspect, and the bypass capacitors (5, 6) provided on the printed circuit board (4). ) To be accommodated.
본 발명의 제 2 형태에 의하면, 프린트기판(4)에 장치하는 바이패스 콘덴서를, 본 발명의 제 1 형태의 하우징의 오목부에 수용하였기 때문에, 컨택트 (2A,2A,2A···)로서 프린트기판(4)과 동일면에 바이패스 콘덴서를 설치할 수 있다. According to the second aspect of the present invention, since the bypass condenser installed on the printed circuit board 4 is accommodated in the concave portion of the housing of the first aspect of the present invention, the contact capacitor 2A, 2A, 2A ... The bypass capacitor can be provided on the same side as the printed board 4.
본 발명의 제 3 형태에 의하면 IC 소켓(1)을 설치하는 DUT 보드로서, 상기 IC 소켓(1)은 하우징(2B), IC의 단자에 각각 접촉하고 하우징(2B)에 유지되는 컨택트(2A,2A,2A···)를 구비하고, DUT 보드로서, 프린트기판(4)은 IC 소켓(1)과 접하는 프린트기판(4)면상에 배치된 바이패스 콘덴서(5,6)를 구비하는 것을 특징으로 하고 있다. According to a third aspect of the present invention, a DUT board is provided with an IC socket 1, wherein the IC socket 1 contacts the housing 2B and the terminals of the IC, respectively, and contacts 2A, which are held in the housing 2B, 2A, 2A ..., and as a DUT board, the printed circuit board 4 includes bypass capacitors 5, 6 arranged on the surface of the printed circuit board 4 in contact with the IC socket 1. I am doing it.
본 발명의 제 3 형태에 의하면, IC의 단자에 각각 접촉하는 컨택트(2A,2A,2A···)를 유지하는 하우징(2B)을 갖는 IC 소켓(1)과 접하는 프린트기판면상에 바이패스 콘덴서(5,6)를 배치한 IC 소켓첨부 DUT 보드이기 때문에, 컨택트(2A,2A,2A···)와 같은 프린트기판(4)과 동일면에 바이패스 콘덴서를 설치할 수 있다. According to the third aspect of the present invention, a bypass capacitor is provided on a printed circuit board surface which is in contact with an IC socket 1 having a housing 2B holding contacts 2A, 2A, 2A. Since the DUT board with IC sockets (5, 6) is disposed, a bypass capacitor can be provided on the same side as the printed circuit board 4 such as the contacts 2A, 2A, 2A ...
즉, 바이패스 콘덴서(5,6)를 프린트기판(4)의 전원용 스루홀에 의한 인덕턴스가 없는 곳에 설치할 수 있다. That is, the bypass capacitors 5 and 6 can be installed where there is no inductance by the through hole for power supply of the printed circuit board 4.
이에 따라, IC 테스터로 피측정 IC(DUT)의 고속시험할 때에, IC의 전원핀의 인덕턴스를 최대한 억제하면서 테스트할 수 있기 때문에, 보다 고정밀도로 측정할 수 있다. As a result, when the IC tester performs a high-speed test of the IC under test (DUT), the test can be performed with the inductance of the power supply pin of the IC suppressed as much as possible, so that the measurement can be performed with higher accuracy.
또한, 고속동작하는 IC를, 본 발명의 IC 소켓부착 DUT 보드로 시험하는 경우, 전원노이즈를 최대한 억제할 수 있다. In addition, when the IC operating at high speed is tested with the DUT board with the IC socket of the present invention, power supply noise can be suppressed as much as possible.
본 발명의 제 4 형태에 의하면, 본 발명의 제 3 형태에 의한 IC 소켓첨부 DUT 보드이며, IC 소켓(1)의 하우징(2B)에 바이패스 콘덴서(5,6)를 수용하는 오목부(11,12)를 형성하는 것을 특징으로 한다. According to the 4th aspect of this invention, the recessed part 11 which is a DUT board with an IC socket by a 3rd aspect of this invention, and accommodates the bypass capacitors 5 and 6 in the housing 2B of the IC socket 1 is provided. , 12).
본 발명의 제 4 형태에 의하면, 본 발명의 제 3 형태의 바이패스 콘덴서(5,6)를 수용하는 오목부(11,12)를 IC 소켓(1)의 하우징(2B)에 형성할하였기 때문에, 컨택트와 동일면에 바이패스 콘덴서를 설치할 수 있다. According to the fourth aspect of the present invention, since the recesses 11 and 12 accommodating the bypass capacitors 5 and 6 of the third aspect of the present invention are formed in the housing 2B of the IC socket 1. The bypass capacitor can be installed on the same side as the contact.
본 발명의 제 5 형태에 의하면, 본 발명의 제 1, 2, 3 또는 4에 기재된 IC 소켓첨부 DUT 보드로서, DUT 보드는 위치결정핀(3)을 입설하고, 그 위치결정핀(3)으로 IC 소켓(1)이 위치결정된 것을 특징으로 한다.According to the fifth aspect of the present invention, the DUT board with an IC socket according to the first, second, third, or fourth aspect of the present invention, wherein the DUT board is provided with a positioning pin (3), and the positioning pin (3). The IC socket 1 is characterized in that it is positioned.
(실시형태)Embodiment
이하에, 본 발명에 관한 IC 소켓첨부 DUT 보드의 실시형태예를 도 1에 따라서 설명한다. EMBODIMENT OF THE INVENTION Below, the example of embodiment of the IC socket attached DUT board which concerns on this invention is demonstrated according to FIG.
도 1은 본 발명을 적용한 일례로서의 IC 소켓첨부 DUT 보드의 구성을 나타내는 주요부종단면도이며, 도면중, 1은 IC소켓, 2A는 컨택트, 2B는 하우징, 3은 위치결정핀, 4는 프린트기판, 5,6은 바이패스 콘덴서, 11,12는 오목부이다. 1 is a sectional view of a main part showing the configuration of an IC socket-attached DUT board as an example to which the present invention is applied, where 1 is an IC socket, 2A is a contact, 2B is a housing, 3 is a positioning pin, 4 is a printed board, 5 and 6 are bypass capacitors, and 11 and 12 are recesses.
이 DUT 보드는 BGA형 IC을 대상으로 하는 고주파용 IC 소켓부착의 것이다. IC 소켓(1)의 하우징(2B)에, DUT 보드인 프린트기판(4)과 접하는 면측에 개구하는 복수의 오목부(11,12)를 형성하고, 그 한쪽의 오목부(11)에 바이패스 콘덴서(5)를 수용함과 동시에, 다른 쪽의 오목부(12)에도 바이패스 콘덴서(6)를 수용한 것이다. This DUT board is equipped with a high-frequency IC socket for BGA type ICs. In the housing 2B of the IC socket 1, a plurality of recesses 11 and 12 that are opened on the surface side in contact with the printed circuit board 4, which is a DUT board, are formed, and the recesses 11 are bypassed. In addition to accommodating the condenser 5, the bypass condenser 6 is also accommodated in the other concave portion 12.
즉, IC 소켓(1)의 하우징(2B)에는, 그 중앙부에 유지한 컨택트(2A,2A,2A···)와 주변부에 관통한 복수의 위치결정핀(3,3)과의 사이에 있어, 도1에서 아래면측에 개구하는 2개의 오목부(11,12)를 형성해 놓는다. That is, the housing 2B of the IC socket 1 is located between the contacts 2A, 2A, 2A ... held in the center portion and the plurality of positioning pins 3, 3 penetrating the peripheral portion. In Fig. 1, two recesses 11 and 12 are opened to the lower surface side.
또한, 프린트기판(4)의 도시윗면에는, 그 중앙부와 주변부에 기설한 도시한 2개의 위치결정핀(3,3)과의 사이에 있어서, 도시한 2개의 바이패스 콘덴서(5,6)를 설치해 놓는다. 그리고, IC 소켓(1)에 위치결정핀(3,3)을 삽입하고, IC 소켓(1)을 프린트기판(4)상에 맞붙일 때에, 프린트기판(4,4) 상의 바이패스 콘덴서(5,6)를 IC 소켓(1)의 하우징(2B)에 형성된 2개의 오목부(11,12)에 수용한다. In addition, on the upper surface of the printed board 4, two bypass capacitors 5 and 6 shown are placed between the two positioning pins 3 and 3 shown in the center portion and the peripheral portion thereof. Install it. Then, when the positioning pins 3 and 3 are inserted into the IC socket 1 and the IC socket 1 is pasted onto the printed board 4, the bypass capacitor 5 on the printed boards 4 and 4 is attached. 6 is housed in two recesses 11 and 12 formed in the housing 2B of the IC socket 1.
이상과 같이, 본 발명의 DUT 보드에 의하면, 도시하지 않은 피측정 IC을 IC 소켓(1)을 통해 프린트기판(4)에 설치하는 경우에 있어서, 바이패스 콘덴서(5,6)를 컨택트(2A,2A,2A···)에 가까이, 또한, IC 소켓(1)과 동일면에 배치한 구성이다. As described above, according to the DUT board of the present invention, in the case of installing the IC (not shown) to the printed circuit board 4 through the IC socket 1, the bypass capacitors 5 and 6 are connected to the contact 2A. 2A, 2A, and the same structure as that of the IC socket 1.
즉, 바이패스 콘덴서(5,6)를 프린트기판(4)의 종래와 같이 전원용 스루홀에 의한 인덕턴스가 없는 곳에 설치할 수 있다. That is, the bypass capacitors 5 and 6 can be installed where there is no inductance by the power supply through hole as in the conventional case of the printed board 4.
이 결과, IC 테스터로 피측정 IC의 고속시험할 때에, IC의 전원핀의 인덕턴스를 최대한 억제하면서 테스트할 수 있기 때문에, 보다 고정밀도로 측정할 수 있게 된다. As a result, when the IC tester performs the high-speed test of the IC under test, the test can be conducted with the inductance of the power supply pin of the IC suppressed as much as possible, so that the measurement can be performed with higher accuracy.
또한, 고속동작하는 IC를, IC 소켓첨부 DUT 보드로 시험하는 경우, 전원노이즈를 최대한 억제할 수 있다는 이점을 얻을 수 있다. In addition, when an IC operating at a high speed is tested with an IC socket-attached DUT board, it is possible to obtain an advantage of suppressing power supply noise as much as possible.
또, 이상의 실시형태예에 있어서는, 고주파용 IC 소켓첨부 DUT 보드로 하였으나, 본 발명은 측정주파수에 한정되는 것이 아니라, 통상의 IC 소켓첨부 DUT 보드로서도 이용할 수 있다. In addition, in the above embodiment, although the DUT board with a high frequency IC socket was used, this invention is not limited to a measurement frequency, It can be used also as a normal IC socket DUT board.
또한, 오목부의 형상이나 크기 등도 임의의 것이며, 1장의 DUT 보드에 복수의 IC 소켓을 설치배치하는 것 이외에, 구체적인 세부구조 등에 관해서도 적당히 변경가능한 것은 물론이다. In addition, the shape and size of the concave portion are also arbitrary, and of course, in addition to arranging a plurality of IC sockets in one DUT board, the specific details and the like can be changed as appropriate.
이상과 같이, 본 발명의 제 1 형태에 관한 IC 소켓첨부 DUT 보드에 의하면, IC 소켓의 본체가 되는 하우징에, 프린트기판과 접하는 면측에 개구하는 오목부를 형성하고, 상기 오목부에 바이패스 콘덴서를 수납하여, 컨택트와 동일면에 바이패스 콘덴서를 설치할 수 있다. 즉, 바이패스 콘덴서를 프린트기판의 스루홀에 의한 인덕턴스가 없는 곳에 설치할 수 있다. As described above, according to the IC socket-attached DUT board according to the first aspect of the present invention, a recess is formed in the housing serving as the main body of the IC socket on the surface side in contact with the printed board, and a bypass capacitor is provided in the recess. It can be accommodated and a bypass capacitor can be provided in the same surface as a contact. That is, the bypass capacitor can be installed where there is no inductance due to the through hole of the printed circuit board.
따라서, IC 테스터로 피측정 IC의 고속시험할 때에 있어서, IC의 전원핀의 인덕턴스를 최대한 억제하면서 테스트할 수 있기 때문에, 보다 고정밀도로 측정할 수 있다. Therefore, in the high speed test of the IC under test with the IC tester, the test can be performed with the inductance of the power supply pin of the IC suppressed as much as possible, so that the measurement can be performed with higher accuracy.
또한, 고속동작하는 IC를, 본 발명의 IC 소켓첨부 DUT 보드로 시험하는 경우에 있어서, 전원노이즈를 최대한 억제할 수 있다. In the case of testing an IC operating at a high speed with the IC socket-attached DUT board of the present invention, power supply noise can be suppressed as much as possible.
본 발명의 제 2 형태의 IC 소켓첨부 DUT 보드에 의하면, DUT 보드에 설치하는 바이패스 콘덴서를 하우징에 형성된 오목부에 수용하기 때문에, 컨택트와 동일면에 바이패스 콘덴서를 설치하고, 본 발명의 제 1 형태에 의해 얻어진 효과를 발휘할 수 있다. According to the DUT board with an IC socket of the second aspect of the present invention, since the bypass capacitor provided in the DUT board is accommodated in the recess formed in the housing, the bypass capacitor is provided on the same surface as the contact, and the first capacitor of the present invention is provided. The effect obtained by the form can be exhibited.
또한, 본 발명의 제 3 형태의 IC 소켓첨부 DUT 보드에 의하면, IC 소켓과 접하는 프린트기판의 면상에 바이패스 콘덴서를 배치하였기 때문에, 프린트기판의 전원용 스루홀에 의한 인덕턴스가 없는 곳에 바이패스 콘덴서를 설치할 수 있다. In addition, according to the third embodiment of the IC socket-attached DUT board of the present invention, since the bypass capacitor is disposed on the surface of the printed circuit board in contact with the IC socket, the bypass capacitor is placed where there is no inductance by the through-hole for power supply of the printed circuit board. Can be installed.
따라서, IC 테스터로 피측정 IC의 고속시험할 때에 있어서, IC의 전원핀의 인덕턴스를 최대한 억제하면서 테스트할 수 있기 때문에, 보다 고정밀도로 측정할 수 있다. Therefore, in the high speed test of the IC under test with the IC tester, the test can be performed with the inductance of the power supply pin of the IC suppressed as much as possible, so that the measurement can be performed with higher accuracy.
또한, 고속동작하는 IC를, 본 발명의 IC 소켓첨부 DUT 보드로 시험하는 경우에 있어서, 전원노이즈를 최대한 억제할 수 있다. In the case of testing an IC operating at a high speed with the IC socket-attached DUT board of the present invention, power supply noise can be suppressed as much as possible.
본 발명의 제 4 형태의 IC 소켓첨부 DUT 보드에 의하면, IC 소켓의 하우징에 바이패스 콘덴서를 수용하는 오목부를 형성하였기 때문에, 컨택트와 동일면에 바이패스 콘덴서를 설치하고, 본 발명의 제 1 형태에 의하여 얻어지는 효과를 발휘할 수 있다. According to the DUT board with the IC socket of the fourth aspect of the present invention, since the recess for accommodating the bypass capacitor is formed in the housing of the IC socket, a bypass capacitor is provided on the same surface as the contact, and according to the first aspect of the present invention. The effect obtained by this can be exhibited.
도 1은 본 발명을 적용한 일 예로서의 IC 소켓첨부 DUT 보드의 구성을 나타내는 주요부종단면도, 1 is a main sectional view showing the structure of an IC socket-attached DUT board as an example to which the present invention is applied;
도 2는 종래의 IC 소켓첨부 DUT 보드의 구성을 나타내는 주요부종단면도이다. Fig. 2 is a main sectional view showing the structure of a conventional IC socket-attached DUT board.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1 : IC 소켓 2A : 컨택트1: IC socket 2A: Contact
2B : 하우징 3 : 위치결정핀2B: Housing 3: Positioning Pin
4 : 프린트기판 5,6 : 바이패스콘덴서4: Printed board 5,6: Bypass capacitor
11,12 : 오목부 11,12: recess
Claims (5)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP186068 | 1999-06-30 | ||
| JP11186068A JP2001013209A (en) | 1999-06-30 | 1999-06-30 | Dut board with ic socket |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010007125A KR20010007125A (en) | 2001-01-26 |
| KR100499196B1 true KR100499196B1 (en) | 2005-07-01 |
Family
ID=16181838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0028648A KR100499196B1 (en) | 1999-06-30 | 2000-05-26 | Dut board provided with an ic socket |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2001013209A (en) |
| KR (1) | KR100499196B1 (en) |
| DE (1) | DE10030209A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120012512A (en) * | 2010-08-02 | 2012-02-10 | 삼성전자주식회사 | Test socket and test device having the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148510A (en) * | 1982-03-01 | 1983-09-03 | Toyo Commun Equip Co Ltd | Method for forming lead terminal on printed circuit board |
| US5661882A (en) * | 1995-06-30 | 1997-09-02 | Ferro Corporation | Method of integrating electronic components into electronic circuit structures made using LTCC tape |
| US5875100A (en) * | 1996-05-31 | 1999-02-23 | Nec Corporation | High-density mounting method and structure for electronic circuit board |
| US5877550A (en) * | 1996-07-31 | 1999-03-02 | Taiyo Yuden Co., Ltd. | Hybrid module and method of manufacturing the same |
| JPH11121897A (en) * | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | Structure and production of printed wiring board mounting a plurality of circuit elements |
-
1999
- 1999-06-30 JP JP11186068A patent/JP2001013209A/en not_active Withdrawn
-
2000
- 2000-05-26 KR KR10-2000-0028648A patent/KR100499196B1/en not_active IP Right Cessation
- 2000-06-21 DE DE2000130209 patent/DE10030209A1/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148510A (en) * | 1982-03-01 | 1983-09-03 | Toyo Commun Equip Co Ltd | Method for forming lead terminal on printed circuit board |
| US5661882A (en) * | 1995-06-30 | 1997-09-02 | Ferro Corporation | Method of integrating electronic components into electronic circuit structures made using LTCC tape |
| US5875100A (en) * | 1996-05-31 | 1999-02-23 | Nec Corporation | High-density mounting method and structure for electronic circuit board |
| US5877550A (en) * | 1996-07-31 | 1999-03-02 | Taiyo Yuden Co., Ltd. | Hybrid module and method of manufacturing the same |
| JPH11121897A (en) * | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | Structure and production of printed wiring board mounting a plurality of circuit elements |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001013209A (en) | 2001-01-19 |
| KR20010007125A (en) | 2001-01-26 |
| DE10030209A1 (en) | 2001-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
| US6005403A (en) | Flexible electrical test fixture for integrated circuits on prototype and production printed circuit boards | |
| US7129730B2 (en) | Probe card assembly | |
| KR100500452B1 (en) | Ball Grid Array Package Test Apparatus and Method | |
| JP2003107105A (en) | Probe card | |
| KR19990024826A (en) | Probe Cards for Testing Semiconductor Devices | |
| US6489791B1 (en) | Build off self-test (Bost) testing method | |
| US6064214A (en) | Perimeter trace probe for plastic ball grid arrays | |
| US20020043983A1 (en) | Chip-testing socket using surface mount techinology | |
| KR20010067427A (en) | Device for testing chips by means of a printed circuit board | |
| KR100499196B1 (en) | Dut board provided with an ic socket | |
| JP3164542B2 (en) | Probe and probe card using the same | |
| KR100868452B1 (en) | Universal Package Test Board Assembly | |
| KR100216992B1 (en) | A test board having a plurality of power supply wiring patterns | |
| KR100368898B1 (en) | Method and apparatus for testing electronic devices | |
| KR100844486B1 (en) | Test socket for semiconductor chip | |
| JPH0566243A (en) | Jig for lsi evaluation | |
| KR0117115Y1 (en) | Probe card for wafer test | |
| JP3048842U (en) | Probing card | |
| KR100389227B1 (en) | An inspection equipment for a flat-mount-type semiconductor device and method of inspecting the semiconductor device | |
| JPH10116864A (en) | Wafer inspection device | |
| KR200148755Y1 (en) | Ic socket | |
| KR950009876Y1 (en) | Test board for semiconductor test machine | |
| KR100320022B1 (en) | Semiconductor Chip Tester | |
| KR100508088B1 (en) | Apparatus and method for testing chip scaled package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100610 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |