KR100496847B1 - 화상 신호 처리 장치 - Google Patents

화상 신호 처리 장치 Download PDF

Info

Publication number
KR100496847B1
KR100496847B1 KR10-2002-0045593A KR20020045593A KR100496847B1 KR 100496847 B1 KR100496847 B1 KR 100496847B1 KR 20020045593 A KR20020045593 A KR 20020045593A KR 100496847 B1 KR100496847 B1 KR 100496847B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
signal processing
output
image signal
Prior art date
Application number
KR10-2002-0045593A
Other languages
English (en)
Other versions
KR20030013308A (ko
Inventor
와따나베도루
다니모또다까시
다까하시다쯔야
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20030013308A publication Critical patent/KR20030013308A/ko
Application granted granted Critical
Publication of KR100496847B1 publication Critical patent/KR100496847B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B17/00—Details of cameras or camera bodies; Accessories therefor
    • G03B17/48—Details of cameras or camera bodies; Accessories therefor adapted for combination with other photographic or optical apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Studio Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)

Abstract

본원 발명은 소비 전력의 저감에 적합한 신호 처리 장치를 제공한다. 신호 처리 회로(9)의 전단에 제1 조정 회로(22)를 배치하고, 출력 회로(14)의 전단에 제2 조정 회로(23)를 배치한다. 제1 조정 회로(22)는, 전원 전압 VDD를 입력으로 하여 제1 전압 VA를 발생하여, 신호 처리 회로(9)에 공급한다. 제2 조정 회로(23)는, 전원 전압 VDD를 입력으로 하여 제2 전압 VB를 발생하여, 출력 회로(14)에 공급한다. 출력 회로(14)는, 제2 전압 VB를 받아 동작하고, 화상 신호 Y'(n)를 외부 기기로 출력한다.

Description

화상 신호 처리 장치{IMAGE SIGNAL PROCESSING APPARATUS}
본원 발명은 고체 촬상 소자를 이용한 촬상 장치에 관한 것으로, 특히, 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 신호 처리를 실시하여, 소정의 포맷에 따른 화상 신호를 외부 기기로 출력하는 화상 신호 처리 장치에 관한 것이다.
고체 촬상 소자(CCD 이미지 센서)를 이용한 디지털 스틸 카메라 등의 촬상 장치에서는, 동작 전원으로 배터리가 이용된다. 이러한 배터리는 출력 전압의 폭이 한정되어 있기 때문에, CCD 이미지 센서의 구동용으로 조정 회로나 승압 회로가 설치된다. 도 6은, 수평 드라이버(8), 신호 처리 회로(9), 타이밍 제어 회로(13) 및 출력 회로를 내장하는 신호 처리 장치(7)를 나타내는 것으로, 이 신호 처리 장치(7)를 채용하는 촬상 장치의 구성을 나타내는 블록도이다. 여기에 도시하는 촬상 장치는, 조정 회로(2)가 입력측에 설치되고, 배터리로부터 공급되는 전원 전압을 조정 회로(2)에서 소정의 전압으로 변환하여, 조정 회로(2)로부터 공급되는 단일 동작 전압으로 동작하도록 구성되어 있다.
CCD 이미지 센서(3)는, 예를 들면, 프레임 전송형으로, 촬상부, 축적부, 수평 전송부 및 출력부로 구성된다. 촬상부는, 입사되는 광에 응답하여 발생하는 정보 전하를 복수의 수광 화소에 축적한다. 축적부는, 촬상부로부터 캡쳐한 1화면분의 정보 전하를 일시적으로 보존한다. 수평 전송부는, 축적부로부터 출력된 정보 전하를 순차적으로 취득하여, 수평 방향으로 전송하여 순차적으로 1화소 단위로 출력한다. 출력부는, 수평 전송부로부터 출력된 정보 전하를, 1화소 단위로 전하량에 대응하는 전압값으로 변환하여, 화상 신호 Y(t)로서 출력한다.
구동 장치(4)는, 승압 회로(4) 및 수직 드라이버(6)로 이루어지고, 승압 회로(4) 및 수직 드라이버(6)의 각 회로가 동일한 반도체 기판 상에 형성되어 구성된다.
승압 회로(5)는, 조정 회로(2)로부터 공급되는 조정 전압 VK(예를 들면, 2.9V)을 소정 전압으로 승압하여, CCD 이미지 센서(3)에 공급함과 함께, 수직 드라이버(6)에 공급한다. 이 승압 회로(5)는, 정전압 발생용 차지 펌프와 부전압 발생용 차지 펌프를 포함하며, 정전압 발생용 차지 펌프에 의해 조정 전압 VK를 정전압측의 소정 전압 VOH(예를 들면, 5V)로 승압하고, 부전압 발생용 차지 펌프에 의해 조정 전압 VK를 부전압측의 소정 전압 VOL(예를 들면, -5V)로 승압한다.
수직 드라이버(6)는, 부전압 발생용 차지 펌프에 의해 생성된 부전압측의 소정 전압 VOL을 받아 동작하고, 프레임 전송 클럭 φf 및 수직 전송 클럭 φv를 생성하여 CCD 이미지 센서(3)의 촬상부 및 축적부에 공급한다. 여기서, 프레임 전송 클럭 φf 및 수직 전송 클럭 φv는, 타이밍 제어 회로(13)로부터 공급되는 프레임 시프트 타이밍 신호 FT, 수직 동기 신호 VT 및 수평 동기 신호 HT에 따르는 타이밍에서 생성된다. 이에 의해, 촬상부에 축적되는 정보 전하가 프레임 시프트 타이밍 신호 FT에 따르는 타이밍에서 축적부에 프레임 전송되고, 축적부에 보존되는 정보 전하가 수직 동기 신호 VT 및 수평 동기 신호 HT에 따르는 타이밍에서 수평 전송부에 라인 전송된다.
수평 드라이버(8)는, 조정 회로(2)로부터 공급되는 조정 전압 VK를 받아 동작하고, 수평 전송 클럭 φh를 생성하여 CCD 이미지 센서(3)의 수평 전송부에 공급한다. 여기서, 수평 전송 클럭 φh는, 타이밍 제어 회로(13)로부터 공급되는 수직 동기 신호 및 수평 동기 신호에 따르는 타이밍에서 생성된다. 이에 의해, 수평 전송부에 취득된 정보 전하가, 수평 동기 신호 HT에 따르는 타이밍에서 순차적으로 1화소 단위로 수평 전송되어, 화상 신호 Y(t)로서 출력된다.
신호 처리 회로(9)는, 아날로그 처리부(10), A/D 변환기(11) 및 디지털 처리부(12)로 구성되고, 조정 회로(2)로부터 공급되는 조정 전압 VK를 받아 동작한다. 아날로그 처리부(10)는, CCD 이미지 센서(3)로부터 출력되는 화상 신호 Y(t)를 취득하여, 샘플 홀드, 이익 조정 등의 각종 아날로그 신호 처리를 실시한다. A/D 변환기(11)는, 아날로그 신호 처리가 실시된 화상 신호 Y(t)를 취득하여, 1화소마다 디지털 신호로 변환하여, 화상 데이터 Y(n)를 생성한다. 디지털 처리부(12)는, 화상 데이터 Y(n)에 대하여 소정의 매트릭스 처리를 실시하여, 휘도 데이터와 색 데이터를 생성한 후, 휘도 데이터에 대하여 윤곽 보정이나 감마 보정 등의 처리를 실시하여, 화상 데이터 Y'(n)를 출력한다.
타이밍 제어 회로(13)는, 조정 회로(2)로부터 공급되는 조정 전압 VK로 동작하고, 일정 주기의 기준 클럭 CK을 분주하여, CCD 이미지 센서(3)의 수직 주사 및 수평 주사의 타이밍을 결정한다. 그리고, 결정한 타이밍에 따라, 수직 동기 신호 VT 및 수평 동기 신호 HT를 생성함과 함께, 수직 동기 신호 VT에 일치하는 주기로 프레임 시프트 신호 FT를 생성한다.
출력 회로(14)는, 조정 전압 VK를 받아 동작하고, 신호 처리 회로(9)로부터 출력되는 화상 데이터 Y'(n)를 취득하여, CPU(Central Processing Unit)(16), 메모리(17), 디스플레이 드라이버(18)의 외부 기기로 시스템 버스(15)를 통해 출력한다. CPU(16)는, 외부로부터 명령되는 지시에 응답하여, 촬상 장치, 메모리(17), 디스플레이 드라이버(18)의 동작을 제어하는 제어 장치이다. 메모리(17)는, 예를 들면, 플래시 메모리, 메모리 카드 등의 탈착 가능한 리무버블 메모리, 하드디스크 등의 고정 메모리로서, 촬상 장치로부터 출력되는 화상 데이터 Y'(n)를 기억한다. 디스플레이 드라이버(18)는, 촬상 장치로부터 출력되는 화상 데이터 Y'(n)를 받아 표시 패널(19)을 구동하여, 재생 화상을 표시한다.
그리고, 상술한 구성을 갖는 촬상 장치는, 다음과 같이 동작한다. 우선, 배터리로부터의 전원 전압 VDD(예를 들면, 3.2V)가 공급되면, 조정 회로(2)에 인가되어, 전원 전압 VDD보다 낮은 조정 전압 VK(예를 들면, 2.9V)로 조정되어 출력된다. 계속해서, 이 조정 전압 VK는 구동 장치(4) 및 신호 처리 장치(7) 내의 각 회로에 공급된다.
구동 장치(4)측에 공급된 조정 전압 VK는, 정전압 발생용 차지 펌프에 의해 정전압측의 소정 전압(예를 들면, 5V)으로 승압되어 전자 셔터용의 배출 전압으로서 CCD 이미지 센서(3)에 공급된다. 또한, 구동 회로(5)에 인가된 조정 전압 VK는, 부전압 발생용 차지 펌프에 의해 부전압측의 소정 전압(예를 들면, -5V)으로 승압되어 수직 드라이버(6)에 공급된다. 그리고, 수직 드라이버(6)를 동작시켜, CCD 이미지 센서(3)의 프레임 전송 및 라인 전송에 필요한 클럭 펄스 φf, φv가 생성되어, 촬상부 및 축적부에 공급된다.
한편, 신호 처리 장치(7)측에 공급된 조정 전압 VK는, 수평 드라이버(8), 신호 처리 회로(9), 타이밍 제어 회로(13) 및 출력 회로(14)의 각 회로에 인가되어, 각 회로를 동작시킨다. 타이밍 제어 회로(13)에서, 각종 타이밍 신호가 생성되어 각 회로에 공급되고, 수평 드라이버(8)에서 CCD 이미지 센서(3)의 수평 전송에 필요한 클럭 펄스 φh가 생성된다. 또한, 신호 처리 회로(9)에서 CCD 이미지 센서(3)로부터 출력되는 화상 신호 Y(t)에 대하여 소정의 아날로그 신호 처리 및 디지털 신호 처리가 실시되어, 화상 신호 Y'(n)가 출력 회로(14)로부터 시스템 버스(15)를 통해 출력된다.
상술한 촬상 장치에 탑재되는 신호 처리 장치에서는, 배터리로부터의 전원 전압을 조정 회로에서 소정의 조정 전압으로 조정한 후에, 신호 처리 장치를 구성하는 모든 회로에 공통으로 공급하도록 구성하고 있다. 이 때문에, 신호 처리 장치 내의 회로에 공급되는 전원 전압은 단일화되고, 조정 회로에서는, 통상, 신호 처리 회로보다 동작 전압이 높은 출력 회로의 동작 전압에 맞게 조정 전압의 전압값이 설정되어 있다. 이 때문에, 신호 처리 회로는, 조정 회로에서 설정되는 조정 전압보다 낮은 전원 전압으로 동작함에도 불구하고, 그보다 높은 전원 전압이 공급되므로, 불필요한 전력을 소비하고 있다. 이에 의해, 촬상 장치 전체적으로 소비 전력을 증대시키고 있다고 하는 문제가 있었다.
따라서, 본원 발명은, 상술한 문제를 감안하여 이루어진 것으로, 신호 처리 회로 및 출력 회로의 각각에 독립적으로 전원 전압을 공급하여, 소비 전력을 저감할 수 있는 화상 신호 처리 장치의 제공을 목적으로 한다.
본원 발명은, 상술한 과제를 감안하여 이루어진 것으로, 그 특징으로 하는 점은, 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 신호 처리를 실시하여, 소정의 포맷에 따른 화상 신호를 외부 기기로 출력하는 화상 신호 처리 장치에 있어서, 전원 전압을 입력으로 하여 상기 고체 촬상 소자의 출력 레벨에 따른 제1 전압을 발생하는 제1 조정 회로와, 상기 전원 전압을 입력으로 하여 상기 외부 기기의 입력 레벨에 따른 제2 전압을 발생하는 제2 조정 회로와, 상기 제1 전압을 받아 동작하고, 상기 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 신호 처리를 실시하는 신호 처리 회로와, 상기 제2 전압을 받아 동작하고, 상기 신호 처리 회로에서 신호 처리가 실시된 화상 신호를 출력하는 출력 회로를 포함하는 데 있다.
이에 따르면, 신호 처리 회로에 대하여 제1 조정 회로로부터 제1 전압을 공급하고, 출력 회로에 대하여 제2 조정 회로로부터 제2 전압을 공급한다. 이에 의해, 신호 처리 회로 및 출력 회로 각각에 대하여, 적합한 전압을 독립적으로 공급할 수 있다.
또한, 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 신호 처리를 실시하여, 소정의 포맷에 따른 화상 신호를 외부 기기로 출력하는 화상 신호 처리 장치에 있어서, 상기 고체 촬상 소자의 출력 레벨에 따른 전원 전압을 입력으로 하여 상기 외부 기기의 입력 레벨에 따른 조정 전압을 발생하는 조정 회로와, 상기 전원 전압을 받아 동작하고, 상기 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 아날로그 신호 처리를 실시하는 아날로그 처리 회로와, 상기 조정 전압을 받아 동작하고, 상기 아날로그 신호 처리가 실시된 후에 디지털 신호로 변환된 화상 신호에 대하여 소정의 디지털 신호 처리를 실시하는 디지털 처리 회로와, 상기 조정 전압을 받아 동작하고, 상기 디지털 신호 처리가 실시된 화상 신호를 출력하는 출력 회로를 포함하는 것을 특징으로 한다.
이에 따르면, 회로 규모의 축소가 가능하며, 각 회로에 적합한 전압을 공급할 수 있다.
<실시예>
도 1은 본원 발명의 신호 처리 장치를 채용하는 촬상 장치의 구성을 나타내는 블록도이다. 또한, 도 1에서, 도 4와 동일한 구성에 대해서는 동일한 부호를 붙이고 있다. 본원 발명이 특징으로 하는 점은, 신호 처리 장치(21) 내의 신호 처리 회로(9) 및 출력 회로(14)에 대하여, 각각 조정 회로를 설치하여, 각 회로에 독립적으로 전원 전압을 공급하는 데 있다.
신호 처리 장치(21)는, 수평 드라이버(8), 신호 처리 회로(9), 타이밍 제어 회로(13) 및 출력 회로(14)로 구성되며, CCD 이미지 센서(3)로부터 출력되는 화상 신호 Y(t)에 대하여 소정의 신호 처리를 실시하여, 신호 처리가 실시된 화상 신호를 메모리(17)나 디스플레이 드라이버(18) 등의 외부 기기로 출력한다. 또한, 신호 처리 장치(21)는, 제1 및 제2 조정 회로(22, 23)를 갖고, 수평 드라이버(8) 및 신호 처리 회로(9)의 전단에 제1 조정 회로(22)가 접속되며, 출력 회로(14)의 전단에 제2 조정 회로(23)가 접속된다.
수평 드라이버(8)는, 타이밍 제어 회로(13)로부터 공급되는 수평 동기 신호 HT에 따르는 타이밍에서, 수평 전송 클럭 φh를 생성하여, CCD 이미지 센서(3)의 수평 전송부에 공급한다.
신호 처리 회로(9)는, 아날로그 처리부(10), A/D 변환기(11), 디지털 처리부(12)로 구성된다. 이 신호 처리 회로(9)는, CCD 이미지 센서(3)의 출력 레벨에 따른 제1 전압으로 동작하고, CCD 이미지 센서(3)로부터 출력되는 화상 신호에 대하여, 소정의 신호 처리를 실시한다. 아날로그 처리부(10)는, CCD 이미지 센서(3)로부터 출력되는 화상 신호 Y(t)에 대하여, CDS(Correlated Double Sampling: 상관 이중 샘플링), AGC(Automatic Gain Control: 자동 이득 제어) 등의 아날로그 신호 처리를 실시한다. CDS에서는, 리세트 레벨과 신호 레벨을 반복하는 화상 신호 Y(t)에 대하여, 리세트 레벨을 클램프한 후에 신호 레벨을 추출하도록 하여, 신호 레벨이 연속적으로 이어지는 화상 신호를 생성한다. AGC에서는, CDS를 통해 추출된 화상 신호를 1화면 혹은, 1수직 주사 기간 단위로 적분하여, 그 적분 데이터를 소정의 범위 내에 포함하도록 이득의 피드백 제어를 행한다. A/D 변환기(11)는, 아날로그 처리부(10)로부터 출력되는 화상 신호를 CCD 이미지 센서(3)의 출력 타이밍에 동기하여 규격화하여, 디지털 신호의 화상 데이터 Y(n)를 출력한다.
디지털 처리부(12)는, 화상 데이터 Y(n)에 대하여, 색 분리, 매트릭스 연산 등의 처리를 실시하여, 휘도 신호 및 색차 신호를 포함하는 화상 데이터 Y'(n)를 생성한다. 예를 들면, 색 분리 처리에서는, CCD 이미지 센서(3)의 촬상부에 장착되는 컬러 필터의 색 배열에 따라 화상 데이터 Y(n)를 분류하여, 복수의 색 성분 신호를 생성한다. 또한, 매트릭스 연산 처리에서는, 분류한 각 색 성분을 합성하여 휘도 신호를 생성함과 함께, 각 색 성분으로부터 휘도 성분을 감산하여 색차 신호를 생성한다.
타이밍 제어 회로(13)는, 일정 주기의 기준 클럭 CK를 카운트하는 복수의 카운터로 구성되며, CCD 이미지 센서(3)의 수직 주사 및 수평 주사의 타이밍을 결정한다. 타이밍 제어 회로(13)는, 클럭 공급 단자(도시 생략)를 통해 공급되는 기준 클럭 CK를 분주하여, 프레임 타이밍 신호 FT, 수직 동기 신호 VT 및 수평 동기 신호 HT를 생성하여, 수직 드라이버(6) 및 수평 드라이버(8)에 공급한다. 또한, 타이밍 제어 회로(13)는, 아날로그 처리부(10), A/D 변환기(11) 및 디지털 처리부(12)에 대하여 타이밍 신호를 공급하여, 각 회로의 동작을 CCD 이미지 센서(3)의 동작 타이밍에 동기시킨다.
출력 회로(14)는, 메모리(17)나 디스플레이 드라이버(18) 등의 외부 기기의 입력 레벨에 대응하는 제2 전압으로 동작하고, 신호 처리 회로(9)로부터 출력되는 화상 데이터 Y'(n)를, 시스템 버스(12)를 통해 외부 기기로 출력한다.
제1 및 제2 조정 회로(22, 23)는, 전원 공급 단자를 통해 배터리(도시 생략)로부터 공급되는 전원 전압 VDD를 입력으로 하여 소정의 조정 전압을 생성한다. 이들 제1 및 제2 조정 회로(22, 23)는, 다음 단의 회로에 맞게 출력 전압이 설정되어 있다. 구체적으로는, 제1 조정 회로(22)는, 그 출력 전압이 다음 단의 수평 드라이버(8) 및 신호 처리 회로(9)의 최적 동작 전압(예를 들면, 2.0∼2.5V)과 동등해지도록 설정되어 있으며, 제1 전압 VA를 출력한다. 제2 조정 회로(23)에서도, 그 출력 전압이 출력 회로(14)의 최적 동작 전압(예를 들면, 2.9V), 즉, 외부 기기의 입력 레벨에 대응하도록 설정되어 있으며, 제1 전압 VA보다 전압값이 높은 제2 전압 VB를 출력한다.
또한, 제1 및 제2 조정 회로(22, 23)는, 출력 회로(14)와 연결되는 시스템 버스(15)의 사용 상태에 따라 동작하도록 구성되어 있다. 구체적으로는, 시스템 버스(15)를 통해 데이터나 컨트롤 신호의 전달이 행해지지 않아, 시스템 버스(15)가 사용되지 않을 때, 제1 및 제2 전압 VA, VB의 출력을 정지한다. 즉, 제1 및 제2 조정 회로(22, 23)는, 시스템 버스(15)의 상태를 나타내는 제어 신호 RE를 받아 동작하도록 구성되며, 제어 신호 RE가 시스템 버스(15)의 미사용 상태를 나타낼 때, 제1 및 제2 전압 VA, VB의 출력을 정지한다. 이러한 구성에 따르면, CCD 이미지 센서(3) 및 외부 기기가 정지하고 있으며, 시스템 버스(15)가 사용되지 않을 때에, 신호 처리 회로(9) 및 출력 회로(14)에 대하여, 전원 전압이 공급되는 것이 방지된다. 이것은, 신호 처리 장치가 외부에 접속되는 배터리를 전원으로 하여 동작하고 있는 경우에 유효하다. 배터리를 전원으로서 이용하는 경우, CCD 이미지 센서(3) 및 외부 기기를 포함하는 시스템 전체가 정지되어 있음에도 불구하고, 신호 처리 장치에 전원 전압이 공급될 수 있다. 따라서, 신호 처리 회로(9) 및 출력 회로(14)가 동작을 정지하고 있어도, 회로 내부에서 전류 누설이 발생하는 경우가 있어, 실질적으로는 전력이 소비되고 있다. 따라서, CCD 이미지 센서(3) 및 외부 기기가 정지되어 있는 동안에, 제1 및 제2 전압의 VA, VB의 출력을 정지함으로써, 신호 처리 회로(9) 및 출력 회로(14) 내에서 발생하는 전류 누설을 확실하게 방지하여, 전력 소비를 억제할 수 있다.
그리고, 상술한 구성을 갖는 신호 처리 장치(21)는, 다음과 같이 동작한다. 우선, 배터리로부터의 전원 전압 VDD(예를 들면, 3.2V)가 공급되면, 전원 전압 VDD가 제1 및 제2 조정 회로(22, 23)에 인가된다. 제1 조정 회로(22)에 인가된 전원 전압 VDD는, 수평 드라이버(8) 및 아날로그 회로(9)의 최적 동작 전압과 동등한 제1 전압 VA로 변환된다. 그리고, 제1 전압 VA는, 수평 드라이버(8) 및 신호 처리 회로(9)에 공급되어, 수평 드라이버(8) 및 신호 처리 회로(9)가 동작한다.
제2 조정 회로(23)에 공급된 전원 전압 VDD는, 외부 기기의 입력 레벨에 따른 제2 전압 VB로 변환된다. 그리고, 제2 전압 VB는 출력 회로(14)에 공급되어, 출력 회로(14)가 동작한다.
이와 같이, 신호 처리 장치(21) 내에 복수의 조정 회로를 설치하여, 신호 처리 회로(9) 및 출력 회로(14)의 각 회로에 대하여 각각 조정 회로를 배치함으로써, 독립적으로 전원 전압을 공급할 수 있다. 이에 의해, 신호 처리 회로(9) 및 출력 회로(14)의 각 회로에 대하여 서로 다른 전원 전압을 공급할 수 있어, 소비 전력의 저감을 도모할 수 있다. 또한, 조정 회로의 출력 전압의 설정을, 신호 처리 회로(9) 및 출력 회로(14)의 각 회로의 최적의 동작 전압에 대응시킴으로써, 각각에 최적의 전원 전압을 공급할 수 있다. 이에 의해, 각 회로의 동작 특성의 향상을 도모할 수 있다.
도 2는 제1 및 제2 조정 회로(22, 23)의 일례를 나타내는 회로 구성도이다. 제1 및 제2 조정 회로(22, 23)의 각 회로는, 기본적으로 동일한 구성으로서, 접속 전환부(31), P채널형 트랜지스터(32), 저항기 열(33), 비교기(34) 및 기준 전압 발생부(35)로 구성된다. 접속 전환부(31)는, 전원 공급 단자와 P채널형 트랜지스터(32) 사이에 접속된다. P채널형 트랜지스터(32)는, 접속 전환부(31)와 조정 회로의 출력 단자 사이에 접속되고, 게이트는 비교기(34)의 출력 단자에 접속된다. 저항기 열(33)은, P채널형 트랜지스터(32)의 드레인과 접지측 사이에 저항기(33a) 및 저항기(33b)가 직렬로 접속되어 구성되며, 저항기(33a)와 저항기(33b)와의 중간점이 비교기(34)의 비반전 입력 단자에 접속된다. 기준 전압 발생부(35)는 비교기(34)의 반전 입력 단자에 접속된다.
제1 및 제2 조정 회로(22, 23)는 다음과 같이 동작한다. 여기서, 저항기(33a) 및 저항기(33b)의 저항값을 각각 R1, R2로 한다. 우선, 전원 공급 단자를 통해 전원 전압 VDD가 공급되면, P채널형 트랜지스터(32)가 온 상태로 되어, 전원 전압 VDD가 저항기 열(33)에 공급된다. 계속해서, 저항기 열(33)에 의해 전원 전압 VDD가 분압되어, 저항기 열(33)의 중간점의 전위 VX가 VX=(R2/(R1+R2))·V DD로 되어, 비교기(34)의 비반전 입력 단자에 공급된다.
계속해서, 비교기(34)가 분압 전압 VX와 반전 입력 단자에 공급되는 기준 전압 VR과의 전위차에 따라 동작하고, 분압 전압 VX와 기준 전압 VR이 동일해지도록 P채널형 트랜지스터(32)의 온 저항을 제어한다. 구체적으로는, 기준 전압 VR보다 분압 전압 VX쪽이 높은 경우에 P채널형 트랜지스터(32)가 온 상태로 되는 방향으로 동작하고, 기준 전압 VR보다 분압 전압 VX쪽이 낮은 경우에 P채널형 트랜지스터(32)가 오프 상태로 되는 방향으로 동작한다. 그리고, 저항기 열(33)을 구성하는 각 저항기(33a, 33b)의 저항값 R1, R2의 비와, 기준 전압 발생부(35)로부터 출력되는 기준 전압 VR에 의해, 일정한 전압 VOUT=((R1+R2)/R2)·VR이 조정 회로의 출력 단자측에 생성되어, 조정 전압으로서 다음 단의 회로에 공급된다.
이와 같이 조정 회로로부터 출력되는 조정 전압은, 저항기 열(33)의 분압비 및 기준 전압 VR에 의해 결정된다. 따라서, 제1 및 제2 조정 회로(22, 23)의 각 회로에서, 다음 단의 회로의 최적 동작 전압에 따라, 저항기 열(33)의 분압비 및 기준 전압 VR이 설정되어, 각 회로에 적합한 조정 전압이 생성된다.
제1 및 제2 조정 회로(22, 23)의 각 회로는, 상술한 구성 외에 접속 전환부(31), 비교기(34) 및 기준 전압 발생부(35)가, 시스템 버스(15)의 사용 상태에 따라 동작하도록 구성되어 있다. 구체적으로는, 접속 전환부(31), 비교기(34) 및 기준 전압 발생부(35)는, 제어 신호 RE를 받아 동작하고, 제어 신호 RE가 시스템 버스(15)의 사용 중인 상태에 대응하는 레벨을 나타낼 때, 접속 전환부(31)가 전원 공급 단자와 P채널형 트랜지스터(32)를 접속하고, 기준 전압 발생부(35)가 기준 전압 VR을 출력하며, 비교기(34)가 분압 전압 VX와 기준 전압 VR을 동일하게 하도록 동작한다. 한편, 제어 신호 RE가 시스템 버스(15)의 미사용에 대응하는 레벨을 나타낼 때, 접속 전환부(31)가 전원 공급 단자와 P채널형 트랜지스터(32)와의 접속을 차단하여, 비교기(34) 및 기준 전압 발생부(35)가 그 동작을 정지한다.
이와 같이 시스템 버스(15)의 사용 상태에 따라, 조정 회로를 구성하는 각 부의 동작을 정지함으로써, 신호 처리 회로(9) 및 출력 회로(14)에서의 전류 누설을 방지할 뿐만 아니라, 조정 회로 자체에서의 전력 소비를 방지할 수 있다. 이에 의해, 소비 전력을 더욱 저감시킬 수 있다.
또한, 본원 발명에서는, 제1 및 제2 조정 회로(22, 23)를 신호 처리 장치(21)에 내장하고, 동일한 반도체 기판 상에 형성하여 1칩 구성으로 하고 있다. 이에 의해, 제1 및 제2 조정 회로(22, 23)를, 신호 처리 장치(21)를 구성하는 다른 회로와 함께 일괄적으로 제조할 수 있어, 비용 저감이나 제조 수율의 향상을 도모할 수 있다.
도 3은 본원 발명의 제2 실시예를 나타내는 도면으로, 본원 발명의 신호 처리 장치를 채용하는 촬상 장치의 구성을 나타내는 블록도이다. 도 3에서, 도 1과 동일한 구성에 대해서는, 동일한 부호를 붙이고, 그 설명을 생략한다.
신호 처리 장치(21')는, 수평 드라이버(8), 신호 처리 회로(9), 타이밍 제어 회로(13), 출력 회로(14) 및 제1 내지 제3 조정 회로(22, 23, 41)로 구성된다. 이 신호 처리 장치(21')는, 아날로그 처리부(10) 및 A/D 변환기(11)의 전단에 제1 조정 회로(22)를 설치하고, 출력 회로(14)의 전단에 제2 조정 회로(23)를 설치하며, 또한, 디지털 처리부(12) 및 타이밍 제어 회로(13)의 전단에 제3 조정 회로(41)를 설치한다.
제1 조정 회로(22)는, 아날로그 처리부(10) 및 A/D 변환기(11)의 최적의 동작 전압(예를 들면, 2.5V)과 동등한 전압을 출력하도록 설정되어 있으며, 배터리(도시 생략)로부터의 전원 전압 VDD를 입력으로 하여, 제1 전압 VA를 생성한다. 제2 조정 회로(23)는, 출력 회로(14)의 최적 동작 전압(예를 들면, 2.9V), 즉, 외부 기기의 입력 레벨에 대응하는 전압을 출력하도록 설정되어 있으며, 배터리로부터의 전원 전압 VDD를 입력으로 하여, 제1 전압 VA보다 전압값이 높은 제2 전압 VB 를 생성한다. 제3 조정 회로(41)는, 디지털 처리부(12) 및 타이밍 제어 회로(13)의 최적의 동작 전압(예를 들면, 20V)과 동등한 전압을 출력하도록 설정되어 있으며, 배터리로부터의 전원 전압 VDD을 입력으로 하여, 제1 전압 VA보다 전압값이 낮은 제3 전압 VC을 생성한다.
이와 같이, 아날로그 처리부(10) 및 디지털 처리부(12)의 각 부에 대하여 조정 회로를 배치함으로써, 아날로그 처리부(10) 및 디지털 처리부(12)의 각 부에 적합한 전원 전압을 공급할 수 있다. 이에 의해, 각 부의 신호 처리 동작에서의 특성의 향상을 도모할 수 있다. 또한, 제3 조정 회로(41)에서, 제1 전압 VA보다 전압값이 낮은 제3 전압 VC을 생성하여, 독립적으로 디지털 처리부(12)에 공급함으로써, 소비 전력의 저감을 도모할 수 있다.
또한, 제1 내지 제3 조정 회로(22, 23, 41)의 각 조정 회로는, 도 2에 도시하는 것과 동일한 구성으로서, 다음 단의 회로의 최적의 동작 전압에 따라 저항기 열의 분압비 및 기준 전압 발생부의 기준 전압이 설정되어 있음과 함께, 제어 신호 RE를 받아 동작하도록 구성된다. 즉, 제어 신호 RE가 시스템 버스(15)의 사용 정지에 대응하는 레벨을 나타낼 때, 제1 내지 제3 전압 VA∼VC의 출력을 정지함과 함께, 조정 회로 내부의 기준 전압 발생부 및 비교기의 동작을 정지한다. 이에 의해, 시스템 버스(15)가 미사용일 때의 아날로그 처리부(10), 디지털 처리부(12) 및 출력 회로(14)에서의 전류 누설에 의한 전력 소비를 방지하는 함께, 조정 회로 자체에서의 전력 소비를 억제한다.
도 4는 본원 발명의 제3 실시예를 나타내는 도면으로, 본원 발명의 신호 처리 장치를 채용하는 촬상 장치의 구성을 나타내는 블록도이다. 또한, 도 4에서, 도 1 내지 도 3과 동일한 구성에 대해서는, 동일한 부호를 붙이고, 그 설명을 생략한다.
본 제3 실시예에서, 도 1 내지 도 3에 도시하는 제1 실시예나 제2 실시예와 서로 다른 점은, 외부 조정 회로(2)를 설치하고, 이 외부 조정 회로(2)로부터의 출력 전압을 신호 처리 장치(51) 내의 수평 드라이버(8), 아날로그 처리부(10) 및 A/D 변환기(11)에 공급하는 데 있다.
외부 조정 회로(2)는, 도 6에 도시하는 것과 동일한 구성을 갖고, 그 출력 전압(조정 전압 VK)을 신호 처리 장치(51)에 공급하다. 단, 본 제3 실시예에서는, 조정 전압 VK가 수평 드라이버(8), 아날로그 처리부(10) 및 A/D 변환기(11)의 최적의 동작 전압(예를 들면, 2.5V)에 맞게 설정되어 있다. 제3 실시예에서는, 이 외부 조정 회로(2)로부터의 출력 전압이, 신호 처리 장치(51)에 대한 전원 전압으로 되어 있다.
신호 처리 장치(51)는, 앞의 신호 처리 장치(21, 21')와 마찬가지로, 수평 드라이버(8), 신호 처리 회로(9), 타이밍 제어 회로(13) 및 출력 회로(14)를 갖고, 디지털 처리부(12)의 전단에 제1 조정 회로(22), 출력 회로(14)의 전단에 제2 조정 회로(23)를 설치하여 구성된다.
제1 조정 회로(22)는, 디지털 처리부(12) 및 타이밍 제어 회로(13)의 최적의 동작 전압(예를 들면, 2.0V)과 동등한 전압을 출력하도록 설정되어 있으며, 외부 조정 회로(2)로부터의 전원 전압을 입력으로 하여, 제1 전압 VA'를 생성한다. 제2 조정 회로(23)는, 도 1 및 도 3과 마찬가지로, 외부 기기의 입력 레벨에 따른 제2 전압(VB)을 생성한다. 또한, 이들 2개의 내부 조정 회로는, 도 1 및 도 3의 조정 회로와 마찬가지로, 제어 신호 RE를 받아 동작한다. 이에 의해, 시스템 버스(15)가 미사용일 때의 전력 소비를 방지할 수 있다.
본 제3 실시예에서도, 제1 실시예나 제2 실시예와 마찬가지로, 신호 처리 장치(51) 내의 각 회로에 적합한 전압을 공급할 수 있다. 이에 의해, 신호 처리 장치(51)의 동작 특성을 향상시킬 수 있음과 함께, 소비 전력의 저감을 도모할 수 있다.
도 5는 본원 발명의 제4 실시예를 나타내는 도면으로, 본원 발명의 신호 처리 장치를 채용하는 촬상 장치의 구성을 나타내는 블록도이다. 또한, 도 5에서, 도 1 내지 도 4와 동일한 구성에 대해서는, 동일한 부호를 붙이고, 그 설명을 생략한다.
본 제4 실시예에서, 앞의 제3 실시예와 서로 다른 점은, 신호 처리 장치(61) 내의 디지털 신호 처리부(12), 타이밍 제어 회로(13) 및 출력 회로(14)에서 제1 조정 회로(22)를 공유화하는 데 있다. 본 제4 실시예는, CPU(16), 메모리(17) 등의 외부 기기의 상황에 따라, 외부 기기의 입력 레벨이 디지털 처리부(12), 타이밍 제어 회로(13)와 대략 동일한 전압(예를 들면, 2.0V, 혹은, 2.0V 부근)으로 되는 경우에 적용할 수 있다.
제1 조정 회로(22)는, 외부 조정 회로(2)로부터의 출력 전압을 입력으로 하여, 디지털 처리부(12), 타이밍 제어 회로(13) 및 출력 회로(14)에 적합한 동작 전압(예를 들면, 2.0V)에 맞게 설정된 제1 전압 VA'를 생성한다. 또한, 이 제1 조정 회로(22)는, 도 1 내지 도 4에 도시하는 내부 조정 회로와 마찬가지로, 제어 신호 RE를 받아 동작한다. 이에 의해, 시스템 버스(15)가 미사용일 때의 전력 소비를 방지할 수 있다.
본 제4 실시예에 따르면, 회로 규모의 축소를 가능하게 하면서, 앞의 제1 내지 제3 실시예와 마찬가지의 효과를 얻을 수 있다.
이상, 도 1 내지 도 5를 참조하면서, 본원 발명의 실시예를 설명하였다. 이상의 실시예에서는, 수평 드라이버(8)에 대하여, 아날로그 처리부(10) 및 A/D 변환기(11)와 동등한 전압을 공급하는 구성으로 하고 있지만, 이에 한정되는 것은 아니다. 예를 들면, CCD 이미지 센서(3)의 사양에 따라, 수평 드라이버(8)의 최적의 동작 전압이 아날로그 처리부(10) 및 A/D 변환기(11)의 동작 전압보다 디지털 처리부(12) 및 타이밍 제어 회로(13)의 동작 전압에 가깝게 되어 있는 경우에는, 디지털 처리부(12) 및 타이밍 제어 회로(13)와 동등한 전압을 공급하는 구성으로 해도 된다.
본원 발명에 따르면, 신호 처리 회로 및 출력 회로의 각각에 조정 회로를 설치함으로써, 신호 처리 회로 및 출력 회로의 각 회로에 대하여, 독립적으로 전원 전압을 공급할 수 있다. 이에 의해, 불필요한 전력 소비를 방지할 수 있어, 소비 전력의 저감을 도모할 수 있다.
도 1은 본원 발명의 제1 실시예를 나타내는 도면으로, 본원 발명의 신호 처리 장치를 채용하는 촬상 장치의 구성을 나타내는 블록도.
도 2는 도 1의 조정 회로의 일례를 나타내는 회로 구성도.
도 3은 본원 발명의 제2 실시예를 나타내는 도면으로, 본원 발명의 신호 처리 장치를 채용하는 촬상 장치의 구성을 나타내는 블록도.
도 4는 본원 발명의 제3 실시예를 나타내는 도면으로, 본원 발명의 신호 처리 장치를 채용하는 촬상 장치의 구성을 나타내는 블록도.
도 5는 본원 발명의 제4 실시예를 나타내는 도면으로, 본원 발명의 신호 처리 장치를 채용하는 촬상 장치의 구성을 나타내는 블록도.
도 6은 종래의 촬상 장치의 구성을 나타내는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 조정 회로
3 : CCD 이미지 센서
4 : 구동 장치
5 : 승압 회로
6 : 수직 드라이버
7, 21, 21', 51, 61 : 신호 처리 장치
8 : 수평 드라이버
9 : 신호 처리 회로
10 : 아날로그 처리부
11 : A/D 변환기
12 : 디지털 처리부
13 : 타이밍 제어 회로
14 : 출력 회로
15 : 시스템 버스
16 : 메모리
17 : 디스플레이 드라이버
22 : 제1 조정 회로
23 : 제2 조정 회로
41 : 제3 조정 회로
31 : 접속 전환부
32 : P채널형 트랜지스터
33 : 저항기 열
34 : 비교기
35 : 기준 전압 발생부

Claims (8)

  1. 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 신호 처리를 실시하여, 소정의 포맷에 따른 화상 신호를 외부 기기로 출력하는 화상 신호 처리 장치에 있어서,
    전원 전압을 입력으로 하여 상기 고체 촬상 소자의 출력 레벨에 따른 제1 전압을 발생하는 제1 조정 회로와,
    상기 전원 전압을 입력으로 하여 상기 외부 기기의 입력 레벨에 따른 일정한 제2 전압을 발생하는 제2 조정 회로와,
    상기 제1 전압을 받아 동작하고, 상기 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 신호 처리를 실시하는 신호 처리 회로와,
    상기 제2 전압을 받아 동작하고, 상기 신호 처리 회로에서 신호 처리가 실시된 화상 신호를 출력하는 출력 회로
    를 포함하는 것을 특징으로 하는 화상 신호 처리 장치.
  2. 제1항에 있어서,
    상기 제1 및 제2 조정 회로는, 상기 출력 회로가 접속되는 버스의 사용 상태에 따라 동작하고, 상기 버스의 사용이 정지되어 있는 동안의 적어도 일부의 기간에, 상기 제1 및 제2 전압의 출력을 정지하는 것을 특징으로 하는 화상 신호 처리 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 전원 전압을 입력으로 하여 제3 전압을 발생하는 제3 조정 회로를 더 포함하며,
    상기 신호 처리 회로는, 상기 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 아날로그 신호 처리를 실시하는 아날로그 처리부와, 상기 아날로그 신호 처리가 실시된 후에 디지털 신호로 변환된 화상 신호에 대하여 소정의 디지털 신호 처리를 실시하는 디지털 처리부를 포함하며,
    상기 디지털 처리부는, 상기 제3 전압을 받아 동작하는 것을 특징으로 하는 화상 신호 처리 장치.
  4. 제3항에 있어서,
    상기 제3 조정 회로는, 상기 제1 전압보다 전압값이 낮은 상기 제3 전압을 출력하는 것을 특징으로 하는 화상 신호 처리 장치.
  5. 제3항에 있어서,
    상기 제3 조정 회로는, 상기 출력 회로가 접속되는 버스의 사용 상태에 따라 동작하고, 상기 버스의 사용이 정지되어 있는 동안의 적어도 일부의 기간에, 상기 제3 전압의 출력을 정지하는 것을 특징으로 하는 화상 신호 처리 장치.
  6. 제4항에 있어서,
    상기 제3 조정 회로는, 상기 출력 회로가 접속되는 버스의 사용 상태에 따라 동작하고, 상기 버스의 사용이 정지되어 있는 동안의 적어도 일부의 기간에, 상기 제3 전압의 출력을 정지하는 것을 특징으로 하는 화상 신호 처리 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 신호 처리 회로는, 상기 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 아날로그 신호 처리를 실시하는 아날로그 처리부와, 상기 아날로그 신호 처리가 실시된 후에 디지털 신호로 변환된 화상 신호에 대하여 소정의 디지털 신호 처리를 실시하는 디지털 처리부를 포함하고,
    상기 아날로그 처리부는 상기 전원 전압을 받아 동작하고,
    상기 디지털 처리부는 상기 제1 전압을 받아 동작하는 것을 특징으로 하는 화상 신호 처리 장치.
  8. 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 신호 처리를 실시하여, 소정의 포맷에 따른 화상 신호를 외부 기기로 출력하는 화상 신호 처리 장치에 있어서,
    상기 고체 촬상 소자의 출력 레벨에 따른 전원 전압을 입력으로 하여 상기 외부 기기의 입력 레벨에 따른 일정한 조정 전압을 발생하는 조정 회로와,
    상기 전원 전압을 받아 동작하고, 상기 고체 촬상 소자로부터 출력되는 화상 신호에 대하여 소정의 아날로그 신호 처리를 실시하는 아날로그 처리 회로와,
    상기 조정 전압을 받아 동작하고, 상기 아날로그 신호 처리가 실시된 후에 디지털 신호로 변환된 화상 신호에 대하여 소정의 디지털 신호 처리를 실시하는 디지털 처리 회로와,
    상기 조정 전압을 받아 동작하고, 상기 디지털 신호 처리가 실시된 화상 신호를 출력하는 출력 회로
    를 포함하는 것을 특징으로 하는 화상 신호 처리 장치.
KR10-2002-0045593A 2001-08-01 2002-08-01 화상 신호 처리 장치 KR100496847B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00233805 2001-08-01
JP2001233805 2001-08-01
JP2002107897A JP2003116069A (ja) 2001-08-01 2002-04-10 画像信号処理装置
JPJP-P-2002-00107897 2002-04-10

Publications (2)

Publication Number Publication Date
KR20030013308A KR20030013308A (ko) 2003-02-14
KR100496847B1 true KR100496847B1 (ko) 2005-06-23

Family

ID=26619771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0045593A KR100496847B1 (ko) 2001-08-01 2002-08-01 화상 신호 처리 장치

Country Status (5)

Country Link
US (1) US7365792B2 (ko)
JP (1) JP2003116069A (ko)
KR (1) KR100496847B1 (ko)
CN (1) CN1219398C (ko)
TW (1) TW571586B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101252161B1 (ko) 2006-07-25 2013-04-05 엘지전자 주식회사 카메라가 구비된 이동통신 단말기와 그 동작방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110948A (ja) * 2001-07-27 2003-04-11 Sanyo Electric Co Ltd 撮像装置
JP4248192B2 (ja) * 2001-08-01 2009-04-02 三洋電機株式会社 画像信号処理装置
JP2003116070A (ja) * 2001-08-01 2003-04-18 Sanyo Electric Co Ltd 画像信号処理装置
GB0403628D0 (en) * 2004-02-18 2004-03-24 Arrow Group Ltd Compression-coated tablets and the manufacture thereof
JP4173148B2 (ja) 2005-03-31 2008-10-29 シャープ株式会社 信号処理装置及び画像出力装置
EP1944961B1 (en) * 2007-01-12 2009-04-15 STMicroelectronics (Research & Development) Limited Image sensor power supply
JP4277917B2 (ja) * 2007-04-13 2009-06-10 ソニー株式会社 ワイヤレス受信装置及び電子機器
JP5923929B2 (ja) * 2011-10-27 2016-05-25 ソニー株式会社 固体撮像素子およびカメラシステム
JP5565640B2 (ja) * 2012-02-09 2014-08-06 フリュー株式会社 写真シール作成装置および方法、並びにプログラム
CN104539946A (zh) * 2015-02-05 2015-04-22 昆山软龙格自动化技术有限公司 一种四路独立供电的图像检测装置
CN104580919B (zh) * 2015-02-05 2018-07-31 昆山软龙格自动化技术有限公司 一种图像检测装置
WO2016175769A1 (en) * 2015-04-28 2016-11-03 Capso Vision Inc Image sensor with integrated power conservation control
US10200610B2 (en) * 2016-09-19 2019-02-05 Gopro, Inc. Camera battery control method for low ambient temperatures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030011639A (ko) * 2001-08-01 2003-02-11 산요 덴키 가부시키가이샤 화상 신호 처리 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5729916A (en) 1980-07-30 1982-02-18 Yokogawa Hokushin Electric Corp Elastic surface wave device
JPS5785110A (en) 1980-11-18 1982-05-27 Oki Electric Ind Co Ltd Dc stabilized power supply circuit
JPS63246081A (ja) 1988-03-11 1988-10-13 Konica Corp スチルビデオカメラ
JPH0282774A (ja) 1988-09-19 1990-03-23 Olympus Optical Co Ltd 電子カメラシステム
JPH02248170A (ja) 1989-03-22 1990-10-03 Toshiba Corp 電子カメラ
JP2962514B2 (ja) 1989-12-23 1999-10-12 オリンパス光学工業株式会社 電子的撮像装置
US5396635A (en) 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
DE69127055T2 (de) * 1990-11-07 1997-11-20 Canon Kk Aufzeichnungsgerät
US5493409A (en) 1990-11-29 1996-02-20 Minolta Camera Kabushiki Kaisha Still video camera having a printer capable of printing a photographed image in a plurality of printing modes
JP3093597B2 (ja) * 1994-12-28 2000-10-03 キヤノン株式会社 パーソナルコンピュータの周辺装置
US5963255A (en) * 1996-04-16 1999-10-05 Apple Computer, Inc. System and method for managing utilization of a battery
JP2937236B2 (ja) 1996-11-18 1999-08-23 日本電気株式会社 スイッチングレギュレータ
JP3728036B2 (ja) 1996-12-10 2005-12-21 キヤノン株式会社 デジタルカメラ
JPH10337001A (ja) 1997-05-28 1998-12-18 Canon Inc スイッチングレギュレータおよび撮像装置
US6237106B1 (en) * 1997-11-06 2001-05-22 Canon Kabushiki Kaisha Communication apparatus and method, and program in computer readable medium
JPH11203382A (ja) * 1997-11-17 1999-07-30 Olympus Optical Co Ltd コード読取装置
JP3512332B2 (ja) 1998-04-07 2004-03-29 富士通株式会社 内部電圧発生回路
JP4307602B2 (ja) * 1998-11-24 2009-08-05 オリンパス株式会社 撮像装置及び撮像装置の動作モード設定方法
JP2000224495A (ja) 1998-11-24 2000-08-11 Canon Inc 撮像装置及びそれを用いた撮像システム
US7129985B1 (en) 1998-11-24 2006-10-31 Canon Kabushiki Kaisha Image sensing apparatus arranged on a single substrate
FR2789190B1 (fr) 1999-01-28 2001-06-01 St Microelectronics Sa Alimentation regulee a fort taux de rejection du bruit d'une tension d'alimentation
US6222745B1 (en) * 1999-10-19 2001-04-24 Texas Instruments Incorporated Digitally synthesized multiple phase pulse width modulation
US6377073B1 (en) * 1999-11-30 2002-04-23 Texas Instruments Incorporated Structure and method for reduction of power consumption in integrated circuit logic
US7061534B2 (en) 2001-08-31 2006-06-13 Pentax Corporation Three-dimensional image capturing device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030011639A (ko) * 2001-08-01 2003-02-11 산요 덴키 가부시키가이샤 화상 신호 처리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101252161B1 (ko) 2006-07-25 2013-04-05 엘지전자 주식회사 카메라가 구비된 이동통신 단말기와 그 동작방법

Also Published As

Publication number Publication date
TW571586B (en) 2004-01-11
CN1219398C (zh) 2005-09-14
CN1400809A (zh) 2003-03-05
US7365792B2 (en) 2008-04-29
KR20030013308A (ko) 2003-02-14
US20030026616A1 (en) 2003-02-06
JP2003116069A (ja) 2003-04-18

Similar Documents

Publication Publication Date Title
KR100455870B1 (ko) 촬상 장치
JP4222768B2 (ja) 昇圧装置及びこれを用いた撮像装置
KR100496847B1 (ko) 화상 신호 처리 장치
KR101553427B1 (ko) 고체 촬상 장치 및 촬상 장치
US8045049B2 (en) Signal processor configured to process a first signal to generate a second signal
KR100496846B1 (ko) 화상 신호 처리 장치
KR100450365B1 (ko) 화상 신호 처리 장치
US7317483B2 (en) Charge transfer device having output amplifier with reduced power consumption
US5515103A (en) Image signal processing apparatus integrated on single semiconductor substrate
JP2009017604A (ja) 画像信号処理装置
JP2009022053A (ja) 撮像装置
US7619673B2 (en) Image sensor, driving method and camera
JP2009038831A (ja) 画像信号処理装置
JP2003038436A (ja) 電子内視鏡装置
JP2008141235A (ja) 固体撮像装置及び撮像装置
JP2004179892A (ja) 撮像装置
JP2004289566A (ja) 撮像装置及び携帯情報端末
JPH07107388A (ja) 映像信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee