KR100496251B1 - 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법 - Google Patents

순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법 Download PDF

Info

Publication number
KR100496251B1
KR100496251B1 KR10-2002-0073554A KR20020073554A KR100496251B1 KR 100496251 B1 KR100496251 B1 KR 100496251B1 KR 20020073554 A KR20020073554 A KR 20020073554A KR 100496251 B1 KR100496251 B1 KR 100496251B1
Authority
KR
South Korea
Prior art keywords
silicon layer
crystalline silicon
laser beam
sub
amorphous silicon
Prior art date
Application number
KR10-2002-0073554A
Other languages
English (en)
Other versions
KR20040045705A (ko
Inventor
김영주
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0073554A priority Critical patent/KR100496251B1/ko
Priority to US10/717,676 priority patent/US20040106244A1/en
Publication of KR20040045705A publication Critical patent/KR20040045705A/ko
Application granted granted Critical
Publication of KR100496251B1 publication Critical patent/KR100496251B1/ko
Priority to US11/822,297 priority patent/US7767558B2/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명에서는, 절연 기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층 상에 소정의 빔폭을 가지는 완전 용융 영역대 에너지 밀도의 제 1 레이저 빔을 여러 번 중첩되게 조사하여 결정질 실리콘층을 형성하는 단계와; 상기 결정질 실리콘 전면에 부분 용융 영역대 에너지 밀도의 제 2 레이저 빔을 조사하여, 상기 결정질 실리콘층을 표면처리하는 단계를 포함하는 SLS 결정화 기술을 이용한 비정질 실리콘층의 결정화 방법을 제공함으로써, 미세한 결정립자로 이루어지는 디펙트를 효과적으로 제거할 수 있고, 더욱이 상기 표면처리 단계를 통해 디펙트 영역에 의해 끊어진 결정립계를 연결시킬 수 있으며, 부분 용융 영역대의 레이저 조사를 통해 디펙트 영역을 제거하기 때문에 결정질 실리콘의 결정화 특성에 손상을 주지 않아, 신뢰성 높은 TFT 소자 재료로 이용할 수 있고, 진공 챔버 조건에서 표면 처리를 진행하는 실시예에 의하면, 표면 거칠기 증가를 방지할 수 있는 효과를 가진다.

Description

순차측면고상 결정화 기술을 이용한 비정질 실리콘층의 결정화 방법{Method of Solidification for Amorphous Silicon layer using a Sequential Lateral Solidification Crystallization Technology}
본 발명은 비정질 실리콘층의 결정화 방법에 관한 것이며, 특히 완전 용융 영역대의 에너지를 이용하여 측면고상 결정화하는 공정으로 정의되는 SLS(Sequential Lateral Solidification) 결정화 기술을 이용한 비정질 실리콘층의 결정화 방법에 관한 것이다.
상기 SLS 결정화 공정은, 실리콘 결정립이 액상 실리콘과 고상 실리콘의 경계면에서, 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용하여 단결정 실리콘을 형성하는 기술(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997)을 통해 소개되었고, 상기 SLS 결정화 기술에서는, 레이저 에너지 크기와 레이저 빔의 조사범위 및 그 이동거리(translation distance)를 적절하여 조절하여, 실리콘 결정립을 소정의 길이만큼 측면성장시킴으로써, 비정질 실리콘을 단결정 수준으로 결정화시킬 수 있는 것을 특징으로 한다.
도 1a 내지 1d는 일반적인 SLS 결정화 기술에 의한 비정질 실리콘의 결정화 공정을 단계별로 나타낸 도면이다.
도 1a는, 비정질 상태의 실리콘막(10)에 소정의 빔폭(w1)을 가지는 제 1차 레이저 빔을 조사하여, 상기 제 1차 레이저 빔이 조사된 실리콘막(10)을 완전용융시키는 단계이다.
이 단계를 통해, 레이저 빔의 에지부분에서는 완전 용융 영역대 에너지 밀도보다 낮은 에너지에 의해 실리콘막(10)이 용융됨에 따라 씨드(12)가 형성된다.
도 1b는, 상기 씨드(12) 들을 이용하여 화살표 방향으로 서브 결정립(14a)으로 성장시키는 단계로서, 두 방향의 서브 결정립(14a)들은 서로 접하는 지점에서 성장을 멈추면서 메인 결정립계(16)를 형성한다.
서로 이웃하는 서브 결정립(14a) 간의 경계부는 서브 결정립계(14b)를 이룬다.
상기 서브 결정립(14a) 및 서브 결정립계(14b)는 폴리 상태의 실리콘막(14)을 이룬다.
도 1c는, 상기 폴리 상태의 실리콘막(14)과, 비정질 상태의 실리콘막(10)의 경계부를 덮는 영역(i)에 제 2차 레이저 빔을 조사하는 단계이고, 도 1d는 제 N(N은 양의 정수)차 레이저 빔의 조사를 통해 원하는 결정립 크기를 가지는 결정질 실리콘막(18)을 완성하는 단계이다.
이때, "ii" 영역은 도 2를 통해 확대도시한 바와 같이, 비정질 실리콘이 용융된 후 응고시 응고 속도 및 밀도 차이에 의해 필연적으로 인접한 결정립 들 간에 미세한 결정입자(18) 들이 형성되는데, 이러한 마이크로(micro) 단위의 미세한 결정입자(18)들은 디펙트 영역(defect site)으로 작용한다.
좀 더 상세히 설명하면, 레이저 빔 간의 중첩 영역에서의 서브 결정립(14a), 서브 결정립계(14b), 메인 결정립계(16) 영역에서 디펙트 영역은 TFT 소자의 특성을 저하시키는 문제점이 있다.
상술한 문제점을 해결하기 위하여, 본 발명에서는 박막트랜지스터 소자 특성을 향상시킬 수 있는 SLS 결정화 기술을 이용한 비정질 실리콘의 결정화 방법을 제공하는 것을 목적으로 한다.
이를 위하여, 본 발명에서는 SLS 결정화 공정 후 결정질 실리콘 전면에 표면 처리용 레이저 빔을 추가로 조사하여, 디펙트로 작용하는 미세한 결정립자를 재결정화하고자 한다.
전술한 에너지 밀도는 부분 용융 영역대의 에너지 밀도에서 선택되는 것이 바람직하다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 절연 기판 상에 비정질 실리콘층을 형성하는 단계와; 상기 비정질 실리콘층 상에 소정의 빔폭을 가지는 완전 용융 영역대 에너지 밀도의 제 1 레이저 빔을 여러 번 중첩되게 조사하여 결정질 실리콘층을 형성하는 단계와; 상기 결정질 실리콘 전면에 부분 용융 영역대 에너지 밀도의 제 2 레이저 빔을 조사하여, 상기 결정질 실리콘층을 표면처리하는 단계를 포함하는 SLS 결정화 기술을 이용한 비정질 실리콘층의 결정화 방법을 제공한다.
상기 결정질 실리콘은, 서브 결정립과, 서브 결정립 간의 경계부에 위치하는 서브 결정립계와, 서로 마주보는 방향으로 성정된 서브 결정립 그룹간의 접촉 지점에 위치하는 메인 결정립계로 이루어지고, 상기 표면처리 단계에서는 상기 서브 결정립계, 메인 결정립계, 상기 제 1 레이저 빔 중첩 구간에서의 서브 결정립 영역에 위치하는 미세한 결정립자 들을 재결정화하는 단계이고, 상기 표면처리 단계는 진공 상태의 챔버 내에서 이루어지며, 상기 표면처리 단계는 불활성 기체 상태의 챔버 내에서 이루어지는 것을 특징으로 한다.
본 발명의 제 2 특징에서는, 완전 용융 영역대 에너지 밀도를 가지는 제 1 레이저 빔 조사를 통해 형성된 결정질 실리콘 기판을 진공 챔버 내에 배치하는 단계와; 부분 용융 영역대 에너지 밀도의 제 2 레이저 빔을 결정질 실리콘 기판 전면에 조사하는 단계를 포함하는 SLS 결정화 기술을 이용한 비정질 실리콘층의 결정화 방법을 제공한다.
상기 진공 챔버 상부면은 유전성 윈도우(dielectric window)로 이루어지고, 상기 제 2 레이저 빔은 유전성 윈도우를 통과하여 진공 챔버 내 결정질 실리콘 기판에 조사되는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
본 발명은 SLS 결정화 기술을 이용한 비정질 실리콘의 결정화 방법에 관한 것으로, 기존의 SLS 결정화 공정에서 여러 번의 레이저 샷 중첩을 통해 결정립을 성장시키는 과정에서, 마이크로 단위의 미세한 결정립자가 결정립 및 결정립계 내부에 생성되어 박막트랜지스터의 소자특성을 저하시키는 디펙트로 작용하는 것을 방지하기 위하여, SLS 결정화 공정 후 미세한 결정립자를 용융시켜 재결정화시킬 수 있을 정도의 에너지 크기를 가지는 레이저 빔을 결정질 실리콘막 전면에 조사하는 방법으로 표면처리를 하는 것을 특징으로 한다.
상기 표면처리를 위한 레이저 빔의 에너지 밀도는 부분 용융 영역대의 에너지 밀도로 하는 것이 바람직하다.
그리고, 또한 본 발명에서는 전술한 표면처리 중 대기와의 접촉을 통한 열산화 반응에 의해 결정질 실리콘의 거칠기(roughness)가 증가되는 것을 방지하기 위해, 진공 챔버 내에서 결정질 실리콘막의 표면 처리 공정을 진행하는 것을 또 하나의 특징으로 한다.
- 실시예 1 -
도 3a, 3b는 본 발명의 제 1 실시예에 따른 SLS 결정화 기술을 이용한 결정질 실리콘막의 표면처리 공정을 나타낸 도면으로서, 상기 SLS 결정화 기술에 의해 결정질 실리콘을 형성하는 공정은 상기 도 1a 내지 1d 단계를 적용할 수 있으므로 생략한다.
상기 SLS 결정화 기술을 이용하여 비정질 상태의 실리콘을 결정화하는 공정은,
1) 한 예로 2 ~ 3 ㎛으로 빔폭이 조절된 제 1차 레이저 빔을 이용하여, 상기 레이저 빔이 조사된 실리콘 영역을 완전 용융한다. 이때, 레이저 빔 펄스의 수명(pulse duration time)은 수십 ns(nano second)에 해당된다.
2) 완전 용융 상태의 실리콘 영역과, 비정질 상태의 실리콘 영역의 경계면에 위치하는 실리콘 영역 즉 빔 에지 부분에서 씨드가 생성되어, 씨드가 결정핵으로 작용하여 서로 마주보는 방향으로 결정립을 성장해가고, 두 방향으로 결정립들이 접촉되는 지점에서 성장을 멈춘다.
3) 상기 결정립 들이 성장을 멈춘 지점은 메인 결정립계를 이루고, 상기 결정질 실리콘 영역과 이웃하는 비정질 상태의 실리콘 영역과 중첩되게 전술한 제 1차 레이저 빔과 동일한 조건의 제 2차 레이저 빔을 조사하여, 상기 결정립을 연속으로 성장시킨다.
이 단계에서는, 제 1차 레이저 빔의 조사를 통해 성장된 결정립을 결정핵으로 이용하여 결정립 사이즈를 조대화시킨다.
4) 전술한 제 1, 2차 레이저 빔의 원리를 이용하여, 제 N차 레이저 빔의 조사를 통해 원하는 크기의 결정립을 성장시켜 단결정 수준의 결정질 실리콘을 형성하며, 이러한 일련의 공정을 거쳐 형성된 결정질 실리콘의 결정상태 및 본 발명의 핵심 공정은 후술하는 바와 같다.
도 3a는, 서브 결정립(110a)과, 서브 결정립(110a) 간의 경계부에 위치하는 서브 결정립계(110b) 그리고, 서로 마주보는 방향으로 성장된 서브 결정립(110a) 들 간의 경계부에 위치하는 메인 결정립계(112)는 결정질 실리콘(120)을 이루고, 메인 결정립계(112) 및 서브 결정립계(110b) 그리고, 서로 다른 레이저 샷의 중첩된 부분의 서브 결정립계(110b) 영역에서는 미세한 결정립자(122) 생성에 의해 디펙트 영역(I)이 존재한다.
상기 디펙트 영역(I)을 포함하는 결정질 실리콘(120)은 기존의 SLS 결정화 공정을 거쳐 형성된 결정질 실리콘층에 해당된다.
도 3b는, 상기 도 3a에서 형성된 디펙트 영역(I) 전면에 레이저 빔을 조사하여, 미세한 결정립자(122) 들을 재결정화시키는 방법으로 표면처리를 한다.
상기 표면처리를 위한 레이저 빔 에너지 밀도는 결정질 실리콘의 결정 특성을 손상시키지 않기 위해 부분 용융 에너지 밀도에서 선택되는 것이 바람직하다.
상기 표면처리 단계에서는, 별도의 슬릿빔을 이용하지 않고 결정질 실리콘(120) 전체에 걸쳐 레이저 빔을 조사하는 것을 특징으로 한다.
도 4a, 4b는 상기 도 3b의 "I" 영역을 공정 단계별로 나타낸 확대도이다.
도 4a는, 메인 결정립계(112) 영역에 미세한 결정립자(122)들이 밀집되어 있고, 이러한 미세한 결정립자(122)들은 디펙트 영역(I)을 이루므로, 이러한 디펙트 영역(I)을 용융시킬 수 있을 정도의 레이저 빔 조사하여, 도 4b에서와 같이 미세한 결정립자(122)들을 용융시켜 디펙트 영역(I) 제거를 통해 디펙트 영역(I)에 의해 끊어진 서로 마주보는 방향 서브 결정립(110a) 들을 연결시키는 것을 특징으로 한다.
- 실시예 2 -
본 실시예는 상기 실시예 1에 따른 표면 처리 단계를 진공 챔버 내에서 진행함으로써, 결정질 실리콘의 거칠기 증가를 방지하는 실시예이다.
도 5는 본 발명의 제 2 실시예에 따른 결정질 실리콘의 표면 처리 공정 단계를 나타낸 도면이다.
도시한 바와 같이, 진공 챔버(210) 내의 스테이지(212 ; stage) 상부에는 결정질 실리콘 기판(224)이 배치되어 있는 구조에서, 상기 진공 챔버(210)의 상부면은 유전성 윈도우(214 ; dielectric window)로 이루어져, 외부의 표면처리를 위한 레이저 빔이 진공 챔버(210) 내의 결정질 실리콘 기판(224)으로 조사됨에 무리가 없도록 한다.
상기 결정질 실리콘 기판(224)은 절연 기판(220)과, 절연 기판(220) 상에 형성된 결정질 실리콘층(222)으로 이루어진다.
상기 진공 챔버(210)는 진공 분위기 또는 불활성 기체 분위기인 것을 특징으로 한다.
본 실시예의 공정 메커니즘에 대해서 좀 더 상세히 설명하면, 대기 중에서 결정질 실리콘의 표면 처리를 진행할 경우 표면 처리를 위한 레이저 빔 조사에 의해 결정질 실리콘의 표면이 용융되는 과정에서 대기와 실리콘 이온이 열산화 반응을 일으켜 결정질 실리콘의 표면 거칠기가 증가하는 것을 방지하기 위해 진공 챔버 조건에서 표면 처리 공정을 진행하는 것이 더욱 바람직하다.
본 발명은 상기 실시예 들로 한정되지 않고, 본 발명의 취지에 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
이상과 같이, 본 발명에 따른 표면 처리 단계를 포함하는 SLS 결정화 기술을 이용한 비정질 실리콘의 결정화 방법에 의하면, 미세한 결정립자로 이루어지는 디펙트를 효과적으로 제거할 수 있고, 더욱이 상기 표면처리 단계를 통해 디펙트 영역에 의해 끊어진 결정립계를 연결시킬 수 있으며, 부분 용융 영역대의 레이저 조사를 통해 디펙트 영역을 제거하기 때문에 결정질 실리콘의 결정화 특성에 손상을 주지 않아, 신뢰성 높은 TFT 소자 재료로 이용할 수 있다.
또한, 진공 챔버 조건에서 표면 처리를 진행하는 실시예에 의하면, 표면 거칠기 증가를 방지할 수 있는 효과를 가진다.
도 1a 내지 1d는 일반적인 SLS 결정화 기술에 의한 비정질 실리콘의 결정화 공정을 단계별로 나타낸 도면.
도 2는 상기 도 1d의 "ii" 영역에 대한 확대도면.
도 3a, 3b는 본 발명의 제 1 실시예에 따른 SLS 결정화 기술을 이용한 결정질 실리콘막의 표면처리 공정을 나타낸 도면.
도 4a, 4b는 상기 도 3b의 "I" 영역을 공정 단계별로 나타낸 확대도.
도 5는 본 발명의 제 2 실시예에 따른 결정질 실리콘의 표면처리 공정 단계를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
110a : 서브 결정립 110b : 서브 결정립계
112 : 메인 결정립계 120 : 결정질 실리콘
122 : 미세한 결정립자 I : 디펙트 영역

Claims (6)

  1. 절연 기판 상에 형성된 비정질 실리콘층에 소정의 빔폭을 가지는 완전 용융 영역대 에너지 밀도의 제 1 레이저빔을 여러 번 중첩되게 조사하여 서브 결정립과, 서브 결정립 간의 경계부에 위치하는 서브 결정립계와, 서로 마주보는 방향으로 성장된 서브 결정립 그룹간의 접촉 지점에 위치하는 메인 결정립계로 이루어지는 결정질 실리콘 층을 형성하는 단계와;
    상기 기판을 진공 또는 불활성 기체 분위기의 챔버 내에 배치하는 단계와;
    부분 용융 영역대 에너지 밀도의 제 2 레이저빔을 상기 결정질 실리콘 기판 전면에 조사하는 단계
    를 포함하여, 상기 서브 결정립계, 메인 결정립계, 상기 제 1 레이저빔의 중첩구간에서의 서브 결정립 영역에 위치하는 미세한 결정립자들을 재 결정화하는 SLS 결정화 기술을 이용한 비정질 실리콘 층의 결정화 방법.
  2. 제 1항에 있어서,
    상기 챔버 상부면은 유전성 윈도우(dielectric window)로 이루어지고, 상기 제 2 레이저빔은 상기 유전성 윈도우를 통과하여 상기 챔버 내 결정질 실리콘 기판에 조사되는 SLS 결정화 기술을 이용한 비정질 실리콘 층의 결정화 방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
KR10-2002-0073554A 2002-11-25 2002-11-25 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법 KR100496251B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0073554A KR100496251B1 (ko) 2002-11-25 2002-11-25 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
US10/717,676 US20040106244A1 (en) 2002-11-25 2003-11-21 Method of crystallizing amorphous silicon and device fabricated using the same
US11/822,297 US7767558B2 (en) 2002-11-25 2007-07-03 Method of crystallizing amorphous silicon and device fabricated using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0073554A KR100496251B1 (ko) 2002-11-25 2002-11-25 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법

Publications (2)

Publication Number Publication Date
KR20040045705A KR20040045705A (ko) 2004-06-02
KR100496251B1 true KR100496251B1 (ko) 2005-06-17

Family

ID=32388209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0073554A KR100496251B1 (ko) 2002-11-25 2002-11-25 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법

Country Status (2)

Country Link
US (2) US20040106244A1 (ko)
KR (1) KR100496251B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI306988B (en) * 2004-04-20 2009-03-01 Toppoly Optoelectronics Corp Method of improving polysilicon film crystallinity
CN101288155A (zh) * 2005-08-16 2008-10-15 纽约市哥伦比亚大学事事会 高生产率的薄膜结晶过程
KR101132404B1 (ko) * 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
WO2008150769A2 (en) * 2007-05-31 2008-12-11 Thinsilicon Corporation Photovoltaic device and method of manufacturing photovoltaic devices
KR100953657B1 (ko) * 2007-11-13 2010-04-20 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조방법과 이를 구비하는유기전계발광표시장치
KR102497781B1 (ko) * 2017-09-29 2023-02-08 삼성디스플레이 주식회사 폴리실리콘층의 제조 방법 및 박막 트랜지스터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
KR20010066251A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 폴리실리콘 형성방법
KR20010087667A (ko) * 2000-03-08 2001-09-21 구본준, 론 위라하디락사 박막트랜지스터형 어레이기판의 액티브층 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208132A (ja) * 1990-03-24 1994-07-26 Sony Corp 液晶表示装置
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
KR100618184B1 (ko) * 2003-03-31 2006-08-31 비오이 하이디스 테크놀로지 주식회사 결정화 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
KR20010066251A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 폴리실리콘 형성방법
KR20010087667A (ko) * 2000-03-08 2001-09-21 구본준, 론 위라하디락사 박막트랜지스터형 어레이기판의 액티브층 제조방법

Also Published As

Publication number Publication date
US7767558B2 (en) 2010-08-03
KR20040045705A (ko) 2004-06-02
US20040106244A1 (en) 2004-06-03
US20070293024A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
US6235614B1 (en) Methods of crystallizing amorphous silicon layer and fabricating thin film transistor using the same
JP4583709B2 (ja) 基板上の半導体膜領域のレーザー結晶化処理のための方法及びマスク投影装置
KR100327087B1 (ko) 레이저 어닐링 방법
KR100364944B1 (ko) 반도체 박막의 제조 방법
JP4864596B2 (ja) 多結晶シリコーン薄膜の製造方法及びこの方法を利用した薄膜トランジスタの製造方法
US7208696B2 (en) Method of forming a polycrystalline silicon layer
KR100496251B1 (ko) 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
KR19980083098A (ko) 비정질 실리콘의 결정화 방법
US6558989B1 (en) Method for crystallizing silicon film and thin film transistor and fabricating method using the same
KR100685141B1 (ko) 레이저를 이용한 결정막의 제조방법 및 결정막
EP3097578B1 (en) Method for forming polysilicon
JPS6115319A (ja) 半導体装置の製造方法
KR100611040B1 (ko) 레이저 열처리 장치
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR20060106170A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
KR100761346B1 (ko) 결정질 실리콘의 제조방법
KR100460209B1 (ko) 비정질 실리콘층의 결정화 방법
US20110175099A1 (en) Lithographic method of making uniform crystalline si films
US11791160B2 (en) Polycrystalline film, method for forming polycrystalline film, laser crystallization device and semiconductor device
KR100524080B1 (ko) 순차측면고상 결정화 기술을 이용한 비정질 실리콘의결정화 방법
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
KR100575235B1 (ko) 레이저 광학계 및 이를 이용한 결정화 방법
KR100697384B1 (ko) 실리콘 결정화 방법
KR101032347B1 (ko) 단결정 실리콘 로드 구조체
KR20060106171A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 15