KR100496138B1 - A method for crystallizing of an amorphous Si - Google Patents
A method for crystallizing of an amorphous Si Download PDFInfo
- Publication number
- KR100496138B1 KR100496138B1 KR10-2002-0088404A KR20020088404A KR100496138B1 KR 100496138 B1 KR100496138 B1 KR 100496138B1 KR 20020088404 A KR20020088404 A KR 20020088404A KR 100496138 B1 KR100496138 B1 KR 100496138B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- amorphous
- substrate
- mask
- laser beam
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 10
- 238000002425 crystallisation Methods 0.000 claims description 26
- 230000008025 crystallization Effects 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 15
- 230000001678 irradiating effect Effects 0.000 claims description 12
- 230000000903 blocking effect Effects 0.000 claims description 9
- 238000006356 dehydrogenation reaction Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 37
- 239000011347 resin Substances 0.000 abstract description 16
- 229920005989 resin Polymers 0.000 abstract description 16
- 239000010409 thin film Substances 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000001816 cooling Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000008018 melting Effects 0.000 description 10
- 238000002844 melting Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000007711 solidification Methods 0.000 description 3
- 230000008023 solidification Effects 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
Abstract
본 발명은 실리콘의 결정화 방법에 관한 것으로, TOC(TFT on color filter)구조의 액정표시장치용 어레이기판에 적용되는 박막트랜지스터의 다결정 액티브층을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for crystallizing silicon, and more particularly, to a method of forming a polycrystalline active layer of a thin film transistor applied to an array substrate for a liquid crystal display device having a TFT on color filter (TOC) structure.
본 발명에 따른 TOC구조의 액정표시장치용 어레이기판은, 기판 상에 컬러수지를 코팅하여 형성한 컬러필터를 형성하고, 컬러필터가 형성된 기판의 전면에 버퍼층을 형성한 후, 상기 버퍼층의 상부에 비정질 선행막을 형성하고 이를 결정화하는 공정을 진행한다.In the TOC structure liquid crystal display array substrate according to the present invention, a color filter formed by coating color resin on a substrate is formed, and a buffer layer is formed on the entire surface of the substrate on which the color filter is formed. A process of forming an amorphous preceding film and crystallizing it is performed.
이와 같은 방법은, 레이저 빔에 의해 용융된 상기 비정질 선행막의 냉각속도가 상기 컬러수지의 영향으로 늦춰질 수 있기 때문에, 그레인의 길이가 종래보다는 길어지는 결과를 얻을 수 있다.In this method, since the cooling rate of the amorphous preceding film melted by the laser beam can be slowed down by the influence of the color resin, the grain length can be longer than in the prior art.
따라서, 기판 전체에 대한 비정질 선행막을 결정화 하는데 걸리는 시간을 단축할 수 있으므로, 공정수율을 개선할 수 있는 효과가 있다.Therefore, since the time taken to crystallize the amorphous preceding film with respect to the entire substrate can be shortened, the process yield can be improved.
Description
본 발명은 측면 성장 결정화(sequential lateral solidification : 이하 "SLS"라 칭함)방법에 관한 것이다.The present invention relates to a method of sequential lateral solidification (hereinafter referred to as "SLS").
일반적으로, 실리콘은 결정상태에 따라 비정질 실리콘(amorphous silicon)과 결정질 실리콘(crystalline silicon)으로 나눌 수 있다.In general, silicon may be classified into amorphous silicon and crystalline silicon according to a crystalline state.
비정질 실리콘은 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정패널(liquid crystal panel)의 스위칭 소자(switching device)에 많이 사용한다.Amorphous silicon can be deposited at a low temperature to form a thin film, and is mainly used in switching devices of liquid crystal panels using glass having a low melting point as a substrate.
그러나, 상기 비정질 실리콘 박막은 액정패널 구동소자의 전기적 특성과 신뢰성 저하 및 표시소자 대면적화에 어려움이 있다.However, the amorphous silicon thin film has difficulty in deteriorating electrical characteristics and reliability of the liquid crystal panel driving device and increasing the display device large area.
대면적, 고정세및 패널 영상구동회로, 일체형 랩탑컴퓨터(laptop computer), 벽걸이 TV용 액정표시소자의 상용화는 우수한 전기적 특성(예를 들면 높은 전계효과 이동도(30㎠/VS)와 고주파 동작특성 및 낮은 누설전류(leakage current))의 화소 구동소자를 요구하며 이는 고품위 다결정 실리콘(poly crystalline silicon)의 응용을 요구하고 있다.Commercialization of large-area, high-definition and panel image driving circuits, integrated laptop computers, and wall-mounted TV LCDs has excellent electrical characteristics (e.g. high field effect mobility (30㎠ / VS) and high frequency operating characteristics). And low leakage current pixel driving devices, which require the application of high quality poly crystalline silicon.
특히, 다결정 실리콘 박막의 전기적 특성은 결정립(grain)의 크기에 큰 영향을 받는다. 즉, 결정립의 크기가 증가함에 따라 전계효과 이동도가 증가한다.In particular, the electrical properties of the polycrystalline silicon thin film are greatly influenced by the grain size. In other words, the field effect mobility increases as the grain size increases.
따라서, 이러한 점을 고려하여 실리콘을 단결정화 하는 방법이 큰 이슈로 떠오르고 있으며, 최근 들어 에너지원을 레이저로 하여 실리콘 결정의 측면성장을 유도하여 거대한 단결정 실리콘을 제조하는 SLS(sequential lateral solidification)(연속적인 측면 고상화라함.)기술이 국제특허 "WO 97/45827"과 한국 공개특허"2001-004129"에 제안되었다.Therefore, the method of single crystallization of silicon has become a big issue in consideration of this point, and recently, the sequential lateral solidification (SLS) (continuous sequential) of producing large single crystal silicon by inducing lateral growth of silicon crystals using an energy source as a laser. The aspect of solidification has been proposed in international patents "WO 97/45827" and Korean published patents "2001-004129".
상기 SLS 기술은 실리콘 그레인이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔(laser beam)의 조사범위의 이동을 적절하게 조절하여 실리콘 그레인을 소정의 길이만큼 측면성장 시킴으로서 비정질 실리콘 박막을 결정화시키는 것이다.The SLS technology takes advantage of the fact that silicon grain grows in the direction perpendicular to the interface between the liquid silicon and the solid silicon, and appropriately controls the size of the laser energy and the shift of the irradiation range of the laser beam. By growing the silicon grain by a predetermined length, the amorphous silicon thin film is crystallized.
이러한 SLS기술을 실현하기 위한 SLS 장비는 이하, 도 1에 도시한 바와 같다.SLS equipment for realizing such an SLS technology is as shown in FIG. 1 below.
상기 SLS 장비(32)는 레이저 빔(34)을 발생하는 레이저 발생장치(36)와, 상기 레이저 발생장치를 통해 방출된 레이저 빔을 집속시키는 집속렌즈(40)와, 기판(44)에 레이저 빔을 나누어 조사시키는 마스크(38)와, 상기 마스크(38)의 하부에 위치하여 상기 마스크를 통과한 레이저빔(34)을 일정한 비율로 축소하는 축소렌즈(42)로 구성된다.The SLS device 32 includes a laser generator 36 for generating a laser beam 34, a focusing lens 40 for focusing a laser beam emitted through the laser generator, and a laser beam on a substrate 44. The mask 38 for irradiating and dividing the light, and the reduction lens 42 positioned at the lower portion of the mask 38 to reduce the laser beam 34 passing through the mask at a constant ratio.
상기 레이저빔 발생장치(36)는 광원에서 가공되지 않은 레이저빔을 방출시키고, 어테뉴에이터(미도시)를 통과시켜 레이저빔의 에너지 크기를 조절하고, 상기 집속렌즈(40)를 통해 레이저 빔(34)을 조사하게 된다.The laser beam generator 36 emits an unprocessed laser beam from a light source, passes through an attenuator (not shown) to adjust the energy of the laser beam, and the laser beam 34 through the focusing lens 40. ).
상기 마스크(38)에 대응되는 위치에는 비정질 실리콘 박막이 증착된 기판(44)이 고정된 X-Y스테이지(46)가 위치한다.The X-Y stage 46 to which the substrate 44 on which the amorphous silicon thin film is deposited is fixed is positioned at a position corresponding to the mask 38.
이때, 상기 기판(44)의 모든 영역을 결정화하기 위해서는 상기 X-Y스테이지(46)를 미소하게 이동하여 줌으로써 결정영역을 점진적으로 확대해 나가는 방법을 사용한다.In this case, in order to crystallize all the regions of the substrate 44, a method of gradually expanding the crystal regions by moving the X-Y stage 46 minutely is used.
전술한 구성에서, 상기 마스크(38)는 상기 레이저 빔을 통과시키는 투과영역(A)과, 레이저 빔을 흡수하는 차단영역(B)으로 구분된다.In the above-described configuration, the mask 38 is divided into a transmission region A for passing the laser beam and a blocking region B for absorbing the laser beam.
도 1은 이해를 돕기 위해 일반적인 SLS 결정화 장비를 예를 들어 설명한 것이며 이하, 도 2를 참조하여 SLS 결정화 장비를 이용하여 비정질 실리콘을 결정화하는 방법을 알아본다.FIG. 1 illustrates a general SLS crystallization apparatus as an example for clarity. Hereinafter, a method of crystallizing amorphous silicon using the SLS crystallization apparatus will be described with reference to FIG. 2.
도 2a 내지 도 2d는 종래의 공정 순서에 따른 폴리 실리콘 결정화 공정을 순서대로 도시한 공정 단면도이다. 2A to 2D are cross-sectional views sequentially illustrating a polysilicon crystallization process according to a conventional process sequence.
도 2a에 도시한 바와 같이, 기판(10)상에 절연막인 버퍼층(buffer layer)(12)을 형성한다.As shown in FIG. 2A, a buffer layer 12 which is an insulating film is formed on the substrate 10. As shown in FIG.
상기 버퍼층(12)은 실리콘 질화막(SiNX)과 실리콘 산화막(SiO2)을 포함하는 실리콘 절연물질 중 선택된 하나로 형성한다.The buffer layer 12 is formed of one selected from a silicon insulating material including a silicon nitride film (SiN X ) and a silicon oxide film (SiO 2 ).
상기 버퍼층(12)의 역할은 레이저 빔을 비정질 실리콘에 조사하는 중 그 열에 의해 기판의 표면에 존재하는 알칼리계 물질이 국부적으로 용출되어 실리콘층에 확산되는 것을 방지하기 위한 것이다.The buffer layer 12 serves to prevent the alkali-based material present on the surface of the substrate from being locally eluted and diffused into the silicon layer by the heat while irradiating the laser beam to the amorphous silicon.
다음으로, 상기 버퍼층(12)의 상부에 비정질 선행막(비정질 실리콘층 : a-Si:H)(14)을 형성한다.Next, an amorphous preceding film (amorphous silicon layer: a-Si: H) 14 is formed on the buffer layer 12.
상기 비정질 선행막(14)은 일반적으로 화학 기상증착법(CVD)등을 사용하여 기판(10)에 증착하게 되며, 이는 박막 내에 수소(H)를 많이 함유하고 있다.The amorphous preceding film 14 is generally deposited on the substrate 10 by using chemical vapor deposition (CVD), which contains a large amount of hydrogen (H) in the thin film.
상기 수소는 열에 의해 박막을 이탈하는 특징이 있기 때문에, 상기 비정질 선행 막(14)을 1차로 열처리하여 탈수소화 과정을 거치는 것이 필요하다.Since the hydrogen leaves the thin film by heat, it is necessary to first heat-treat the amorphous preceding film 14 to undergo a dehydrogenation process.
왜냐하면, 수소를 미리 제거하지 않은 경우에는 결정박막의 표면이 매우 거칠어져 전기적으로 특성이 좋지 않기 때문이다.This is because if the hydrogen is not removed in advance, the surface of the crystal thin film becomes very rough and its electrical characteristics are poor.
도 2b에 도시한 바와 같이, 상기 탈수소화 공정이 완료된 비정질 실리콘층의 상부에 앞서 언급한 마스크(38)를 위치시킨다.As shown in FIG. 2B, the aforementioned mask 38 is placed on top of the amorphous silicon layer where the dehydrogenation process is completed.
투과 영역(A)과 차단영역(B)으로 구성되는 마스크(38)를 통해 임의의 형상으로 조사된 레이저 빔은 상기 비정질 실리콘을 부분적으로 용융함으로써, 비정질 실리콘층(14)은 용융영역(C)과 비 용융영역(D)으로 나누어진다.The laser beam irradiated in an arbitrary shape through the mask 38 composed of the transmission region A and the blocking region B partially melts the amorphous silicon, so that the amorphous silicon layer 14 is melted region C. And the non-melting zone (D).
도 2c에 도시한 바와 같이, 상기 레이저 빔이 조사된 부분은 빠르게 냉각되면서 용융영역(C)과 비 용융영역(D)의 양측 경계를 시작으로 하여 용융영역의 안쪽으로 그레인(grain)(60a,60b)이 측면성장을 하게 된다.As shown in FIG. 2C, the portion irradiated with the laser beam is rapidly cooled while the grains 60a are formed into the inside of the molten region starting from the boundary between the melting region C and the non-melting region D. 60b) is lateral growth.
따라서, 용융된 영역(C)마다 제 1 그레인 영역(E)과 제 2 그레인 영역(F)이 형성된다.Accordingly, the first grain region E and the second grain region F are formed in the molten region C. FIG.
이때, 마스크의 투과영역(도 2b의 A)의 너비가 그레인의 최대 성장길이의 두배 또는 그 보다 작다면, 상기 각 그레인 영역(E,F)에 구성되는 그레인(60a,60b)은 서로 부딪히면서 성장을 멈추게 된다.At this time, if the width of the transmissive region (A in FIG. 2B) of the mask is twice or less than the maximum growth length of the grain, the grains 60a and 60b formed in the respective grain regions E and F grow while bumping each other. Will stop.
반면, 투과영역(도 2b의 A)의 너비가 그레인의 최대 성장길의 두배 보다 크다면 상기 각 그레인 영역 사이에는 핵생성 영역(미도시)이 존재하면서 결정화가 진행 될 것이다. (이때, 그레인의 최대 성장길이란 상기 각 그레인 영역에 속하는 그레인의 최대 길이를 의미한다)On the other hand, if the width of the transmissive region (A in FIG. 2B) is greater than twice the maximum growth path of the grain, crystallization will proceed while there is a nucleation region (not shown) between the grain regions. (At this time, the maximum growth path of grain means the maximum length of grain belonging to each grain area.)
전자의 경우, 결정화가 진행된 형상을 평면적으로 관찰하게 되면 도 2d의 구성과 같다.In the former case, when the shape of the crystallization is observed in plan view, it is as shown in FIG. 2D.
즉, 각 용융영역(C)마다 제 1 그레인 영역(E)과 제 2 그레인 영역(F)으로 구성된 부분적인 폴리실리콘 결정영역이 형성된다.That is, a partial polysilicon crystal region composed of the first grain region E and the second grain region F is formed in each melting region C. As shown in FIG.
다음으로, 도 2e에 도시한 바와 같이, 상기 부분적으로 결정화를 진행 한후, 연속하여 상기 마스크를 X축(도 1의 스테이지(46)를 -X축으로 이동한 것과 같음)으로 이동한다.Next, as shown in FIG. 2E, after partially crystallizing, the mask is continuously moved on the X axis (the same as the stage 46 in FIG. 1 is moved on the -X axis).
이때, 마스크의 이동거리(D)는 상기 제 1 그레인 영역(E)에 속하는 각 그레인(60a,60b)의 길이보다 작거나 같게 이동한다.At this time, the movement distance D of the mask moves smaller than or equal to the length of each of the grains 60a and 60b belonging to the first grain area E. FIG.
이와 같은 상태에서 레이저(일반적으로 엑시머 레이저)를 조사하여 결정화를 진행하게 되면 상기 마스크(38)의 투과영역(A)에 대응하는 비정질 실리콘층이 완전 용융된 후 냉각되면서 결정화가 진행된다.When crystallization is performed by irradiating a laser (generally an excimer laser) in such a state, crystallization proceeds while the amorphous silicon layer corresponding to the transmission region A of the mask 38 is completely melted and then cooled.
결과적으로, 새로운 결정영역(G)이 생기는 것은 물론이고, 상기 제 1 그레인 영역(E)의 그레인이 더욱 성장하게 되는 결과를 얻을 수 있다.As a result, not only a new crystal region G is formed, but also grains of the first grain region E are further grown.
전술한 방식으로 마스크를 조금씩 이동하면서 결정화를 진행하게 되면 도 2f에 도시한 바와 같이, 원하는 만큼의 길이로 성장한 그레인(60a)(grain)으로 구성된 폴리 실리콘층을 얻을 수 있다.If the crystallization proceeds little by little by moving the mask in the above-described manner, as shown in FIG. 2F, a polysilicon layer composed of grains 60a grown to a desired length can be obtained.
전술한 바와 같은 측면성장 결정화방법은 1차 레이저 조사에 의해 형성된 결정의 그레인의 길이가 매우 짧다.In the lateral growth crystallization method as described above, the grain length of the crystal formed by the primary laser irradiation is very short.
따라서, 이를 연속적인 측면성장을 유도하기 위해서는 레이저 빔을 여러번 중복 조사하여 결정화 공정을 연속적으로 진행해야만 한다. 따라서 공정 시간으로 인한 공정 수율이 저하되는 단점이 있다.Therefore, in order to induce continuous lateral growth, the laser beam must be irradiated several times and the crystallization process must be continuously performed. Therefore, there is a disadvantage that the process yield is reduced due to the process time.
본 발명은 전술한 문제를 해결하기 위해, 비정질 선행막의 하부에 열전도를 낮추는 수단을 더욱 구성한다. 이와 같은 구성은 1차 레이저빔 조사시 결정화되는 그레인의 길이가 길게 성장될 수 있도록 하는 것을 목적으로 한다. In order to solve the above problem, the present invention further comprises a means for lowering the thermal conductivity in the lower portion of the amorphous preceding film. Such a configuration aims at allowing the length of grain to be crystallized to be grown long during the first laser beam irradiation.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 폴리실리콘 결정화 방법은 기판 상에 열전도율이 낮은 수지층을 형성하는 단계와; 상기 수지층의 상부에 절연막인 버퍼층을 형성하는 단계와; 상기 버퍼층이 형성된 기판의 전면에 비정질 실리콘을 증착하여, 비정질 선행막을 형성하는 단계와; 상기 비정질 선행막의 상부에 투과영역과 차단영역으로 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로 1 차 레이저 빔을 조사하여, 상기 투과영역에 대응하는 부분의 비정질 실리콘층을 완전 용융한 후 결정화하여 측면 성장한 제 1 결정영역과 제 2 결정영역으로 구성된 결정영역을 형성하는 단계와; 상기 부분적으로 결정화된 비정질 실리콘층의 상부에서 상기 마스크를 이동하는 단계와; 상기 마스크의 상부로 2 차 레이저 빔을 조사하여, 상기 투과영역에 대응하는 부분의 비정질 실리콘층과 일부 결정화된 영역을 용융하고 결정화하는 단계와; 상기 결정화 공정을 반복하여 비정질 선행막 전체를 결정화하는 단계를 포함한다.Polysilicon crystallization method according to the present invention for achieving the object as described above comprises the steps of forming a resin layer having a low thermal conductivity on the substrate; Forming a buffer layer which is an insulating film on the resin layer; Depositing amorphous silicon on the entire surface of the substrate on which the buffer layer is formed, to form an amorphous preceding film; Placing a mask comprising a transmissive area and a blocking area on the amorphous preceding film; Irradiating a first laser beam to the upper portion of the mask to completely melt and crystallize an amorphous silicon layer corresponding to the transmission region to form a crystal region including side-grown first and second crystal regions; Wow; Moving the mask on top of the partially crystallized amorphous silicon layer; Irradiating a secondary laser beam over the mask to melt and crystallize the amorphous silicon layer and the partially crystallized region of the portion corresponding to the transmission region; Repeating the crystallization process to crystallize the entire amorphous preceding film.
상기 비정질 선행막에 탈수소화 공정을 진행하는 단계를 더욱 포함한다.The dehydrogenation process is further performed on the amorphous preceding film.
상기 열전도율이 낮은 수지층은 상기 레이저빔 에너지가 기판의 하부로 전달되는 것을 늦추는 수단이며, 상기 수지층으로는 컬러수지를 예를 들 수 있다.The resin layer having a low thermal conductivity is a means for delaying the transfer of the laser beam energy to the lower portion of the substrate, and the resin layer may be a color resin.
본 발명이 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 열전도율이 낮은 수지층을 형성하는 단계와; 상기 수지층의 상부에 절연막인 버퍼층을 형성하는 단계와; 상기 버퍼층이 형성된 기판의 전면에 비정질 실리콘을 증착하여, 비정질 선행막을 형성하는 단계와; 상기 비정질 선행막의 상부에 투과영역과 차단영역으로 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로 1 차 레이저 빔을 조사하여, 상기 투과영역에 대응하는 부분의 비정질 실리콘층을 완전 용융한 후 결정화하여 측면 성장한 제 1 결정영역과 제 2 결정영역으로 구성된 결정영역을 형성하는 단계와; 상기 부분적으로 결정화된 비정질 실리콘층의 상부에서 상기 마스크를 이동하는 단계와; 상기 마스크의 상부로 2 차 레이저 빔을 조사하여, 상기 투과영역에 대응하는 부분의 비정질 실리콘층과 일부 결정화된 영역을 용융하고 결정화하는 단계와; 상기 결정화 공정을 반복하여 비정질 선행막을 폴리실리콘층으로 결정화 하는 단계와; 상기 폴리실리콘층을 패턴하여, 기판 상에 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판의 전면에 제 1 절연막을 형성하는 단계와; 상기 제 2 절연막 상부의 액티브층 상부에 게이트 전극을 형성하는 단계와; 상기 게이트 전극이 위치하지 않은 액티브층의 양측에 불순물 이온을 도핑하여 오믹 영역을 형성하는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 제 2 절연막을 형성한 후, 상기 오믹 영역을 각각 노출하는 단계와; 상기 노출된 오믹 영역과 접촉하고 서로 이격된 소스 전극과 드레인 전극을형성하는 단계와; 상기 드레인 전극과 절연을 사이에 두고 접촉한 투명한 화소전극을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing an array substrate for a liquid crystal display device, the method including: forming a resin layer having a low thermal conductivity on a substrate; Forming a buffer layer which is an insulating film on the resin layer; Depositing amorphous silicon on the entire surface of the substrate on which the buffer layer is formed, to form an amorphous preceding film; Placing a mask comprising a transmissive area and a blocking area on the amorphous preceding film; Irradiating a first laser beam to the upper portion of the mask to completely melt and crystallize an amorphous silicon layer corresponding to the transmission region to form a crystal region including side-grown first and second crystal regions; Wow; Moving the mask on top of the partially crystallized amorphous silicon layer; Irradiating a secondary laser beam over the mask to melt and crystallize the amorphous silicon layer and the partially crystallized region of the portion corresponding to the transmission region; Repeating the crystallization process to crystallize the amorphous preceding film into a polysilicon layer; Patterning the polysilicon layer to form an active layer on the substrate; Forming a first insulating film on an entire surface of the substrate on which the active layer is formed; Forming a gate electrode over the active layer over the second insulating film; Doping impurity ions on both sides of an active layer in which the gate electrode is not formed to form an ohmic region; Forming a second insulating film on the entire surface of the substrate on which the gate electrode is formed, and then exposing the ohmic regions respectively; Forming a source electrode and a drain electrode in contact with the exposed ohmic region and spaced apart from each other; And forming a transparent pixel electrode in contact with the drain electrode with insulation therebetween.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
-- 실시예 --Example
본 발명은 측면성장 결정화 방법을 사용한 결정화 공정에서, 1차 레이저 빔 조사시 그레인의 성장길이를 길게 하기 위해, 비정질 선행막의 하부에 열전도를 늦추는 수단을 더욱 구성하여 결정화를 진행하는 것을 특징으로 한다.In the crystallization process using the lateral growth crystallization method, in order to lengthen the growth length of the grain during the first laser beam irradiation, the crystallization is further performed by further configuring means for slowing the thermal conductivity in the lower portion of the amorphous preceding film.
현재의 구조에서, 이러한 구성이 적용되는 예는 대표적으로 TOC(TFT on Color-filter)구조의 박막트랜지스터 어레이기판을 들 수 있다. 즉, 기판 상에 컬러수지를 코팅한 컬러필터를 구성하고, 컬러필터의 상부에 버퍼층을 형성한 후, 상기 버퍼층의 상부에 비정질 선행막을 형성하여 이를 결정화하게 되면, 상기 컬러필터에 의해 기판의 하부로 열이 빠져나가는 속도를 늦출 수 있기 때문에 그만큼 그레인의 길이가 길게 성장될 수 있다. In the current structure, an example to which such a configuration is applied may be a thin film transistor array substrate having a TFT on color-filter (TOC) structure. That is, when a color filter coated with a color resin is formed on a substrate, a buffer layer is formed on the color filter, and an amorphous preceding film is formed on the buffer layer to crystallize it, the bottom of the substrate is formed by the color filter. As the furnace can slow down the heat exit, the grain length can grow longer.
이하, 도 3a 내지 도 3f를 참조하여, 본 발명에 따른 폴리실리콘 형성방법을 설명한다.Hereinafter, a method of forming polysilicon according to the present invention will be described with reference to FIGS. 3A to 3F.
도 3a 내지 도 3f는 본 발명에 따른 폴리실리콘 결정화 공정을 공정순서에 따라 도시한 공정 단면도이다..3A to 3F are cross-sectional views illustrating a polysilicon crystallization process according to the present invention.
도 3a에 도시한 바와 같이, 기판(100)상에 컬러수지를 도포하여 컬러수지층(102)를 형성한다.(컬러수지가 아니더라도, 레이저빔의 에너지에 영향을 받지 않고 열전도를 늦출 수 있는 절연수단이면 무엇이든 가능하다.)As shown in Fig. 3A, the color resin is applied to the substrate 100 to form the color resin layer 102. (Insulation that can slow down the thermal conduction without being affected by the energy of the laser beam even if the color resin is not used. Any means is possible.)
상기 컬러수지층(102)이 형성된 기판(100)의 전면에 절연막인 버퍼층(buffer layer)(104)을 형성한다.A buffer layer 104 which is an insulating film is formed on the entire surface of the substrate 100 on which the color resin layer 102 is formed.
상기 버퍼층(104)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 실리콘 절연물질 중 선택된 하나로 형성한다.The buffer layer 104 is formed of one selected from a silicon insulating material including silicon nitride (SiN X ) and silicon oxide (SiO 2 ).
다음으로, 상기 버퍼층(104)의 상부에 제 1 비정질 선행막(비정질 실리콘층 : a-Si:H)(106)을 형성한다.Next, a first amorphous preceding film (amorphous silicon layer: a-Si: H) 106 is formed on the buffer layer 104.
상기 비정질 선행막(106)은 일반적으로 화학 기상증착법(CVD)등을 사용하여 기판에 증착하게 되며, 이는 박막 내에 수소(H)를 많이 함유하고 있다.The amorphous preceding film 106 is generally deposited on a substrate using chemical vapor deposition (CVD), which contains a large amount of hydrogen (H) in the thin film.
상기 수소는 열에 의해 박막을 이탈하는 특징이 있기 때문에, 상기 제 1 비정질 선행막(106)을 1차로 열처리하여 탈수소화 과정을 거치는 것이 필요하다.Since the hydrogen leaves the thin film by heat, it is necessary to first heat-treat the first amorphous preceding film 106 to undergo a dehydrogenation process.
도 3b에 도시한 바와 같이, 상기 탈수소화 공정이 완료된 제 1 비정질 선행막(106)의 상부에 투과영역(A)과 차단영역(B)으로 구성된 마스크(M)를 위치시킨다.As shown in FIG. 3B, the mask M including the transmission region A and the blocking region B is positioned on the first amorphous preceding film 106 having the dehydrogenation process completed.
이때, 상기 투과영역(A)과 차단영역(B)의 형상은 일 방향으로 긴 스트라이프 (stripe)형상이며, 상기 투과부의 너비는 종래의 너비보다는 길에 형성한다.At this time, the transmission region (A) and the blocking region (B) is in the shape of a stripe (long stripe) in one direction, the width of the transmission portion is formed on the road rather than the conventional width.
상기 마스크(M)를 통해 임의의 형상으로 조사된 레이저 빔은 상기 제 1 비정질 선행막(106)을 부분적으로 용융함으로써, 비정질 선행막(106)은 완전 용융영역(액상영역)(C)과 비 용융영역(고상영역)(D)으로 구분된다.The laser beam irradiated in an arbitrary shape through the mask M partially melts the first amorphous preceding film 106, so that the amorphous preceding film 106 is not completely different from the complete melting region (liquid region) C. It is divided into a melting region (solid region) D.
도 3c에 도시한 바와 같이, 상기 레이저빔이 조사된 부분은 빠르게 냉각되면서 용융영역(C)과 비 용융영역(D)의 양측 경계를 시작으로 그레인(grain)(120a,120b)이 각각 측면성장을 하게 된다.As shown in FIG. 3C, the portion irradiated with the laser beam is rapidly cooled, and grains 120a and 120b are laterally grown, starting from both boundary regions of the melting region C and the non-melting region D, respectively. Will be
따라서, 용융된 영역(C)마다 제 1 그레인 영역(E)과 제 2 그레인 영역(F)이 형성된다. 이때, 상기 제 1 그레인 영역(E)과 제 2 그레인 영역(F)에 속하는 그레인(120a,120b)의 길이는 종래에 비해 길게 형성된다.Accordingly, the first grain region E and the second grain region F are formed in the molten region C. FIG. In this case, the lengths of the grains 120a and 120b belonging to the first grain region E and the second grain region F are longer than in the related art.
왜냐하면, 상기 용융영역(C)이 냉각되면서 기판(100)의 하부로 열이 빠져나가게 되는데 이때, 상기 컬러필터(102)의 영향으로 열이 빠져나가는 속도가 완화되기 때문에 그에 따른 결정시간이 길어지는 효과를 얻을 수 있기 때문이다.This is because the heat is released to the lower portion of the substrate 100 while the melting region C is cooled. At this time, the speed of the heat is eased due to the influence of the color filter 102 is reduced, and thus the determination time is longer. This is because the effect can be obtained.
전술한 바와 같이, 부분적으로 결정화가 진행된 비정질 실리콘층을 평면적으로 관찰하게 되면 도 3d에 도시한 바와 같이, 부분적으로 용융된 영역(C)은 측면성장한 그레인(120a,120b)으로 이루어진 제 1 그레인 영역(E)과 제 2 그레인 영역(F)으로 구성된다. As described above, when the amorphous silicon layer partially crystallized is observed in plan view, as shown in FIG. 3D, the partially molten region C is formed of first grain regions including side-grown grains 120a and 120b. (E) and the second grain area (F).
다음으로, 도 3e에 도시한 바와 같이, 부분적으로 결정화를 진행 한 후 마스크(M)를 X축(도 1의 스테이지를 -X축으로 이동한 것과 같음)으로 이동한다.Next, as shown in FIG. 3E, after partially crystallizing, the mask M is moved on the X axis (the same as the stage of FIG. 1 moved to the -X axis).
이때, 마스크의 이동거리(J)는 상기 제 1 그레인 영역(E)에 속하는 그레인의 길이보다 작거나 같게 이동한다.At this time, the movement distance J of the mask moves smaller than or equal to the length of the grains belonging to the first grain area E. FIG.
이와 같은 상태에서 레이저(일반적으로 엑시머 레이저)를 조사하여 결정화를 진행하게 되면 상기 마스크(M)의 투과영역(A)에 대응하는 일부 결정영역(H)과 비정질 영역(I)이 완전 용융된 후 냉각되면서 결정화가 진행된다.When crystallization is performed by irradiating a laser (generally an excimer laser) in such a state, after the partial crystal region H and the amorphous region I corresponding to the transmission region A of the mask M are completely melted, As it cools, crystallization proceeds.
결과적으로, 결정영역이 확장됨은 물론이고, 상기 제 1 그레인 영역(E)의 그레인(120a)이 더욱 성장하게 되는 결과를 얻을 수 있다.As a result, not only the crystal region is expanded, but the grain 120a of the first grain region E may be further grown.
전술한 바와 같은 공정을 반복하여 도 3f에 도시한 바와 같이, 측면성장한 그레인(120)으로 구성된 폴리 실리콘층(122)을 형성할 수 있다.By repeating the above process, as shown in FIG. 3F, the polysilicon layer 122 including the side-grown grains 120 may be formed.
이하, 도 4a 내지 도 4d는 전술한 바와 같이 결정화된 다결정 실리콘층을 액티브층으로 사용하는 TOC구조의 액정표시장치용 어레이기판의 공정을 설명한다.4A to 4D describe the process of the array substrate for a liquid crystal display device of the TOC structure using the crystallized polycrystalline silicon layer as the active layer as described above.
도 4a 내지 도 4d는 본 발명에 따른 다결정 박막트랜지스터를 포함하는 TOC구조의 액정표시장치용 어레이기판의 제조공정을 공정 순서에 따라 도시한 공정 단면도이다.4A to 4D are cross-sectional views illustrating a manufacturing process of an array substrate for a liquid crystal display device having a TOC structure including a polycrystalline thin film transistor according to the present invention, in order of process.
도 4a에 도시한 바와 같이, 전술한 바와 같은 공정으로 기판(200)상에 컬러필터(202)와 버퍼층(204)과, 전술한 바와 같이 형성된 폴리실리콘층을 소정 형상으로 패턴한 다결정 액티브층(206)을 형성한다.As shown in FIG. 4A, the polycrystalline active layer in which the color filter 202 and the buffer layer 204 and the polysilicon layer formed as described above are patterned in a predetermined shape on the substrate 200 in the above-described process. 206).
상기 다결정 액티브층(206)을 제 1 액티브 영역(206a)과, 제 2 액티브 영역(206b)으로 정의한다.The polycrystalline active layer 206 is defined as a first active region 206a and a second active region 206b.
도 4b에 도시한 바와 같이, 상기 액티브층(206)의 상부에 산화 실리콘(SiO2)을 플라즈마화학기상 증착법(PECVD)으로 증착하여 실리콘 산화막인 게이트 절연막(208)을 형성하고, 상기 제 1 액티브 영역(206a)상부의 게이트 절연막(208) 상에 게이트 전극(210)을 형성한다.As shown in FIG. 4B, silicon oxide (SiO 2 ) is deposited on the active layer 206 by plasma chemical vapor deposition (PECVD) to form a gate insulating film 208, which is a silicon oxide film, and the first active layer. The gate electrode 210 is formed on the gate insulating film 208 over the region 206a.
연속하여, 상기 제 2 액티브 영역(206b)에 저항성 접촉영역인 오믹 콘택영역을 형성하기 위해 p+ 또는 n+ 불순물 이온(예를 들면; boron)을 도핑 한다. Subsequently, p + or n + impurity ions (eg, boron) are doped to form an ohmic contact region that is an ohmic contact region in the second active region 206b.
상기 게이트 전극(210)은 상기 제 1 액티브 영역(206a)에 도펀트가 침투하는 것을 방지하는 이온 스타퍼(Ion-stopper)의 역할을 하게 된다.The gate electrode 210 serves as an ion stopper to prevent the dopant from penetrating into the first active region 206a.
이때, 상기 게이트 절연막(208)은 그대로 남겨 둘 수도 있고 도시하는 바와 같이 게이트 전극(210)의 하부에만 남길 수도 있다.In this case, the gate insulating layer 208 may be left as it is or may be left only below the gate electrode 210 as shown.
도 4c에 도시한 바와 같이, 상기 게이트 전극(210)이 형성된 기판(200)의 전면에 제 3 절연막인 층간 절연막(212)을 형성한다.As shown in FIG. 4C, an interlayer insulating film 212, which is a third insulating film, is formed on the entire surface of the substrate 200 on which the gate electrode 210 is formed.
연속하여, 상기 제 2 액티브 영역(206a)상부의 층간 절연막(212)을 식각하여, 상기 제 1 액티브 영역(206a)의 양측으로 각각 제 2 액티브 영역(206b)의 일부를 노출하는 제 1 콘택홀(214)과 제 2 콘택홀(216)을 형성한다.Subsequently, the interlayer insulating layer 212 on the second active region 206a is etched to expose portions of the second active region 206b on both sides of the first active region 206a, respectively. 214 and the second contact hole 216 are formed.
도 4d에 도시한 바와 같이, 상기 노출된 제 2 액티브 영역(206b)과 각각 접촉하는 소스 전극(218)과 드레인 전극(220)을 형성한다.As shown in FIG. 4D, a source electrode 218 and a drain electrode 220 are formed to contact the exposed second active region 206b, respectively.
상기 드레인 전극(220)의 상부에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 증착 또는 도포하여 보호막(122)을 형성한다.One selected from the group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ) or benzocyclobutene (BCB) and acrylic resin (resin) is formed on the drain electrode 220. A protective film 122 is formed by depositing or applying one selected from the group of organic insulating materials including the organic insulating material.
상기 보호막(122)을 식각하여 드레인 전극(120)의 일부를 노출하는 공정을 진행 한 후, 상기 드레인 전극(120)과 접촉하는 투명한 화소전극(124)을 형성한다.After etching the passivation layer 122 to expose a part of the drain electrode 120, a transparent pixel electrode 124 in contact with the drain electrode 120 is formed.
전술한 공정에서, 상기 투명한 화소전극(124)은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속그룹 중 선택된 하나로 형성한다. In the above-described process, the transparent pixel electrode 124 is formed of one selected from a group of transparent conductive metals including indium tin oxide (ITO) and indium zinc oxide (IZO).
전술한 바와 같은 공정으로 본 발명에 따른 제작된 폴리실리콘층을 액티브층으로 사용한 TOC구조의 액정표시장치용 어레이기판을 제작할 수 있다.In the above-described process, an array substrate for a liquid crystal display device having a TOC structure using the polysilicon layer manufactured according to the present invention as an active layer can be manufactured.
따라서, 본 발명에 따른 폴리실리콘 결정화 방법은 컬러필터를 비정질 선행막의 하부에 버퍼층을 사이에 두고 구성함으로서, 비정질 선행막을 측면 결정화 하는 공정 중, 하부 컬러필터에 의해 1차 레이저빔 조사로 형성되는 그레인의 길이를 종래에 비해 길게 형성할 수 있다.Therefore, in the polysilicon crystallization method according to the present invention, the color filter is formed with the buffer layer interposed between the lower portion of the amorphous preceding layer, so that the grain formed by primary laser beam irradiation by the lower color filter during the side crystallization of the amorphous preceding layer. The length of can be formed longer than before.
이는, 종래와 비교하여 레이저 빔의 중첩 횟수를 줄일 수 있기 때문에 공정시간 단축에 의한 공정 수율을 개선할 수 있는 효과가 있다. This has the effect of improving the process yield by shortening the process time since the number of overlapping laser beams can be reduced as compared with the prior art.
도 1은 측면 성장 결정화된 폴리실리콘층을 형성하기 위한 레이저 빔 발생장치를 개략적으로 도시한 도면이고,1 is a view schematically showing a laser beam generator for forming a lateral growth crystallized polysilicon layer,
도 2a 내지 도 2f는 비정질 실리콘의 측면 성장 결정화 공정을 종래의 방법에 따라 도시한 공정 도면이고,2A to 2F are process diagrams illustrating a lateral growth crystallization process of amorphous silicon according to a conventional method,
도 3a 내지 도 3f는 비정질 실리콘의 측면 성장 결정화 공정을 본 발명의 공정순서에 따라 도시한 공정 단면도이고,3A to 3F are cross-sectional views showing a process of crystallizing the side growth crystallization of amorphous silicon according to the process sequence of the present invention;
도 4a 내지 도 4d는 본 발명에 따른 다결정 박막트랜지스터를 포함하는 TOC구조의 액정표시장치용 어레이기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.4A to 4D are cross-sectional views illustrating a manufacturing process of an array substrate for a liquid crystal display device having a TOC structure including a polycrystalline thin film transistor according to the present invention in a process sequence.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 기판 102 : 컬러수지100: substrate 102: color resin
104 : 버퍼층 120a,120b : 결정립(그레인)104: buffer layer 120a, 120b: grain (grain)
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0088404A KR100496138B1 (en) | 2002-12-31 | 2002-12-31 | A method for crystallizing of an amorphous Si |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0088404A KR100496138B1 (en) | 2002-12-31 | 2002-12-31 | A method for crystallizing of an amorphous Si |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040062085A KR20040062085A (en) | 2004-07-07 |
| KR100496138B1 true KR100496138B1 (en) | 2005-06-16 |
Family
ID=37353544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0088404A KR100496138B1 (en) | 2002-12-31 | 2002-12-31 | A method for crystallizing of an amorphous Si |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100496138B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101137734B1 (en) * | 2005-04-06 | 2012-04-25 | 삼성전자주식회사 | Method for making a poly crystalline silicon thin film and thin film transistor making method for having the same |
-
2002
- 2002-12-31 KR KR10-2002-0088404A patent/KR100496138B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040062085A (en) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100492152B1 (en) | A method for crystallizing of an amorphous Si | |
| KR100558678B1 (en) | A method of crystallizing for poly-Si | |
| JP4403599B2 (en) | Semiconductor thin film crystallization method, laser irradiation apparatus, thin film transistor manufacturing method, and display apparatus manufacturing method | |
| KR100671212B1 (en) | Method for forming poly silicon | |
| US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
| JP4282954B2 (en) | Polysilicon crystallization method, polysilicon thin film transistor manufacturing method using the same, and liquid crystal display device manufacturing method | |
| JP2003332346A (en) | Thin film transistor and manufacturing method thereof | |
| KR100878240B1 (en) | A poly-crystallization mask, and a method for manufacturing a thin film transistor using the mask | |
| KR100333275B1 (en) | TFT of LCD device and the same methode | |
| CN100397660C (en) | A method for manufacturing a thin film transistor using poly silicon | |
| KR20070093337A (en) | Method for crystallizing a semiconductor thin film | |
| US7682950B2 (en) | Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method | |
| KR100660814B1 (en) | method for fabricating semiconductor layer for thin film transistor | |
| US7541615B2 (en) | Display device including thin film transistors | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| US7294538B2 (en) | Method of polycrystallization, method of manufacturing polysilicon thin film transistor, and laser irradiation device therefor | |
| KR100496138B1 (en) | A method for crystallizing of an amorphous Si | |
| KR20010087667A (en) | Method for fabricating active layer for TFT type array substrate | |
| US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
| KR100478757B1 (en) | A method for crystallizing of an amorphous Si | |
| KR20030015617A (en) | Method of manufacturing a crystalloid silicone | |
| KR20010038176A (en) | A method of fabricating thin film transistor using trench structure and capping layer | |
| WO2008032917A1 (en) | Crystallization method of amorphous silicon layer and manufacturing method of thin film transistor using the same | |
| JP4514908B2 (en) | Manufacturing method of semiconductor device | |
| KR100796755B1 (en) | A thin film transistor for a display device using poly silicon and a method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 15 |