KR100491110B1 - 반도체 장치 제조용 스텐실의 제조 방법 - Google Patents
반도체 장치 제조용 스텐실의 제조 방법 Download PDFInfo
- Publication number
- KR100491110B1 KR100491110B1 KR10-2002-0066107A KR20020066107A KR100491110B1 KR 100491110 B1 KR100491110 B1 KR 100491110B1 KR 20020066107 A KR20020066107 A KR 20020066107A KR 100491110 B1 KR100491110 B1 KR 100491110B1
- Authority
- KR
- South Korea
- Prior art keywords
- stencil
- hole
- manufacturing
- semiconductor device
- solder paste
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
- H01L2224/1132—Screen printing, i.e. using a stencil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
- H01L2224/75161—Means for screen printing, e.g. roller, squeegee, screen stencil
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Plates And Materials Therefor (AREA)
Abstract
이 발명은 반도체 장치 제조용 스텐실의 제조 방법에 관한 것으로, 매우 작은 체적인 동시에, 파인 피치로 솔더 페이스트를 프린팅할 수 있도록, 반도체 장치의 서브스트레이트에 형성된 다수의 랜드에 일정량의 솔더 페이스트를 프린팅하기 위해 다수의 홀이 일정 체적과 피치를 가지며 형성된 스텐실에 있어서, 상기 홀은 일정 체적을 갖는 제1홀과, 상기 제1홀과 같은 중심점을 갖되, 상기 제1홀의 체적보다 작은 체적을 갖는 동시에, 상기 제1홀과 일정 단차를 갖는 제2홀로 이루어진 것을 특징으로 함.
Description
본 발명은 반도체 장치 제조용 스텐실의 제조 방법에 관한 것으로, 더욱 상세하게 설명하면 매우 작은 체적인 동시에, 파인 피치(fine pitch)로 솔더 페이스트(solder paste)를 프린팅(printing)할 수 있는 반도체 장치 제조용 스텐실의 제조 방법에 관한 것이다.
도1a를 참조하면, 종래 반도체 장치 제조용 스텐실의 사시도가 도시되어 있고, 도1b를 참조하면, 도1a의 i-i선 단면도가 도시되어 있다.
도시된 바와 같이 종래 반도체 장치 제조용 스텐실(10')은 대략 판상으로서, 다수의 홀(11')이 일정 직경 및 피치를 가지며 형성되어 있다. 이러한 스텐실(10')은 통상 반도체 장치의 구성 요소중 하나인 서브스트레이트(30')(반도체칩이 장착되는 부재)에 형성된 랜드(32')와 같은 직경 및 피치로 형성된다.
도2a 및 도2b를 참조하면, 종래 스텐실을 이용하여 반도체 장치(서브스트레이트)의 표면에 솔더 페이스트를 프린팅하는 방법이 도시되어 있다.
먼저, 도2a에 도시된 바와 같이, 스텐실(10')을 반도체 장치 즉, 서브스트레이트(30')에 밀착시키되, 상기 스텐실(10')의 홀(11')이 서브스트레이트(30')에 형성된 랜드(32')와 정확히 대응되도록 한다.
여기서, 상기 서브스트레이트(30')는 하부로부터 도전성 배선패턴(31')과, 상기 배선패턴(31')중 소정 영역이 상부로 오픈될 수 있도록 상면에 코팅된 솔더 마스크(33')로 이루어질 수 있으며, 상기 솔더 마스크(33')로 오픈된 배선패턴(31')의 소정 영역이 랜드(32')이다.
상기와 같이 스텐실(10')과 서브스트레이트(30')가 밀착된 후에는, 스퀴즈(50')(squeeze)를 이용하여, 솔더 페이스트(40')를 상기 스텐실(10') 상면에서 일측으로 밀어낸다. 그러면, 상기 솔더 페이스트(40')는 상기 스텐실(10')의 홀(11')을 통하여 서브스트레이트(30')의 각 랜드(32')에 일정량씩 안착된다.
이어서, 도2b에 도시된 바와 같이, 상기 서브스트레이트(30')에서 상기 스텐실(10')을 분리하게 되면, 일정량의 솔더 페이스트 프린팅이 완료된다. 여기서, 도면중 미설명 부호 41'는 스텐실(10')의 홀(11') 내벽에 접착된 미량의 솔더 페이스트이다.
상술한 바와 같이 이러한 종래의 반도체 장치용 스텐실은 솔더 페이스트 프린팅후에 일정량의 솔더 페이스트가 상기 스텐실에 형성된 홀의 내벽에 접착됨으로써, 원래의 규정된 솔더 페이스트량보다 적은 량이 서브스트레이트의 랜드에 프린팅되는 문제가 있다.
이러한 문제는 상기 서브스트레이트의 랜드 직경 및 피치가 클 경우에는 무시할 수 있지만, 최근 상기 서브스트레이트의 랜드 직경 및 피치가 수십㎛까지 작아짐으로써, 상기 스텐실의 홀 내벽에 묻는 미량의 솔더 페이스트를 무시할 수 없게 되었다.
물론, 이와 같이 서브스트레이트의 랜드에 적정량 이하의 솔더 페이스트가 프린팅되면, 이후의 공정에서 상기 서브스트레이트에 각종 소자가 정확히 조인트(joint)되지 않는 문제도 있다.
본 발명은 상기와 같은 종래의 문제를 해결하기 위해 안출한 것으로, 본 발명의 목적은 매우 작은 체적인 동시에, 파인 피치로 솔더 페이스트를 프린팅할 수 있는 반도체 장치 제조용 스텐실의 제조 방법을 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명은 반도체 장치의 서브스트레이트에 형성된 다수의 랜드에 일정량의 솔더 페이스트를 프린팅하기 위해 다수의 홀이 일정 직경과 피치를 가지며 형성된 스텐실에 있어서, 상기 홀은 일정 직경을 갖는 제1홀과, 상기 제1홀과 같은 중심점을 갖되, 상기 제1홀의 직경보다 작은 직경을 갖는 동시에, 상기 제1홀과 일정 단차를 갖는 제2홀로 이루어진 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치 제조용 스텐실의 제조 방법은 상면에 일정 직경을 갖는 제1돌기가 형성되고, 상기 제1돌기와 같은 중심점을 가지며 그 상부에 상기 제1돌기보다 작은 직경을 갖는 제2돌기가 형성된 베이스 부재를 제공하는 단계와, 상기 베이스 부재의 상면에 니켈(Ni)을 상기 제1돌기 및 제2돌기의 높이까지만 도금하여 스텐실을 도금 제조하는 단계와, 상기 스텐실에서 베이스 부재를 분리하여, 상기 스텐실에 제1홀과 제2홀로 이루어진 다수의 홀이 형성되도록 하는 단계로 이루어진 것을 특징으로 한다.
상기와 같이 하여 본 발명에 의한 반도체 장치 제조용 스텐실 및 그 제조 방법에 의하면, 스텐실의 홀이 직경이 다르며 상호 단차를 갖는 제1홀 및 제2홀로 이루어짐으로써, 반도체 장치중 서브스트레이트의 랜드에 솔더 페이스트를 프린팅할 때에, 상기 홀중 제1홀에만 미량의 솔더 페이스트가 접착되고, 이에 따라, 상기 솔더 페이스트가 랜드에 적정량으로 프린팅되는 장점이 있다.
또한, 베이스 부재에 직경이 다른 제1돌기 및 제2돌기를 순차적으로 형성한 후, 상기 베이스 부재 표면에서 상기 제2돌기의 상면까지만 니켈을 도금한 후, 상기 베이스 부재를 제거함으로써, 상호 단차를 가지며 직경이 다른 제1홀과 제2홀을 갖는 다수의 홀이 형성된 스텐실을 용이하게 제조 할 수 있는 장점이 있다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도3을 참조하면, 본 발명에 의한 반도체 장치 제조용 스텐실의 단면도가 도시되어 있다.
도시된 바와 같이 본 발명에 의한 스텐실(10)은 대략 평판 형태로 형성되어 있으며, 상기 스텐실(10)에는 다수의 홀이 일정 직경 및 피치를 가지며 형성되어 있되, 상기 홀은 일정 직경을 갖는 제1홀(11)과, 상기 제1홀(11)과 같은 중심점을 갖되, 상기 제1홀(11)의 직경보다 작은 직경을 갖는 동시에, 상기 제1홀(11)과 일정 단차(13)를 갖는 제2홀(12)로 이루어져 있다. 즉, 하나의 홀이 직경이 서로 다른 두개의 제1홀(11) 및 제2홀(12)로 이루어진 것이며, 상기 제1홀(11)과 제2홀(12) 사이에는 단차(13)가 형성되어 있다.
여기서, 상기 제2홀(12)의 직경은 솔더 페이스트(40)가 프린팅될 서브스트레이트(30)의 랜드(32) 직경과 같거나 유사하게 형성됨이 바람직하다. 또한, 상기 제2홀(12)이 갖는 내벽의 두께는 얇을수록 바람직한데, 그 이유는 솔더 페이스트의 프린팅시 미량의 솔더 페이스트(41)가 접착되는 면이 바로 상기 제2홀(12)의 내벽이기 때문이다.
도4a 내지 도4d를 참조하면, 본 발명에 의한 반도체 장치 제조용 스텐실의 제조 방법이 도시되어 있다.
먼저 도4a에 도시된 바와 같이, 상면에 일정 직경을 갖는 제1돌기(21)가 형성되고, 상기 제1돌기(21)와 같은 중심점을 가지며 그 상부에 상기 제1돌기(21)보다 작은 직경을 갖는 제2돌기(22)가 형성된 베이스 부재(20)를 제공한다.
이어서 도4b 및 도4c에 도시된 바와 같이, 상기 베이스 부재(20)의 상면에 니켈(Ni)을 상기 제2돌기(22)의 상면 높이까지만 도금하여 스텐실(10)을 도금 제조한다.
이어서 도4d에 도시된 바와 같이, 상기 스텐실(10)에서 베이스 부재(20)를 분리하여, 상기 스텐실(10)에 직경이 다른 제1홀(11)과 제2홀(12)이 형성되고, 또한 상기 제1홀(11)과 제2홀(12) 사이에는 단차(13)가 형성되도록 함으로써, 스텐실(10)의 제조 공정을 완료한다.
도5a 및 도5b를 참조하면, 본 발명에 의한 스텐실을 이용하여 반도체 장치의 표면에 솔더 페이스트를 프린팅하는 방법이 도시되어 있다.
먼저, 도5a에 도시된 바와 같이, 스텐실(10)을 반도체 장치 즉, 서브스트레이트(30)에 밀착시키되, 상기 스텐실(10)의 홀 더욱 구체적으로는 제2홀(12)이 서브스트레이트(30)에 형성된 랜드(32)와 정확히 대응되도록 한다.
상기와 같이 스텐실(10)과 서브스트레이트(30)가 밀착한 후에는, 스퀴즈(50)를 이용하여, 솔더 페이스트(40)를 상기 스텐실(10) 상면에서 일측으로 밀어낸다. 그러면, 상기 솔더 페이스트(40)는 상기 스텐실(10)의 제2홀(12) 및 제1홀(11)을 통하여 상기 서브스트레이트(30)의 각 랜드(32)에 일정량씩 안착된다.
이때, 상기 솔더 페이스트(40)는 실제로 스텐실(10)의 제2홀(12)과만 접촉됨으로서, 상기 제2홀(12)에만 미량의 솔더 페이스트(41)가 묻게 된다.
이어서, 도5b에 도시된 바와 같이, 상기 서브스트레이트(30)에서 상기 스텐실(10)을 분리하게 되면, 일정량의 솔더 페이스트(40)에 대한 프린팅 공정이 완료되며, 상기 제2홀(12)의 내벽이 이루는 두께는 매우 작기 때문에, 상기 제2홀(12)의 내벽에 미량의 솔더 페이스트(41)가 묻게 되고, 따라서 상기 서브스트레이트(30)의 랜드(32)에는 적정량의 솔더 페이스트(40)가 프린팅된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만, 본 발명은 상기의 실시예로 한정되는 것은 아니며, 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체 장치 제조용 스텐실 및 그 제조 방법에 의하면, 스텐실의 홀이 직경이 다르며 상호 단차를 갖는 제1홀 및 제2홀로 이루어짐으로써, 반도체 장치중 서브스트레이트의 랜드에 솔더 페이스트를 프린팅할 때에, 상기 홀중 제1홀에만 미량의 솔더 페이스트가 접착되고, 이에 따라 솔더 페이스트가 랜드에 적정량으로 프린팅되는 효과가 있다.
또한, 베이스 부재에 직경이 다른 제1돌기 및 제2돌기를 순차적으로 형성한 후, 상기 베이스 부재 표면에서 상기 제2돌기의 상면까지만 니켈을 도금한 후, 상기 베이스 부재를 제거함으로써, 상호 단차를 가지며 직경이 다른 제1홀과 제2홀을 갖는 다수의 홀이 형성된 스텐실을 용이하게 제조 할 수 있는 효과가 있다.
도1a는 종래 반도체 장치 제조용 스텐실을 도시한 사시도이고, 도1b는 도1a의 i-i선 단면도이다.
도2a 및 도2b는 종래 스텐실을 이용하여 반도체 장치의 표면에 솔더 페이스트를 프린팅하는 방법을 도시한 설명도이다.
도3은 본 발명에 의한 반도체 장치 제조용 스텐실을 도시한 단면도이다.
도4a 내지 도4d는 본 발명에 의한 반도체 장치 제조용 스텐실의 제조 방법을 도시한 순차 설명도이다.
도5a 및 도5b는 본 발명에 의한 스텐실을 이용하여 반도체 장치의 표면에 솔더 페이스트를 프린팅하는 방법을 도시한 설명도이다.
-도면중 주요 부호에 대한 설명-
10; 본 발명에 의한 반도체 장치 제조용 스텐실
11; 제1홀(hole) 12; 제2홀
13; 단차 20; 베이스(base) 부재
21; 제1돌기 22; 제2돌기
30; 서브스트레이트(substrate) 31; 배선패턴(pattern)
32; 랜드(land) 33; 솔더 마스크(solder mask)
40; 솔더 페이스트(solder paste) 50; 스퀴즈(squeeze)
Claims (2)
- 삭제
- (정정) 상면에 일정 직경을 갖는 제1돌기가 형성되고, 상기 제1돌기와 같은 중심점을 가지며 그 상부에 상기 제1돌기보다 작은 직경을 갖는 제2돌기가 형성된 베이스 부재를 제공하는 단계;상기 베이스 부재의 상면에 니켈(Ni)을 상기 제1돌기 및 제2돌기의 높이까지만 도금하여 스텐실을 도금 제조하는 단계; 및,상기 스텐실에서 베이스 부재를 분리하여, 상기 스텐실에 일정 직경을 갖는 제1홀과, 상기 제1홀의 직경보다 상대적으로 작은 직경을 갖는 제2홀로 이루어진 다수의 홀이 형성되도록 하는 단계로 이루어진 반도체 장치 제조용 스텐실의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0066107A KR100491110B1 (ko) | 2002-10-29 | 2002-10-29 | 반도체 장치 제조용 스텐실의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0066107A KR100491110B1 (ko) | 2002-10-29 | 2002-10-29 | 반도체 장치 제조용 스텐실의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040037560A KR20040037560A (ko) | 2004-05-07 |
| KR100491110B1 true KR100491110B1 (ko) | 2005-05-24 |
Family
ID=37335859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0066107A KR100491110B1 (ko) | 2002-10-29 | 2002-10-29 | 반도체 장치 제조용 스텐실의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100491110B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109743852B (zh) * | 2019-02-20 | 2024-06-04 | 苏州市吴通智能电子有限公司 | 一种提高焊锡量的smt贴装用钢网 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58160166A (ja) * | 1982-03-19 | 1983-09-22 | Fuji Xerox Co Ltd | 熱記録ヘツドおよびその製造装置 |
| KR0182422B1 (ko) * | 1994-06-14 | 1999-04-15 | 정몽원 | 플립 칩 아이씨의 솔더링용 메탈 마스크 및 그 제조방법 |
| JP2000062136A (ja) * | 1998-08-21 | 2000-02-29 | Matsushita Electric Ind Co Ltd | 金属ペーストの印刷方法 |
| JP2000277552A (ja) * | 1999-03-25 | 2000-10-06 | Sony Corp | バンプ形成方法 |
| JP2001135661A (ja) * | 1999-11-08 | 2001-05-18 | Nec Corp | バンプ形成方法及びバンプ形成に使用するマスク |
| KR20020076801A (ko) * | 2001-03-30 | 2002-10-11 | 앰코 테크놀로지 코리아 주식회사 | 스퀴즈를 이용한 프린팅 방법 |
-
2002
- 2002-10-29 KR KR10-2002-0066107A patent/KR100491110B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58160166A (ja) * | 1982-03-19 | 1983-09-22 | Fuji Xerox Co Ltd | 熱記録ヘツドおよびその製造装置 |
| KR0182422B1 (ko) * | 1994-06-14 | 1999-04-15 | 정몽원 | 플립 칩 아이씨의 솔더링용 메탈 마스크 및 그 제조방법 |
| JP2000062136A (ja) * | 1998-08-21 | 2000-02-29 | Matsushita Electric Ind Co Ltd | 金属ペーストの印刷方法 |
| JP2000277552A (ja) * | 1999-03-25 | 2000-10-06 | Sony Corp | バンプ形成方法 |
| JP2001135661A (ja) * | 1999-11-08 | 2001-05-18 | Nec Corp | バンプ形成方法及びバンプ形成に使用するマスク |
| KR20020076801A (ko) * | 2001-03-30 | 2002-10-11 | 앰코 테크놀로지 코리아 주식회사 | 스퀴즈를 이용한 프린팅 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040037560A (ko) | 2004-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8119516B2 (en) | Bump structure formed from using removable mandrel | |
| KR100577132B1 (ko) | 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법 | |
| US20090148594A1 (en) | Interconnection element with plated posts formed on mandrel | |
| US7484293B2 (en) | Semiconductor package and manufacturing method therefor | |
| JP2000196235A (ja) | フィルド・ビアを有する樹脂シ―トの製造方法 | |
| JP2018512694A (ja) | 電気接続構造の製造方法 | |
| CN113777880A (zh) | Micro LED器件及其制备方法 | |
| US20040029361A1 (en) | Method for producing semiconductor modules and a module produced according to said method | |
| KR100491110B1 (ko) | 반도체 장치 제조용 스텐실의 제조 방법 | |
| JP2003142811A (ja) | 配線基板及び配線基板の製造方法 | |
| TWI728410B (zh) | 電路板結構及其製作方法 | |
| JP3093800U (ja) | 電子ユニット | |
| TWI573507B (zh) | 轉接板的製作方法 | |
| JP4077666B2 (ja) | コンタクトプローブの製造方法 | |
| JP4333395B2 (ja) | プリント配線板及びその製造方法 | |
| JP2002217248A (ja) | パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法 | |
| US6506631B2 (en) | Method for manufacturing integrated circuits and semiconductor wafer which has integrated circuits | |
| KR0169818B1 (ko) | 반도체 소자의 마이크로 범프 제조방법 | |
| JPS61234060A (ja) | 半導体装置のリ−ドフレ−ム製造方法 | |
| KR100426391B1 (ko) | 금속 범프의 제조 방법 | |
| JPH1167838A (ja) | バンプ付電子部品の製造方法 | |
| JP3846129B2 (ja) | クリーム半田塗布装置 | |
| JPH11321146A (ja) | はんだ印刷用マスク及びその作製方法 | |
| KR100490493B1 (ko) | 반도체 칩 고정 방법 | |
| KR20130049055A (ko) | 금속 포스트 제조 방법 및 금속 포스트를 포함하는 인쇄회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130507 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150511 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160512 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170510 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180509 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190507 Year of fee payment: 15 |