KR100484641B1 - An image display apparatus - Google Patents

Abstract

본 발명은 유기 EL(electro-luminescence) 소자 등과 같이, 전류에 의해 휘도가 제어되는 발광 소자를 각 화소(pixel)마다 구비한 화상 표시 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an image display device including a light emitting element whose luminance is controlled by a current, such as an organic electroluminescence (EL) element, for each pixel.

본 발명의 화상 표시 장치에서는 하나의 화소에 복수의 전원 공급선이 수평 또는 수직 방향으로 연결되도록 구성하고, 각 전원 공급선으로의 전원 전압 인가 방향이 서로 반대가 되도록 함으로써, 각 화소에서는 각 전원 공급선의 배선 저항으로 인한 영향이 평균적으로 나타나며, 이로 인해, 화소 어레이 패널 상의 위치별 휘도 불균일을 감소시킬 수 있다.In the image display device of the present invention, a plurality of power supply lines are connected to one pixel in a horizontal or vertical direction, and the direction of applying power voltage to each power supply line is opposite to each other, so that each power supply line is wired in each pixel. The effect due to the resistance appears on average, which can reduce positional luminance unevenness on the pixel array panel.

Description

화상 표시 장치{AN IMAGE DISPLAY APPARATUS}Image display device {AN IMAGE DISPLAY APPARATUS}

본 발명은 신호에 의해 휘도가 제어되는 화소를 구비한 화상 표시 장치에 관한 것이다. 예를 들어, 유기 EL(electro-luminescence) 소자 등과 같이, 전류에 의해 휘도가 제어되는 발광 소자를 각 화소(pixel)마다 구비한 화상 표시 장치에 관한 것이다. 보다 상세하게는, 각 화소 내에 설치된 절연 게이트형 전계효과 트랜지스터와 같은 능동 소자에 의해 발광 소자에 공급하는 전류량이 제어되며, 전원 공급선의 전압 강하를 줄일 수 있는 화소 구조를 갖는 소위 액티브 매트릭스(active matrix)형 화상 표시 장치에 관한 것이다. The present invention relates to an image display device having a pixel whose luminance is controlled by a signal. For example, the present invention relates to an image display device including a light emitting element whose luminance is controlled by a current, such as an organic EL (electro-luminescence) element, for each pixel. More specifically, a so-called active matrix having a pixel structure in which the amount of current supplied to the light emitting element is controlled by an active element such as an insulated gate field effect transistor provided in each pixel, and can reduce the voltage drop of the power supply line. ) Image display device.

일반적으로, 액티브 매트릭스형의 화상 표시 장치에서는, 다수의 화소를 매트릭스 형태로 배열하고, 주어진 휘도 정보에 따라 각 화소의 빛의 세기를 제어함으로써 화상을 표시한다. 전기 광학 물질로서 액정을 이용한 경우에는, 각 화소에 기록되는 전압에 따라 화소의 투과율이 변화한다. 전기 광학 물질로서 유기 EL 재료를 이용한 액티브 매트릭스형 화상 표시 장치에서도, 기본적인 동작은 액정을 이용한 경우와 마찬가지다. 그러나, 액정 표시 장치와 달리, 유기 EL 화상 표시 장치는 각 화소에, 예를 들어, 유기 발광 다이오드(OLED : organic light emitting diode)와 같은 발광 소자를 구비한 소위 자체 발광형이며, 액정 표시 장치에 비해 화상의 시인성이 높고, 백라이트가 불필요하며, 응답 속도가 높다는 등의 잇점을 가진다. 각 발광 소자의 휘도는 전류량에 의해 제어된다. 즉, 발광 소자가 전류 구동형 또는 전류 제어형 이라는 점에서 액정 표시 장치와는 크게 다르다. In general, in an active matrix image display apparatus, a plurality of pixels are arranged in a matrix form and an image is displayed by controlling the intensity of light of each pixel according to given luminance information. When liquid crystal is used as the electro-optic material, the transmittance of the pixel changes in accordance with the voltage recorded in each pixel. Even in an active matrix type image display apparatus using an organic EL material as the electro-optic material, the basic operation is similar to that in the case of using liquid crystal. However, unlike the liquid crystal display device, the organic EL image display device is a so-called self-emission type having a light emitting element in each pixel, for example, an organic light emitting diode (OLED), and the liquid crystal display device. Compared with this, the image has high visibility, unnecessary backlight, and high response speed. The brightness of each light emitting element is controlled by the amount of current. That is, the light emitting device is greatly different from the liquid crystal display in that the light emitting device is a current driving type or a current controlling type.

액정 표시 장치와 마찬가지로, 유기 EL 화상 표시 장치도 그 구동 방식으로서 단순 매트릭스 방식과 액티브 매트릭스 방식이 가능하다. 전자는 구조가 단순한 반면에, 표시 장치의 대형화 및 고정세화의 실현이 곤란하기 때문에, 액티브 매트릭스 방식의 개발이 왕성하게 이루어지고 있다. 액티브 매트릭스 방식은 각 화소에 설치된 발광 소자에 흐르는 전류를 화소 내부에 설치된 능동 소자(일반적으로는, 절연 게이트형 전계효과 트랜지스터의 일종인 박막 트랜지스터(TFT : thin film transistor)이다.)에 의해 제어한다. Similar to the liquid crystal display device, the organic EL image display device can be a simple matrix method and an active matrix method as its driving method. While the former has a simple structure, it is difficult to realize large-sized and high-definition display devices, so that active matrix systems have been actively developed. In the active matrix system, the current flowing through the light emitting element provided in each pixel is controlled by an active element provided in the pixel (generally, a thin film transistor (TFT), which is a type of insulated gate type field effect transistor). .

이러한 화상 표시 장치의 각 화소에는 주사선 및 데이터선 뿐만 아니라 화소에 전원을 공급하기 위한 전원 공급선이 연결된다. 도 1에는 종래의 기술에 따른 화상 표시 장치에서 전원 전압의 인가 방식이 도시되어 있다. Each pixel of the image display device is connected to a power supply line for supplying power to the pixel as well as the scan line and the data line. 1 shows a method of applying a power supply voltage in an image display apparatus according to the related art.

상기 도 1에 도시되어 있듯이, 주사선(12)과 데이터선(13)이 교차하는 지점에는 화소(pixel)가 형성되어 있고, 전원 공급선(11)은 각 화소에 전원 전압(Vdd)을 공급할 수 있도록 연결되어 있다. 상기 전원 공급선(11)은 가로 방향 또는 세로 방향으로 형성될 수 있으며, 종래의 화상 표시 장치에서는 균일하게 전원을 각 화소에 공급하기 위하여 상기 전원 공급선(11)의 양 끝에 전원 전압(Vdd)이 인가되었다. 도 1에서 화살표(A1, A2)는 이러한 전원 전압(Vdd)이 상기 전원 공급선(11)의 양 끝에서 각 화소로 공급되는 것을 나타낸다. 상기 전원 공급선(11)은 도 1에서 저항 기호로 표시된 바와 같은 배선 저항을 가지고 있다. 상기 전원 공급선(11)의 배선 저항으로 인해, 배선을 통해 전달되는 전압 신호에는 전압 강하(voltage drop)가 발생하며, 이러한 전압 강하는 화소 어레이(pixel array)의 중앙 부위(B1, B2)에서 더 많이 발생한다. 상기 화소 위치별 전압 강하의 차이는 휘도의 불균일을 야기시켜서 결과적으로 표시 품질을 떨어뜨린다. 따라서, 이러한 문제점을 해결하기 위해서는 상기 전원 공급선을 구성하는 전극 물질의 저항을 감소시킬 필요가 있다. As illustrated in FIG. 1, a pixel is formed at the intersection of the scan line 12 and the data line 13, and the power supply line 11 can supply a power voltage Vdd to each pixel. It is connected. The power supply line 11 may be formed in a horizontal direction or a vertical direction. In a conventional image display device, a power supply voltage Vdd is applied to both ends of the power supply line 11 to uniformly supply power to each pixel. It became. Arrows A1 and A2 in FIG. 1 indicate that the power supply voltage Vdd is supplied to each pixel at both ends of the power supply line 11. The power supply line 11 has a wiring resistance as indicated by a resistance symbol in FIG. Due to the wiring resistance of the power supply line 11, a voltage drop occurs in the voltage signal transmitted through the wiring, and the voltage drop is further increased at the central portions B1 and B2 of the pixel array. It happens a lot. The difference in voltage drop for each pixel position causes non-uniformity of brightness, resulting in poor display quality. Therefore, in order to solve this problem, it is necessary to reduce the resistance of the electrode material constituting the power supply line.

그러나, 상기 전원 공급선을 구성하는 전극 물질은 고유의 비저항을 가지고 있으며, 상기 전원 공급선의 배선폭을 줄이는 데에는 한계가 있다는 점 때문에 상기 전극 물질의 저항을 충분히 감소시킬 수 없다. 이러한 현상은 대면적 및 고해상도의 화상 표시 장치를 구현할 때에 더욱 심각하게 발생한다. However, since the electrode material constituting the power supply line has an inherent specific resistance, and there is a limit in reducing the wiring width of the power supply line, the resistance of the electrode material cannot be sufficiently reduced. This phenomenon occurs more seriously when implementing a large area and high resolution image display device.

본 발명은 상기한 바와 같은 종래의 기술적 문제점을 해결하기 위한 것으로서, 전원 공급선에서의 전압 강하에 의한 영향을 감소시킬 수 있도록 형성된 화소 구조를 갖는 액티브 매트릭스(active matrix)형 화상 표시 장치를 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned technical problems, and to provide an active matrix image display device having a pixel structure formed so as to reduce the influence of voltage drop in a power supply line. The purpose.

상기한 목적을 달성하기 위한 제1특징에 따른 본 발명의 화상 표시 장치는, The image display device of the present invention according to the first aspect for achieving the above object,

서로 일정 간격을 두고서 수평으로 배열된 다수의 주사선; A plurality of scan lines arranged horizontally at regular intervals from each other;

서로 일정 간격을 두고서 상기 각 주사선에 수직으로 배열된 다수의 데이터선;A plurality of data lines arranged perpendicular to each of the scan lines with a predetermined distance from each other;

상기 각 주사선과 데이터선의 교차점에 형성된 다수의 화소; 및, A plurality of pixels formed at intersections of the scan lines and the data lines; And,

상기 각 주사선과 평행하게 배열되며, 상기 각 화소에 복수 개가 연결되도록 형성된 다수의 전원 공급선을 포함하며, A plurality of power supply lines arranged in parallel with each scan line, the plurality of power supply lines being connected to each pixel;

상기 각 주사선에는 상기 다수의 화소를 1행 단위로 순차적으로 주사하기 위한 신호가 인가되고, 상기 각 데이터선에는 휘도 정보를 포함하는 신호가 인가되며, 상기 다수의 전원 공급선에는 전원 전압이 인가되며, Signals for sequentially scanning the plurality of pixels in a row unit are applied to each of the scan lines, signals including luminance information are applied to each of the data lines, and power voltages are applied to the plurality of power supply lines.

상기 전원 전압의 인가 방향은 각 화소에 연결된 복수 개의 전원 공급선에서 서로 반대 방향이 되도록 하는 것에 특징이 있다. The direction in which the power supply voltage is applied may be opposite to each other in a plurality of power supply lines connected to each pixel.

상기한 목적을 달성하기 위한 제2특징에 따른 본 발명의 화상 표시 장치는, According to a second aspect of the present invention for achieving the above object,

서로 일정 간격을 두고서 수평으로 배열된 다수의 주사선;A plurality of scan lines arranged horizontally at regular intervals from each other;

서로 일정 간격을 두고서 상기 각 주사선에 수직으로 배열된 다수의 데이터선;A plurality of data lines arranged perpendicular to each of the scan lines with a predetermined distance from each other;

상기 각 주사선과 데이터선의 교차점에 형성된 다수의 화소; 및, A plurality of pixels formed at intersections of the scan lines and the data lines; And,

상기 각 데이터선과 평행하게 배열되며, 상기 각 화소에 복수 개가 연결되도록 형성된 다수의 전원 공급선을 포함하며, A plurality of power supply lines arranged in parallel with each of the data lines, the plurality of power supply lines being connected to each of the pixels;

상기 각 주사선에는 상기 다수의 화소를 1행 단위로 순차적으로 주사하기 위한 신호가 인가되고, 상기 각 데이터선에는 휘도 정보를 포함하는 신호가 인가되며, 상기 다수의 전원 공급선에는 전원 전압이 인가되며, Signals for sequentially scanning the plurality of pixels in a row unit are applied to each of the scan lines, signals including luminance information are applied to each of the data lines, and power voltages are applied to the plurality of power supply lines.

상기 전원 전압의 인가 방향은 각 화소에 연결된 복수 개의 전원 공급선에서 서로 반대 방향이 되도록 하는 것에 특징이 있다.The direction in which the power supply voltage is applied may be opposite to each other in a plurality of power supply lines connected to each pixel.

상기한 본 발명의 화상 표시 장치에서는, 하나의 화소에 복수의 전원 공급선이 수평 또는 수직 방향으로 연결되도록 구성하고, 각 전원 공급선으로의 전원 전압 인가 방향이 서로 반대가 되도록 함으로써, 각 화소에서는 각 전원 공급선의 배선 저항으로 인한 영향이 평균적으로 나타난다. 따라서, 본 발명의 화상 표시 장치에서는 화소 어레이 패널 상의 위치별 휘도 불균일을 감소시킬 수 있다.In the image display device of the present invention described above, a plurality of power supply lines are connected to one pixel in a horizontal or vertical direction, and the direction of applying power voltage to each power supply line is opposite to each other. The effect due to the wiring resistance of the supply line is shown on average. Therefore, in the image display device of the present invention, luminance unevenness for each position on the pixel array panel can be reduced.

상기 설명된 본 발명의 목적, 기술적 구성 및 그 효과는 아래의 실시예에 대한 설명을 통해 보다 명백해질 것이다. The objects, technical configurations, and effects thereof of the present invention described above will become more apparent from the following description of the embodiments.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 2에는 본 발명의 실시예에 따른 화상 표시 장치의 전체 구조가 도시되어 있고, 도 3에는 본 발명의 실시예에 따른 화상 표시 장치에서 전원 전압의 인가 방식이 도시되어 있으며, 도 4a 및 도 4b에는 본 발명의 실시예에 따른 화상 표시 장치에서 패널 위치에 따른 전원 전압의 변화와 종래의 화상 표시 장치에서 패널 위치에 따른 전원 전압의 변화가 각각 도시되어 있다. 2 illustrates the overall structure of an image display device according to an embodiment of the present invention, and FIG. 3 illustrates a method of applying a power voltage in the image display device according to an embodiment of the present invention. FIGS. 4A and 4B. The change in the power supply voltage according to the panel position in the image display apparatus according to the embodiment of the present invention and the change in the power supply voltage according to the panel position in the conventional image display apparatus are respectively shown.

상기 도 2에 도시되어 있듯이, 본 발명의 실시예에 따른 화상 표시 장치는 데이터선 구동회로(25), 주사선 구동회로(26) 및 화소 어레이(pixel array)로 구성된다. 상기 화소 어레이는 서로 일정 간격을 두고서 수평으로 배열된 다수의 주사선(22), 서로 일정 간격을 두고서 상기 각 주사선에 수직으로 배열된 다수의 데이터선(23), 상기 각 주사선(22)과 데이터선(23)의 교차점에 형성된 다수의 화소(24) 및, 상기 각 주사선(22)과 평행하게 배열되어 있으며 상기 각 화소와 연결되도록 형성된 다수의 전원 공급선(21)으로 구성된다. 도 2에 상세하게 도시하지 않았지만, 본 발명의 화상 표시 장치에서는 하나의 화소에 복수의 전원 공급선이 연결되도록 형성된 화소 구조에 특징이 있다. 상기 전원 공급선은 주사선 구동회로(26)에 연결되어 상기 주사선(22)과 평행하게 배열되어 있지만, 데이터선 구동회로(25)에 연결되어 상기 데이터선(23)과 평행하게 배열되도록 구성할 수도 있다. 보다 상세한 화소 구조에 대해서는 도 5 내지 도 9를 참조하여 이후 자세하게 설명될 것이다. As shown in FIG. 2, the image display device according to the embodiment of the present invention is composed of a data line driver circuit 25, a scan line driver circuit 26, and a pixel array. The pixel array includes a plurality of scan lines 22 arranged horizontally with a predetermined distance from each other, a plurality of data lines 23 arranged perpendicularly to the scan lines with a predetermined distance from each other, and each of the scan lines 22 and the data lines. And a plurality of pixels 24 formed at the intersections of the lines 23 and a plurality of power supply lines 21 arranged in parallel with the scan lines 22 and connected to the pixels. Although not shown in detail in FIG. 2, the image display device of the present invention is characterized by a pixel structure in which a plurality of power supply lines are connected to one pixel. The power supply line is connected to the scan line driver circuit 26 and arranged in parallel with the scan line 22, but may be configured to be connected to the data line driver circuit 25 and arranged in parallel with the data line 23. . A more detailed pixel structure will be described later in detail with reference to FIGS. 5 to 9.

상기 주사선 구동회로(26)는 상기 화소 어레이 내의 화소를 1행마다 순차적으로 주사하기 위한 신호를 생성하여 상기 각 주사선(22)에 인가하며, 이와 동시에, 상기 각 전원 공급선(21)에 전원 전압(Vdd)을 인가한다. The scan line driver circuit 26 generates a signal for sequentially scanning the pixels in the pixel array for each row and applies the signal to the scan lines 22, and at the same time, a power supply voltage (V) to each of the power supply lines 21 is applied. Vdd) is applied.

상기 데이터선 구동회로(25)는 휘도 정보를 포함하는 신호를 생성하여 1행의 화소 단위로 상기 화소 어레이 내의 데이터선에 인가한다. 본 발명의 화상 표시 장치에서는 상기 휘도 정보를 포함하는 신호가 전압 형태의 신호이다. The data line driver circuit 25 generates a signal including luminance information and applies the data line to the data lines in the pixel array in units of pixels in one row. In the image display device of the present invention, the signal including the luminance information is a signal in the form of a voltage.

상기 각 화소(24)는 해당 주사선(22)의 신호에 의해 선택 상태로 되면, 데이터의 기록이 가능해진다. 이 때, 해당 데이터선(23)을 통해 휘도 정보를 포함하는 신호가 공급되고, 해당 전원 공급선(21)을 통해 전원 전압(Vdd)이 공급되면, 이들 신호에 의해 화소의 표시 동작이 수행된다. 상기 휘도 정보는 화상 표시 장치 외부의 그래픽 소스(graphic source)로부터 제공될 수도 있다. When each pixel 24 is selected by the signal of the scanning line 22, data can be recorded. At this time, when a signal including luminance information is supplied through the corresponding data line 23, and a power supply voltage Vdd is supplied through the corresponding power supply line 21, the display operation of the pixel is performed by these signals. The luminance information may be provided from a graphic source external to the image display device.

앞서 설명한 바와 같이, 본 발명의 화상 표시 장치는 하나의 화소에 복수의 전원 공급선이 연결되는 화소 구조를 가진다. 도 3은 본 발명의 원리를 보여주는 도면이다. 상기 도 3을 참조하면, 임의의 1행의 화소에 대해 두 개의 전원 공급선이 연결되어 있다. 상기 하나의 전원 공급선에서는 화소 어레이의 왼쪽(C1)으로부터 전원 전압이 공급되고, 다른 하나의 전원 공급선에서는 화소 어레이의 오른쪽(C2)으로부터 전원 전압이 공급된다. 이에 따라, 각 화소에서는 상기 두 전원 공급선으로부터 제공되는 전원 전압이 중첩되어 나타나므로, 종래에 비해 전압 강하가 훨씬 감소될 수 있다. 도 4a는 종래의 화상 표시 장치에서 화소 어레이 패널 상의 위치에 따른 전압 강하를 보여주고, 도 4b는 본 발명의 화상 표시 장치에서 화소 어레이 패널 상의 위치에 따른 전압 강하를 보여준다. 즉, 종래에는 임의의 1행의 화소에 대해 하나의 전원 공급선을 통해 전원 전압이 인가되고, 전원 전압은 전원 공급선의 양 가장자리에서 동시에 인가되었다. 따라서, 도 4a에 도시된 바와 같이, 화소 어레이 패널의 중앙과 가장자리에서 전압차가 상당히 큰 문제점이 있었다. 그러나, 본 발명에서는 1행의 화소에 대해 두 개의 전원 공급선을 통해 전원 전압이 인가되고, 전원 전압은 서로 반대쪽에서 인가된다. 따라서, 도 4b에 도시된 바와 같이, 화소 어레이 패널의 중앙과 가장자리에서 전압차가 상당히 감소됨을 알 수 있다. As described above, the image display device of the present invention has a pixel structure in which a plurality of power supply lines are connected to one pixel. 3 illustrates the principles of the present invention. Referring to FIG. 3, two power supply lines are connected to any one row of pixels. The power supply voltage is supplied from the left side C1 of the pixel array in the one power supply line, and the power supply voltage is supplied from the right side C2 of the pixel array in the other power supply line. Accordingly, since the power voltages provided from the two power supply lines overlap each other, the voltage drop can be much reduced as compared with the related art. FIG. 4A shows a voltage drop according to a position on a pixel array panel in a conventional image display apparatus, and FIG. 4B shows a voltage drop according to a position on a pixel array panel in an image display apparatus of the present invention. That is, conventionally, a power supply voltage is applied to one pixel in any one row through one power supply line, and the power supply voltage is simultaneously applied at both edges of the power supply line. Therefore, as illustrated in FIG. 4A, there is a problem in that a voltage difference is considerably large at the center and the edge of the pixel array panel. However, in the present invention, a power supply voltage is applied to two pixels in one row through the two power supply lines, and the power supply voltages are applied from opposite sides. Therefore, as shown in FIG. 4B, it can be seen that the voltage difference is significantly reduced at the center and the edge of the pixel array panel.

다음으로, 도 5 내지 도 9를 참조하여 본 발명의 화상 표시 장치에 적용되는 화소 구조에 대해 보다 상세하게 설명한다. Next, with reference to FIGS. 5-9, the pixel structure applied to the image display apparatus of this invention is demonstrated in detail.

도 5a에는 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제1실시예가 도시되어 있고, 도 5b에는 상기 도 5a에 도시된 화소 구조를 이용한 화소 어레이가 도시되어 있다. FIG. 5A shows a first embodiment of a pixel structure applied to the image display device of the present invention, and FIG. 5B shows a pixel array using the pixel structure shown in FIG. 5A.

도 5a에 도시되어 있듯이, 제1실시예에 따른 하나의 화소는 스위칭 동작을 수행하는 트랜지스터(M51), 두 개의 구동용 트랜지스터(M52, M53), 두 개의 유지 캐패시터(C51, C52), 유기 발광 다이오드(OLED51)로 구성되어 있다. As shown in FIG. 5A, one pixel according to the first embodiment includes a transistor M51 performing a switching operation, two driving transistors M52 and M53, two holding capacitors C51 and C52, and an organic light emitting diode. It is comprised by the diode OLED51.

상기 트랜지스터(M51)의 게이트에는 주사선(Scan[n])이 연결되어 있고, 드레인에는 데이터선(Data)이 연결되어 있다. 상기 두 트랜지스터(M52, M53)의 게이트는 상기 트랜지스터(M51)의 소스에 공통으로 접속되어 있다. 상기 두 트랜지스터(M52, M53)의 게이트와 드레인 사이에는 유지 캐패시터(C51, C52)가 각각 연결되어 있으며, 상기 두 트랜지스터(M52, M53)의 소스는 서로 공통으로 연결되어 있다. 상기 두 트랜지스터(M52, M53)의 공통 소스에는 상기 유기 발광 다이오드(OLED51)의 어노드(anode) 전극이 연결되어 있고, 상기 유기 발광 다이오드(OLED51)의 캐소드 전극은 접지되어 있다. 그리고, 상기 트랜지스터(M52)의 드레인에는 제1전원 공급선이 연결되어 있고, 상기 트랜지스터(M53)의 드레인에는 제2전원 공급선이 연결되어 있다. 도 5a에는 인접한 두 개의 화소가 도시되어 있으며, 두 화소는 동일한 구조를 가진다. 상기 도 5a에서 도면 부호(M51, M52, M53, C51, C52, OLED51)와 도면 부호(M54, M55, M56, C53, C54, OLED52)는 각각 서로 대응하는 관계를 가진다. 도 5b에 도시된 화소 어레이는 상기 도 5a에 도시된 구조를 갖는 화소를 매트릭스 형태로 배열하여 얻어진다. 도 5b에서, 제1전원 공급선(Vdd1)과 제2전원 공급선(Vdd2)은 각 화소에 함께 연결되도록 형성되어 있다. 상기 도 5b에 도시되지 않았지만, 주사선 구동회로에서 상기 제1 및 제2전원 공급선(Vdd1, Vdd2)으로 전원 전압이 인가되며, 상기 제1전원 공급선(Vdd1)에는 화소 어레이의 왼쪽에 위치한 전극에서 전원 전압이 인가되고, 상기 제2전원 공급선(Vdd2)에는 화소 어레이의 오른쪽에 위치한 전극에서 전원 전압이 인가된다. The scan line Scan [n] is connected to the gate of the transistor M51 and the data line Data is connected to the drain. Gates of the two transistors M52 and M53 are commonly connected to a source of the transistor M51. Holding capacitors C51 and C52 are connected between the gates and the drains of the two transistors M52 and M53, respectively, and sources of the two transistors M52 and M53 are connected to each other in common. An anode electrode of the organic light emitting diode OLED51 is connected to a common source of the two transistors M52 and M53, and a cathode electrode of the organic light emitting diode OLED51 is grounded. A first power supply line is connected to the drain of the transistor M52, and a second power supply line is connected to the drain of the transistor M53. In FIG. 5A, two adjacent pixels are shown, and the two pixels have the same structure. In FIG. 5A, reference numerals M51, M52, M53, C51, C52, and OLED51 and reference numerals M54, M55, M56, C53, C54, and OLED52 have a corresponding relationship with each other. The pixel array shown in FIG. 5B is obtained by arranging pixels having the structure shown in FIG. 5A in a matrix form. In FIG. 5B, the first power supply line Vdd1 and the second power supply line Vdd2 are formed to be connected to each pixel together. Although not shown in FIG. 5B, a power supply voltage is applied to the first and second power supply lines Vdd1 and Vdd2 in the scan line driving circuit, and the power supply is applied to the first power supply line Vdd1 at an electrode located to the left of the pixel array. A voltage is applied, and a power supply voltage is applied to the second power supply line Vdd2 from an electrode located on the right side of the pixel array.

다음으로, 상기 도 5a에 도시된 화소에서의 동작에 대해 보다 상세하게 설명한다. Next, the operation in the pixel shown in FIG. 5A will be described in more detail.

본 발명의 화상 표시 장치에 전원이 공급되어 그 동작이 시작되면, 주사선 구동회로와 데이터선 구동회로에서 주사선 신호, 전원 전압 신호 및 데이터선 신호가 발생되어 상기 화소 어레이에 공급된다. 주사선 신호에 의해 n번째 주사선(Scan[n])에 연결된 화소가 선택되면, 상기 트랜지스터(M51)가 턴온된다. 상기 트랜지스터(M51)의 턴온에 의해 상기 데이터선(Data)에 인가된 신호는 화소 내부로 전달되어 트랜지스터(M52, M53)의 공통 게이트에 인가된다. 상기 데이터선에 인가된 신호는 휘도 정보를 포함하고 있으며, 전압 형태의 신호이다. 트랜지스터(M52)의 게이트와 드레인 사이에는 상기 공통 게이트에 인가된 전압과 상기 제1전원 공급선에 인가된 전원 전압의 차전압이 인가된다. 상기 트랜지스터(M52)는 포화 영역에서 동작하며, 상기 게이트와 드레인 사이에 인가되는 차전압에 대응하는 전류를 드레인에서 발생시킨다. 이와 유사하게, 트랜지스터(M53)의 게이트와 드레인 사이에는 상기 공통 게이트에 인가된 전압과 상기 제2전원 공급선에 인가된 전원 전압의 차전압이 인가된다. 상기 트랜지스터(M53)도 포화 영역에서 동작하며, 상기 게이트와 드레인 사이에 인가되는 차전압에 대응하는 전류를 드레인에서 발생시킨다. 상기 각 트랜지스터(M52, M53)의 드레인에 흐르는 전류는 합쳐져서 유기 발광 다이오드(OLED51)에 흐르며, 상기 전류의 크기에 따라 상기 유기 발광 다이오드(OLED51)의 발광 정도가 결정되어 상기 발광 정도에 따른 표시 동작이 일어난다. When power is supplied to the image display device of the present invention and its operation starts, a scan line signal, a power supply voltage signal and a data line signal are generated in the scan line driver circuit and the data line driver circuit and supplied to the pixel array. When the pixel connected to the nth scan line Scan [n] is selected by the scan line signal, the transistor M51 is turned on. The signal applied to the data line Data by turning on the transistor M51 is transferred into the pixel and applied to the common gate of the transistors M52 and M53. The signal applied to the data line includes luminance information and is a signal in the form of a voltage. A difference voltage between a voltage applied to the common gate and a power supply voltage applied to the first power supply line is applied between the gate and the drain of the transistor M52. The transistor M52 operates in a saturation region, and generates a current in the drain corresponding to the difference voltage applied between the gate and the drain. Similarly, a difference voltage between a voltage applied to the common gate and a power supply voltage applied to the second power supply line is applied between the gate and the drain of the transistor M53. The transistor M53 also operates in a saturation region, and generates a current in the drain corresponding to the difference voltage applied between the gate and the drain. The currents flowing in the drains of the transistors M52 and M53 are combined to flow to the organic light emitting diode OLED51, and the light emission degree of the organic light emitting diode OLED51 is determined according to the magnitude of the current, and the display operation according to the light emission degree is performed. This happens.

본 발명에서는 두 개의 전원 공급선에 의해 각 화소에 전원 전압이 인가되고, 상기 전원 공급선 중 하나에는 화소 어레이의 좌측에서 전원 전압이 인가되며, 다른 하나의 전원 공급선에는 화소 어레이의 우측에서 전원 전압이 인가된다. 따라서, 각 전원 공급선의 배선 저항으로 인한 전압 강하의 영향이 각 화소에서 평균적으로 나타난다. 결과적으로, 화소 어레이의 패널 전체를 놓고 고려해 볼 때, 패널 상의 위치별로 전원 공급선의 배선 저항으로 인한 영향이 종래보다 훨씬 감소될 수 있다. 아래에서 이러한 영향을 수식을 통해 보다 상세하게 알아본다. In the present invention, a power supply voltage is applied to each pixel by two power supply lines, one of the power supply lines is applied to the left side of the pixel array, and another power supply line is applied to the right side of the pixel array. do. Therefore, the effect of the voltage drop due to the wiring resistance of each power supply line is shown in each pixel on average. As a result, when considering the entire panel of the pixel array, the influence due to the wiring resistance of the power supply line for each position on the panel can be much reduced than before. Below, we will look into these effects in more detail.

화소 어레이 패널 상의 임의의 위치에서 제1전원 공급선의 전압을 Vdd1, 제2전원 공급선의 전압을 Vdd3이라고 가정할 때, 상기 패널의 중앙에서의 제1 및 제2전원 공급선의 전압은 거의 동일할 것이다. 상기 패널 중앙에서의 제1 및 제2전원 공급선의 전압은 Vdd2로 가정한다. Assuming that the voltage of the first power supply line is Vdd1 and the voltage of the second power supply line is Vdd3 at any position on the pixel array panel, the voltages of the first and second power supply lines at the center of the panel will be almost the same. . It is assumed that the voltages of the first and second power supply lines in the center of the panel are Vdd2.

이 때, 패널의 외곽에 위치한 어느 임의의 화소의 경우, 유기 발광 다이오드에 흐르는 전류는 아래의 수학식 1에 의해 표현될 수 있다. In this case, in the case of any pixel located outside the panel, the current flowing through the organic light emitting diode may be expressed by Equation 1 below.

상기 수학식 1에서 Vdata는 데이터선의 전압이고, Vth는 트랜지스터의 문턱전압(threshold voltage)이다. In Equation 1, Vdata is a voltage of a data line, and Vth is a threshold voltage of a transistor.

또한, 상기 패널의 정중앙에 위치한 화소의 경우, 유기 발광 다이오드에 흐르는 전류는 아래의 수학식 2에 의해 표현될 수 있다. In addition, in the case of the pixel located in the center of the panel, the current flowing through the organic light emitting diode may be expressed by Equation 2 below.

상기 상수 K는 아래의 수학식 3으로 표현될 수 있다. The constant K may be represented by Equation 3 below.

바람직하게는, 상기 수학식 1과 수학식 2가 서로 동일하면, 화소 어레이에서 휘도의 분포가 패널 위치에 관계없이 균일해진다. 본 발명에서는 임의의 화소에 두 개의 전원 공급선으로부터 전원 전압이 인가되므로, 각 화소에서는 이들 전원 공급선으로부터 공급되는 전원 전압에 의해 유기 발광 다이오드에 흐르는 전류가 결정되고, 결과적으로, 전원 공급선의 배선 저항으로 인한 영향이 평균화되어 상기 화소에 나타난다. 따라서, 화소 어레이의 표시 패널에서 휘도 균일성이 종래보다 더 향상될 수 있다. Preferably, when Equations 1 and 2 are the same, the distribution of luminance in the pixel array becomes uniform regardless of the panel position. In the present invention, since a power supply voltage is applied to two pixels from two power supply lines, the current flowing through the organic light emitting diode is determined by the power supply voltage supplied from these power supply lines, and as a result, the wiring resistance of the power supply line is determined. The resulting effect is averaged and appears in the pixel. Therefore, luminance uniformity in the display panel of the pixel array may be further improved than in the related art.

다음으로, 도 6a 및 도 6b를 참조하여 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제2실시예에 대해 설명한다. Next, a second embodiment of the pixel structure applied to the image display device of the present invention will be described with reference to FIGS. 6A and 6B.

도 6a에는 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제2실시예가 도시되어 있고, 도 6b에는 상기 도 6a에 도시된 화소 구조를 이용한 화소 어레이가 도시되어 있다. FIG. 6A shows a second embodiment of the pixel structure applied to the image display device of the present invention, and FIG. 6B shows a pixel array using the pixel structure shown in FIG. 6A.

상기 제2실시예에 따른 화소 구조는 전원 공급선이 수직 방향으로 배열된다는 점에서 상기 제1실시예에 따른 화소 구조와 다르다. 따라서, 도 6a에 도시된 바와 같이, 전원 공급선(Vdd[n])이 데이터선(Data)과 평행하게 배열되어 있으며, 도면에 도시되지 않았지만, 데이터선 구동회로에서 상기 전원 공급선으로 전원 전압이 인가된다. The pixel structure according to the second embodiment differs from the pixel structure according to the first embodiment in that the power supply lines are arranged in the vertical direction. Therefore, as shown in FIG. 6A, the power supply line Vdd [n] is arranged in parallel with the data line Data, and although not shown in the drawing, a power supply voltage is applied from the data line driving circuit to the power supply line. do.

도 6a에 도시되어 있듯이, 제2실시예에 따른 하나의 화소는 스위칭 동작을 수행하는 트랜지스터(M61), 두 개의 구동용 트랜지스터(M62, M63), 두 개의 유지 캐패시터(C61, C62), 유기 발광 다이오드(OLED61)로 구성되어 있다. As shown in FIG. 6A, one pixel according to the second exemplary embodiment includes a transistor M61 for performing a switching operation, two driving transistors M62 and M63, two holding capacitors C61 and C62, and an organic light emitting diode. It consists of the diode OLED61.

상기 트랜지스터(M61)의 게이트에는 주사선(Scan[n])이 연결되어 있고, 드레인에는 데이터선(Data)이 연결되어 있다. 상기 두 트랜지스터(M62, M63)의 게이트는 상기 트랜지스터(M61)의 소스에 공통으로 접속되어 있다. 상기 두 트랜지스터(M62, M63)의 게이트와 드레인 사이에는 유지 캐패시터(C61, C62)가 각각 연결되어 있으며, 상기 두 트랜지스터(M62, M63)의 소스는 서로 공통으로 연결되어 있다. 상기 두 트랜지스터(M62, M63)의 공통 소스에는 상기 유기 발광 다이오드(OLED61)의 어노드(anode) 전극이 연결되어 있고, 상기 유기 발광 다이오드(OLED61)의 캐소드 전극은 접지되어 있다. 그리고, 상기 트랜지스터(M62)의 드레인에는 제1전원 공급선이 연결되어 있고, 상기 트랜지스터(M63)의 드레인에는 제2전원 공급선이 연결되어 있다. 도 6a에는 인접한 두 개의 화소가 도시되어 있으며, 두 화소는 동일한 구조를 가진다. 상기 도 6a에서 도면 부호(M61, M62, M63, C61, C62, OLED61)와 도면 부호(M64, M65, M66, C63, C64, OLED62)는 각각 서로 대응하는 관계를 가진다. 도 6b에 도시된 화소 어레이는 상기 도 6a에 도시된 구조를 갖는 화소를 매트릭스 형태로 배열하여 얻어진다. 도 6b에서, 제1전원 공급선(Vdd1)과 제2전원 공급선(Vdd2)은 각 화소에 함께 연결되도록 형성되어 있다. 상기 도 6b에 도시되지 않았지만, 데이터선 구동회로에서 상기 제1 및 제2전원 공급선(Vdd1, Vdd2)으로 전원 전압이 인가되며, 상기 제1전원 공급선(Vdd1)에는 화소 어레이의 위쪽에 위치한 전극에서 전원 전압이 인가되고, 상기 제2전원 공급선(Vdd2)에는 화소 어레이의 아래쪽에 위치한 전극에서 전원 전압이 인가된다.The scan line Scan [n] is connected to the gate of the transistor M61 and the data line Data is connected to the drain. Gates of the two transistors M62 and M63 are commonly connected to a source of the transistor M61. Holding capacitors C61 and C62 are connected between gates and drains of the two transistors M62 and M63, respectively, and sources of the two transistors M62 and M63 are connected to each other in common. An anode electrode of the organic light emitting diode OLED61 is connected to a common source of the two transistors M62 and M63, and a cathode electrode of the organic light emitting diode OLED61 is grounded. A first power supply line is connected to the drain of the transistor M62, and a second power supply line is connected to the drain of the transistor M63. In FIG. 6A, two adjacent pixels are shown, and the two pixels have the same structure. In FIG. 6A, reference numerals M61, M62, M63, C61, C62, and OLED61 and reference numerals M64, M65, M66, C63, C64, and OLED62 have corresponding relationships with each other. The pixel array shown in FIG. 6B is obtained by arranging pixels having the structure shown in FIG. 6A in a matrix form. In FIG. 6B, the first power supply line Vdd1 and the second power supply line Vdd2 are formed to be connected to each pixel together. Although not shown in FIG. 6B, a power supply voltage is applied to the first and second power supply lines Vdd1 and Vdd2 from the data line driving circuit, and the first power supply line Vdd1 is provided at an electrode located above the pixel array. A power supply voltage is applied, and a power supply voltage is applied to the second power supply line Vdd2 from an electrode disposed below the pixel array.

상기 도 6a에 도시된 화소에서의 동작은 상기 도 5a에 도시된 화소에서의 동작과 동일하므로, 중복을 피하기 위해서 여기서는 그 설명을 생략한다. Since the operation in the pixel shown in FIG. 6A is the same as the operation in the pixel shown in FIG. 5A, the description thereof is omitted here to avoid duplication.

다음으로, 도 7a 및 도 7b를 참조하여 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제3실시예에 대해 설명한다. Next, a third embodiment of the pixel structure applied to the image display device of the present invention will be described with reference to FIGS. 7A and 7B.

도 7a에는 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제3실시예가 도시되어 있고, 도 7b에는 상기 도 7a에 도시된 화소 구조를 이용한 화소 어레이가 도시되어 있다. FIG. 7A shows a third embodiment of the pixel structure applied to the image display device of the present invention, and FIG. 7B shows a pixel array using the pixel structure shown in FIG. 7A.

상기 제3실시예에 따른 화소 구조는 전원 공급선이 수평 방향으로 배열되고, 하나의 전원 공급선은 인접하는 2행의 화소에 의해 공유된다는 점에 특징이 있다. 즉, 상기 제1 및 제2실시예에 비해 전원 공급선의 수가 현저히 감소될 수 있다. The pixel structure according to the third embodiment is characterized in that the power supply lines are arranged in the horizontal direction, and one power supply line is shared by two adjacent rows of pixels. That is, the number of power supply lines can be significantly reduced compared to the first and second embodiments.

도 7a를 참조하면, (n+1)번째 전원 공급선(Vdd[n+1])은 n번째 화소 행과 (n+1)번째 화소 행에 공통으로 연결되어 있다. 즉, 가장 위쪽의 전원 공급선을 제외한 다른 전원 공급선은 그에 인접하는 상하의 화소 행에 동시에 전원 전압을 공급하도록 전원 공급선이 배치되어 있다. 그리고, 홀수째 전원 공급선을 제1전원 공급선, 짝수째 전원 공급선을 제2전원 공급선이라 할 때, 제1전원 공급선에는 화소 어레이 패널의 왼쪽에서 전원 전압이 인가되고, 제2전원 공급선에는 화소 어레이 패널의 오른쪽에서 전원 전압이 인가된다. 즉, 홀수째 전원 공급선과 짝수째 전원 공급선으로의 전원 전압의 인가 방향이 서로 반대이다. Referring to FIG. 7A, the (n + 1) th power supply line Vdd [n + 1] is commonly connected to the nth pixel row and the (n + 1) th pixel row. That is, the power supply line is arranged so that other power supply lines other than the uppermost power supply line simultaneously supply the power voltage to the upper and lower pixel rows adjacent thereto. When the odd-numbered power supply line is referred to as the first power supply line and the even-numbered power supply line is referred to as the second power supply line, a power supply voltage is applied to the first power supply line from the left side of the pixel array panel, and the pixel array panel is applied to the second power supply line. On the right side of the power supply voltage is applied. That is, the direction of applying the power voltage to the odd power supply line and the even power supply line is opposite to each other.

또한, 상기 제3실시예의 화소 구조는 전원 공급선의 배치를 제외한 나머지 부분에 있어서 상기 제1 및 제2실시예의 화소 구조와 동일하다. The pixel structure of the third embodiment is the same as that of the first and second embodiments in the remaining portions except for the arrangement of the power supply lines.

도 7a에 도시되어 있듯이, 제3실시예에 따른 n번째 행의 첫번째 열의 화소는 스위칭 동작을 수행하는 트랜지스터(M71), 두 개의 구동용 트랜지스터(M72, M73), 두 개의 유지 캐패시터(C71, C72), 유기 발광 다이오드(OLED71)로 구성되어 있다. As shown in FIG. 7A, the pixels of the first column of the n-th row according to the third embodiment include the transistor M71 for performing a switching operation, two driving transistors M72 and M73, and two holding capacitors C71 and C72. ) And an organic light emitting diode (OLED71).

상기 트랜지스터(M71)의 게이트에는 주사선(Scan[n])이 연결되어 있고, 드레인에는 데이터선(Data)이 연결되어 있다. 상기 두 트랜지스터(M72, M73)의 게이트는 상기 트랜지스터(M71)의 소스에 공통으로 접속되어 있다. 상기 두 트랜지스터(M72, M73)의 게이트와 드레인 사이에는 유지 캐패시터(C71, C72)가 각각 연결되어 있으며, 상기 두 트랜지스터(M72, M73)의 소스는 서로 공통으로 연결되어 있다. 상기 두 트랜지스터(M72, M73)의 공통 소스에는 상기 유기 발광 다이오드(OLED71)의 어노드(anode) 전극이 연결되어 있고, 상기 유기 발광 다이오드(OLED71)의 캐소드 전극은 접지되어 있다. 그리고, 상기 트랜지스터(M72)의 드레인에는 (n+1)번째 전원 공급선(Vdd[n+1])이 연결되어 있고, 상기 트랜지스터(M73)의 드레인에는 n번째 전원 공급선(Vdd[n])이 연결되어 있다. 도 7a에는 인접한 두 개의 화소가 도시되어 있으며, 두 화소는 동일한 구조를 가진다. 상기 도 7a에서 도면 부호(M71, M72, M73, C71, C72, OLED71)와 도면 부호(M74, M75, M76, C73, C74, OLED72)는 각각 서로 대응하는 관계를 가진다. 도 7b에 도시된 화소 어레이는 상기 도 7a에 도시된 구조를 갖는 화소를 매트릭스 형태로 배열하여 얻어진다. 상기 도 7b에서는, 홀수번째 전원 공급선을 제1전원 공급선이라 부르고 Vdd1으로 표시하고 있으며, 짝수번째 전원 공급선을 제2전원 공급선이라 부르고 Vdd2로 표시하고 있다. The scan line Scan [n] is connected to the gate of the transistor M71 and the data line Data is connected to the drain. Gates of the two transistors M72 and M73 are connected in common to a source of the transistor M71. Holding capacitors C71 and C72 are connected between the gates and the drains of the two transistors M72 and M73, respectively. Sources of the two transistors M72 and M73 are connected to each other in common. An anode electrode of the organic light emitting diode OLED71 is connected to a common source of the two transistors M72 and M73, and a cathode electrode of the organic light emitting diode OLED71 is grounded. The n-th power supply line Vdd [n + 1] is connected to the drain of the transistor M72, and the n-th power supply line Vdd [n] is connected to the drain of the transistor M73. It is connected. In FIG. 7A, two adjacent pixels are shown, and the two pixels have the same structure. In FIG. 7A, reference numerals M71, M72, M73, C71, C72, and OLED71 and reference numerals M74, M75, M76, C73, C74, and OLED72 have a corresponding relationship with each other. The pixel array shown in FIG. 7B is obtained by arranging pixels having the structure shown in FIG. 7A in a matrix form. In FIG. 7B, the odd-numbered power supply line is referred to as the first power supply line and denoted by Vdd1, and the even-numbered power supply line is referred to as the second power supply line and denoted by Vdd2.

상기 도 7b에 도시되지 않았지만, 주사선 구동회로에서 상기 각 전원 공급선(Vdd1, Vdd2)으로 전원 전압이 인가되며, 상기 제1전원 공급선(Vdd1)에는 화소 어레이의 왼쪽에 위치한 전극에서 전원 전압이 인가되고, 상기 제2전원 공급선(Vdd2)에는 화소 어레이의 오른쪽에 위치한 전극에서 전원 전압이 인가된다.Although not shown in FIG. 7B, a power supply voltage is applied to each of the power supply lines Vdd1 and Vdd2 in the scan line driving circuit, and a power supply voltage is applied to the first power supply line Vdd1 from an electrode located to the left of the pixel array. The power supply voltage is applied to the second power supply line Vdd2 from an electrode located on the right side of the pixel array.

상기 도 7a에 도시된 화소에서의 동작은 상기 도 5a에 도시된 화소에서의 동작과 동일하므로, 중복을 피하기 위해서 여기서는 그 설명을 생략한다. Since the operation in the pixel shown in FIG. 7A is the same as the operation in the pixel shown in FIG. 5A, the description thereof is omitted here to avoid duplication.

다음으로, 도 8a 및 도 8b를 참조하여 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제4실시예에 대해 설명한다. Next, a fourth embodiment of the pixel structure applied to the image display device of the present invention will be described with reference to FIGS. 8A and 8B.

도 8a에는 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제4실시예가 도시되어 있고, 도 8b에는 상기 도 8a에 도시된 화소 구조를 이용한 화소 어레이가 도시되어 있다. FIG. 8A shows a fourth embodiment of the pixel structure applied to the image display device of the present invention, and FIG. 8B shows a pixel array using the pixel structure shown in FIG. 8A.

상기 제4실시예에 따른 화소 구조는 전원 공급선이 수직 방향으로 배열되고, 하나의 전원 공급선은 인접하는 2열(row)의 화소에 의해 공유된다는 점에 특징이 있다. 즉, 상기 제1 및 제2실시예에 비해 전원 공급선의 수가 현저히 감소될 수 있다. 그리고, 상기 제4실시예에 따른 화소 구조는 전원 공급선이 수직 방향으로 배치된 점에서 상기 제3실시예에 따른 화소 구조와 다르다. The pixel structure according to the fourth embodiment is characterized in that the power supply lines are arranged in the vertical direction, and one power supply line is shared by two adjacent rows of pixels. That is, the number of power supply lines can be significantly reduced compared to the first and second embodiments. The pixel structure according to the fourth embodiment differs from the pixel structure according to the third embodiment in that the power supply lines are arranged in the vertical direction.

도 8a를 참조하면, n번째 전원 공급선(Vdd[n])은 n번째 화소 열과 (n+1)번째 화소 열에 공통으로 연결되어 있다. 즉, 가장 왼쪽의 전원 공급선을 제외한 다른 전원 공급선은 그에 인접하는 좌우의 화소 열에 동시에 전원 전압을 공급하도록 전원 공급선이 배치되어 있다. 그리고, 홀수째 전원 공급선을 제1전원 공급선, 짝수째 전원 공급선을 제2전원 공급선이라 할 때, 제1전원 공급선에는 화소 어레이 패널의 위쪽에서 전원 전압이 인가되고, 제2전원 공급선에는 화소 어레이 패널의 아래쪽에서 전원 전압이 인가된다. 즉, 홀수째 전원 공급선과 짝수째 전원 공급선으로의 전원 전압의 인가 방향이 서로 반대이다. Referring to FIG. 8A, the n th power supply line Vdd [n] is commonly connected to the n th pixel column and the (n + 1) th pixel column. That is, the power supply line is arranged so that the power supply line is supplied to the other power supply line except the leftmost power supply line at the same time to the left and right pixel columns adjacent thereto. When the odd-numbered power supply line is referred to as the first power supply line and the even-numbered power supply line is referred to as the second power supply line, a power supply voltage is applied to the first power supply line from above the pixel array panel, and the pixel array panel is applied to the second power supply line. At the bottom of the power supply voltage is applied. That is, the direction of applying the power voltage to the odd power supply line and the even power supply line is opposite to each other.

또한, 상기 제4실시예의 화소 구조는 전원 공급선의 배치를 제외한 나머지 부분에 있어서 앞서 설명된 실시예들의 화소 구조와 동일하다. In addition, the pixel structure of the fourth embodiment is the same as the pixel structure of the above-described embodiments in the remaining portions except for the arrangement of the power supply lines.

도 8a에 도시되어 있듯이, 제4실시예에 따른 n번째 열의 첫번째 행의 화소는 스위칭 동작을 수행하는 트랜지스터(M81), 두 개의 구동용 트랜지스터(M82, M83), 두 개의 유지 캐패시터(C81, C82), 유기 발광 다이오드(OLED81)로 구성되어 있다. As shown in FIG. 8A, the pixels in the first row of the n-th column according to the fourth embodiment include the transistor M81 for performing the switching operation, two driving transistors M82 and M83, and two holding capacitors C81 and C82. ) And an organic light emitting diode OLED81.

상기 트랜지스터(M81)의 게이트에는 주사선(Scan)이 연결되어 있고, 드레인에는 데이터선(Data)이 연결되어 있다. 상기 두 트랜지스터(M82, M83)의 게이트는 상기 트랜지스터(M81)의 소스에 공통으로 접속되어 있다. 상기 두 트랜지스터(M82, M83)의 게이트와 드레인 사이에는 유지 캐패시터(C81, C82)가 각각 연결되어 있으며, 상기 두 트랜지스터(M82, M83)의 소스는 서로 공통으로 연결되어 있다. 상기 두 트랜지스터(M82, M83)의 공통 소스에는 상기 유기 발광 다이오드(OLED81)의 어노드(anode) 전극이 연결되어 있고, 상기 유기 발광 다이오드(OLED81)의 캐소드 전극은 접지되어 있다. 그리고, 상기 트랜지스터(M82)의 드레인에는 (n-1)번째 전원 공급선(Vdd[n-1])이 연결되어 있고, 상기 트랜지스터(M83)의 드레인에는 n번째 전원 공급선(Vdd[n])이 연결되어 있다. 도 8a에는 인접한 두 개의 화소가 도시되어 있으며, 두 화소는 동일한 구조를 가진다. 상기 도 8a에서 도면 부호(M81, M82, M83, C81, C82, OLED81)와 도면 부호(M84, M85, M86, C83, C84, OLED82)는 각각 서로 대응하는 관계를 가진다. 도 8b에 도시된 화소 어레이는 상기 도 8a에 도시된 구조를 갖는 화소를 매트릭스 형태로 배열하여 얻어진다. 상기 도 8b에서는, 짝수번째 전원 공급선을 제1전원 공급선이라 부르고 Vdd1으로 표시하고 있으며, 홀수번째 전원 공급선을 제2전원 공급선이라 부르고 Vdd2로 표시하고 있다. The scan line Scan is connected to the gate of the transistor M81, and the data line Data is connected to the drain. Gates of the two transistors M82 and M83 are connected in common to a source of the transistor M81. Holding capacitors C81 and C82 are connected between the gates and the drains of the two transistors M82 and M83, respectively, and the sources of the two transistors M82 and M83 are connected to each other in common. An anode electrode of the organic light emitting diode OLED81 is connected to a common source of the two transistors M82 and M83, and a cathode electrode of the organic light emitting diode OLED81 is grounded. The n-th power supply line Vdd [n-1] is connected to the drain of the transistor M82, and the n-th power supply line Vdd [n] is connected to the drain of the transistor M83. It is connected. In FIG. 8A, two adjacent pixels are shown, and the two pixels have the same structure. In FIG. 8A, reference numerals M81, M82, M83, C81, C82, and OLED81 and reference numerals M84, M85, M86, C83, C84, and OLED82 have a corresponding relationship with each other. The pixel array shown in FIG. 8B is obtained by arranging pixels having the structure shown in FIG. 8A in a matrix form. In FIG. 8B, the even power supply line is referred to as the first power supply line and denoted Vdd1, and the odd power supply line is referred to as the second power supply line and denoted Vdd2.

상기 도 8b에 도시되지 않았지만, 데이터선 구동회로에서 상기 각 전원 공급선(Vdd1, Vdd2)으로 전원 전압이 인가되며, 상기 제1전원 공급선(Vdd1)에는 화소 어레이의 위쪽에 위치한 전극에서 전원 전압이 인가되고, 상기 제2전원 공급선(Vdd2)에는 화소 어레이의 아래쪽에 위치한 전극에서 전원 전압이 인가된다.Although not shown in FIG. 8B, a power supply voltage is applied to each of the power supply lines Vdd1 and Vdd2 in the data line driving circuit, and a power supply voltage is applied to the first power supply line Vdd1 from an electrode located above the pixel array. The power supply voltage is applied to the second power supply line Vdd2 at an electrode located below the pixel array.

상기 도 8a에 도시된 화소에서의 동작은 상기 도 5a에 도시된 화소에서의 동작과 동일하므로, 중복을 피하기 위해서 여기서는 그 설명을 생략한다.Since the operation in the pixel shown in FIG. 8A is the same as the operation in the pixel shown in FIG. 5A, the description thereof is omitted here to avoid duplication.

다음으로, 도 9를 참조하여 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제5실시예에 대해 설명한다. Next, a fifth embodiment of the pixel structure applied to the image display device of the present invention will be described with reference to FIG.

도 9에는 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제5실시예가 도시되어 있다. 9 shows a fifth embodiment of the pixel structure applied to the image display device of the present invention.

상기 제5실시예에 따른 화소 구조는 하나의 화소에 2개의 유기 발광 다이오드가 구비되어 있다는 점에서 상기 제4실시예의 화소 구조와 다르다. 즉, 제4실시예에 따른 화소 구조에서 각 구동 트랜지스터에 독립적으로 유기 발광 다이오드를 연결한 것이 제5실시예에 따른 화소 구조이다. 물론, 제1 내지 제3실시예의 화소 구조에서도, 각 구동 트랜지스터에 독립적으로 유기 발광 다이오드를 연결할 수 있다. 이에 관해서는 본 발명이 속하는 기술 분야의 통상의 기술자라면, 위에서 설명된 내용을 바탕으로 제5실시예와 유사한 화소 구조를 설계할 수 있을 것이다. The pixel structure according to the fifth embodiment is different from the pixel structure of the fourth embodiment in that two organic light emitting diodes are provided in one pixel. That is, in the pixel structure according to the fourth embodiment, an organic light emitting diode is connected to each driving transistor independently of the pixel structure according to the fifth embodiment. Of course, in the pixel structures of the first to third embodiments, an organic light emitting diode may be connected to each driving transistor independently. In this regard, one of ordinary skill in the art may design a pixel structure similar to the fifth embodiment based on the above description.

따라서, 상기 제5실시예에 따른 화소 구조에서는, 어느 한 화소의 휘도는 두 개의 유기 발광 다이오드 각각의 발광 세기가 평균되어 결정된다. 또한, 상기 제5실시예에 따른 화소 구조에서도, 전원 공급선이 수직 방향으로 배열되고, 하나의 전원 공급선은 인접하는 2열의 화소에 의해 공유된다는 점에 특징이 있다. 또한, 하나의 화소 좌우에 연결된 전원 공급선은 그 전원 전압 인가 방향이 서로 반대이다. 따라서, 전원 공급선의 배선 저항으로 인한 영향이 평균화되어 각 화소에 나타나므로, 화소 어레이 패널 전체의 휘도 균일성은 향상될 수 있다. Therefore, in the pixel structure according to the fifth embodiment, the luminance of one pixel is determined by averaging the light emission intensities of each of the two organic light emitting diodes. Further, the pixel structure according to the fifth embodiment is also characterized in that the power supply lines are arranged in the vertical direction, and one power supply line is shared by two adjacent columns of pixels. In addition, the power supply lines connected to the left and right of one pixel have opposite directions of their power supply voltages. Therefore, since the influence due to the wiring resistance of the power supply line is averaged and appears in each pixel, the luminance uniformity of the entire pixel array panel can be improved.

도 9에 도시되어 있듯이, 제5실시예에 따른 n번째 열의 첫번째 행의 화소는 스위칭 동작을 수행하는 트랜지스터(M91), 두 개의 구동용 트랜지스터(M92, M93), 두 개의 유지 캐패시터(C91, C92), 두 개의 유기 발광 다이오드(OLED91, OLED92)로 구성되어 있다. As shown in FIG. 9, the pixels in the first row of the n-th column according to the fifth embodiment of the present invention are transistors M91 for performing a switching operation, two driving transistors M92 and M93, and two holding capacitors C91 and C92. ) And two organic light emitting diodes (OLED91 and OLED92).

상기 트랜지스터(M91)의 게이트에는 주사선(Scan)이 연결되어 있고, 드레인에는 데이터선(Data[n])이 연결되어 있다. 상기 두 트랜지스터(M92, M93)의 게이트는 상기 트랜지스터(M91)의 소스에 공통으로 접속되어 있다. 상기 두 트랜지스터(M92, M93)의 게이트와 드레인 사이에는 유지 캐패시터(C91, C92)가 각각 연결되어 있다. 상기 트랜지스터(M92)의 소스에는 상기 유기 발광 다이오드(OLED91)의 어노드(anode) 전극이 연결되어 있고, 상기 유기 발광 다이오드(OLED91)의 캐소드 전극은 접지되어 있다. 이와 유사하게, 상기 트랜지스터(M93)의 소스에는 상기 유기 발광 다이오드(OLED92)의 어노드 전극이 연결되어 있고, 상기 유기 발광 다이오드(OLED92)의 캐소드 전극은 접지되어 있다. 그리고, 상기 트랜지스터(M92)의 드레인에는 (n-1)번째 전원 공급선(Vdd[n-1])이 연결되어 있고, 상기 트랜지스터(M93)의 드레인에는 n번째 전원 공급선(Vdd[n])이 연결되어 있다. 도 9에는 인접한 두 개의 화소가 도시되어 있으며, 두 화소는 동일한 구조를 가진다. 상기 도 9에서 도면 부호(M91, M92, M93, C91, C92, OLED91, OLED92)와 도면 부호(M94, M95, M96, C93, C94, OLED93, OLED94)는 각각 서로 대응하는 관계를 가진다. The scan line Scan is connected to the gate of the transistor M91 and the data line Data [n] is connected to the drain. Gates of the two transistors M92 and M93 are commonly connected to a source of the transistor M91. Holding capacitors C91 and C92 are connected between the gates and the drains of the two transistors M92 and M93, respectively. An anode electrode of the organic light emitting diode OLED91 is connected to a source of the transistor M92, and a cathode electrode of the organic light emitting diode OLED91 is grounded. Similarly, an anode electrode of the organic light emitting diode OLED92 is connected to a source of the transistor M93, and a cathode electrode of the organic light emitting diode OLED92 is grounded. The n-th power supply line Vdd [n-1] is connected to the drain of the transistor M92, and the n-th power supply line Vdd [n] is connected to the drain of the transistor M93. It is connected. In FIG. 9, two adjacent pixels are shown, and the two pixels have the same structure. In FIG. 9, reference numerals M91, M92, M93, C91, C92, OLED91, and OLED92 and reference numerals M94, M95, M96, C93, C94, OLED93, and OLED94 have a corresponding relationship with each other.

상기 도 9에 도시되지 않았지만, 데이터선 구동회로에서 상기 각 전원 공급선으로 전원 전압이 인가되며, 짝수번째 전원 공급선에는 화소 어레이의 위쪽에 위치한 전극에서 전원 전압이 인가되고, 홀수번째 전원 공급선에는 화소 어레이의 아래쪽에 위치한 전극에서 전원 전압이 인가된다.Although not shown in FIG. 9, a power supply voltage is applied to each of the power supply lines in a data line driving circuit, a power supply voltage is applied to an even numbered power supply line from an electrode located above the pixel array, and a pixel array is applied to an odd numbered power supply line. The power supply voltage is applied from the electrode located below the.

상기 도 9에 도시된 화소에서의 동작은 상기 도 5a에 도시된 화소에서의 동작과 거의 동일하다. 따라서, 중복을 피하기 위해서 여기서는 그 설명을 생략한다. 다만, 각 트랜지스터(M92, M93)의 드레인 전류는 독립적으로 상기 각 유기 발광 다이오드(OLED91, OLED92)의 발광을 제어한다. 그리고, 상기 화소의 휘도는 이들 두 유기 발광 다이오드(OLED91, OLED92)에서의 발광 정도의 평균값으로 결정된다. The operation in the pixel shown in FIG. 9 is almost the same as the operation in the pixel shown in FIG. 5A. Therefore, in order to avoid duplication, the description is abbreviate | omitted here. However, the drain currents of the transistors M92 and M93 independently control the light emission of the organic light emitting diodes OLED91 and OLED92. The luminance of the pixel is determined by an average value of the degree of light emission in these two organic light emitting diodes OLED91 and OLED92.

위에서 살펴본 바와 같이, 본 발명의 화상 표시 장치에서는 하나의 화소에 복수의 전원 공급선이 연결되도록 구성하고, 각 전원 공급선으로의 전원 전압 인가 방향이 서로 반대가 되도록 함으로써, 각 전원 공급선의 배선 저항으로 인한 화소 어레이 패널 상의 위치별 휘도 불균일을 감소시킬 수 있다. As described above, in the image display apparatus of the present invention, a plurality of power supply lines are connected to one pixel, and the directions of applying power voltages to the respective power supply lines are opposite to each other, resulting in wiring resistance of each power supply line. The luminance nonuniformity for each position on the pixel array panel can be reduced.

도 1은 종래의 기술에 따른 화상 표시 장치에서 전원 전압의 인가 방식을 보여주는 도면.1 is a view showing a method of applying a power supply voltage in an image display apparatus according to the prior art.

도 2는 본 발명의 실시예에 따른 화상 표시 장치의 전체 구조를 보여주는 도면.2 is a diagram showing the overall structure of an image display device according to an embodiment of the present invention;

도 3은 본 발명의 실시예에 따른 화상 표시 장치에서 전원 전압의 인가 방식을 보여주는 도면.3 is a view showing a method of applying a power supply voltage in an image display device according to an embodiment of the present invention.

도 4a 및 도 4b는 본 발명의 실시예에 따른 화상 표시 장치에서 패널 위치에 따른 전원 전압의 변화와 종래의 화상 표시 장치에서 패널 위치에 따른 전원 전압의 변화를 각각 보여주는 도면. 4A and 4B illustrate changes in power supply voltage according to panel position in an image display apparatus according to an exemplary embodiment of the present invention, and changes in power supply voltage according to panel position in a conventional image display apparatus, respectively.

도 5a는 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제1실시예를 보여주는 도면.Fig. 5A shows a first embodiment of a pixel structure applied to the image display device of the present invention.

도 5b는 상기 도 5a에 도시된 화소 구조를 이용한 화소 어레이를 보여주는 도면.FIG. 5B illustrates a pixel array using the pixel structure illustrated in FIG. 5A.

도 6a는 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제2실시예를 보여주는 도면.Fig. 6A is a diagram showing a second embodiment of the pixel structure applied to the image display device of the present invention.

도 6b는 상기 도 6a에 도시된 화소 구조를 이용한 화소 어레이를 보여주는 도면.FIG. 6B illustrates a pixel array using the pixel structure illustrated in FIG. 6A.

도 7a는 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제3실시예를 보여주는 도면.Fig. 7A shows a third embodiment of a pixel structure applied to the image display device of the present invention.

도 7b는 상기 도 7a에 도시된 화소 구조를 이용한 화소 어레이를 보여주는 도면.FIG. 7B illustrates a pixel array using the pixel structure illustrated in FIG. 7A.

도 8a는 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제4실시예를 보여주는 도면. Fig. 8A shows a fourth embodiment of the pixel structure applied to the image display device of the present invention.

도 8b는 상기 도 8a에 도시된 화소 구조를 이용한 화소 어레이를 보여주는 도면. 8B is a diagram illustrating a pixel array using the pixel structure illustrated in FIG. 8A.

도 9는 본 발명의 화상 표시 장치에 적용되는 화소 구조의 제5실시예를 보여주는 도면.Fig. 9 shows a fifth embodiment of the pixel structure applied to the image display device of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

M51 ~ M56 : 트랜지스터 C51 ~ C54 : 캐패시터M51 to M56: transistors C51 to C54: capacitors

OLED51, OLED52 : 유기 발광 다이오드OLED51, OLED52: Organic Light Emitting Diode

Scan : 주사선 Data : 데이터선Scan: Scan Line Data: Data Line

Vdd : 전원 공급선Vdd: power supply line

Claims (12)

서로 일정 간격을 두고서 수평으로 배열된 다수의 주사선; A plurality of scan lines arranged horizontally at regular intervals from each other; 서로 일정 간격을 두고서 상기 각 주사선에 수직으로 배열된 다수의 데이터선;A plurality of data lines arranged perpendicular to each of the scan lines with a predetermined distance from each other; 상기 각 주사선과 데이터선의 교차점에 형성된 다수의 화소; 및, A plurality of pixels formed at intersections of the scan lines and the data lines; And, 상기 각 주사선과 평행하게 배열되며, 상기 각 화소에 복수 개가 연결되도록 형성된 다수의 전원 공급선을 포함하며, A plurality of power supply lines arranged in parallel with each scan line, the plurality of power supply lines being connected to each pixel; 상기 각 주사선에는 상기 다수의 화소를 1행 단위로 순차적으로 주사하기 위한 신호가 인가되고, 상기 각 데이터선에는 휘도 정보를 포함하는 신호가 인가되며, 상기 다수의 전원 공급선에는 전원 전압이 인가되며, Signals for sequentially scanning the plurality of pixels in a row unit are applied to each of the scan lines, signals including luminance information are applied to each of the data lines, and power voltages are applied to the plurality of power supply lines. 상기 전원 전압의 인가 방향은 각 화소에 연결된 복수 개의 전원 공급선에서 서로 반대 방향이 되도록 하는 것을 특징으로 하는 화상 표시 장치.And the application direction of the power supply voltage is opposite to each other in a plurality of power supply lines connected to each pixel. 제1항에 있어서, The method of claim 1, 상기 각 화소에 구비된 상기 복수 개의 전원 공급선 중 하나에 대해서는 화소의 좌측에서 전원 전압이 인가되고, 상기 복수 개의 전원 공급선 중 다른 하나에 대해서는 화소의 우측에서 전원 전압이 인가되는 것을 특징으로 하는 화상 표시 장치.Image display, characterized in that a power supply voltage is applied to the left side of the pixel for one of the plurality of power supply lines provided in each pixel, and a power supply voltage is applied to the right side of the pixel for the other one of the plurality of power supply lines. Device. 제1항에 있어서, The method of claim 1, 상기 각 전원 공급선은 그에 인접하는 두 행의 화소에 공통으로 연결되어 있으며, 임의의 한 화소에 인접하는 두 전원 공급선에 인가되는 전원 전압의 인가 방향은 서로 반대인 것을 특징으로 하는 화상 표시 장치.And each power supply line is commonly connected to two rows of pixels adjacent thereto, and an application direction of a power voltage applied to two power supply lines adjacent to any one pixel is opposite to each other. 제3항에 있어서, The method of claim 3, 상기 임의의 한 화소에 인접하는 두 전원 공급선 중 하나에 대해서는 화소의 좌측에서 전원 전압이 인가되고, 상기 두 전원 공급선 중 다른 하나에 대해서는 화소의 우측에서 전원 전압이 인가되는 것을 특징으로 하는 화상 표시 장치.A power supply voltage is applied on the left side of the pixel to one of two power supply lines adjacent to any one pixel, and a power supply voltage is applied on the right side of the pixel to the other one of the two power supply lines. . 제1항 내지 제4항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 4, 상기 각 화소는, Each pixel, 게이트에는 주사선이 연결되고 드레인에는 데이터선이 연결되어, 게이트 전압에 따라 스위칭 동작을 수행하는 제1트랜지스터;A first transistor connected to a gate of the scan line and a data line of the drain to perform a switching operation according to a gate voltage; 게이트가 상기 제1트랜지스터의 소스에 연결되며, 드레인에는 상기 복수 개의 전원 공급선 중 하나가 연결되어, 상기 게이트와 드레인 사이의 전압에 대응하는 전류를 드레인에 발생시키는 제2트랜지스터;A second transistor having a gate connected to a source of the first transistor, and a drain connected to one of the plurality of power supply lines, the second transistor generating a current corresponding to a voltage between the gate and the drain; 게이트가 상기 제1트랜지스터의 소스에 연결되며, 드레인에는 상기 복수 개의 전원 공급선 중 다른 하나가 연결되어, 상기 게이트와 드레인 사이의 전압에 대응하는 전류를 드레인에 발생시키는 제3트랜지스터;A third transistor having a gate connected to a source of the first transistor, and a drain connected to another one of the plurality of power supply lines to generate a current corresponding to a voltage between the gate and the drain to the drain; 상기 제2 및 제3트랜지스터의 게이트와 드레인 사이에 각각 연결된 제1 및 제2유지 캐패시터; 및First and second holding capacitors connected between the gate and the drain of the second and third transistors, respectively; And 상기 제2 및 제3트랜지스터의 소스에 어노드 전극이 공통으로 연결되고, 캐소드 전극은 접지되어, 상기 제2 및 제3트랜지스터의 드레인 전류의 합에 의해 발광 동작을 수행하는 유기 발광 다이오드로 구성됨을 특징으로 하는 화상 표시 장치.An anode electrode is commonly connected to a source of the second and third transistors, and a cathode is grounded, and the organic light emitting diode is configured to perform a light emitting operation by the sum of drain currents of the second and third transistors. An image display device. 제1항 내지 제4항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 4, 상기 각 화소는, Each pixel, 게이트에는 주사선이 연결되고 드레인에는 데이터선이 연결되어, 게이트 전압에 따라 스위칭 동작을 수행하는 제1트랜지스터;A first transistor connected to a gate of the scan line and a data line of the drain to perform a switching operation according to a gate voltage; 게이트가 상기 제1트랜지스터의 소스에 연결되며, 드레인에는 상기 복수 개의 전원 공급선 중 하나가 연결되어, 상기 게이트와 드레인 사이의 전압에 대응하는 전류를 드레인에 발생시키는 제2트랜지스터;A second transistor having a gate connected to a source of the first transistor, and a drain connected to one of the plurality of power supply lines, the second transistor generating a current corresponding to a voltage between the gate and the drain; 게이트가 상기 제1트랜지스터의 소스에 연결되며, 드레인에는 상기 복수 개의 전원 공급선 중 다른 하나가 연결되어, 상기 게이트와 드레인 사이의 전압에 대응하는 전류를 드레인에 발생시키는 제3트랜지스터;A third transistor having a gate connected to a source of the first transistor, and a drain connected to another one of the plurality of power supply lines to generate a current corresponding to a voltage between the gate and the drain to the drain; 상기 제2 및 제3트랜지스터의 게이트와 드레인 사이에 각각 연결된 제1 및 제2유지 캐패시터; 및First and second holding capacitors connected between the gate and the drain of the second and third transistors, respectively; And 상기 제2 및 제3트랜지스터의 소스에 어노드 전극이 각각 연결되고, 캐소드 전극은 접지되어, 상기 제2 및 제3트랜지스터의 드레인 전류에 의해 발광 동작을 수행하는 제1 및 제2유기 발광 다이오드로 구성됨을 특징으로 하는 화상 표시 장치.An anode electrode is connected to a source of the second and third transistors, and a cathode is grounded, and the first and second organic light emitting diodes perform light emission operations by drain currents of the second and third transistors. An image display device, characterized in that. 서로 일정 간격을 두고서 수평으로 배열된 다수의 주사선;A plurality of scan lines arranged horizontally at regular intervals from each other; 서로 일정 간격을 두고서 상기 각 주사선에 수직으로 배열된 다수의 데이터선;A plurality of data lines arranged perpendicular to each of the scan lines with a predetermined distance from each other; 상기 각 주사선과 데이터선의 교차점에 형성된 다수의 화소; 및, A plurality of pixels formed at intersections of the scan lines and the data lines; And, 상기 각 데이터선과 평행하게 배열되며, 상기 각 화소에 복수 개가 연결되도록 형성된 다수의 전원 공급선을 포함하며, A plurality of power supply lines arranged in parallel with each of the data lines, the plurality of power supply lines being connected to each of the pixels; 상기 각 주사선에는 상기 다수의 화소를 1행 단위로 순차적으로 주사하기 위한 신호가 인가되고, 상기 각 데이터선에는 휘도 정보를 포함하는 신호가 인가되며, 상기 다수의 전원 공급선에는 전원 전압이 인가되며, Signals for sequentially scanning the plurality of pixels in units of one row are applied to each of the scan lines, signals including luminance information are applied to each of the data lines, and power voltages are applied to the plurality of power supply lines. 상기 전원 전압의 인가 방향은 각 화소에 연결된 복수 개의 전원 공급선에서 서로 반대 방향이 되도록 하는 것을 특징으로 하는 화상 표시 장치.And the application direction of the power supply voltage is opposite to each other in a plurality of power supply lines connected to each pixel. 제7항에 있어서, The method of claim 7, wherein 상기 각 화소에 구비된 상기 복수 개의 전원 공급선 중 하나에 대해서는 화소의 위쪽에서 전원 전압이 인가되고, 상기 복수 개의 전원 공급선 중 다른 하나에 대해서는 화소의 아래쪽에서 전원 전압이 인가되는 것을 특징으로 하는 화상 표시 장치.An image display, characterized in that a power supply voltage is applied above one pixel to one of the plurality of power supply lines provided in each pixel, and a power supply voltage is applied below a pixel to another one of the plurality of power supply lines. Device. 제7항에 있어서, The method of claim 7, wherein 상기 각 전원 공급선은 그에 인접하는 두 열의 화소에 공통으로 연결되어 있으며, 임의의 한 화소에 인접하는 두 전원 공급선에 인가되는 전원 전압의 인가 방향은 서로 반대인 것을 특징으로 하는 화상 표시 장치.And each power supply line is commonly connected to two columns of pixels adjacent thereto, and an application direction of a power voltage applied to two power supply lines adjacent to any one pixel is opposite to each other. 제9항에 있어서, The method of claim 9, 상기 임의의 한 화소에 인접하는 두 전원 공급선 중 하나에 대해서는 화소의 위쪽에서 전원 전압이 인가되고, 상기 두 전원 공급선 중 다른 하나에 대해서는 화소의 아래쪽에서 전원 전압이 인가되는 것을 특징으로 하는 화상 표시 장치.A power supply voltage is applied above one pixel to one of two power supply lines adjacent to the one pixel, and a power supply voltage is applied below the pixel to another one of the two power supply lines. . 제7항 내지 제10항 중 어느 한 항에 있어서, The method according to any one of claims 7 to 10, 상기 각 화소는, Each pixel, 게이트에는 주사선이 연결되고 드레인에는 데이터선이 연결되어, 게이트 전압에 따라 스위칭 동작을 수행하는 제1트랜지스터;A first transistor connected to a gate of the scan line and a data line of the drain to perform a switching operation according to a gate voltage; 게이트가 상기 제1트랜지스터의 소스에 연결되며, 드레인에는 상기 복수 개의 전원 공급선 중 하나가 연결되어, 상기 게이트와 드레인 사이의 전압에 대응하는 전류를 드레인에 발생시키는 제2트랜지스터;A second transistor having a gate connected to a source of the first transistor, and a drain connected to one of the plurality of power supply lines, the second transistor generating a current corresponding to a voltage between the gate and the drain; 게이트가 상기 제1트랜지스터의 소스에 연결되며, 드레인에는 상기 복수 개의 전원 공급선 중 다른 하나가 연결되어, 상기 게이트와 드레인 사이의 전압에 대응하는 전류를 드레인에 발생시키는 제3트랜지스터;A third transistor having a gate connected to a source of the first transistor, and a drain connected to another one of the plurality of power supply lines to generate a current corresponding to a voltage between the gate and the drain to the drain; 상기 제2 및 제3트랜지스터의 게이트와 드레인 사이에 각각 연결된 제1 및 제2유지 캐패시터; 및First and second holding capacitors connected between the gate and the drain of the second and third transistors, respectively; And 상기 제2 및 제3트랜지스터의 소스에 어노드 전극이 공통으로 연결되고, 캐소드 전극은 접지되어, 상기 제2 및 제3트랜지스터의 드레인 전류의 합에 의해 발광 동작을 수행하는 유기 발광 다이오드로 구성됨을 특징으로 하는 화상 표시 장치.An anode electrode is commonly connected to a source of the second and third transistors, and a cathode is grounded, and the organic light emitting diode is configured to perform a light emitting operation by the sum of drain currents of the second and third transistors. An image display device. 제7항 내지 제10항 중 어느 한 항에 있어서, The method according to any one of claims 7 to 10, 상기 각 화소는, Each pixel, 게이트에는 주사선이 연결되고 드레인에는 데이터선이 연결되어, 게이트 전압에 따라 스위칭 동작을 수행하는 제1트랜지스터;A first transistor connected to a gate of the scan line and a data line of the drain to perform a switching operation according to a gate voltage; 게이트가 상기 제1트랜지스터의 소스에 연결되며, 드레인에는 상기 복수 개의 전원 공급선 중 하나가 연결되어, 상기 게이트와 드레인 사이의 전압에 대응하는 전류를 드레인에 발생시키는 제2트랜지스터;A second transistor having a gate connected to a source of the first transistor, and a drain connected to one of the plurality of power supply lines, the second transistor generating a current corresponding to a voltage between the gate and the drain; 게이트가 상기 제1트랜지스터의 소스에 연결되며, 드레인에는 상기 복수 개의 전원 공급선 중 다른 하나가 연결되어, 상기 게이트와 드레인 사이의 전압에 대응하는 전류를 드레인에 발생시키는 제3트랜지스터;A third transistor having a gate connected to a source of the first transistor, and a drain connected to another one of the plurality of power supply lines to generate a current corresponding to a voltage between the gate and the drain to the drain; 상기 제2 및 제3트랜지스터의 게이트와 드레인 사이에 각각 연결된 제1 및 제2유지 캐패시터; 및First and second holding capacitors connected between the gate and the drain of the second and third transistors, respectively; And 상기 제2 및 제3트랜지스터의 소스에 어노드 전극이 각각 연결되고, 캐소드 전극은 접지되어, 상기 제2 및 제3트랜지스터의 드레인 전류에 의해 발광 동작을 수행하는 제1 및 제2유기 발광 다이오드로 구성됨을 특징으로 하는 화상 표시 장치.An anode electrode is connected to a source of the second and third transistors, and a cathode is grounded, and the first and second organic light emitting diodes perform light emission operations by drain currents of the second and third transistors. An image display device, characterized in that.