KR100478276B1 - Integrated circuit for receving light - Google Patents
Integrated circuit for receving light Download PDFInfo
- Publication number
- KR100478276B1 KR100478276B1 KR10-2002-0040414A KR20020040414A KR100478276B1 KR 100478276 B1 KR100478276 B1 KR 100478276B1 KR 20020040414 A KR20020040414 A KR 20020040414A KR 100478276 B1 KR100478276 B1 KR 100478276B1
- Authority
- KR
- South Korea
- Prior art keywords
- switching element
- amplifier
- voltage
- resistor
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/697—Arrangements for reducing noise and distortion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 출력파형의 왜곡을 방지할 수 있도록 한 광 수신용 집적회로에 관한 것이다.The present invention relates to an integrated circuit for receiving light, which can prevent distortion of an output waveform.
본 발명의 광 수신용 집적회로는 외부로부터 입력되는 빛신호에 따라 상이한 전류를 생성하기 위한 포토 다이오드 및 더미 다이오드와, 포토 다이오드 및 더미 다이오드로부터 입력되는 전류신호를 이에 대응하는 전압신호로 변환하기 위한 전류-전압 컨버터와, 전압신호를 증폭하기 위한 적어도 둘 이상의 앰프들과, 첫번째 앰프의 뒷단에 설치되어 첫번째 앰프로부터 출력되는 교류신호만을 통과시키기 위한 2개의 커플링 캐패시터와, 상기 앰프들 중에서 마지막 앰프의 뒷단에 설치되어 듀티비가 일정한 펄스폭의 출력파형을 출력하는 래치를 구비한다. The integrated circuit for receiving light of the present invention is a photodiode and a dummy diode for generating a different current according to the light signal input from the outside, and for converting a current signal input from the photodiode and the dummy diode into a corresponding voltage signal A current-voltage converter, at least two amplifiers for amplifying a voltage signal, two coupling capacitors installed at the rear of the first amplifier and passing only the AC signal output from the first amplifier, and the last amplifier among the amplifiers. It is provided at the rear end of the latch having a duty ratio outputting the output waveform of a constant pulse width.
Description
본 발명은 광 수신용 집적회로에 관한 것으로 특히, 출력파형의 왜곡을 방지할 수 있도록 한 광 수신용 집적회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit for optical reception, and more particularly, to an integrated circuit for optical reception capable of preventing distortion of an output waveform.
광 수신용 집적회로는 외부로부터 공급되는 광의 양에 대응하여 소정의 전압펄스를 공급하기 위하여 이용된다. 이와 같은 광 수신용 집적회로는 디지털 텔레비전, MP3 플레이어, 디지털 플레이어 및 DVD 플레이어등 다양한 분야에서 사용되고 있다.An optical receiving integrated circuit is used to supply a predetermined voltage pulse in correspondence with the amount of light supplied from the outside. Such optical reception integrated circuits are used in various fields such as digital televisions, MP3 players, digital players and DVD players.
도 1은 종래의 광 수신용 집적회로를 나타내는 도면이다.1 is a diagram illustrating a conventional optical receiving integrated circuit.
도 1을 참조하면, 종래의 광 수신용 집적회로는 포토 다이오드(PD), 더미 다이오드(DD), 전류-전압 컨버터(Current-Voltage Converter : 이하 "I-V 컨버터"라 함)(2) 및 다수의 앰프들(4,6,…,8)을 구비한다.Referring to FIG. 1, a conventional optical receiving integrated circuit includes a photo diode (PD), a dummy diode (DD), a current-voltage converter (hereinafter referred to as an “IV converter”) 2, and a plurality of Amplifiers 4, 6, ..., 8 are provided.
포토 다이오드(PD)와 더미 다이오드(DD)는 외부로부터 빛이 공급되었을 때 빛에 대응하는 소정의 전류를 I-V 컨버터(2)로 공급한다. 이때, 포토 다이오드(PD)와 더미 다이오드(DD)는 빛에 대응하여 서로 상이한 전류를 I-V 컨버터(2)로 공급한다.The photodiode PD and the dummy diode DD supply a predetermined current corresponding to the light to the I-V converter 2 when light is supplied from the outside. At this time, the photodiode PD and the dummy diode DD supply different currents to the I-V converter 2 in response to light.
포토 다이오드(PD)와 기저전압원(GND) 사이에는 제 1캐패시터(C1)가 설치된다. 더미 다이오드(DD)와 기저전압원(GND) 사이에는 제 2캐패시터(C2)가 설치된다. The first capacitor C1 is provided between the photodiode PD and the ground voltage source GND. The second capacitor C2 is provided between the dummy diode DD and the base voltage source GND.
I-V 컨버터(2)는 포토 다이오드(PD) 및 더미 다이오드(DD)로부터 공급되는 전류를 전압으로 변환하여 제 1앰프(4)로 공급한다. 제 1앰프(4)는 I-V 컨버터(2)로부터 입력되는 전압값을 증폭하여 제 2앰프(6)로 공급한다. 제 2앰프(6)는 제 1앰프(4)에서 입력된 전압을 증폭한다. 제 2앰프(6)에서 증폭된 전압은 제 n(n은 3이상의 자연수)앰프(8) 앞단에 설치된 도시되지 않은 앰프들을 거쳐 제 n앰프(8)로 공급된다. 제 n앰프(8)는 자신에게 입력된 전압을 증폭하여 출력한다. The I-V converter 2 converts a current supplied from the photodiode PD and the dummy diode DD into a voltage and supplies it to the first amplifier 4. The first amplifier 4 amplifies the voltage value input from the I-V converter 2 and supplies it to the second amplifier 6. The second amplifier 6 amplifies the voltage input from the first amplifier 4. The voltage amplified by the second amplifier 6 is supplied to the nth amplifier 8 via an amplifier (not shown) provided in front of the nth (n is a natural number of 3 or more) amplifier 8. The nth amplifier 8 amplifies and outputs the voltage input thereto.
제 n(n은 3이상의 자연수)앰프(8) 앞단에는 제 1 및 제 2커플링 캐패시터(CC1,CC2)가 설치된다. 제 1 및 제 2커플링 캐패시터(CC1,CC2)는 제 n앰프(8)로 공급되는 직류성분의 전압을 차단한다. 즉, 제 1 및 제 2커플링 캐패시터(CC1,CC2)는 교류성분의 전압만을 제 n앰프(8)로 공급하게 된다.First and second coupling capacitors CC1 and CC2 are provided in front of the n-th (n is a natural number of 3 or more) amplifier 8. The first and second coupling capacitors CC1 and CC2 block the voltage of the DC component supplied to the n-th amplifier 8. That is, the first and second coupling capacitors CC1 and CC2 supply only the voltage of the AC component to the nth amplifier 8.
이와같은 종래의 광 수신용 집적회로에서는 전원이 입력되었을 때 제 n앰프(8)로부터 출력되는 전압이 하이(High) 또는 로우(Low) 상태인지 결정되어 있지 않다. 따라서, 광 수신용 집적회로에 초기 전원이 입력되었을 때 오동작이 발생될 염려가 있다.In such a conventional optical receiving integrated circuit, it is not determined whether the voltage output from the nth amplifier 8 is high or low when power is input. Therefore, there is a fear that a malfunction may occur when the initial power is input to the optical receiving integrated circuit.
아울러, 종래의 광 수신용 집적회로에서 제 1 및 제 2커플링 캐패시터(CC1,CC2)가 마지막단 앰프(8)의 앞단에 설치되게 된다. 이와 같이 제 1 및 제 2커플링 캐패시터(CC1,CC2)가 마지막단 앰프(8)의 앞단에 설치되면 제 n앰프(8)에서 최종출력되는 펄스의 듀티비(duty ratio)가 변화되게 된다. 다시 말하여, 앰프들(4,6,…,8)에 의해 증폭된 펄스가 제 1 및 제 2커플링 캐피시터(CC1,CC2)로 입력되기 때문에 펄스의 듀티비 변화를 초래하고, 이에 따라 오동작이 발생될 염려가 있다.In addition, in the conventional optical receiving integrated circuit, the first and second coupling capacitors CC1 and CC2 are installed at the front end of the last stage amplifier 8. As such, when the first and second coupling capacitors CC1 and CC2 are installed at the front end of the last stage amplifier 8, the duty ratio of the pulse finally output from the nth amplifier 8 is changed. In other words, since the pulses amplified by the amplifiers 4, 6, ..., 8 are input to the first and second coupling capacitors CC1, CC2, they cause a change in the duty ratio of the pulses and thus malfunction. This may occur.
또한, 종래의 광 수신용 집적회로는 래치등의 소자를 구비하지 않기 때문에 낮운 주파수의 펄스가 입력되었을 때 파형이 왜곡되게 된다. In addition, since the conventional optical receiving integrated circuit does not include an element such as a latch, the waveform is distorted when a pulse of low frequency is input.
따라서, 본 발명의 목적은 출력파형의 왜곡을 방지할 수 있도록 한 광 수신용 집적회로를 제공하는 것이다. Accordingly, an object of the present invention is to provide an integrated circuit for receiving light, which can prevent distortion of an output waveform.
상기 목적을 달성하기 위하여 본 발명의 광 수신용 집적회로는 외부로부터 입력되는 빛신호에 따라 상이한 전류를 생성하기 위한 포토 다이오드 및 더미 다이오드와, 포토 다이오드 및 더미 다이오드로부터 입력되는 전류신호를 이에 대응하는 전압신호로 변환하기 위한 전류-전압 컨버터와, 전압신호를 증폭하기 위한 적어도 둘 이상의 앰프들과, 첫번째 앰프의 뒷단에 설치되어 첫번째 앰프로부터 출력되는 교류신호만을 통과시키기 위한 2개의 커플링 캐패시터와, 상기 앰프들 중에서 마지막 앰프의 뒷단에 설치되어 듀티비가 일정한 펄스폭의 출력파형을 출력하는 래치를 구비한다. In order to achieve the above object, the optical receiving integrated circuit of the present invention corresponds to a photodiode and a dummy diode for generating a different current according to a light signal input from the outside, and a current signal input from the photodiode and the dummy diode. A current-to-voltage converter for converting the voltage signal, at least two amplifiers for amplifying the voltage signal, two coupling capacitors installed at the rear end of the first amplifier for passing only the AC signal output from the first amplifier, Among the amplifiers, a rear end of the last amplifier is provided with a latch for outputting an output waveform having a constant pulse width.
상기 마지막 앰프와 래치는 하나의 회로로 동시에 구현된다. The last amplifier and latch are simultaneously implemented in one circuit.
상기 마지막 앰프와 래치는, 전압원과 기저전압원 사이에 접속되는 제 1 및 제 2스위칭소자와, 제 1스위칭소자에 바이어스전압을 공급하기 위한 바이어스전압원과, 제 2스위칭소자의 베이스단자에 자신의 베이스단자가 접속됨과 아울러 이미터단자가 기저전압원에 접속되는 제 3스위칭소자와, 제 3스위칭소자의 컬렉터단자와 상기 전압원 사이에 직렬로 접속되는 제 1저항 및 제 4스위칭소자와, 제 4스위칭소자의 이미터단자 및 제 3스위칭소자의 컬렉터단자에 자신의 이미터단자가 접속되는 제 5스위칭소자와, 제 5스위칭소자의 컬렉터단자와 전압원 사이에 접속되는 제 2저항과, 제 4스위칭소자의 베이스단자와 제 5스위칭소자의 컬렉터단자 사이에 접속되는 제 3저항과, 제 5스위칭소자의 베이스단자와 제 4스위칭소자의 컬렉터단자 사이에 접속되는 제 4저항을 구비한다. The last amplifier and the latch includes a first and second switching elements connected between the voltage source and the base voltage source, a bias voltage source for supplying a bias voltage to the first switching element, and a base thereof at the base terminal of the second switching element. A third switching element having a terminal connected thereto and an emitter terminal connected to a base voltage source, a first resistor and a fourth switching element connected in series between a collector terminal of the third switching element and the voltage source, and a fourth switching element A fifth switching element connected to its emitter terminal and a collector terminal of the third switching element of the second switching element, a second resistor connected between the collector terminal of the fifth switching element and the voltage source, and a fourth switching element A third resistor connected between the base terminal and the collector terminal of the fifth switching element, and a third resistor connected between the base terminal of the fifth switching element and the collector terminal of the fourth switching element. 4 resistors.
상기 제 3저항 및 제 4저항의 저항값을 상이하게 설정함으로써 초기에 출력되는 출력신호의 값을 결정한다. By setting the resistance values of the third and fourth resistors differently, the value of the output signal initially output is determined.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.
이하 도 2 내지 도 3을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 2 to 3.
도 2는 본 발명의 실시예에 의한 광 수신용 집적회로를 나타내는 도면이다.2 is a view showing an integrated circuit for receiving light according to an embodiment of the present invention.
도 2를 참조하면, 본 발명의 실시예에 의한 광 수신용 집적회로는 포토 다이오드(PD), 더미 다이오드(DD), I-V 컨버터(10), 엠프들(12,14,…,16) 및 래치(18)를 구비한다.Referring to FIG. 2, an integrated circuit for receiving light according to an embodiment of the present invention includes a photo diode (PD), a dummy diode (DD), an IV converter 10, amplifiers 12, 14,..., 16, and latches. (18) is provided.
포토 다이오드(PD)와 더미 다이오드(DD)는 외부로부터 빛이 공급되었을 때 빛에 대응하는 소정의 전류를 I-V 컨버터(10)로 공급한다. 이때, 포토 다이오드(PD)와 더미 다이오드(DD)는 빛에 대응하여 서로 상이한 전류를 I-V 컨버터(10)로 공급한다.The photodiode PD and the dummy diode DD supply a predetermined current corresponding to the light to the I-V converter 10 when light is supplied from the outside. In this case, the photodiode PD and the dummy diode DD supply different currents to the I-V converter 10 in response to light.
포토 다이오드(PD)와 기저전압원(GND) 사이에는 제 1캐패시터(C1)가 설치된다. 더미 다이오드(DD)와 기저전압원(GND) 사이에는 제 2캐패시터(C2)가 설치된다. The first capacitor C1 is provided between the photodiode PD and the ground voltage source GND. The second capacitor C2 is provided between the dummy diode DD and the base voltage source GND.
I-V 컨버터(10)는 포토 다이오드(PD) 및 더미 다이오드(DD)로부터 공급되는 전류를 전압으로 변환하여 제 1앰프(12)로 공급한다. 제 1앰프(12)는 I-V 컨버터(10)로부터 입력되는 전압값을 증폭하여 제 1 및 제 2커플링 캐패시터(CC1,CC2)로 공급한다. The I-V converter 10 converts a current supplied from the photodiode PD and the dummy diode DD into a voltage and supplies it to the first amplifier 12. The first amplifier 12 amplifies the voltage value input from the I-V converter 10 and supplies it to the first and second coupling capacitors CC1 and CC2.
제 1 및 제 2커플링 캐패시터(CC1,CC2)는 제 1앰프(12)로부터 공급되는 직류성분의 전압을 차단한다. 즉, 제 1 및 제 2커플링 캐패시터(CC1,CC2)는 제 1앰프(12)로부터 공급되는 교류성분의 전압만을 제 2앰프(14)로 공급한다. 한편, 본 발명에서는 제 1 및 제 2커플링 캐패시터(CC1,CC2)가 첫번째 앰프(12) 뒷단에 설치되게 된다. 이와 같이 제 1 및 제 2커플링 캐패시터(CC1,CC2)가 첫번째 앰프(12)의 뒷단에 설치되면 최종출력의 듀티비를 안정적으로 유지할 수 있다. The first and second coupling capacitors CC1 and CC2 block a voltage of a DC component supplied from the first amplifier 12. That is, the first and second coupling capacitors CC1 and CC2 supply only the voltage of the AC component supplied from the first amplifier 12 to the second amplifier 14. Meanwhile, in the present invention, the first and second coupling capacitors CC1 and CC2 are installed at the rear end of the first amplifier 12. As such, when the first and second coupling capacitors CC1 and CC2 are installed at the rear end of the first amplifier 12, the duty ratio of the final output can be stably maintained.
다시 말하여, 입력신호가 많음 앰프들에 의하여 전압이 증폭되기 전에 제 1 및 제 2커플링 캐패시터(CC1,CC2)를 거침으로써 안정적인 듀티비를 가지는 출력펄스를 얻을 수 있다.In other words, an output pulse having a stable duty ratio can be obtained by passing through the first and second coupling capacitors CC1 and CC2 before the voltage is amplified by the amplifiers having a large number of input signals.
제 1앰프(10)에서 출력되어 제 1 및 제 2커플링 캐패시터(CC1,CC2)를 거친 전압은 제 2앰프(14)로 공급된다. 제 2앰프(14)는 제 1앰프(10)로부터 공급된 전압값을 증폭한다. 제 2앰프(14)에서 증폭된 전압값은 제 n(n은 3이상의 자연수)앰프(16) 앞단에 설치된 도시되지 않은 앰프들을 거쳐 제 n앰프(16)로 공급된다. 제 n앰프(16)는 자신에게 입력된 전압을 증폭하여 래치(18)로 공급한다. 래치(18)는 제 n앰프(16)로부터 공급된 전압을 다음단(Output)으로 출력한다. 이와 같은 래치(18)는 낮은 주파수의 신호가 입력될 때에도 출력신호가 안정적으로 출력될 수 있도록 한다. 한편, 제 n앰프(16)와 래치(18)회로는 하나의 회로로 동시에 구현되게 된다.The voltage output from the first amplifier 10 and passed through the first and second coupling capacitors CC1 and CC2 is supplied to the second amplifier 14. The second amplifier 14 amplifies the voltage value supplied from the first amplifier 10. The voltage value amplified by the second amplifier 14 is supplied to the nth amplifier 16 via an amplifier (not shown) provided in front of the nth (n is a natural number of 3 or more) amplifier 16. The n-th amplifier 16 amplifies the voltage input thereto and supplies it to the latch 18. The latch 18 outputs the voltage supplied from the nth amplifier 16 to the next output. Such a latch 18 allows the output signal to be stably output even when a low frequency signal is input. Meanwhile, the n-th amplifier 16 and the latch 18 circuit are simultaneously implemented as one circuit.
도 3은 도 2에 도시된 본 발명의 광 수신용 집적회로를 상세히 나타내는 회로도이다.FIG. 3 is a circuit diagram showing in detail the optical receiving integrated circuit of the present invention shown in FIG.
도 3을 참조하면, 본 발명의 광 수신용 집적회로의 앰프들(12,14,15)은 차동 증폭기로 이루어진다. 또한, 제 n앰프(16)는 래치기능과 증폭기능을 동시에 수행하게 된다.Referring to FIG. 3, the amplifiers 12, 14, and 15 of the integrated circuit for receiving light of the present invention may include a differential amplifier. In addition, the n-th amplifier 16 performs the latch function and the amplifier function at the same time.
먼저, 전원이 입력되었을 때 제 n앰프(16)의 동작을 상세히 설명하기로 한다. 제 n앰프(16)는 전압원(Vcc)과 기저전압원(GND) 사이에 접속되는 제 19 및 제 20 스위칭소자(Q19,Q20)와, 제 20스위칭소자(Q20)의 베이스단자에 자신의 베이스단자가 접속되는 제 21스위칭소자(Q21)와, 제 21스위칭소자(Q21)의 컬렉터단자와 전압원(Vcc) 사이에 접속되는 제 18저항(R18) 및 제 22스위칭소자(Q22)와, 제 18저항(R18) 및 제 22스위칭소자(Q22)에 병렬로 접속되는 제 19저항(R19) 및 제 23스위칭소자(Q23)와, 제 22스위칭소자(Q22)의 베이스단자와 제 23스위칭소자(Q23)의 컬렉터단자 사이에 설치되는 제 20저항(R20)과, 제 23스위칭소자(Q22)의 베이스단자와 제 22스위칭소자의 컬렉터단자 사이에 설치되는 제 21저항(R21)을 구비한다.First, the operation of the n-th amplifier 16 when power is input will be described in detail. The n-th amplifier 16 has its base terminal connected to the base terminals of the 19th and 20th switching elements Q19 and Q20 connected between the voltage source Vcc and the base voltage source GND, and the 20th switching element Q20. Is connected to the twenty-first switching element (Q21), the collector terminal of the twenty-first switching element (Q21) and the voltage source (Vcc), the eighteenth resistor (R18) and the twenty-second switching element (Q22), and the eighteenth resistor The nineteenth resistor R19 and the twenty-third switching element Q23 connected in parallel to the R18 and the twenty-second switching element Q22, and the base terminal and the twenty-third switching element Q23 of the twenty-second switching element Q22; And a twenty-first resistor (R20) provided between the collector terminals of the twenty-seventh resistor and a twenty-first resistor (R21) provided between the base terminal of the twenty-third switching element (Q22) and the collector terminal of the twenty-second switching element.
여기서, 제 21저항(R21)의 저항값은 제 20저항(R20)의 저항값보다 크게 설정된다. 예를 들어, 제 20저항(R20)의 저항값이 10㏀으로 설정되고, 제 21저항(R21)의 저항값이 20㏀으로 설정되게 된다.(여기서, 제 20저항(R20) 및 제 21저항(R21)의 저항값을 반대로 설정할 수 있다.)Here, the resistance value of the twenty-first resistor R21 is set larger than the resistance value of the twentieth resistor R20. For example, the resistance value of the twentieth resistor R20 is set to 10 kW, and the resistance value of the twenty-first resistor R21 is set to 20 kW. The resistance value of (R21) can be set in reverse.)
동작과정을 설명하면, 전원이 입력되었을 때 제 19스위칭소자(Q19), 제 20스위칭소자(Q20) 및 제 21스위칭소자(Q21)의 베이스단자에 도시되지 않은 바이어스회로로부터 소정 전압이 인가된다. 이때, 제 19스위칭소자(Q19), 제 20스위칭소자(Q20) 및 제 21스위칭소자(Q21)가 턴-온된다.In operation, when a power is input, a predetermined voltage is applied from a bias circuit not shown to the base terminals of the nineteenth switching element Q19, the twentieth switching element Q20, and the twenty-first switching element Q21. At this time, the 19th switching element Q19, the 20th switching element Q20, and the 21st switching element Q21 are turned on.
또한, 제 21저항(R21) 저항의 저항값이 높게 설정되기 때문에 제 21저항(R21)에는 하이(High)전압이 인가되고, 제 20저항(R20)에는 로우(Low)전압이 인가된다. 제 20저항(R20)에 로우(Low) 전압이 인가되면 제 22스위칭소자(Q22)의 베이스단자에 로우(Low) 전압이 인가되고, 이에 따라 제 22스위칭소자(Q22)가 턴-오프된다. 제 22스위칭소자(Q22)가 턴-오프되면 하이(High) 전압이 제 25스위칭소자(Q25)의 베이스단자로 공급된다. 이때, 제 25스위칭소자(Q25)는 턴-오프되고, 이에 따라 제 26스위칭소자(Q26) 및 제 27스위칭소자(Q27)가 턴-오프된다.In addition, since the resistance of the 21st resistor R21 is set high, a high voltage is applied to the 21st resistor R21, and a low voltage is applied to the 20th resistor R20. When a low voltage is applied to the twentieth resistor R20, a low voltage is applied to the base terminal of the twenty-second switching device Q22, and accordingly, the twenty-second switching device Q22 is turned off. When the twenty-second switching element Q22 is turned off, a high voltage is supplied to the base terminal of the twenty-fifth switching element Q25. At this time, the twenty-fifth switching element Q25 is turned off, and accordingly, the twenty-six switching element Q26 and the twenty-seventh switching element Q27 are turned off.
제 21저항(R21)에 하이(High)전압이 인가되면 제 23스위칭소자(Q23)의 베이스단자에 하이(High)전압이 인가되고, 이에 따라 제 23스위칭소자(Q23)가 턴-온된다. 제 23스위칭소자(Q23)가 턴-온되면 로우(Low)전압이 제 24스위칭소자(Q24)의 베이스단자로 공급된다. 이때, 제 24스위칭소자(Q24)가 턴-온되어 하이(High)전압이 출력된다. When a high voltage is applied to the twenty-first resistor R21, a high voltage is applied to the base terminal of the twenty-third switching element Q23, thereby turning on the twenty-third switching element Q23. When the twenty-third switching element Q23 is turned on, a low voltage is supplied to the base terminal of the twenty-fourth switching element Q24. At this time, the 24 th switching element Q24 is turned on to output a high voltage.
즉, 본 발명에서는 전원이 입력되었을 때 광 수신용 집적회로의 초기출력이 하이 상태를 유지한다. 이와 같이 전원이 입력될 때 광 수신용 집적회로의 출력을 특정 상태로 유지함으로써 오동작이 발생되는 것을 방지할 수 있다. That is, in the present invention, when the power is input, the initial output of the optical receiving integrated circuit maintains a high state. As such, when the power is input, the output of the optical receiving integrated circuit is maintained in a specific state, thereby preventing malfunction.
한편, 외부로부터 빛이 입력될 때 포토 다이오드(PD)와 더이 다이오드(DD)는 소정의 전류를 I-V 컨버터(10)로 공급한다.On the other hand, when light is input from the outside, the photodiode PD and the diode DD supply a predetermined current to the I-V converter 10.
I-V 컨버터(10)는 전압원(Vcc)과 기저전압원(GND) 사이에 설치되는 제 3저항(R3), 제 4저항(R4) 및 제 1스위칭소자(Q1)와, 전압원(Vcc)과 기저전압원(GND) 사이에 설치되는 제 5저항(R5), 제 6저항(R6) 및 제 2스위칭소자(Q2)와, 제 1스위칭소자(Q1)의 베이스단자와 컬렉터단자 사이에 설치되는 제 1저항(R1)과, 제 2스위칭소자(Q2)의 베이스단자와 컬렉터단자 사이에 설치되는 제 2저항(R2)을 구비한다. 제 1스위칭소자(Q1)의 베이스단자는 더미 다이오드(DD)에 접속되고, 제 2스위칭소자(Q2)의 베이스단자는 포토 다이오드(PD)에 접속된다.The IV converter 10 includes a third resistor R3, a fourth resistor R4 and a first switching element Q1 provided between the voltage source Vcc and the ground voltage source GND, the voltage source Vcc and the ground voltage source. A first resistor provided between the fifth resistor R5, the sixth resistor R6, and the second switching element Q2 and the base terminal and the collector terminal of the first switching element Q1 provided between (GND). (R1) and a second resistor (R2) provided between the base terminal and the collector terminal of the second switching element (Q2). The base terminal of the first switching element Q1 is connected to the dummy diode DD, and the base terminal of the second switching element Q2 is connected to the photodiode PD.
초기 전원이 입력되었을 때 포토 다이오드(PD)와 더미 다이오드(DD)는 소정의 전류를 제 1스위칭소자(Q1) 및 제 2스위칭소자(Q2)로 공급한다. 따라서, 제 1스위칭소자(Q1) 및 제 2스위칭소자(Q2)는 항상 턴-온상태를 유지한다. 이후, 포토 다이오드(PD)와 더미 다이오드(DD)는 외부로부터 입력되는 빛에 대응하여 소정의 전류를 제 1스위칭소자(Q1) 및 제 2스위칭소자(Q2)로 공급한다. 이때, 동일한 빛에 대하여 발생되는 전류의 양은 포토 다이오드(PD)와 더미 다이오드(DD)에서 상이하게 설정된다.When the initial power is input, the photodiode PD and the dummy diode DD supply a predetermined current to the first switching element Q1 and the second switching element Q2. Accordingly, the first switching element Q1 and the second switching element Q2 are always turned on. Thereafter, the photodiode PD and the dummy diode DD supply a predetermined current to the first switching element Q1 and the second switching element Q2 in response to light input from the outside. At this time, the amount of current generated for the same light is set differently in the photodiode PD and the dummy diode DD.
포토 다이오드(PD)에서 공급되는 전류는 제 2저항(R2)에 입력되고, 이에 따라 제 2저항(R2)의 전압값이 상승하게 된다. 마찬가지로, 더미 다이오드(DD)에서 공급되는 전류는 제 1저항(R1)에 입력되고, 이에 따라 제 1저항(R1)의 전압값이 상승하게 된다. 즉, I-V 컨버터(10)는 포토 다이오드(PD) 및 더미 다이오드(DD)에서 입력되는 전류값에 비례하는 전압값을 제 1앰프(12)로 공급한다.The current supplied from the photodiode PD is input to the second resistor R2, thereby increasing the voltage value of the second resistor R2. Similarly, the current supplied from the dummy diode DD is input to the first resistor R1, and accordingly the voltage value of the first resistor R1 is increased. That is, the I-V converter 10 supplies a voltage value proportional to a current value input from the photodiode PD and the dummy diode DD to the first amplifier 12.
제 1앰프(12)는 전압원(Vcc)과 기저전압원(GND) 사이에 접속되는 제 5스위칭소자(Q5), 제 6스위칭소자(Q6)와, 제 6스위칭소자(Q6)의 베이스단자에 자신의 베이스단자가 접속된 제 7스위칭소자(Q7)와, 제 7스위칭소자(Q7)의 컬렉터단자와 전압원(Vcc) 사이에 접속되는 제 7저항(R7) 및 제 3스위칭소자(Q3)와, 제 7저항(R7) 및 제 3스위칭소자(Q3)와 병렬로 접속되는 제 8저항(R8) 및 제 4스위칭소자(Q4)를 구비한다. The first amplifier 12 is connected to the base terminal of the fifth switching element Q5, the sixth switching element Q6, and the sixth switching element Q6 connected between the voltage source Vcc and the ground voltage source GND. A seventh switching element Q7 to which the base terminal of is connected, a seventh resistor R7 and a third switching element Q3 connected between the collector terminal of the seventh switching element Q7 and the voltage source Vcc, An eighth resistor R8 and a fourth switching element Q4 connected in parallel with the seventh resistor R7 and the third switching element Q3 are provided.
제 3스위칭소자(Q3)의 베이스단자는 제 3저항(R3) 및 제 4저항(R4)의 공통부에 접속된다. 제 4스위칭소자(Q4)의 베이스단자는 제 5저항(R5) 및 제 6저항(R6)의 공통부에 접속된다. The base terminal of the third switching element Q3 is connected to the common portion of the third resistor R3 and the fourth resistor R4. The base terminal of the fourth switching element Q4 is connected to the common portion of the fifth resistor R5 and the sixth resistor R6.
동작설명을 제 3스위칭소자(Q3)의 베이스단자에 3V의 전압(로우(Low)전압)이 인가되고, 제 4스위칭소자(Q4)의 베이스단자에 5V의 전압(하이(High)전압)이 인가된다고 가정하여 설명하기로 한다. The description of the operation is that a voltage of 3V (low voltage) is applied to the base terminal of the third switching element Q3, and a voltage of 5V (high voltage) is applied to the base terminal of the fourth switching element Q4. It is assumed that it is authorized.
제 4스위칭소자(Q4)의 베이스단자에 하이전압이 인가되면 제 4스위칭소자가 턴-온된다. 이때, 제 4스위칭소자(Q4)의 컬렉터단자에는 로우전압이 인가된다. 제 3스위칭소자(Q3)의 베이스단자에 로우전압이 인가되면 제 3스위칭소자(Q3)는 턴-오프된다. 이때, 제 3스위칭소자(Q3)의 컬렉터단자에는 하이전압이 인가된다. 즉, 제 1앰프(12)는 입력되는 전압의 차에 비례하여 전압을 증폭하고, 증폭된 전압을 제 2앰프(14)로 공급하게 된다. When a high voltage is applied to the base terminal of the fourth switching device Q4, the fourth switching device is turned on. At this time, a low voltage is applied to the collector terminal of the fourth switching element Q4. When a low voltage is applied to the base terminal of the third switching element Q3, the third switching element Q3 is turned off. At this time, a high voltage is applied to the collector terminal of the third switching element Q3. That is, the first amplifier 12 amplifies the voltage in proportion to the difference between the input voltage and supplies the amplified voltage to the second amplifier 14.
마찬가지로, 제 1앰프(12)는 제 3스위칭소자(Q3)의 베이스단자에 하이전압이 인가되고, 제 4스위칭소자(Q4)의 베이스단자에 로우전압이 인가될 때 제 3스위칭소자(Q3)의 컬렉터단자에 인가되는 로우전압 및 제 4스위칭소자(Q4)의 컬렉터단자에 인가되는 하이전압을 제 2앰프(14)로 공급하게 된다. Similarly, when the high voltage is applied to the base terminal of the third switching element Q3 and the low voltage is applied to the base terminal of the fourth switching element Q4, the first amplifier 12 has the third switching element Q3. The low voltage applied to the collector terminal of and the high voltage applied to the collector terminal of the fourth switching device Q4 are supplied to the second amplifier 14.
한편, 제 3스위칭소자(Q3)의 컬렉터단자와 제 2앰프(14) 사이에는 제 1커플링 캐패시터(CC1)가 설치된다. 또한, 제 4스위칭소자(Q4)의 컬렉터단자와 제 2앰프(14) 사이에는 제 2커플링 캐패시터(CC2)가 설치된다. 제 1 및 제 2커플링 캐패시터(CC1,CC2)는 제 1앰프(12)로부터 공급되는 직류성분을 차단하고, 교류 성분만을 제 2앰프(14)로 공급한다. 이와 같은 본 발명의 제 1 및 제 2커플링 캐패시터(CC1,CC2)는 제 1앰프(12)의 뒷단에 설치되게 된다. 이와 같이 제 1 및 제 2커플링 캐패시터(CC1,CC2)가 제 1앰프(12)의 뒷단에 설치되게 되면은(즉, 전압값이 소정이상으로 증폭되기 전에 커플링 캐패시터(CC1,CC2)를 통과하면) 최종출력의 듀티비를 안정적으로 유지할 수 있게 된다. On the other hand, a first coupling capacitor CC1 is provided between the collector terminal of the third switching element Q3 and the second amplifier 14. In addition, a second coupling capacitor CC2 is provided between the collector terminal of the fourth switching element Q4 and the second amplifier 14. The first and second coupling capacitors CC1 and CC2 block the DC component supplied from the first amplifier 12 and supply only the AC component to the second amplifier 14. As described above, the first and second coupling capacitors CC1 and CC2 of the present invention are installed at the rear end of the first amplifier 12. As such, when the first and second coupling capacitors CC1 and CC2 are installed at the rear end of the first amplifier 12 (that is, before the voltage value is amplified above a predetermined value, the coupling capacitors CC1 and CC2 are replaced). If passed), the duty ratio of the final output can be maintained stably.
한편, 제 2앰프(14) 및 제 3앰프(15)는 제 1앰프(12)와 동일하게 동작하게 된다. 즉, 제 2앰프(14) 및 제 3앰프(15)는 입력전압을 소정 증폭하여 다음단으로 공급하게 된다. 따라서, 제 2앰프(14) 및 제 3앰프(15)의 상세한 동작과정을 생략하기로 한다. Meanwhile, the second amplifier 14 and the third amplifier 15 operate in the same manner as the first amplifier 12. That is, the second amplifier 14 and the third amplifier 15 amplify the input voltage by a predetermined amount and supply it to the next stage. Therefore, detailed operations of the second amplifier 14 and the third amplifier 15 will be omitted.
제 n앰프(16)는 제 3앰프(15)로부터 입력되는 전압신호에 의하여 하이(High) 또는 로우(Low)의 신호 중 어느 하나의 신호를 출력한다. 예를 들어, 제 3앰프(15)로부터 제 22스위칭소자(Q22)의 베이스단자에 하이전압이 입력되고 제 23스위칭소자(Q23)의 베이스단자에 로우전압이 된다면, 제 22스위칭소자(Q22)가 턴-온되고 제 23스위칭소자(Q23)는 턴-오프된다. The n-th amplifier 16 outputs any one of a high or low signal according to the voltage signal input from the third amplifier 15. For example, if a high voltage is input from the third amplifier 15 to the base terminal of the twenty-second switching element Q22 and becomes a low voltage to the base terminal of the twenty-third switching element Q23, the twenty-second switching element Q22 Is turned on and the twenty-third switching element Q23 is turned off.
제 22스위칭소자(Q22)가 턴-온되면 제 25스위칭소자(Q25)가 턴-온된다. 제 25스위칭소자(Q25)가 턴-온되면 제 26 및 제 27스위칭소자(Q27)가 턴-온되어 로우전압이 출력된다. 한편, 제 23스위칭소자(Q23)의 베이스단자에 로우전압이 입력되면 제 24스위칭소자(Q24)는 턴-오프상태를 유지한다.When the twenty-second switching element Q22 is turned on, the twenty-fifth switching element Q25 is turned on. When the 25 th switching element Q25 is turned on, the 26 th and 27 th switching elements Q27 are turned on to output a low voltage. On the other hand, when a low voltage is input to the base terminal of the twenty-third switching element Q23, the twenty-fourth switching element Q24 maintains a turn-off state.
한편, 제 3앰프(15)로부터 제 22스위칭소자(Q22)의 베이스단자에 로우전압이 입력되고 제 23스위칭소자(Q23)의 베이스단자에 하이전압이 된다면, 제 22스위칭소자(Q22)가 턴-오프되고 제 23스위칭소자(Q23)는 턴-온된다.On the other hand, if the low voltage is input from the third amplifier 15 to the base terminal of the 22nd switching element Q22 and becomes the high voltage to the base terminal of the 23rd switching element Q23, the 22nd switching element Q22 is turned on. -Off and the twenty-third switching element Q23 is turned on.
제 22스위칭소자(Q22)가 턴-오프되면 제 25스위칭소자(Q25)가 턴-오프된다. 따라서, 제 26 및 제 27스위칭소자(Q26,Q27)도 턴-오프상태를 유지한다. 한편, 제 23스위칭소자(Q23)가 턴-온되면 제 24스위칭소자(Q24)가 턴-온된다. 제 24스위칭소자(Q24)가 턴-온되면 하이전압이 출력된다.When the twenty-second switching element Q22 is turned off, the twenty-fifth switching element Q25 is turned off. Therefore, the 26th and 27th switching elements Q26 and Q27 also remain turned off. On the other hand, when the twenty-third switching element Q23 is turned on, the twenty-fourth switching element Q24 is turned on. When the 24 th switching element Q24 is turned on, a high voltage is output.
한편, 제 n앰프(16)는 래치 기능을 겸하기 때문에 앞단에서 미약한 신호가 입력되더라도 안정적으로 출력을 유지할 수 있다. 다시말하여, 낮은 주파수의 신호가 입력되더라도 제 n앰프(16)는 안정적으로 출력을 유지할 수 있다. On the other hand, since the n-th amplifier 16 also serves as a latch function, it is possible to stably maintain the output even when a weak signal is input from the front end. In other words, even when a low frequency signal is input, the n-th amplifier 16 can stably maintain the output.
상술한 바와 같이, 본 발명에 따른 광 수신용 집적회로에 의하면 첫번째 앰프의 뒷단에 커플링 캐패시터가 설치되기 때문에 출력신호의 듀티비를 안정적으로 유지할 수 있다. 아울러, 초기에 전원이 입력되었을 때 광 수신용 집적회로에서 출력되는 출력신호를 하이 또는 로우 상태로 안정하게 유지할 수 있다. 아울러, 래치를 추가하여 낮은 주파수를 가지는 입력신호에서도 안정된 출력을 유지할 수 있다. As described above, according to the integrated circuit for optical reception according to the present invention, since the coupling capacitor is provided at the rear end of the first amplifier, the duty ratio of the output signal can be stably maintained. In addition, when the power is initially input, the output signal output from the optical receiving integrated circuit can be stably maintained in a high or low state. In addition, a latch can be added to maintain a stable output even in an input signal having a low frequency.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
도 1은 종래의 광 수신용 집적회로를 나티내는 블록도.1 is a block diagram illustrating a conventional optical receiving integrated circuit.
도 2는 본 발명의 광 수신용 집적회로를 나타내는 블록도.2 is a block diagram showing an integrated circuit for receiving optical of the present invention.
도 3은 도 2에 도시된 광 수신용 집적회로를 상세히 나타내는 회로도. FIG. 3 is a circuit diagram illustrating in detail the integrated circuit for receiving light shown in FIG. 2; FIG.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
2,10 : 전류-전압 컨버터 4,6,8,12,14,15,16 : 앰프2,10: current-voltage converter 4,6,8,12,14,15,16: amplifier
18 : 래치18: latch
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0040414A KR100478276B1 (en) | 2002-07-11 | 2002-07-11 | Integrated circuit for receving light |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0040414A KR100478276B1 (en) | 2002-07-11 | 2002-07-11 | Integrated circuit for receving light |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040007827A KR20040007827A (en) | 2004-01-28 |
| KR100478276B1 true KR100478276B1 (en) | 2005-03-24 |
Family
ID=37317108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0040414A KR100478276B1 (en) | 2002-07-11 | 2002-07-11 | Integrated circuit for receving light |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100478276B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100974810B1 (en) * | 2008-05-19 | 2010-08-06 | 정정철 | Method of greening the desert using the rice straw |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60239138A (en) * | 1984-05-14 | 1985-11-28 | Sumitomo Electric Ind Ltd | Light receiving circuit |
| JPS6373743A (en) * | 1986-09-16 | 1988-04-04 | Furukawa Electric Co Ltd:The | Digital optical link photodetection circuit |
| KR19980042719A (en) * | 1996-11-25 | 1998-08-17 | 쯔지 하루오 | Waveform shaping circuit and infrared data communication device using the same |
| US5804997A (en) * | 1995-09-19 | 1998-09-08 | Fujitsu Limited | Current-to-voltage converting device and light receiver |
-
2002
- 2002-07-11 KR KR10-2002-0040414A patent/KR100478276B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60239138A (en) * | 1984-05-14 | 1985-11-28 | Sumitomo Electric Ind Ltd | Light receiving circuit |
| JPS6373743A (en) * | 1986-09-16 | 1988-04-04 | Furukawa Electric Co Ltd:The | Digital optical link photodetection circuit |
| US5804997A (en) * | 1995-09-19 | 1998-09-08 | Fujitsu Limited | Current-to-voltage converting device and light receiver |
| KR19980042719A (en) * | 1996-11-25 | 1998-08-17 | 쯔지 하루오 | Waveform shaping circuit and infrared data communication device using the same |
| KR100265064B1 (en) * | 1996-11-25 | 2000-09-01 | 마찌다 가쯔히꼬 | Waveform-shaping circuit and a data-transmitting apparatus using such a circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040007827A (en) | 2004-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5055668A (en) | Photo-sensor cell suitable for IC chip | |
| TWI451690B (en) | Trans-impedance amplifier | |
| JPS634727A (en) | Optical digital signal receiver | |
| KR19980071656A (en) | Feedback amplifier and optical receiver using the same | |
| KR100478276B1 (en) | Integrated circuit for receving light | |
| JP2003037453A (en) | Current/voltage conversion circuit | |
| KR950003139B1 (en) | Circuit for amplifying current | |
| US3518458A (en) | Decoupling means for integrated circuit | |
| WO2002051001A3 (en) | A bias circuit for a low voltage differential circuit | |
| US5539350A (en) | Common mode logic line driver switching stage | |
| KR20040054873A (en) | Integrated circuit for receiving light | |
| KR20000005731A (en) | SRPP circuit having wide frequency range | |
| CA2065635C (en) | Transistor direct-coupled amplifier | |
| JP2003198279A (en) | Monitor circuit and optical receiver | |
| JP4597589B2 (en) | Optical receiver | |
| US6774723B2 (en) | Output stage with stable quiescent current | |
| KR100298876B1 (en) | Burn-in entry circuit | |
| JP2006060455A (en) | Constant current mirror circuit | |
| JP2005217468A (en) | Photocurrent/voltage conversion circuit | |
| JP2599429Y2 (en) | Photoelectric conversion circuit | |
| JP2665072B2 (en) | Amplifier circuit | |
| JP3058998B2 (en) | Semiconductor integrated circuit device | |
| KR100205233B1 (en) | Gate driving circuit | |
| KR950008954B1 (en) | Comparator with hysterisys | |
| KR950003354B1 (en) | Low offset amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130130 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140224 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150226 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160223 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20180212 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190211 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20200210 Year of fee payment: 16 |