KR100470195B1 - Capacitor of semiconductor device and method for manufacturing same - Google Patents

Capacitor of semiconductor device and method for manufacturing same Download PDF

Info

Publication number
KR100470195B1
KR100470195B1 KR10-2002-0018401A KR20020018401A KR100470195B1 KR 100470195 B1 KR100470195 B1 KR 100470195B1 KR 20020018401 A KR20020018401 A KR 20020018401A KR 100470195 B1 KR100470195 B1 KR 100470195B1
Authority
KR
South Korea
Prior art keywords
buffer insulating
dielectric film
film
capacitor
al2o3
Prior art date
Application number
KR10-2002-0018401A
Other languages
Korean (ko)
Other versions
KR20030079400A (en
Inventor
이재석
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2002-0018401A priority Critical patent/KR100470195B1/en
Publication of KR20030079400A publication Critical patent/KR20030079400A/en
Application granted granted Critical
Publication of KR100470195B1 publication Critical patent/KR100470195B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 장치의 커패시터 및 그 제조방법에 관한 것으로, 특히 본 발명의 제조방법은 반도체 기판의 하부 구조물 상부에 하부 전극을 형성하고, 하부 전극 상부에 제 1버퍼 절연막을 얇게 형성하고, 제 1버퍼 절연막 상부에 Al2O3 유전체막을 얇게 형성하고, Al2O3 유전막 상부에 제 2버퍼 절연막을 얇게 형성한 후에, 제 2버퍼 절연막 상부에 상부 전극을 형성한다. 그러므로, 본 발명은 높은 유전상수를 갖는 Al2O3를 유전체막으로 사용하되, Al2O3 유전체막과 하부/상부 전극 사이에 버퍼 역할을 하는 실리콘 산화막을 추가함으로써 Al2O3 유전체막과 하부/상부 전극 사이에서 발생되는 접착 불량, 스트레스 및 표면 거칠기로 인한 수율 저하를 막아 커패시터의 고유전율 및 낮은 누설전류 특성을 달성할 수 있다.The present invention relates to a capacitor of a semiconductor device and a method of manufacturing the same. In particular, the manufacturing method of the present invention is to form a lower electrode on the lower structure of the semiconductor substrate, a thin first buffer insulating film formed on the lower electrode, A thin Al2O3 dielectric film is formed over the buffer insulating film, and a thin second buffer insulating film is formed over the Al2O3 dielectric film, and then an upper electrode is formed over the second buffer insulating film. Therefore, the present invention uses Al2O3 having a high dielectric constant as the dielectric film, but adds a silicon oxide film that acts as a buffer between the Al2O3 dielectric film and the lower and upper electrodes, thereby causing adhesion between the Al2O3 dielectric film and the lower and upper electrodes. The high dielectric constant and low leakage current characteristics of the capacitor can be achieved by preventing yield degradation due to defects, stress, and surface roughness.

Description

반도체 장치의 커패시터 및 그 제조방법{CAPACITOR OF SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME}Capacitor of Semiconductor Device and Manufacturing Method Thereof {CAPACITOR OF SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME}

본 발명은 반도체 장치의 커패시터 및 그 제조 방법에 관한 것으로서, 특히 커패시터의 유전체막을 Al2O3로 형성하여 커패시터의 고유전율과 낮은 누설전류 특성을 갖도록 하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor of a semiconductor device and a method of manufacturing the same, and more particularly, to a technique of forming a dielectric film of a capacitor of Al 2 O 3 to have a high dielectric constant and a low leakage current characteristic of the capacitor.

현재 반도체 소자의 고집적화를 달성하기 위하여 소자의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다. 더구나 고집적화가 이루어질수록 커패시터의 크기또한 축소되기 때문에 단위 면적에 확보되는 커패시턴스를 높여야만 한다.In order to achieve high integration of semiconductor devices, researches and developments on reduction of devices and lowering of operating voltages have been actively conducted. In addition, the higher the integration, the smaller the capacitor size, so the capacitance secured in the unit area must be increased.

도 1은 종래 기술에 의한 반도체 장치의 커패시터 구조를 나타낸 도면이다. 도 1에 도시된 바와 같이, 일반적인 커패시터의 기본 구조는 하부 전극(10), 유전체막(20) 및 상부 전극(30)으로 구성된다.1 is a view showing a capacitor structure of a semiconductor device according to the prior art. As shown in FIG. 1, the basic structure of a general capacitor includes a lower electrode 10, a dielectric film 20, and an upper electrode 30.

작은 면적 내에서 보다 높은 커패시턴스를 확보하기 위해서는 다음과 같은 방법이 있다. 첫째 얇은 유전체막 두께를 확보하거나, 둘째 3차원적인 커패시터의 구조를 통해서 유효 면적을 증가하거나, 셋째 유전율이 높은 물질을 사용하여 유전체막을 형성한다.In order to secure higher capacitance in a small area, there are the following methods. First, a thin dielectric film thickness is secured, second, an effective area is increased through a three-dimensional capacitor structure, and third, a dielectric film is formed using a material having a high dielectric constant.

이에 SiO2 또는 SiN 등의 유전체막 대신에 고율전율을 갖도록 커패시터의 유전체를 ONO(Oxide/Nitride/Oxide) 구조로 채택하고 있다. 하지만, ONO 구조는 유전체막을 박막화할 경우 누설 전류가 급격히 증가하게 되는 문제점이 있다.Therefore, instead of a dielectric film such as SiO2 or SiN, the capacitor dielectric is adopted as an ONO (Oxide / Nitride / Oxide) structure to have a high coefficient of conductivity. However, the ONO structure has a problem in that leakage current rapidly increases when the dielectric film is thinned.

따라서 유전체막의 박막화를 하더라도 누설 전류가 발생하지 않는 새로운 커패시터용 유전체막의 개발이 필요하다. 최근 들어 가장 관심을 갖고있는 새로운 커패시터용 유전체막은 Al2O3 또는 Ta2O5 등이 있다. 이들 재료는 기존의 실리콘 산화막(SiO2)에 비해 유전율이 3-6배 정도 큰 물질이다.Therefore, it is necessary to develop a new dielectric dielectric film for capacitors that does not generate leakage current even when the dielectric film is thinned. The newest dielectric film for capacitors is Al2O3 or Ta2O5. These materials are three to six times larger in dielectric constant than conventional silicon oxide (SiO 2).

하지만, Al2O3 유전체막의 경우 하부 전극 또는 상부 전극과의 접착, 스트레스 및 표면 거칠 등의 문제를 유발하게 되므로 사용하는데 제한이 있었다.However, the Al2O3 dielectric film has limitations in use because it causes problems such as adhesion with the lower electrode or the upper electrode, stress and surface roughness.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 높은 유전상수를 갖는 Al2O3 유전체막을 사용하되, 유전체막과 전극 사이에 버퍼 절연막을 추가함으로써 Al2O3 유전체막과 하부/상부 전극 사이의 접착 불량, 스트레스 및 표면 거칠기로 인한 수율 저하를 막아 고유전율 및 낮은 누설전류 특성을 갖는 반도체 장치의 커패시터를 제공하는데 있다.An object of the present invention is to use the Al2O3 dielectric film having a high dielectric constant in order to solve the problems of the prior art as described above, a poor adhesion between the Al2O3 dielectric film and the lower / upper electrode by adding a buffer insulating film between the dielectric film and the electrode The present invention provides a capacitor of a semiconductor device having a high dielectric constant and a low leakage current characteristic by preventing a yield decrease due to stress, surface roughness, and the like.

본 발명의 다른 목적은 하부/상부 전극과 Al2O3 유전체막 사이에 접착 불량, 스트레스 및 표면 거칠기로 인한 수율 저하를 막을 수 있는 버퍼 절연막을 추가 형성함으로써 고유전율 및 낮은 누설전류 특성을 갖는 반도체 장치의 커패시터를 제조하는 방법을 제공하는데 있다.Another object of the present invention is to form a buffer insulating film between the lower and upper electrodes and the Al2O3 dielectric film to prevent yield degradation due to poor adhesion, stress and surface roughness, thereby providing a capacitor of a semiconductor device having high dielectric constant and low leakage current characteristics. To provide a method for producing a.

상기 목적을 달성하기 위하여 본 발명은 반도체 장치에서 하부 전극과 유전체막 및 상부 전극으로 이루어진 커패시터 구조에 있어서, 반도체 기판의 하부 구조물 상부에 형성된 하부 전극과, 하부 전극 상부에 얇게 형성된 제 1버퍼 절연막과, 제 1버퍼 절연막 상부에 얇게 형성된 Al2O3 유전체막과, Al2O3 유전막 상부에 얇게 형성된 제 2버퍼 절연막과, 제 2버퍼 절연막 상부에 형성된 상부 전극을 구비한다.In order to achieve the above object, the present invention provides a capacitor structure including a lower electrode, a dielectric film, and an upper electrode in a semiconductor device, comprising: a lower electrode formed on an upper portion of a lower structure of a semiconductor substrate; And a thin Al2O3 dielectric film formed over the first buffer insulating film, a second buffer insulating film thinly formed over the Al2O3 dielectric film, and an upper electrode formed over the second buffer insulating film.

상기 다른 목적을 달성하기 위하여 본 발명은 반도체 장치에서 하부 전극과 유전체 막 및 상부 전극으로 이루어진 커패시터를 제조하는 방법에 있어서, 반도체 기판의 하부 구조물 상부에 하부 전극을 형성하는 단계와, 하부 전극 상부에 제 1버퍼 절연막을 얇게 형성하는 단계와, 제 1버퍼 절연막 상부에 Al2O3 유전체막을얇게 형성하는 단계와, Al2O3 유전막 상부에 제 2버퍼 절연막을 얇게 형성하는 단계와, 제 2버퍼 절연막 상부에 상부 전극을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a capacitor including a lower electrode, a dielectric film, and an upper electrode in a semiconductor device, the method comprising: forming a lower electrode on an upper portion of a lower structure of a semiconductor substrate; Forming a thin first buffer insulating film, forming a thin Al2O3 dielectric film on the first buffer insulating film, forming a thin second buffer insulating film on the Al2O3 dielectric film, and forming an upper electrode on the second buffer insulating film. Forming a step.

도 1은 종래 기술에 의한 반도체 장치의 커패시터 구조를 나타낸 도면,1 is a view showing a capacitor structure of a semiconductor device according to the prior art;

도 2는 본 발명에 따른 반도체 장치의 커패시터 구조를 나타낸 도면,2 is a view showing a capacitor structure of a semiconductor device according to the present invention;

도 3a 내지 도 3e는 본 발명에 따른 반도체 장치의 커패시터 제조방법을 설명하기 위한 공정 순서도.3A to 3E are flowcharts illustrating a method of manufacturing a capacitor of a semiconductor device according to the present invention.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

100 : 하부 전극 102 : 제 1버퍼 절연막100: lower electrode 102: first buffer insulating film

104 : 유전체막 106 : Al2O3 유전체막104: dielectric film 106: Al2O3 dielectric film

108 : 반응 절연막 110 : 제 2버퍼 절연막108: reaction insulating film 110: second buffer insulating film

112 : 상부 전극112: upper electrode

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 반도체 장치의 커패시터 구조를 나타낸 도면이다. 도 2를 참조하면, 본 발명의 커패시터는 반도체 기판의 하부 구조물(미도시함) 상부에 형성된 하부 전극(100)과, 하부 전극(100) 상부에 얇게 형성된 제 1버퍼 절연막(102)과, 제 1버퍼 절연막(102) 상부에 얇게 형성된 Al2O3 유전체막(104)과, Al2O3 유전막(104) 상부에 얇게 형성된 제 2버퍼 절연막(108)과, 제 2버퍼 절연막(108) 상부에 형성된 상부 전극(110)을 포함한다.2 is a view showing a capacitor structure of a semiconductor device according to the present invention. Referring to FIG. 2, the capacitor of the present invention includes a lower electrode 100 formed on the lower structure (not shown) of the semiconductor substrate, a first buffer insulating layer 102 thinly formed on the lower electrode 100, and a first electrode. The Al2O3 dielectric film 104 thinly formed on the first buffer insulating film 102, the second buffer insulating film 108 thinly formed on the Al2O3 dielectric film 104, and the upper electrode 110 formed on the second buffer insulating film 108. ).

여기서 제 1 및 제 2버퍼 절연막(102, 108)은 실리콘 산화막(SiO2)으로 이루어진다. 그리고 본 발명의 커패시터에 있어서, Al2O3 유전체막(104)과 실리콘 산화막으로 이루어진 제 2버퍼 절연막(108) 사이에 반응 절연막(AlxSiyOz)이 추가 형성될 수 있다.The first and second buffer insulating layers 102 and 108 may be formed of a silicon oxide film SiO 2. In the capacitor of the present invention, a reactive insulating film AlxSiyOz may be further formed between the Al2O3 dielectric film 104 and the second buffer insulating film 108 formed of a silicon oxide film.

그러므로, 본 발명의 커패시터는 높은 유전상수를 갖는 Al2O3 유전체막(104)으로 사용하되, Al2O3 유전체막(104)과 하부/상부 전극(100, 110) 사이에 각각 제 1버퍼 절연막(102, 108)을 추가함으로써 이들 버퍼 절연막(102, 108)에 의해 Al2O3 유전체막(104)과 하부/상부 전극(100, 110) 계면에서 발생하는 접착 불량, 스트레스 및 표면 거칠기로 인한 수율 저하를 막을 수 있다.Therefore, the capacitor of the present invention is used as the Al2O3 dielectric film 104 having a high dielectric constant, but the first buffer insulating film 102, 108 between the Al2O3 dielectric film 104 and the lower and upper electrodes 100 and 110, respectively. By adding the buffer insulating films 102 and 108, a decrease in yield due to poor adhesion, stress and surface roughness generated at the interface between the Al2O3 dielectric film 104 and the lower / upper electrodes 100 and 110 can be prevented.

도 3a 내지 도 3e는 본 발명에 따른 반도체 장치의 커패시터의 제조방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의 제조 방법은 다음과 같다.3A to 3E are flowcharts illustrating a manufacturing method of a capacitor of a semiconductor device according to the present invention. Referring to this, the manufacturing method of the present invention is as follows.

우선, 도 3a에 도시된 바와 같이, 반도체 기판의 하부 구조물(미도시함) 상부에 하부 전극(100)을 형성한다. 이때, 하부 전극(100)은 도프트 폴리실리콘 또는 금속으로 형성할 수 있다.First, as shown in FIG. 3A, the lower electrode 100 is formed on the lower structure (not shown) of the semiconductor substrate. In this case, the lower electrode 100 may be formed of doped polysilicon or a metal.

도 3b에 도시된 바와 같이, 하부 전극(100) 상부에 제 1버퍼 절연막(102)으로서 실리콘 산화막을 얇게 형성한다.As shown in FIG. 3B, a thin silicon oxide film is formed as the first buffer insulating layer 102 on the lower electrode 100.

그리고 도 3c에 도시된 바와 같이, 제 1버퍼 절연막(102) 상부에 Al2O3 유전체막(104)을 얇게 형성한다. 이때 Al2O3 유전체막(104)은 화학적 기상증착(Chemical Vapor Deposition) 또는 물리적 기상증착법(Physical Vapor Deposition)으로 알루미늄(Al)을 증착한 후에 O2 또는 N2O로 플라즈마 처리(plasma treatment)하여 형성한다. 혹은 Al2O3 유전체막(104)은 화학적 기상증착법으로 AlO3를 증착해서 형성할 수도 있다.As shown in FIG. 3C, a thin Al2O3 dielectric film 104 is formed on the first buffer insulating film 102. In this case, the Al 2 O 3 dielectric film 104 is formed by depositing aluminum (Al) by chemical vapor deposition or physical vapor deposition, followed by plasma treatment with O 2 or N 2 O. Alternatively, the Al 2 O 3 dielectric film 104 may be formed by depositing AlO 3 by chemical vapor deposition.

그 다음 도 3d에 도시된 바와 같이, Al2O3 유전막(104) 상부에 제 2버퍼 절연막(108)으로서 실리콘 산화막을 얇게 형성한다. 이때 O2 또는 N2O 플라즈마 처리 공정에 의해 Al2O3 유전체막(104)과 제 2버퍼 절연막(108) 사이에 반응 절연막(106), 예를 들어 AlxSiyOz가 형성될 수 있다.3D, a thin silicon oxide film is formed as the second buffer insulating film 108 on the Al 2 O 3 dielectric film 104. In this case, a reaction insulating layer 106, for example, AlxSiyOz, may be formed between the Al 2 O 3 dielectric layer 104 and the second buffer insulating layer 108 by an O 2 or N 2 O plasma treatment process.

그리고나서 도 3e에 도시된 바와 같이, 제 2버퍼 절연막(108) 상부에 상부 전극(110)을 형성한다. 이때, 상부 전극(110)도 하부 전극(100)과 마찬가지로 도프트 폴리실리콘 또는 금속으로 형성할 수 있다.Then, as illustrated in FIG. 3E, the upper electrode 110 is formed on the second buffer insulating layer 108. In this case, the upper electrode 110 may be formed of doped polysilicon or metal, similarly to the lower electrode 100.

따라서, 본 발명은 높은 유전상수를 갖는 Al2O3를 유전체막으로 사용하되, Al2O3 유전체막과 하부/상부 전극 사이에 버퍼 역할을 하는 실리콘 산화막을 추가함으로써 Al2O3 유전체막과 하부/상부 전극 사이에서 발생되는 접착 불량, 스트레스 및 표면 거칠기로 인한 수율 저하를 막아 커패시터의 고유전율 및 낮은 누설전류 특성을 달성할 수 있다.Therefore, the present invention uses Al2O3 having a high dielectric constant as the dielectric film, but adds a silicon oxide film that acts as a buffer between the Al2O3 dielectric film and the lower and upper electrodes, thereby causing adhesion between the Al2O3 dielectric film and the lower and upper electrodes. The high dielectric constant and low leakage current characteristics of the capacitor can be achieved by preventing yield degradation due to defects, stress, and surface roughness.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.

Claims (10)

반도체 장치에서 하부 전극과 유전체막 및 상부 전극으로 이루어진 커패시터 구조에 있어서,In a semiconductor device, a capacitor structure comprising a lower electrode, a dielectric film, and an upper electrode, 반도체 기판의 하부 구조물 상부에 형성된 하부 전극;A lower electrode formed on the lower structure of the semiconductor substrate; 상기 하부 전극 상부에 얇게 형성된 제 1버퍼 절연막;A first buffer insulating layer thinly formed on the lower electrode; 상기 제 1버퍼 절연막 상부에 얇게 형성된 Al2O3 유전체막;An Al 2 O 3 dielectric film thinly formed on the first buffer insulating film; 상기 Al2O3 유전막 상부에 얇게 형성된 제 2버퍼 절연막; 및A second buffer insulating layer thinly formed on the Al2O3 dielectric layer; And 상기 제 2버퍼 절연막 상부에 형성된 상부 전극을 구비한 것을 특징으로 하는 반도체 장치의 커패시터.And an upper electrode formed over the second buffer insulating film. 제 1항에 있어서, 상기 제 1 및 제 2버퍼 절연막은 실리콘 산화막인 것을 특징으로 하는 반도체 장치의 커패시터.2. The capacitor of claim 1, wherein the first and second buffer insulating films are silicon oxide films. 제 1항에 있어서, 상기 Al2O3 유전체막과 상기 제 2버퍼 절연막 사이에 반응 절연막이 형성된 것을 특징으로 하는 반도체 장치의 커패시터.The capacitor of claim 1, wherein a reactive insulating film is formed between the Al2O3 dielectric film and the second buffer insulating film. 제 2항 및 제 3항에 있어서, 상기 반응 절연막은 AlxSiyOz인 것을 특징으로 하는 반도체 장치의 커패시터.The capacitor of claim 2 or 3, wherein the reaction insulating film is AlxSiyOz. 반도체 장치에서 하부 전극과 유전체 막 및 상부 전극으로 이루어진 커패시터를 제조하는 방법에 있어서,A method of manufacturing a capacitor comprising a lower electrode, a dielectric film, and an upper electrode in a semiconductor device, 반도체 기판의 하부 구조물 상부에 하부 전극을 형성하는 단계;Forming a lower electrode on the lower structure of the semiconductor substrate; 상기 하부 전극 상부에 제 1버퍼 절연막을 얇게 형성하는 단계;Forming a thin first buffer insulating layer on the lower electrode; 상기 제 1버퍼 절연막 상부에 Al2O3 유전체막을 얇게 형성하는 단계;Forming a thin Al2O3 dielectric film over the first buffer insulating film; 상기 Al2O3 유전막 상부에 제 2버퍼 절연막을 얇게 형성하는 단계; 및Forming a thin second buffer insulating layer on the Al2O3 dielectric layer; And 상기 제 2버퍼 절연막 상부에 상부 전극을 형성하는 단계를 포함한 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.And forming an upper electrode on the second buffer insulating layer. 제 5항에 있어서, 상기 제 1 및 제 2버퍼 절연막은 실리콘 산화막인 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.6. The method of claim 5, wherein the first and second buffer insulating films are silicon oxide films. 제 5항에 있어서, 상기 Al2O3 유전체막과 상기 제 2버퍼 절연막 사이에 반응 절연막이 형성된 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.6. The method of claim 5, wherein a reactive insulating film is formed between the Al2O3 dielectric film and the second buffer insulating film. 제 6항 및 제 7항에 있어서, 상기 반응 절연막은 AlxSiyOz인 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.The method of claim 6, wherein the reaction insulating film is Al x Si y O z. 제 5항에 있어서, 상기 Al2O3 유전체막을 얇게 형성하는 단계는The method of claim 5, wherein the forming of the Al 2 O 3 dielectric film is thin. 상기 제 1버퍼 절연막 상부에 화학적 또는 물리적 기상증착법으로 Al을 증착한 후에 O2 또는 N2O 플라즈마 처리하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.And depositing Al on the first buffer insulating layer by chemical or physical vapor deposition followed by O 2 or N 2 O plasma treatment. 제 5항에 있어서, 상기 Al2O3 유전체막을 얇게 형성하는 단계는The method of claim 5, wherein the forming of the Al 2 O 3 dielectric film is thin. 상기 제 1버퍼 절연막 상부에 화학적 기상증착법으로 AlO3를 증착하는 것을 특징으로 하는 반도체 장치의 커패시터 제조방법.And depositing AlO 3 on the first buffer insulating layer by chemical vapor deposition.
KR10-2002-0018401A 2002-04-04 2002-04-04 Capacitor of semiconductor device and method for manufacturing same KR100470195B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0018401A KR100470195B1 (en) 2002-04-04 2002-04-04 Capacitor of semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0018401A KR100470195B1 (en) 2002-04-04 2002-04-04 Capacitor of semiconductor device and method for manufacturing same

Publications (2)

Publication Number Publication Date
KR20030079400A KR20030079400A (en) 2003-10-10
KR100470195B1 true KR100470195B1 (en) 2005-02-05

Family

ID=32377774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0018401A KR100470195B1 (en) 2002-04-04 2002-04-04 Capacitor of semiconductor device and method for manufacturing same

Country Status (1)

Country Link
KR (1) KR100470195B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630687B1 (en) 2004-07-05 2006-10-02 삼성전자주식회사 Capacitor of analog device having multi-layer dielectric and method forming the same
KR20100100550A (en) 2009-03-06 2010-09-15 삼성전자주식회사 Fabricating method the memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521710A (en) * 1991-07-11 1993-01-29 Hitachi Ltd Semiconductor device
KR970054039A (en) * 1995-12-23 1997-07-31 김광호 Capacitor of semiconductor device and manufacturing method thereof
KR20000008014A (en) * 1998-07-09 2000-02-07 윤종용 Capacitor of semiconductor devices and method thereof
KR20010110527A (en) * 2000-06-07 2001-12-13 윤종용 Metal-insulator-metal capacitor and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521710A (en) * 1991-07-11 1993-01-29 Hitachi Ltd Semiconductor device
KR970054039A (en) * 1995-12-23 1997-07-31 김광호 Capacitor of semiconductor device and manufacturing method thereof
KR20000008014A (en) * 1998-07-09 2000-02-07 윤종용 Capacitor of semiconductor devices and method thereof
KR20010110527A (en) * 2000-06-07 2001-12-13 윤종용 Metal-insulator-metal capacitor and manufacturing method thereof

Also Published As

Publication number Publication date
KR20030079400A (en) 2003-10-10

Similar Documents

Publication Publication Date Title
US6821835B2 (en) Chemical vapor deposition of silicate high dielectric constant materials
AU729376B2 (en) Semiconductor device having a metal-insulator-metal capacitor
US6255122B1 (en) Amorphous dielectric capacitors on silicon
JPS6349907B2 (en)
JP2009177192A (en) Semiconductor device and method of forming composite gate dielectric layer
US6693051B2 (en) Silicon oxide based gate dielectric layer
KR100470195B1 (en) Capacitor of semiconductor device and method for manufacturing same
KR20070009285A (en) Capacitor of semiconductor device and method for fabrication the same
JP2704575B2 (en) Manufacturing method of capacitive element
KR19990048918A (en) Semiconductor device including capacitor and manufacturing method thereof
TW200400616A (en) Method for fabricating capacitor in semiconductor device
JPH06310654A (en) Semiconductor device and its manufacture
KR100300046B1 (en) Fabricating method of semiconductor device
KR100523658B1 (en) Method for manufacturing copper diffusion barrier
KR100683489B1 (en) Method for forming a capacitor in semiconductor device
US20040106248A1 (en) Method of fabricating a semiconductor device
US20050272210A1 (en) Method for manufacturing gate electrode of semiconductor device using aluminium nitride film
KR100587071B1 (en) Method for forming capacitor of semiconductor device
KR20000053449A (en) Intergrated circuit device with composite oxide dielectric
US20050285270A1 (en) Capacitors in semiconductor devices and methods of fabricating the same
KR20040006409A (en) Method of manufacturing a capacitor in a semiconductor device
KR20050064784A (en) Method for forming gate-electrodes of semiconductor devices
JP2704576B2 (en) Manufacturing method of capacitive element
JP2001217409A (en) Method for forming dielectric film
JPH06338588A (en) Mis capacitor and manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee