KR100469504B1 - Driving apparatus of liquid crystal display panel and method for driving the same - Google Patents

Driving apparatus of liquid crystal display panel and method for driving the same Download PDF

Info

Publication number
KR100469504B1
KR100469504B1 KR10-2001-0088584A KR20010088584A KR100469504B1 KR 100469504 B1 KR100469504 B1 KR 100469504B1 KR 20010088584 A KR20010088584 A KR 20010088584A KR 100469504 B1 KR100469504 B1 KR 100469504B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
crystal panel
image information
data
Prior art date
Application number
KR10-2001-0088584A
Other languages
Korean (ko)
Other versions
KR20030058192A (en
Inventor
김경석
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0088584A priority Critical patent/KR100469504B1/en
Publication of KR20030058192A publication Critical patent/KR20030058192A/en
Application granted granted Critical
Publication of KR100469504B1 publication Critical patent/KR100469504B1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/146—Flicker reduction circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정 패널의 구동장치 및 그 구동방법에 관한 것으로, 주사신호가 게이트 배선들에 순차적으로 인가되는 구동방식을 변경하고, 그에 따른 화상정보를 액정 패널에 도트-인버젼 방식으로 제공함으로써, 액정 패널의 위치별 휘도변화를 최소화할 수 있게 되어 액정 패널의 영역 별로 플리커 현상이 발생하는 것을 방지할 수 있으며, 또한 본 발명에서는 게이트 시프트 클럭이 종래에 비해 게이트 드라이버들의 갯수 배 또는 게이트 드라이버 블럭의 갯수 배 만큼 낮은 주파수로도 구동이 가능함에 따라 높은 주파수의 게이트 시프트 클럭이 요구되는 고해상도 제품에서 게이트 시프트 클럭을 생성하는데 겪는 어려움을 해소할 수 있게 된다.The present invention relates to a driving apparatus for a liquid crystal panel and a driving method thereof, by changing a driving method in which scan signals are sequentially applied to gate lines, and providing image information according to the dot-inversion method to the liquid crystal panel. It is possible to minimize the change in the luminance of each liquid crystal panel according to the position of the liquid crystal panel, thereby preventing flicker from occurring in each region of the liquid crystal panel. Also, in the present invention, the gate shift clock is more than the number of gate drivers or the gate driver block. The ability to drive frequencies as low as many times eliminates the difficulty of generating gate shift clocks in high-resolution products that require high-frequency gate shift clocks.

Description

액정 패널의 구동장치 및 그 구동방법{DRIVING APPARATUS OF LIQUID CRYSTAL DISPLAY PANEL AND METHOD FOR DRIVING THE SAME}DRIVING APPARATUS OF LIQUID CRYSTAL DISPLAY PANEL AND METHOD FOR DRIVING THE SAME

본 발명은 액정 패널의 구동장치 및 그 구동방법에 관한 것으로, 특히 액정 패널의 위치별 휘도변화를 최소화시키는 액정 패널의 구동장치 및 그 구동방법에 관한 것이다.The present invention relates to a driving apparatus for a liquid crystal panel and a driving method thereof, and more particularly, to a driving apparatus for a liquid crystal panel and a driving method thereof for minimizing the change in luminance for each position of the liquid crystal panel.

일반적으로, 액정 표시장치는 매트릭스(matrix) 형태로 배열된 액정 셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 액정 셀들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다.In general, a liquid crystal display device displays a desired image by individually supplying data signals according to image information to liquid crystal cells arranged in a matrix form, and adjusting a light transmittance of the liquid crystal cells. to be.

따라서, 액정 표시장치는 화소 단위의 액정 셀들이 매트릭스 형태로 배열되는 액정 패널과; 상기 액정 셀들을 구동하기 위한 드라이버 집적회로(integrated circuit : IC)를 구비한다.Accordingly, a liquid crystal display device includes: a liquid crystal panel in which liquid crystal cells in pixel units are arranged in a matrix form; A driver integrated circuit (IC) for driving the liquid crystal cells is provided.

상기 액정 패널은 서로 대향하는 컬러필터(color filter) 기판 및 박막 트랜지스터 어레이 기판과, 그 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 이격 간격에 충진된 액정층으로 구성된다.The liquid crystal panel includes a color filter substrate and a thin film transistor array substrate facing each other, and a liquid crystal layer filled in a spaced interval between the color filter substrate and the thin film transistor array substrate.

그리고, 상기 액정 패널의 박막 트랜지스터 어레이 기판 상에는 데이터 드라이버 집적회로로부터 공급되는 데이터 신호를 액정 셀들에 전송하기 위한 데이터 배선들과, 게이트 드라이버 집적회로로부터 공급되는 주사신호를 액정 셀들에 전송하기 위한 게이트 배선들이 서로 직교하며, 이들 데이터 배선들과 게이트 배선들의 교차부마다 액정 셀들이 정의된다. 또한, 상기 데이터 배선들과 게이트 배선들의일단부에는 상기 데이터 드라이버 집적회로와 게이트 드라이버 집적회로로부터 데이터 신호와 주사신호가 인가되는 데이터 패드와 게이트 패드가 구비된다.Further, data lines for transmitting a data signal supplied from a data driver integrated circuit to the liquid crystal cells on the thin film transistor array substrate of the liquid crystal panel, and gate lines for transmitting a scan signal supplied from the gate driver integrated circuit to the liquid crystal cells. Are orthogonal to each other, and liquid crystal cells are defined at each intersection of these data lines and the gate lines. In addition, one end of the data lines and the gate lines may include a data pad and a gate pad to which a data signal and a scan signal are applied from the data driver integrated circuit and the gate driver integrated circuit.

상기 게이트 드라이버 집적회로는 게이트 배선들에 순차적으로 주사신호를 공급함으로써, 매트릭스 형태로 배열된 액정 셀들이 1개 라인씩 순차적으로 선택되도록 하고, 그 선택된 1개 라인의 액정 셀들에는 데이터 드라이버 집적회로로부터 데이터 신호가 공급된다.The gate driver integrated circuit sequentially supplies scanning signals to the gate lines so that the liquid crystal cells arranged in a matrix form are sequentially selected one by one, and the selected one line of liquid crystal cells is selected from the data driver integrated circuit. The data signal is supplied.

한편, 상기 컬러필터 기판 및 박막 트랜지스터 어레이 기판의 대향하는 내측 면에는 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다. 이때, 화소전극은 박막 트랜지스터 어레이 기판 상에 액정 셀 별로 형성되는 반면에 공통전극은 컬러필터 기판의 전면에 일체화되어 형성된다. 따라서, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 액정 셀들의 광투과율을 개별적으로 조절할 수 있게 된다.Meanwhile, a common electrode and a pixel electrode are formed on opposite inner surfaces of the color filter substrate and the thin film transistor array substrate to apply an electric field to the liquid crystal layer. In this case, the pixel electrode is formed for each liquid crystal cell on the thin film transistor array substrate, while the common electrode is integrally formed on the entire surface of the color filter substrate. Therefore, by controlling the voltage applied to the pixel electrode in a state where a voltage is applied to the common electrode, it is possible to individually control the light transmittance of the liquid crystal cells.

또한, 각각의 액정 셀에는 스위칭 소자로 사용되는 박막 트랜지스터가 형성된다. 상기 게이트 배선들을 통하여 박막 트랜지스터의 게이트 전극에 주사신호가 공급된 액정 셀들에서는 그 박막 트랜지스터의 소스 전극과 드레인 전극 사이에 도전채널이 형성되며, 이때 상기 데이터 배선들을 통해 박막 트랜지스터의 소스 전극에 공급된 데이터신호가 박막 트랜지스터의 드레인 전극을 경유하여 화소전극에 공급됨에 따라 해당 액정 셀의 액정층에 전계가 인가된다.Each liquid crystal cell is also provided with a thin film transistor used as a switching element. In the liquid crystal cells in which the scan signal is supplied to the gate electrode of the thin film transistor through the gate lines, a conductive channel is formed between the source electrode and the drain electrode of the thin film transistor, wherein the conductive line is supplied to the source electrode of the thin film transistor through the data lines. As the data signal is supplied to the pixel electrode via the drain electrode of the thin film transistor, an electric field is applied to the liquid crystal layer of the liquid crystal cell.

상기한 바와같은 액정패널을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The liquid crystal panel as described above will be described in detail with reference to the accompanying drawings.

도1은 종래의 액정패널 및 그 구동부를 간략히 보인 예시도이다.1 is an exemplary view briefly showing a conventional liquid crystal panel and a driving unit thereof.

도1을 참조하면, 액정패널(10)은 박막 트랜지스터 어레이 기판(11) 상에 주사신호가 인가되는 게이트 배선들과 화상정보가 인가되는 데이터 배선들이 수직 교차하도록 배치되고, 그 교차영역에 액정 셀들이 매트릭스 형태로 배열되는 화상표시부(13)와, 상기 화상표시부(13)의 게이트 배선들과 접속되는 게이트 패드부(14) 및 데이터 배선들과 접속되는 데이터 패드부(15)를 구비한다. 상기 게이트 패드부(14)와 데이터 패드부(15)는 컬러필터 기판(12)과 중첩되지 않는 박막 트랜지스터 어레이 기판(11)의 가장자리 영역에 형성된다.Referring to FIG. 1, the liquid crystal panel 10 is disposed on the thin film transistor array substrate 11 so that the gate lines to which the scan signal is applied and the data lines to which image information is applied cross each other vertically, and the liquid crystal cell is disposed at the intersection area thereof. And an image display unit 13 arranged in a matrix form, a gate pad unit 14 connected to the gate lines of the image display unit 13, and a data pad unit 15 connected to the data lines. The gate pad part 14 and the data pad part 15 are formed in an edge region of the thin film transistor array substrate 11 that does not overlap the color filter substrate 12.

상기 게이트 패드부(14)에는 상기 게이트 배선들과 각각 대응되는 다수의 게이트 패드들이 일정하게 이격되도록 형성되고, 그 게이트 패드들은 게이트 배선들의 일측 끝단과 접속된다.The gate pad part 14 is formed such that a plurality of gate pads corresponding to the gate wires are spaced at regular intervals, and the gate pads are connected to one end of the gate wires.

상기 데이터 패드부(15)에는 상기 데이터 배선들과 각각 대응되는 다수의 데이터 패드들이 일정하게 이격되도록 형성되고, 그 데이터 패드들은 데이터 배선의 일측 끝단과 접속된다.The data pad unit 15 is formed such that a plurality of data pads corresponding to the data wires are spaced at regular intervals, and the data pads are connected to one end of the data wire.

상기 액정 셀들에는 게이트 전극이 게이트 배선들과 접속되고, 소스 전극이 데이터 배선들과 접속되어 액정 셀들에 인가되는 화상정보를 도통 또는 차단시키는 박막랜지스터와 같은 스위칭소자와, 그 박막 트랜지스터의 드레인 전극에 접속되어 액정 셀들을 구동시키는 화소전극과, 그 화소전극에 접속되는 스토리지 커패시터가 구비된다.In the liquid crystal cells, a switching element such as a thin film transistor which has a gate electrode connected to the gate lines and a source electrode connected to the data lines to conduct or block image information applied to the liquid crystal cells, and a drain electrode of the thin film transistor And a storage capacitor connected to the pixel electrode for driving the liquid crystal cells.

또한, 상기 컬러필터 기판(12)에는 블랙 매트릭스에 의해 셀 영역별로 분리되어 도포된 칼러필터들과, 상기 박막 트랜지스터 어레이 기판(11)에 형성된 화소전극의 상대전극인 공통 투명전극이 구비된다.In addition, the color filter substrate 12 includes color filters separated and applied to each cell region by a black matrix, and a common transparent electrode serving as a counter electrode of a pixel electrode formed on the thin film transistor array substrate 11.

상기한 바와같이 구성된 박막 트랜지스터 어레이 기판(11)과 컬러필터 기판(12)은 스페이서에 의해 이격되어 내부에 셀-갭이 마련되고, 그 셀-갭은 액정으로 채워지게 된다. 그리고, 박막 트랜지스터 기판(11)과 컬러필터 기판(12)은 화상표시부(13)의 외곽에 형성된 실링부(16)에 의해 합착된다.The thin film transistor array substrate 11 and the color filter substrate 12 configured as described above are spaced apart by a spacer to provide a cell gap therein, and the cell gap is filled with liquid crystal. The thin film transistor substrate 11 and the color filter substrate 12 are bonded by the sealing portion 16 formed on the outer side of the image display portion 13.

상기한 바와같은 액정 패널(10)을 구동하기 위해서 상기 게이트 패드부(14)에 순차적으로 주사신호를 인가하는 게이트 구동부(20)와, 상기 데이터 패드부(15)에 화상정보를 인가하는 데이터 구동부(30)가 구비된다.In order to drive the liquid crystal panel 10 as described above, a gate driver 20 sequentially applying scan signals to the gate pad unit 14, and a data driver unit applying image information to the data pad unit 15. 30 is provided.

상기 게이트 구동부(20)에는 일정한 갯수의 게이트 패드들에 접속되어 주사신호를 인가하는 소정 갯수의 게이트 드라이버들(21∼2x)이 구비된다.The gate driver 20 is provided with a predetermined number of gate drivers 21-2x connected to a predetermined number of gate pads to apply a scan signal.

상기 데이터 구동부(30)에는 일정한 갯수의 데이터 패드들에 접속되어 화상정보를 인가하는 소정 갯수의 데이터 드라이버들(31∼3y)이 구비된다.The data driver 30 is provided with a predetermined number of data drivers 31 to 3y connected to a predetermined number of data pads to apply image information.

한편, 타이밍 제어기(40)는 상기 게이트 구동부(20)에 제어신호(CS)를 공급하고, 데이터 구동부(30)에 화상정보와 제어신호(CS)를 공급한다. 이때, 타이밍 제어기(40)는 제어신호(CS)로써, 소정의 클럭신호, 게이트 스타트 신호 및 타이밍 신호를 공급하여 게이트 구동부(20)와 데이터 구동부(30)의 구동 타이밍을 제어한다.The timing controller 40 supplies the control signal CS to the gate driver 20, and supplies the image information and the control signal CS to the data driver 30. At this time, the timing controller 40 controls the driving timing of the gate driver 20 and the data driver 30 by supplying a predetermined clock signal, a gate start signal, and a timing signal as the control signal CS.

그리고, 도2는 상기 액정 패널(10)의 구동을 위해 인가되는 전압파형을 보인 예시도로서, 상기 도1과 도2를 참조하여 액정 패널의 구동에 대해 상세히 설명하기로 한다.2 is an exemplary view showing a voltage waveform applied to drive the liquid crystal panel 10. The driving of the liquid crystal panel will be described in detail with reference to FIGS. 1 and 2.

먼저, 컬러필터 기판(12) 상의 전면에 형성된 공통전극에 공통전압(Vcom)이 인가되고, 박막 트랜지스터 어레이 기판(11) 상에는 게이트 구동부(20)로부터 주사신호(VG1∼VGm)가 액정 패널(10)의 게이트 패드부(14)에 순차적으로 공급된다. 이때, 주사신호(VG1∼VGm)는 -5V의 저전위 구간과 20V의 고전위 구간을 갖는 펄스(pulse)가 순차적으로 시프트(shift) 되는 형태로 인가되며, 상기 게이트 패드부(14)에 인가된 주사신호(VG 1∼VGm)는 첫번째 게이트 배선(G1)으로부터 마지막 게이트 배선(Gm)에 이르기까지 순차적으로 공급된다.First, the common voltage Vcom is applied to the common electrode formed on the entire surface of the color filter substrate 12, and the scan signals V G1 to V Gm are transmitted from the gate driver 20 on the thin film transistor array substrate 11. Sequentially supplied to the gate pad part 14 of (10). In this case, the scan signals V G1 to V Gm are applied in a form in which pulses having a low potential section of -5 V and a high potential section of 20 V are sequentially shifted, and the gate pad part 14 The scan signals V G 1 to V Gm applied to are sequentially supplied from the first gate line G1 to the last gate line Gm.

따라서, 예를 들어 첫번째 게이트 배선(G1)에 인가된 주사신호(VG 1)가 -5V에서 20V로 천이하면, 첫번째 게이트 배선(G1)에 대응하는 박막 트랜지스터들의 게이트 전극에 고전위가 인가되고, 따라서 박막 트랜지스터들은 소스 전극과 드레인 전극 사이에 도전 채널이 형성되어 턴-온 된다.Thus, for example, when the scan signal V G 1 applied to the first gate line G1 transitions from −5 V to 20 V, a high potential is applied to the gate electrodes of the thin film transistors corresponding to the first gate line G1. Therefore, the thin film transistors are turned on by forming a conductive channel between the source electrode and the drain electrode.

그리고, 데이터 구동부(30)로부터 화상정보(Vd)가 데이터 배선들(D1∼Dn)에 공급된다.The image information Vd is supplied to the data lines D1 to Dn from the data driver 30.

상기 화상정보(Vd)는 데이터 배선들(D1∼Dn)로부터 연장되어 형성된 박막 트랜지스터들의 소스 전극에 인가되는데, 이때 상기 첫번째 게이트 배선(G1)에 대응하는 박막 트랜지스터가 턴-온 되어 있으므로, 첫번째 게이트 배선(G1)에 대응하는 박막 트랜지스터의 소스 전극에 인가된 화상정보(Vd)는 드레인 전극에 인가된다.The image information Vd is applied to the source electrodes of the thin film transistors extending from the data lines D1 to Dn. In this case, since the thin film transistor corresponding to the first gate line G1 is turned on, the first gate Image information Vd applied to the source electrode of the thin film transistor corresponding to the wiring G1 is applied to the drain electrode.

또한, 상기 박막 트랜지스터의 드레인 전극은 드레인 콘택홀을 통해 화소전극에 접속되므로, 화상정보(Vd)는 화소전극에 인가되어 상기 공통 투명전극에 인가된 공통전압(Vcom)과 함께 액정층에 전계를 인가하고, 따라서 액정이 구동되어 빛의 투과율이 제어된다.In addition, since the drain electrode of the thin film transistor is connected to the pixel electrode through the drain contact hole, the image information Vd is applied to the pixel electrode so that an electric field is applied to the liquid crystal layer together with the common voltage Vcom applied to the common transparent electrode. Is applied, and thus the liquid crystal is driven to control the transmittance of light.

그리고, 상기 화소전극은 스토리지 콘택홀을 통해 스토리지 전극에 접속되므로, 화소전극에 인가된 화상정보(Vd)는 박막 트랜지스터의 턴-온 구간 동안 스토리지 커패시터에 충전되며, 액정 용량 및 스토리지 커패시터 용량의 영향으로 인해 도2에 도시한 바와같이 화소전압(VP) 파형으로 나타난다.In addition, since the pixel electrode is connected to the storage electrode through the storage contact hole, the image information Vd applied to the pixel electrode is charged in the storage capacitor during the turn-on period of the thin film transistor. as it appears to be due to the pixel voltage (V P) waveform as shown in Fig.

한편, 첫번째 게이트 배선(G1)에 인가된 주사신호(VG 1)가 20V에서 -5V로 천이하고, 두번째 게이트 배선(G2)에 인가된 주사신호(VG2)가 -5V에서 20V로 천이하면, 첫번째 게이트 배선(G1)에 대응하는 박막 트랜지스터들은 턴-오프된다.On the other hand, when the scan signal V G 1 applied to the first gate line G1 transitions from 20V to -5V, and the scan signal V G2 applied to the second gate line G2 transitions from -5V to 20V, The thin film transistors corresponding to the first gate line G1 are turned off.

이때, 첫번째 게이트 배선(G1)에 대응하는 스토리지 커패시터들에 충전된 화소전압(VP)이 화소전극에 지속적으로 공급되어 첫번째 게이트 배선(G1)에 대응하는 액정 셀들의 구동이 유지되도록 한다.In this case, the pixel voltage V P charged in the storage capacitors corresponding to the first gate line G1 is continuously supplied to the pixel electrode to maintain driving of the liquid crystal cells corresponding to the first gate line G1.

또한, 두번째 게이트 배선(G2)에 인가된 주사신호(VG 2)에 의해 두번째 게이트 배선(G2)에 대응하는 박막 트랜지스터가 턴-온 되어, 상기 첫번째 게이트 배선(G1)의 구동과 동일하게 두번째 게이트 배선(G2)에 대응하는 액정 셀들, 박막 트랜지스터들 및 스토리지 커패시터들이 구동된다.Further, the thin film transistor corresponding to the second gate line G2 is turned on by the scan signal V G 2 applied to the second gate line G2, so that the thin film transistor is turned on in the same manner as the driving of the first gate line G1. Liquid crystal cells, thin film transistors, and storage capacitors corresponding to the gate line G2 are driven.

상기한 바와같이 주사신호(VG 1∼VGm)가 첫번째 게이트 배선(G1)으로부터 마지막 게이트 배선(Gm)에 이르기까지 순차적으로 인가되는 방식으로 한 프레임(frame)의 화상을 표시한 다음에는 다시 주사신호(VG 1∼VGm)가 첫번째 게이트 배선(G1)으로부터 마지막 게이트 배선(Gm)에 이르기까지 순차적으로 인가되어 다음 프레임의 화상을 표시하게 된다.Displaying the image of the scanning signal (V G 1 ~V Gm) is one frame (frame) in a manner that is sequentially applied to the last gate line (Gm) from the first gate line (G1) as described above, then again down to the scan signal (V G 1 ~V Gm) is the last gate line (Gm) from the first gate line (G1) is applied sequentially to thereby display an image of the next frame.

한편, 도2를 살펴보면, 상기 스토리지 커패시터에 충전된 화소전압(VP)은 박막 트랜지스터의 턴-오프 구간동안 박막 트랜지스터의 누설전류나 외부요인으로 인하여 시간이 지날수록 방전된다. 따라서, 액정의 휘도특성이 변화하며, 일반적으로 노멀리 화이트 모드(normally white mode)인 경우에는 화상이 점차로 밝아지고, 노멀리 블랙 모드(normally black mode)인 경우에는 화상이 점차로 어두워진다.Meanwhile, referring to FIG. 2, the pixel voltage V P charged in the storage capacitor is discharged over time due to leakage current or external factors of the thin film transistor during the turn-off period of the thin film transistor. Therefore, the luminance characteristic of the liquid crystal changes, and in general, the image gradually becomes bright in the normally white mode, and gradually darkens in the normally black mode.

따라서, 액정 패널의 특정영역에서 매 프레임별 휘도특성은 도3의 그래프도와 같이 나타난다.Therefore, the luminance characteristic of each frame in the specific region of the liquid crystal panel is shown in the graph of FIG.

또한, 상기한 바와같은 액정 패널의 휘도특성 변화는 주사신호(VG 1∼VGm)가 게이트 배선들에 순차적으로 인가되는 구동방식으로 인해 액정 패널의 영역별로 서로 다른 휘도를 나타내게 된다.In addition, the change in luminance characteristics of the liquid crystal panel as described above may show different luminance for each region of the liquid crystal panel due to the driving method in which the scan signals V G 1 to V Gm are sequentially applied to the gate lines.

즉, 도4의 예시도를 참조하면, 액정 패널(10)의 제1영역(X)은 주사신호(VG 1∼VG3)가 고전위로 인가된 다음 저전위로 천이된 시점으로부터 비교적 많은 시간이 경과되지 않았지만, 액정 패널(10)의 제2영역(Y)은 주사신호(VGm -1,VGm)가 고전위로 인가된 다음 저전위로 천이된 시점으로부터 비교적 많은 시간이 경과되었으므로, 박막 트랜지스터의 턴-오프 구간동안 액정 패널(10)의 제1영역(X)에 공급되는 화소전압(VP)의 누설된 양은 액정 패널(10)의 제2영역(Y)에 공급되는 화소전압(VP)의 누설된 양에 비해 작다.That is, the first region (X) is a relatively long time from the time of transition over the classic up and then applying a low potential scan signal (V 1 ~V G G3) of the liquid crystal panel 10. Referring to exemplary diagram of Figure 4 Although not passed, the second region Y of the liquid crystal panel 10 has a relatively long time since the scan signal V Gm -1 , V Gm is applied to the high potential and then transitioned to the low potential. turned on the first region on the pixel voltage supplied to the second region (Y) of a pixel voltage (V P), the amount of leakage liquid crystal panel 10 to be supplied to the (X) (V P of the liquid crystal panel 10 during the off period It is small compared to the leaked amount of).

따라서, 액정 패널(10)의 제1영역(X)과 제2영역(Y)은 화소전압(VP) 차에 따른 휘도의 차이가 발생하고, 이로 인해 액정 패널(10)에 표시되는 화상에 플리커(flicker)를 발생시키는 요인이 된다.Therefore, in the image displayed on the first region (X) and the second region (Y) is the pixel voltage (V P) generated a brightness difference according to the difference, and this LCD panel 10 due to the liquid crystal panel 10 It is a factor that causes flicker.

본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 주사신호가 게이트 배선들에 순차적으로 인가되는 구동방식을 변경하여, 액정 패널의 위치별 휘도변화를 최소화시키는 액정 패널의 구동장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the conventional problems as described above, and an object of the present invention is to change the driving method in which the scan signal is sequentially applied to the gate lines, thereby minimizing the luminance change by position of the liquid crystal panel. It is to provide a driving device of the liquid crystal panel.

본 발명의 다른 목적은 주사신호가 게이트 배선들에 순차적으로 인가되는 구동방식을 변경하여 액정 패널의 위치별 휘도변화를 최소화할 수 있는 액정 패널의 구동방법을 제공하는데 있다.Another object of the present invention is to provide a method of driving a liquid crystal panel which can minimize a change in luminance for each position of the liquid crystal panel by changing a driving method in which scan signals are sequentially applied to gate lines.

도1은 종래의 액정패널 및 그 구동부를 간략히 보인 예시도.1 is a schematic view showing a conventional liquid crystal panel and a driving unit thereof.

도2는 도1의 액정 패널을 구동하기 위해 인가되는 전압파형을 보인 예시도.2 is an exemplary diagram showing a voltage waveform applied to drive the liquid crystal panel of FIG.

도3은 도1에 도시한 액정 패널의 특정영역에서 매 프레임별 휘도특성을 보인 그래프도.3 is a graph showing luminance characteristics of each frame in a specific region of the liquid crystal panel shown in FIG.

도4는 도1에 도시한 액정 패널의 특정영역에서 휘도차가 발생하는 예를 보인 예시도.4 is an exemplary view showing an example in which a luminance difference occurs in a specific region of the liquid crystal panel shown in FIG.

도5는 본 발명의 일 실시예에 따른 액정 패널 및 그 구동부를 간략히 보인 예시도.5 is an exemplary view briefly showing a liquid crystal panel and a driving unit thereof according to an embodiment of the present invention.

도6은 도5에 있어서, 게이트 구동부의 게이트 드라이버들로부터 게이트 배선들에 인가되는 주사신호의 파형을 보인 예시도.FIG. 6 is an exemplary view showing a waveform of a scan signal applied to gate wirings from gate drivers of a gate driver in FIG. 5; FIG.

도7은 도5에 도시한 액정 패널의 특정영역에서 매 프레임별 휘도특성을 보인 그래프도.FIG. 7 is a graph showing luminance characteristics of each frame in a specific region of the liquid crystal panel shown in FIG.

도8은 도5에 도시한 액정 패널의 특정영역에서 균일한 휘도분포를 갖는 예를 보인 예시도.FIG. 8 is an exemplary view showing an example with uniform luminance distribution in a specific region of the liquid crystal panel shown in FIG.

도9는 4개의 게이트 드라이버들이 적용될 경우에 종래의 기술과 본 발명의기술에 의한 게이트 드라이버들의 입출력 파형을 비교한 그래프도.9 is a graph comparing input and output waveforms of gate drivers according to the prior art and the technique of the present invention when four gate drivers are applied.

도10은 본 발명의 다른 실시예를 보인 예시도.10 is an exemplary view showing another embodiment of the present invention.

도11은 도6 또는 도10에 있어서, 게이트 구동부에 의해 구동되는 게이트 배선들에 대응되도록 화상정보를 제공하기 위한 블럭구성을 보인 예시도.FIG. 11 is an exemplary view showing a block configuration for providing image information to correspond to gate wirings driven by a gate driver in FIG. 6 or FIG.

도12는 일반적인 도트-인버젼 구동방식에 따른 액정 패널의 화소별 화상정보의 극성을 나타낸 예시도.12 is an exemplary view showing polarity of image information for each pixel of a liquid crystal panel according to a general dot-inversion driving method.

도13은 본 발명의 일 실시예에 따른 도트-인버젼 구동을 보인 예시도.13 is an exemplary view showing dot-inversion driving according to an embodiment of the present invention.

도14는 본 발명의 다른 실시예에 따른 도트-인버젼 구동을 보인 예시도.14 is an exemplary view showing dot-inversion driving according to another embodiment of the present invention.

*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***

121∼12x:게이트 드라이버들121-12x: gate drivers

G1-1∼Gm-p:주사신호G 1-1 to G mp : Scanning signal

먼저, 상기한 바와 같은 본 발명의 목적을 달성하기 위한 액정 패널의 구동장치는 게이트 배선들과 데이터 배선들이 수직 교차하도록 배치되는 액정 패널과; 상기 게이트 배선들에 주사신호를 인가하는 게이트 드라이버들과; 상기 데이터 배선들에 화상정보를 인가하는 데이터 드라이버들을 구비하여 구성되는 액정 패널의 구동장치에 있어서, 상기 게이트 드라이버들은 순차적으로 반복 구동되면서 각각의 게이트 드라이버들에 접속된 게이트 배선들에 게이트 드라이버 단위로 시프트되는 주사신호를 순차적으로 인가하는 것을 특징으로 한다.First, a liquid crystal panel driving apparatus for achieving the object of the present invention as described above comprises: a liquid crystal panel in which gate lines and data lines are vertically intersected; Gate drivers for applying a scan signal to the gate lines; In the liquid crystal panel driving apparatus including data drivers for applying image information to the data lines, the gate drivers are sequentially and repeatedly driven in the gate driver unit to the gate lines connected to the respective gate drivers The shift signal is sequentially applied.

그리고, 상기한 바와 같은 본 발명의 목적을 달성하기 위한 액정 패널의 구동방법은 게이트 배선들과 데이터 배선들이 수직 교차하도록 배치되는 액정 패널과; 상기 게이트 배선들에 주사신호를 인가하는 게이트 드라이버들과; 상기 데이터 배선들에 화상정보를 인가하는 데이터 드라이버들을 구비하여 구성되는 액정 패널의 구동장치에 있어서, 상기 게이트 드라이버들이 순차적으로 구동되면서 각각의 게이트 드라이버들에 접속된 게이트 배선들에 게이트 드라이버 단위로 시프트되는 주사신호를 순차적으로 인가하는 단계를 반복 수행하는 단계로 이루어진 것을 특징으로 한다.The liquid crystal panel driving method for achieving the object of the present invention as described above comprises: a liquid crystal panel in which the gate lines and the data lines are vertically intersected; Gate drivers for applying a scan signal to the gate lines; A liquid crystal panel driving device including data drivers for applying image information to the data lines, wherein the gate drivers are sequentially driven to shift gate gates connected to the respective gate drivers by gate driver. Characterized in that the step of repeatedly applying the scanning signal to be sequentially.

상기한 바와같은 본 발명에 의한 액정 패널의 구동장치 및 그 구동방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Referring to the accompanying drawings and the driving method of the liquid crystal panel according to the present invention as described above in detail as follows.

도5는 본 발명의 일 실시예에 따른 액정 패널 및 그 구동부를 간략히 보인 예시도이다.5 is an exemplary view briefly showing a liquid crystal panel and a driving unit thereof according to an exemplary embodiment of the present invention.

도5를 참조하면, 액정패널(100)은 서로 대향하며, 일정한 셀-갭으로 합착되는 박막트랜지스터 어레이 기판(101) 및 컬러필터 기판(102)과, 상기 박막 트랜지스터 어레이 기판(101) 상에 주사신호가 인가되는 게이트 배선들과 화상정보가 인가되는 데이터 배선들이 수직 교차하도록 배치되고, 그 교차영역에 정의되는 액정 셀들이 매트릭스 형태로 배열되는 화상표시부(103)와, 상기 화상표시부(103)의 게이트 배선들과 접속되는 게이트 패드부(104) 및 데이터 배선들과 접속되는 데이터 패드부(105)를 구비한다. 상기 게이트 패드부(104)와 데이터 패드부(105)는 컬러필터 기판(102)과 중첩되지 않는 박막 트랜지스터 어레이 기판(101)의 가장자리 영역에 형성된다.Referring to FIG. 5, the liquid crystal panel 100 faces each other and is scanned on the thin film transistor array substrate 101 and the color filter substrate 102, which are bonded to each other with a constant cell-gap, and on the thin film transistor array substrate 101. The image display unit 103 in which the gate lines to which a signal is applied and the data lines to which image information is applied are vertically intersected, and the liquid crystal cells defined in the intersection area are arranged in a matrix form, and the image display unit 103 A gate pad portion 104 connected to the gate lines and a data pad portion 105 connected to the data lines are provided. The gate pad part 104 and the data pad part 105 are formed in an edge region of the thin film transistor array substrate 101 that does not overlap the color filter substrate 102.

상기 게이트 패드부(104)에는 상기 게이트 배선들과 각각 대응되는 다수의 게이트 패드들이 일정하게 이격되도록 형성되고, 그 게이트 패드들은 게이트 배선들의 일측 끝단과 접속된다.The gate pad part 104 is formed such that a plurality of gate pads corresponding to the gate lines are spaced at regular intervals, and the gate pads are connected to one end of the gate lines.

그리고, 상기 데이터 패드부(105)에는 상기 데이터 배선들과 각각 대응되는 다수의 데이터 패드들이 일정하게 이격되도록 형성되고, 그 데이터 패드들은 데이터 배선의 일측 끝단과 접속된다.The data pad part 105 is formed such that a plurality of data pads corresponding to the data wires are spaced at regular intervals, and the data pads are connected to one end of the data wire.

상기 액정 셀들에는 게이트 전극이 게이트 배선들과 접속되고, 소스 전극이 데이터 배선들과 접속되어 액정 셀들에 인가되는 화상정보를 도통 또는 차단시키는 박막 트랜지스터와 같은 스위칭소자와, 그 박막 트랜지스터의 드레인 전극에 접속되어 액정 셀들을 구동시키는 화소전극과, 그 화소전극에 접속되는 스토리지 커패시터가 구비된다.In the liquid crystal cells, a gate electrode is connected to the gate lines, a source electrode is connected to the data lines, and a switching element such as a thin film transistor to conduct or block image information applied to the liquid crystal cells, and a drain electrode of the thin film transistor. A pixel electrode connected to drive the liquid crystal cells and a storage capacitor connected to the pixel electrode are provided.

또한, 상기 컬러필터 기판(102)에는 블랙 매트릭스에 의해 셀 영역별로 분리되어 도포된 컬러필터들과, 상기 박막 트랜지스터 어레이 기판(101)에 형성되며, 상기 화소전극과의 함께 액정층에 전계를 인가하여, 액정 셀을 구동시키는 공통 투명전극이 구비된다.In addition, the color filter substrate 102 is formed on the thin film transistor array substrate 101 and the color filters separated and applied to each cell region by a black matrix, and an electric field is applied to the liquid crystal layer together with the pixel electrode. Thus, a common transparent electrode for driving the liquid crystal cell is provided.

상기한 바와 같이 구성된 박막 트랜지스터 어레이 기판(101)과 컬러필터 기판(102)은 스페이서에 의해 이격되어 내부에 셀-갭이 마련되고, 그 셀-갭은 액정으로 채워지게 된다. 그리고, 박막 트랜지스터 기판(101)과 컬러필터 기판(102)은 화상표시부(103)의 외곽에 형성되는 실링부(106)에 의해 합착된다.The thin film transistor array substrate 101 and the color filter substrate 102 configured as described above are spaced apart by a spacer to provide a cell gap therein, and the cell gap is filled with liquid crystal. The thin film transistor substrate 101 and the color filter substrate 102 are bonded by a sealing unit 106 formed outside the image display unit 103.

상기한 바와 같은 액정 패널(100)을 구동하기 위해 상기 게이트 패드부(104)에 주사신호를 인가하는 게이트 구동부(120)와, 상기 데이터 패드부(105)에 화상정보를 인가하는 데이터 구동부(130)가 구비된다.The gate driver 120 applies a scan signal to the gate pad part 104 to drive the liquid crystal panel 100 as described above, and the data driver 130 applies image information to the data pad part 105. ) Is provided.

상기 게이트 구동부(120)에는 일정한 수의 게이트 패드들에 접속되어 주사신호를 인가하는 복수의 게이트 드라이버들(121∼12x)이 구비된다.The gate driver 120 includes a plurality of gate drivers 121-12x connected to a predetermined number of gate pads to apply a scan signal.

상기 데이터 구동부(130)에는 일정한 갯수의 데이터 패드들에 접속되어 화상정보를 인가하는 복수의 데이터 드라이버들(131∼13y)이 구비된다.The data driver 130 includes a plurality of data drivers 131 to 13y connected to a predetermined number of data pads to apply image information.

한편, 타이밍 제어기(140)는 상기 게이트 구동부(120)에 제어신호(CS)를 공급하고, 상기 데이터 구동부(130)에 화상정보와 제어신호(CS)를 공급한다. 이때, 상기 타이밍 제어기(140)는 제어신호(CS)로써, 소정의 클럭신호, 게이트 스타트 신호 및 타이밍 신호를 공급하여, 상기 게이트 구동부(120)와 데이터 구동부(130)의 구동 타이밍을 제어한다.The timing controller 140 supplies a control signal CS to the gate driver 120 and supplies image information and a control signal CS to the data driver 130. In this case, the timing controller 140 controls a driving timing of the gate driver 120 and the data driver 130 by supplying a predetermined clock signal, a gate start signal, and a timing signal as a control signal CS.

그리고, 도6은 상기 게이트 구동부(120)의 게이트 드라이버들(121∼12x)로부터 게이트 배선들에 인가되는 주사신호(G1-1∼Gm-p)의 파형을 보인 예시도이다.6 is an exemplary view showing waveforms of scan signals G 1-1 to G mp applied to gate lines from the gate drivers 121 to 12x of the gate driver 120.

도6을 참조하면, 게이트 드라이버들(121∼12x)은 순차적으로 반복 구동되면서 순차적으로 시프트되는 주사신호(G1-1∼Gm-p)를 게이트 드라이버(121∼12x) 단위로 서로 다른 게이트 드라이버(121∼12x)에 접속된 게이트 배선에 순차적으로 인가하여, 마지막 게이트 드라이버(12x)의 마지막 게이트 배선까지 주사신호(Gm-p)를 인가한다.Referring to FIG. 6, the gate drivers 121 to 12x are sequentially repeatedly driven while sequentially shifting the scan signals G 1-1 to G mp which are sequentially shifted, and the gate drivers 121 to 12x differ from each other in the unit of the gate drivers 121 to 12x. It sequentially applies to the gate wirings connected to 121 to 12x, and applies a scan signal G mp to the last gate wiring of the last gate driver 12x.

즉, 첫번째 게이트 드라이버(121)의 첫번째 게이트 배선에 주사신호(G1-1)가 인가되고, 두번째 게이트 드라이버(122)의 첫번째 게이트 배선에 주사신호(G2-1)가 인가되는 방식으로, 마지막 게이트 드라이버(12x)의 첫번째 게이트 배선에 주사신호(Gm-1)가 인가된다.That is, the scan signal G 1-1 is applied to the first gate wire of the first gate driver 121, and the scan signal G 2-1 is applied to the first gate wire of the second gate driver 122. The scan signal G m-1 is applied to the first gate line of the last gate driver 12x.

그리고, 다시 첫번째 게이트 드라이버(121)의 두번째 게이트 배선에 주사신호(G1-2)가 인가되고, 두번째 게이트 드라이버(122)의 두번째 게이트 배선에 주사신호(G2-2)가 인가되는 방식으로 마지막 게이트 드라이버(12x)의 두번째 게이트 배선에 주사신호(Gm-2)가 인가된다.Then, the scan signal G 1-2 is applied to the second gate line of the first gate driver 121 again, and the scan signal G 2-2 is applied to the second gate line of the second gate driver 122. The scan signal G m-2 is applied to the second gate line of the last gate driver 12x.

상기한 바와 같은 방식을 반복 수행하여 최종적으로, 마지막 게이트 드라이버(12x)의 마지막 게이트 배선에 주사신호(Gm-p)를 인가한다. 즉, 각 게이트 드라이버(121~12x)의 N번째 게이트 배선들에 게이트 드라이버(121~12x) 단위로 순차적으로 주사신호(G1-1∼Gm-p)를 인가하고, 그 다음 각 게이트 드라이버(121~12x)의 N+1번째 게이트 배선들에 게이트 드라이버(121~12x) 단위로 순차적으로 주사신호(G1-1∼Gm-p)를 인가하는 것이다.By repeating the above-described method, the scan signal G mp is finally applied to the last gate line of the last gate driver 12x. That is, the scan signals G1-1 to Gm-p are sequentially applied to the Nth gate lines of the gate drivers 121 to 12x in the unit of the gate drivers 121 to 12x, and then each gate driver 121 is applied. Scan signals G1-1 to Gm-p are sequentially applied to the N + 1th gate lines of ˜12x in units of gate drivers 121 to 12x.

따라서, 본 발명의 일 실시예에 따른 액정 패널의 구동장치 및 방법에 의하면, 액정 패널의 특정영역에서 매 프레임별 휘도특성은 도7의 그래프도와 같이 나타난다.Therefore, according to the driving device and method of the liquid crystal panel according to the exemplary embodiment of the present invention, the luminance characteristics of each frame in the specific region of the liquid crystal panel are shown in the graph of FIG.

즉, 도8의 예시도를 참조하면, 액정 패널(100)의 제1영역(X)과 제2영역(Y)에서 주사신호(G1-1∼Gm-p)가 고전위로 인가된 다음 저전위로 천이된 시점이 별다른 편차를 보이지 않고, 균일하게 분포함을 알 수 있다.That is, referring to the exemplary view of FIG. 8, the scan signals G 1-1 to G mp are applied at high potential in the first region X and the second region Y of the liquid crystal panel 100, and then at a low potential. It can be seen that the transition time is uniformly distributed without showing any deviation.

따라서, 종래와 같이 박막 트랜지스터의 턴-오프 구간동안 액정 패널(100)의 제1영역(X)과 제2영역(Y)에 공급되는 화소전압(VP)의 누설양의 차이가 최소화됨에 따라 액정 패널(100)의 영역별로 휘도차에 의한 화질 저하를 최대한 억제할 수 있다.Thus, the turns of the thin film transistor as in the prior art - as the off-interval the difference between the leakage amounts of the liquid crystal panel 100 includes a first region (X) and the pixel voltage (V P) to be supplied to the second region (Y) of the minimum for Deterioration of the image quality due to the luminance difference for each region of the liquid crystal panel 100 can be suppressed to the maximum.

한편, 도9는 4개의 게이트 드라이버들이 적용될 경우에 종래의 기술과 본 발명의 기술에 의한 게이트 드라이버들의 입출력 파형을 비교한 그래프도이다.9 is a graph comparing input and output waveforms of gate drivers according to the related art and the related art when four gate drivers are applied.

도9를 참조하면, 본 발명에 의한 게이트 시프트 클럭(NEW-GSC)은 종래의 게이트 시프트 클럭(OLD-GSC)에 비해 1/4의 주파수로 인가된다.9, the gate shift clock NEW-GSC according to the present invention is applied at a frequency of 1/4 of the conventional gate shift clock OLD-GSC.

따라서, 높은 주파수의 게이트 시프트 클럭이 요구되는 고해상도 제품에 본 발명을 적용할 경우에 게이트 드라이버들의 갯수 배 만큼 낮은 주파수의 게이트 시프트 클럭으로도 액정표시장치의 구동이 가능해진다. 이는 높은 주파수의 게이트 시프트 클럭을 생성하는데 겪는 어려움을 해소할 수 있게 한다.Therefore, when the present invention is applied to a high resolution product requiring a high frequency gate shift clock, the liquid crystal display device can be driven even with a gate shift clock at a frequency lower as many as the number of gate drivers. This eliminates the difficulty of generating high frequency gate shift clocks.

또한, 종래의 경우에는 첫번째 게이트 드라이버에 게이트 스타트 펄스(GSP)가 입력된 다음 첫번째 게이트 드라이버로부터 마지막 게이트 드라이버까지 순차적으로 캐리(carry)가 전달되는 방식으로 구동되지만, 본 발명의 경우에는 모든 게이트 드라이버에 게이트 스타트 펄스(GSP)가 동일하게 인가된다.In addition, in the conventional case, the gate start pulse (GSP) is input to the first gate driver and then driven in such a manner that carry is sequentially transferred from the first gate driver to the last gate driver. The gate start pulse GSP is equally applied to the same.

그리고, 게이트 출력 인에이블 신호(GOE)는 종래의 경우에 모든 게이트 드라이버에 동일하게 인가되지만, 본 발명의 경우에는 첫번째 게이트 드라이버에 인가되는 게이트 출력 인에이블 신호(GOE1)로부터 마지막 게이트 드라이버에 인가되는 게이트 출력 인에이블 신호(GOE4)로 갈수록 일정한 시간이 지연되어 입력된다.The gate output enable signal GOE is equally applied to all gate drivers in the conventional case, but in the case of the present invention, the gate output enable signal GOE is applied to the last gate driver from the gate output enable signal GOE1 applied to the first gate driver. A predetermined time delay is inputted toward the gate output enable signal GOE4.

따라서, 게이트 드라이버들은 도9에 도시한 바와같은 주사신호(G1-1∼G4-4)를 출력한다.Therefore, the gate drivers output the scan signals G 1-1 to G 4-4 as shown in FIG.

한편, 도10은 본 발명의 다른 실시예를 보인 예시도로서, 본 발명의 일 실시예에 따른 도6의 예시도와 비교하여 게이트 드라이버들(121∼12x)이 2개씩 블럭화된 경우를 도시하였다.FIG. 10 is a diagram illustrating another embodiment of the present invention, and illustrates a case in which the gate drivers 121 to 12x are blocked by two as compared to the example of FIG. 6 according to an embodiment of the present invention.

도10을 참조하면, 적어도 2개 이상의 게이트 드라이버들(121∼12x)은 복수의 블럭(BLK1∼BLKz)으로 편성된다. 순차적으로 시프트되는 주사신호(G1-1∼Gm-p)를 매번 서로 다른 게이트 드라이버 블럭(BLK1∼BLKz)의 N번째 게이트 배선들에 순차적으로 인가하며, 이와 같이 반복구동하여 마지막 게이트 배선까지 주사신호(Gm-p)를 인가한다.Referring to FIG. 10, at least two or more gate drivers 121 to 12x are organized into a plurality of blocks BLK1 to BLKz. The scan signals G 1-1 to G mp which are sequentially shifted are sequentially applied to the Nth gate lines of the different gate driver blocks BLK1 to BLKz each time, and the driving signals are repeatedly driven until the last gate lines. Apply (G mp ).

이때, 상기 게이트 드라이버 블럭(BLK1∼BLKz)에는 게이트 스타트 펄스(GSP)가 동일하게 인가되고, 각각의 게이트 드라이버 블럭(BLK1∼BLKz) 내에서는 첫번째 게이트 드라이버에 접속된 마지막 게이트 배선에 주사신호가 인가된 다음 첫번째 게이트 드라이버로부터 두번째 게이트 드라이버로 캐리가 전달되어 다음 구동에서 두번째 게이트 드라이버에 접속된 첫번째 게이트 배선에 주사신호가 인가되도록 구동된다.At this time, a gate start pulse GSP is equally applied to the gate driver blocks BLK1 to BLKz, and a scan signal is applied to the last gate wiring connected to the first gate driver in each gate driver block BLK1 to BLKz. The carry is then transferred from the first gate driver to the second gate driver and driven to apply a scan signal to the first gate wiring connected to the second gate driver in the next driving.

따라서, 게이트 드라이버들(121∼12x)은 블럭(BLK1∼BLKz) 단위로 순차적으로 반복 구동되면서 마지막 게이트 드라이버(12x)에 접속된 마지막 게이트 배선에 주사신호(VGm-p)를 인가할 수 있게 된다.Accordingly, the gate drivers 121 to 12x may be repeatedly driven in units of blocks BLK1 to BLKz to apply the scan signal V Gm-p to the last gate line connected to the last gate driver 12x. do.

또한, 상기 도9에 도시한 게이트 시프트 클럭(NEW-GSC)은 본 발명의 다른 실시예를 적용할 경우에 종래의 게이트 시프트 클럭(OLD-GSC)에 비해 게이트 드라이버 블럭(BLK1∼BLKz) 갯수 배 만큼 낮은 주파수로 구동이 가능하다.In addition, the gate shift clocks (NEW-GSC) shown in FIG. 9 are twice as many as the gate driver blocks BLK1 to BLKz when the other embodiment of the present invention is applied. As low frequency as possible.

그리고, 게이트 출력 인에이블 신호(GOE1∼GOEz)는 첫번째 게이트 드라이버 블럭(BLK1)에 인가되는 게이트 출력 인에이블 신호(GOE1)로부터 마지막 게이트 드라이버 블럭(BLKz)에 인가되는 게이트 출력 인에이블 신호(GOEz)로 갈수록 일정한 시간이 지연되어 입력되고, 각각의 게이트 드라이버 블럭(BLK1∼BLKz) 내에서는 게이트 드라이버들(121∼12x)에 동일한 게이트 출력 인에이블 신호(GOE1∼GOEz)가 인가된다.The gate output enable signals GOE1 to GOEz are applied to the last gate driver block BLKz from the gate output enable signal GOE1 applied to the first gate driver block BLK1. A predetermined time is delayed and inputted to, and the same gate output enable signals GOE1 to GOEz are applied to the gate drivers 121 to 12x in the gate driver blocks BLK1 to BLKz.

상기 본 발명의 다른 실시예에서는 게이트 드라이버들(121∼12x)이 2개씩 블럭화된 경우에 한해서 설명하였지만, 본 발명이 적용되는 분야에 종사하는 당업자라면, 3개 이상의 게이트 드라이버들을 블럭화할 경우에도 상기 설명한 바와같은 기술내용을 적용하여 용이하게 변경 실시할 수 있을 것이다.In another embodiment of the present invention, only two gate drivers 121 to 12x have been described. However, those skilled in the art to which the present invention is applied will have the above-mentioned even when three or more gate drivers are blocked. It will be easy to change the implementation by applying the technical content as described.

한편, 상기한 바와 같은 본 발명의 일 실시예나 다른 실시예에 따른 액정 패널의 구동장치 및 그 구동방법을 구현하기 위해서는 화상정보를 제공하는 데이터 구동부가 게이트 구동부에 동기되어야 한다.On the other hand, in order to implement the driving device and the driving method of the liquid crystal panel according to an embodiment of the present invention or another embodiment as described above, the data driver for providing the image information should be synchronized with the gate driver.

즉, 종래에는 게이트 구동부가 게이트 배선 단위로 상기 게이트 배선들에 순차적으로 주사신호를 인가하고, 이에 따라 데이터 구동부에서 화상정보를 순차적으로 출력하였지만, 본 발명의 일 실시예나 다른 실시예에서는 게이트 구동부에 의해 구동되는 게이트 배선들에 대응되도록 화상정보가 데이터 구동부에서 공급된다.That is, in the related art, the gate driver sequentially applies scan signals to the gate lines in gate wiring units, and accordingly, the data driver sequentially outputs image information. However, in one embodiment of the present invention or another embodiment, the gate driver The image information is supplied from the data driver so as to correspond to the gate lines driven by the data lines.

따라서, 도11의 예시도에 도시한 바와같이 화상정보(DATA)를 저장하는 제1,제2메모리부(201,202)와; 게이트 구동부에 의해 구동되는 게이트 배선들에 대응되도록 화상정보(DATA)를 데이터 구동부(203)에 제공하기 위한 제어부(200)가 구비되어야 한다.Therefore, the first and second memory units 201 and 202 for storing image information DATA, as shown in the exemplary diagram of FIG. 11; The controller 200 for providing the image information DATA to the data driver 203 should be provided to correspond to the gate lines driven by the gate driver.

먼저, 상기 제어부(200)는 제q프레임의 화상정보(DATAq)를 입력받아 제1메모리(201)에 저장하고, 제2메모리(202)에 저장된 제q-1프레임의 화상정보(DATAq-1)를 게이트 구동부에 의해 구동되는 게이트 배선들에 대응되도록 데이터 구동부(203)에 제공하여, 액정 패널에 제q-1프레임의 화상을 표시한다.First, the control unit 200 receives the image information DATAq of the qth frame and stores it in the first memory 201 and the image information DATAq-1 of the q-1th frame stored in the second memory 202. ) Is provided to the data driver 203 so as to correspond to the gate lines driven by the gate driver, thereby displaying an image of the q-th frame on the liquid crystal panel.

그리고, 제어부(200)는 제1메모리(201)로부터 제q프레임의 화상정보(DATAq)를 읽어들여, 제2메모리(202)에 저장하고, 제q+1프레임의 화상정보(DATAq+1)를 입력받아 제1메모리(201)에 저장한 다음 게이트 구동부에 의해 구동되는 게이트 배선들에 대응되도록 데이터 구동부(203)에 제공하여 액정 패널에 제q프레임의 화상을 표시한다.The control unit 200 reads the image information DATAq of the qth frame from the first memory 201, stores it in the second memory 202, and stores the image information DATAq + 1 of the q + 1th frame. Is received and stored in the first memory 201 and then provided to the data driver 203 so as to correspond to gate lines driven by the gate driver to display an image of the qth frame on the liquid crystal panel.

상기한 바와 같은 방식으로 액정 패널에 매 프레임이 순차적으로 표시되며, 상기 제어부(200)는 일반적인 액정 패널의 구동장치에 적용되는 타이밍 제어기로 구성할 수 있다.Each frame is sequentially displayed on the liquid crystal panel in the same manner as described above, and the controller 200 may be configured as a timing controller applied to a driving device of a general liquid crystal panel.

한편, 상기 제1,제2메모리부(201,202)에 화상정보(DATA)를 저장 및 판독하는 경우에 화상정보의 라인 단위로 순차적으로 저장한 다음 게이트 구동부에 의해 구동되는 게이트 배선들에 대응되는 라인을 판독할 수도 있으며, 또는 게이트 구동부에 의해 구동되는 게이트 배선들에 대응되는 라인 순서로 저장한 다음 순차적으로 판독할 수 있다.On the other hand, when storing and reading image information DATA in the first and second memory units 201 and 202, the lines corresponding to the gate lines driven by the gate driver after sequentially storing the image information in line units of the image information. May be read or stored in a line order corresponding to the gate lines driven by the gate driver, and then sequentially read.

도12는 일반적인 도트-인버젼(dot inversion) 구동방식에 따른 액정 패널의 화소별 화상정보의 극성을 나타낸 예시도이다.12 is an exemplary diagram illustrating polarity of image information of each pixel of a liquid crystal panel according to a general dot inversion driving method.

즉, 액정층에 지속적으로 일정한 방향의 전계가 인가될 경우에 액정이 열화되고, 직류전압 성분에 의해 액정 패널에 잔상이 발생하는 결과를 초래한다. 따라서, 액정의 열화를 방지하고, 직류전압 성분을 제거하기 위해서 화상정보의 전압을 공통전극에 대해 양/음(positive/negative)이 반복되도록 인가하는 방식이다.That is, the liquid crystal deteriorates when an electric field in a constant direction is continuously applied to the liquid crystal layer, resulting in afterimage generation in the liquid crystal panel by the DC voltage component. Accordingly, in order to prevent deterioration of the liquid crystal and to remove the DC voltage component, the voltage of the image information is applied to the positive / negative repeats with respect to the common electrode.

도12를 참조하면, 게이트 배선 단위로 순차적으로 극성이 반전되고, 또한 데이터 배선 단위로 극성이 반전되어, 결과적으로 화소별로 화상정보의 극성이 반전되는 도트-인버젼 방식으로 구동한다.Referring to Fig. 12, the polarity is sequentially inverted in the unit of the gate wiring, and the polarity is inverted in the unit of the data wiring, and as a result, it is driven in a dot-inversion scheme in which the polarity of the image information is inverted for each pixel.

그런데, 본 발명의 제1실시예나 제2실시예에서는 게이트 배선이 순차적으로 구동되지 않으므로, 도트-인버젼 구동방식을 위해서 화상정보의 극성을 도12와는 다르게 인가해야 한다.However, in the first or second embodiment of the present invention, since the gate wiring is not driven sequentially, the polarity of the image information must be applied differently from that of FIG. 12 for the dot-inversion driving method.

따라서, 도13의 예시도를 참조하면, 화상정보의 극성은 본 발명의 제1실시예나 본 발명의 제2실시예에 따라 게이트 배선이 구동될 때마다 반전되고, 본 발명의 제1실시예에 따른 모든 게이트 드라이버들(121∼12x)이나 본 발명의 제2실시예에 따른 모든 게이트 드라이버 블럭들(BLK1∼BLKz)이 한차례 구동된 다음에 반전된다. 따라서, 본 발명의 제1실시예나 제2실시예에 따라 구동되는 게이트 배선들에 화상정보의 극성이 도트-인버젼 방식으로 제공된다.Therefore, referring to the exemplary diagram of Fig. 13, the polarity of the image information is inverted each time the gate wiring is driven according to the first embodiment of the present invention or the second embodiment of the present invention, and according to the first embodiment of the present invention, All the gate drivers 121 to 12x or all the gate driver blocks BLK1 to BLKz according to the second embodiment of the present invention are driven once and then inverted. Therefore, the polarity of the image information is provided in the dot-inversion manner to the gate wirings driven according to the first or second embodiment of the present invention.

또한, 도14의 예시도를 참조하면, 화상정보의 극성은 본 발명의 제1실시예에 따른 모든 게이트 드라이버들(121∼12x)이나 본 발명의 제2실시예에 따른 모든 게이트 드라이버 블럭들(BLK1∼BLKz)이 한차례 구동된 다음에 반전된다. 따라서, 본 발명의 제1실시예나 제2실시예에 따라 구동되는 게이트 배선들에 화상정보의 극성이 도트-인버젼 방식으로 제공된다.14, the polarities of the image information are all the gate drivers 121 to 12x according to the first embodiment of the present invention or all the gate driver blocks according to the second embodiment of the present invention. BLK1 to BLKz) are driven once and then inverted. Therefore, the polarity of the image information is provided in the dot-inversion manner to the gate wirings driven according to the first or second embodiment of the present invention.

상술한 바와같이 본 발명에 의한 액정 패널의 구동장치 및 그 구동방법은 주사신호를 게이트 배선 단위로 순차적으로 인가하던 구동방식을 변경하여, 게이트 드라이버 단위로 주사신호를 인가함과 아울러, 그에 따른 화상정보를 액정 패널에 도트-인버젼 방식으로 제공함으로써, 액정 패널의 위치별 휘도변화를 최소화시켜 액정 패널의 영역 별로 플리커 현상이 발생하는 것을 방지할 수 있으며, 또한 본 발명에서는 게이트 시프트 클럭이 종래에 비해 게이트 드라이버들의 갯수 배 또는 게이트 드라이버 블럭의 갯수 배 만큼 낮은 주파수로도 구동이 가능함에 따라 높은 주파수의 게이트 시프트 클럭이 요구되는 고해상도 제품에서 게이트 시프트 클럭을 생성하는데 겪는 어려움을 해소할 수 있는 효과가 있다.As described above, the liquid crystal panel driving apparatus and the driving method thereof according to the present invention change the driving method of sequentially applying the scanning signal in the unit of the gate wiring, and apply the scanning signal in the unit of the gate driver. By providing information to the liquid crystal panel in a dot-inversion method, it is possible to minimize the change in luminance of each liquid crystal panel to prevent the flicker phenomenon from occurring in each area of the liquid crystal panel. As it can be operated at a frequency lower than the number of gate drivers or the number of gate driver blocks, the effect of generating a gate shift clock in high resolution products requiring a high frequency gate shift clock is eliminated. have.

Claims (10)

복수의 게이트 배선과 복수의 데이터 배선이 수직 교차하도록 배치되는 액정 패널과; 상기 복수의 게이트 배선이 각각에 연결된 복수의 게이트 드라이버와; 상기 복수의 데이터 배선이 연결되며, 상기 데이터 배선에 화상정보를 인가하는 복수의 데이터 드라이버와, 모든 게이트 드라이버에 게이트 스타트 펄스(GSP)를 인가하여, 각 게이트 드라이버를 개별적으로 구동시킴과 아울러, 각 게이트 드라이버에 순차적으로 지연된 게이트 출력 인에이블 신호를 인가하여, 각 게이트 드라이버를 통해 주사신호가 출력되도록 하는 제어부를 구비하여 구성되는 것을 특징으로 하는 액정 패널의 구동장치.A liquid crystal panel in which a plurality of gate lines and a plurality of data lines are vertically intersected; A plurality of gate drivers connected to the plurality of gate wires, respectively; The plurality of data wires are connected, a plurality of data drivers for applying image information to the data wires, and a gate start pulse (GSP) are applied to all the gate drivers to drive each gate driver individually, And a control unit for sequentially applying a delayed gate output enable signal to the gate driver and outputting a scanning signal through each gate driver. 게이트 배선들과 데이터 배선들이 수직 교차하도록 배치되는 액정 패널과; 상기 게이트 배선들에 주사신호를 인가하는 게이트 드라이버들과; 상기 데이터 배선들에 화상정보를 인가하는 데이터 드라이버들을 구비하여 구성되는 액정 패널의 구동장치에 있어서, 상기 게이트 드라이버들은 상기 게이트 배선들을 일정한 갯수씩 그룹화하고, 첫번째 그룹의 첫번째 게이트 배선으로부터 마지막 그룹의 첫번째 게이트 배선까지 그룹 단위로 시프트되는 주사신호를 인가하며, 다시 첫번째 그룹의 두번째 게이트 배선으로부터 마지막 그룹의 두번째 게이트 배선까지 그룹 단위로 시프트되는 주사신호를 인가하는 방식으로 마지막 그룹의 마지막 게이트 배선까지 주사신호를 인가하는 것을 특징으로 하는 액정 패널의 구동장치.A liquid crystal panel in which gate lines and data lines are vertically intersected; Gate drivers for applying a scan signal to the gate lines; A driving apparatus for a liquid crystal panel comprising data drivers for applying image information to the data lines, the gate drivers grouping the gate lines by a fixed number, and the first group of the last group from the first gate line of the first group. A scan signal shifted by a group is applied to the gate wiring, and a scan signal shifted by a group from the second gate wiring of the first group to the second gate wiring of the last group is applied again to the last gate wiring of the last group. Apparatus for driving a liquid crystal panel, characterized in that for applying. 복수의 게이트 배선과 복수의 데이터 배선이 수직 교차하도록 배치되는 액정 패널과; 복수의 게이트 배선이 각각에 연결된 복수의 게이트 드라이버와; 상기 데이터 배선에 화상정보를 인가하는 복수의 데이터 드라이버와, 상기 게이트 드라이버를 적어도 2개이상 구비한 복수의 게이트 드라이버 블럭과; 모든 게이트 드라이버 블럭에 게이트 스타트 펄스(GSP)를 인가하여, 각 게이트 드라이버 블럭을 개별적으로 구동시킴과 아울러, 각 게이트 드라이버 블럭에 순차적으로 지연된 게이트 출력 인에이블 신호를 인가하여, 각 게이트 드라이버 블록을 통해 주사신호가 출력되도록 하는 제어부를 구비하여 구성되는 것을 특징으로 하는 액정 패널의 구동장치.A liquid crystal panel in which a plurality of gate lines and a plurality of data lines are vertically intersected; A plurality of gate drivers connected to the plurality of gate wirings, respectively; A plurality of data drivers for applying image information to the data wirings, and a plurality of gate driver blocks including at least two gate drivers; A gate start pulse (GSP) is applied to all the gate driver blocks to drive each gate driver block separately, and a sequentially delayed gate output enable signal is applied to each gate driver block. And a control unit for outputting a scanning signal. 제 1 항 또는 제 3 항의 어느 한 항에 있어서, 상기 제어부는 매 프레임의 화상정보를 순차적으로 저장하는 제1,제2메모리부와; 상기 게이트 구동부에 의해 주사신호가 인가된 게이트 배선에 대응되는 화상정보를 데이터 구동부에 제공하는 것을 특징으로 하는 액정 패널의 구동장치.The apparatus of claim 1, wherein the controller comprises: first and second memory units which sequentially store image information of each frame; And the image information corresponding to the gate wiring to which the scan signal is applied by the gate driver. 제 4 항에 있어서, 상기 제어부는 한 프레임의 화상정보를 제1메모리에 저장하였다가 이전 프레임의 화상정보가 데이터 구동부에 모두 출력되어 액정 패널에 이전 프레임이 표시된 이후에 제1메모리로부터 화상정보를 판독하여 제2메모리에 저장하고, 다음 프레임의 화상정보를 제1메모리에 저장하는 것을 특징으로 하는 액정 패널의 구동장치.The display apparatus of claim 4, wherein the controller stores the image information of one frame in the first memory and outputs the image information of the previous frame to the data driver so that the image information is stored from the first memory after the previous frame is displayed on the liquid crystal panel. The apparatus for driving a liquid crystal panel, which reads and stores the image information of the next frame into the second memory. 제 5 항에 있어서, 상기 제어부는 매 프레임의 화상정보를 순차적인 라인 단위로 상기 제1,제2메모리부에 저장한 다음 게이트 구동부에 의해 주사신호가 인가된 게이트 배선들에 대응되는 화상정보의 라인을 데이터 구동부에 출력하는 것을 특징으로 하는 액정 패널의 구동장치.The image control apparatus of claim 5, wherein the controller stores the image information of each frame in sequential line units and stores the image information corresponding to the gate lines to which the scan signal is applied by the gate driver. And a line is output to the data driver. 제 5 항에 있어서, 상기 제어부는 매 프레임의 화상정보를 게이트 구동부에 의해 주사신호가 인가된 게이트 배선들에 대응되는 라인 순서로 제1,제2메모리부에 저장한 다음 순차적으로 데이터 구동부에 출력하는 것을 특징으로 하는 액정 패널의 구동장치.The data storage device of claim 5, wherein the controller stores the image information of each frame in the first and second memory units in line order corresponding to the gate lines to which the scan signal is applied by the gate driver, and sequentially outputs the image information to the data driver. Driving device for a liquid crystal panel, characterized in that. 제 4 항에 있어서, 상기 제어부는 게이트 배선들의 구동순서에 따라 화상정보의 극성을 설정함으로써, 액정 패널이 도트-인버젼(dot inversion) 방식으로 구동되도록 제어하는 것을 특징으로 하는 액정 패널의 구동장치.The apparatus of claim 4, wherein the controller controls the liquid crystal panel to be driven in a dot inversion manner by setting the polarity of the image information according to the driving order of the gate lines. . 복수의 게이트 배선과 복수의 데이터 배선이 수직 교차하도록 배치되는 액정 패널과; 상기 게이트 배선에 주사신호를 인가하는 복수의 게이트 드라이버와; 상기 데이터 배선에 화상정보를 인가하는 복수의 게이트 드라이버를 구비하여 구성되는 액정 패널의 구동장치에 있어서, 각 게이트 드라이버를 개별적으로 구동시킴과 아울러, 각 게이트 드라이버에 순차적으로 지연된 게이트 출력 인에이블 신호를 인가하여, 각 게이트 드라이버에서 상기 게이트 배선에 상기 게이트 드라이버 개수분의 일 배의 주파수로 주사신호를 출력하는 것을 특징으로 하는 액정 패널의 구동방법.A liquid crystal panel in which a plurality of gate lines and a plurality of data lines are vertically intersected; A plurality of gate drivers for applying a scan signal to the gate wirings; In a liquid crystal panel driving device including a plurality of gate drivers for applying image information to the data lines, each gate driver is driven individually, and a gate output enable signal sequentially delayed to each gate driver is provided. And outputting a scanning signal from each gate driver to the gate wiring at a frequency equal to the number of gate drivers. 제 9 항에 있어서, 상기 게이트 드라이버에 의해 주사신호가 인가된 게이트 배선에 대응되도록 화상정보를 제공하는 것을 특징으로 하는 액정 패널의 구동방법.10. The method of claim 9, wherein the image information is provided to correspond to a gate wiring to which a scan signal is applied by the gate driver.
KR10-2001-0088584A 2001-12-29 2001-12-29 Driving apparatus of liquid crystal display panel and method for driving the same KR100469504B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088584A KR100469504B1 (en) 2001-12-29 2001-12-29 Driving apparatus of liquid crystal display panel and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0088584A KR100469504B1 (en) 2001-12-29 2001-12-29 Driving apparatus of liquid crystal display panel and method for driving the same

Publications (2)

Publication Number Publication Date
KR20030058192A KR20030058192A (en) 2003-07-07
KR100469504B1 true KR100469504B1 (en) 2005-02-02

Family

ID=32216105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0088584A KR100469504B1 (en) 2001-12-29 2001-12-29 Driving apparatus of liquid crystal display panel and method for driving the same

Country Status (1)

Country Link
KR (1) KR100469504B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078744A (en) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 Gate Driver and Liquid Crystal Display Device Using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969627B1 (en) * 2003-10-13 2010-07-14 엘지디스플레이 주식회사 Apparatus and Method of Driving Liquid Crystal Display

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459333A (en) * 1987-08-31 1989-03-07 Matsushita Electric Ind Co Ltd Active matrix liquid crystal display device
JPH02163725A (en) * 1988-12-16 1990-06-25 Matsushita Electric Ind Co Ltd Ferroelectric liquid crystal display device
KR19980058471A (en) * 1996-12-30 1998-10-07 김영환 LCD
JPH11352938A (en) * 1998-06-09 1999-12-24 Sharp Corp Liquid crystal display device, its drive method, and scanning line drive circuit
KR20020016519A (en) * 2000-08-24 2002-03-04 히로 산쥬 Display method and display device
KR20030055845A (en) * 2001-12-27 2003-07-04 삼성전자주식회사 Shift resister and liquid crystal display device having the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459333A (en) * 1987-08-31 1989-03-07 Matsushita Electric Ind Co Ltd Active matrix liquid crystal display device
JPH02163725A (en) * 1988-12-16 1990-06-25 Matsushita Electric Ind Co Ltd Ferroelectric liquid crystal display device
KR19980058471A (en) * 1996-12-30 1998-10-07 김영환 LCD
JPH11352938A (en) * 1998-06-09 1999-12-24 Sharp Corp Liquid crystal display device, its drive method, and scanning line drive circuit
KR20020016519A (en) * 2000-08-24 2002-03-04 히로 산쥬 Display method and display device
KR20030055845A (en) * 2001-12-27 2003-07-04 삼성전자주식회사 Shift resister and liquid crystal display device having the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078744A (en) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 Gate Driver and Liquid Crystal Display Device Using the same
KR102264474B1 (en) * 2014-12-24 2021-06-14 엘지디스플레이 주식회사 Gate Driver and Liquid Crystal Display Device Using the same

Also Published As

Publication number Publication date
KR20030058192A (en) 2003-07-07

Similar Documents

Publication Publication Date Title
KR100895303B1 (en) Liquid crystal display and driving method thereof
KR100338012B1 (en) Liquid Crystal Display apparatus using a swing common voltage and driving method therefor the same
KR100870487B1 (en) Apparatus and Method of Driving Liquid Crystal Display for Wide-Viewing Angle
EP1052615B1 (en) Method of driving a flat panel display device
KR101318043B1 (en) Liquid Crystal Display And Driving Method Thereof
KR100361465B1 (en) Method of Driving Liquid Crystal Panel and Apparatus thereof
RU2443071C1 (en) Display device and method for driving the same
KR101108343B1 (en) Liquid crystal display device
TWI397734B (en) Liquid crystal display and driving method thereof
JP2005134864A (en) Liquid crystal display panel and its driving circuit
KR101363669B1 (en) LCD and drive method thereof
KR100366933B1 (en) Liquid crystal display device, and method for driving the same
CN110728959A (en) Liquid crystal display device having a plurality of pixel electrodes
KR20020045017A (en) Liquid Crystal Display Panel, Liquid Crystal Display Apparatus with the same and Driving method for therefor
KR20050066139A (en) Driving method of in-plane-switching mode lcd
US20100118016A1 (en) Video voltage supplying circuit, electro-optical apparatus and electronic apparatus
KR100949499B1 (en) Driving Methode for Liquid Crystal Display device and Driving Circuit at the same
KR20050106125A (en) Active matrix displays and drive control methods
KR100469504B1 (en) Driving apparatus of liquid crystal display panel and method for driving the same
KR100477598B1 (en) Apparatus and Method for Driving Liquid Crystal Display of 2 Dot Inversion Type
KR100853215B1 (en) Liquid crystal display
KR100878235B1 (en) Liquid crystal display and driving method the same
JP5418388B2 (en) Liquid crystal display
KR101169050B1 (en) Liquid crystal display and method for driving the same
KR101107676B1 (en) Circuit and Method for compensating pixel capacitance of Liquid Crystal Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 15