KR100469142B1 - Metal contamination prevention method of semiconductor device - Google Patents
Metal contamination prevention method of semiconductor device Download PDFInfo
- Publication number
- KR100469142B1 KR100469142B1 KR1019970067564A KR19970067564A KR100469142B1 KR 100469142 B1 KR100469142 B1 KR 100469142B1 KR 1019970067564 A KR1019970067564 A KR 1019970067564A KR 19970067564 A KR19970067564 A KR 19970067564A KR 100469142 B1 KR100469142 B1 KR 100469142B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- reaction chamber
- semiconductor substrate
- sccm
- deposited
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
- H01J37/32853—Hygiene
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Public Health (AREA)
- Plasma & Fusion (AREA)
- Epidemiology (AREA)
- Analytical Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 기판의 금속 오염 방지방법에 관한 것으로, 반도체 제조 공정중 플라즈마를 이용한 건식 식각공정, 플라즈마 화학 기상증착 또는 플라즈마 처리공정에 있어서, 플라즈마가 여기되는 반응실이 알루미늄 또는 스테인레스강 등과 같은 금속성 재질로 이루어지는 경우, 반도체 기판을 반응실로 인입시키기 전에, 반응실 내부와 전극의 금속부분을 얇은 박막으로 사전 증착함으로서 반응실의 금속성 재질에 의해 반도체 기판이 오염되는 것을 방지하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for preventing metal contamination of a semiconductor substrate. In a dry etching process using plasma, a plasma chemical vapor deposition, or a plasma treatment process, a reaction chamber in which plasma is excited is metallic, such as aluminum or stainless steel. If the material is made of a material, prior to the introduction of the semiconductor substrate into the reaction chamber, by pre-depositing the inside of the reaction chamber and the metal portion of the electrode in a thin thin film relates to a method for preventing contamination of the semiconductor substrate by the metallic material of the reaction chamber.
반도체 기판의 표면이 금속물질로 부터 오염되는 것을 방지함으로서, 소자가 형성되는 반도체 기판 상에 원하지 않는 금속이나 타 오염물질의 혼입을 방지할 수 있어, 공정이 완료된 소자의 게이트 산화막의 전기적 특성이나, 배선 내 전기적 신호전달 특성 및 인접 배선 재료간 절연 특성 등을 양호하여, 궁극적으로 반도체 소자의 수율 및 신뢰성이 향상된다.By preventing the surface of the semiconductor substrate from being contaminated from metal materials, it is possible to prevent unwanted metal or other contaminants from being mixed on the semiconductor substrate on which the device is formed, thereby preventing the electrical characteristics of the gate oxide film of the completed device, The electrical signal transmission characteristics in the wiring and the insulation characteristics between adjacent wiring materials are good, and ultimately, the yield and reliability of the semiconductor element are improved.
Description
본 발명은 반도체소자의 금속오염 방지방법에 관한 것으로, 보다 상세하게는 반도체 제조 공정중 플라즈마를 이용한 건식 식각공정이나 플라즈마 유도 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; 이하 PECVD라 칭함) 공정 또는 플라즈마 처리공정에서 플라즈마가 여기되는 반응실이 알루미늄 또는 스테인레스강 등과 같은 금속성 재질로 이루어지는 경우, 반응실의 내벽에 박막을 형성하여 반응실의 금속성 재질에 의해 반도체 기판이 오염되는 것을 방지하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for preventing metal contamination of a semiconductor device, and more particularly, a dry etching process using plasma or a plasma enhanced chemical vapor deposition (PECVD) process or plasma treatment. When the reaction chamber in which the plasma is excited in the process is made of a metallic material such as aluminum or stainless steel, a method of preventing a semiconductor substrate from being contaminated by the metallic material of the reaction chamber by forming a thin film on the inner wall of the reaction chamber.
도 1 은 통상적인 플라즈마 처리 장비의 개략도이다.1 is a schematic diagram of a conventional plasma processing equipment.
통상적으로 플라즈마 처리 장비는 금속성 재질로 구성된 반응실(5)과, 상기 반응실(5)의 내부 상하단에 형성된 전극들(2, 4)과, 상기 전극들(2, 4)에 연결되어 전력을 인가하는 고주파 전원(1)을 구비하여 상기 반응실(5)의 내부에 플라즈마(3)가 형성된다.Typically, the plasma processing equipment is connected to the
도 2 는 도1의 반응실과 플라즈마의 전위차를 도시한 도면으로서, 반응실(5)은 플라즈마와 일정한 전위차를 가짐을 알 수 있다. 이러한 전위차는 반응실이 접지되었는지 또는 플로우팅(floating)되었는지, 또는 외부 인가전원에 의해 바이어스되었는지에 따라 다르게 된다. FIG. 2 shows the potential difference between the reaction chamber and the plasma of FIG. 1, and it can be seen that the
일반적으로 반도체 기판이 놓이는 서셉터를 제외한 반응실 부분은 접지 또는 플로우팅되어 있으며, 플라즈마에 대한 전위차는 각각 수십 볼트(V) 정도이다.Generally, the part of the reaction chamber except for the susceptor on which the semiconductor substrate is placed is grounded or floating, and the potential difference with respect to the plasma is about several tens of volts (V), respectively.
도 3 도1의 장치로 플라즈마 처리하는 공정동안, 반응실과 플라즈마 사이에서 일어나는 이온과 원자들의 이동 상태를 도시한 도면이다. FIG. 3 is a diagram illustrating a state of movement of ions and atoms occurring between a reaction chamber and a plasma during a plasma treatment process using the apparatus of FIG. 1.
플라즈마를 이용한 공정에 있어서는 초기에 금속성 재질로 구성된 반응실(5)과 플라즈마 사이의 전위차에 의해 플라즈마 내의 이온들이 반응실(5)에 가속되어 충돌하게 된다. 이에 의해 금속 원자들이 스퍼터링되어 플라즈마 내로 유입되며, 유입된 금속 원자들은 플라즈마 내에서 일정한 압력을 유지하면서 반도체 기판(6)에 재입사하게 되어 반도체 기판(6)을 오염시키게 된다. In the process using plasma, ions in the plasma are accelerated and collided with the
상기와 같이 플라즈마 공정에서 반도체 기판 표면에 오염된 금속들은 후속 열처리 공정 등에 의해 소자 전영역으로 확산되어 게이트 산화막의 전기적 특성 및 절연막 특성 등을 저하시키거나, 다른 배선을 단락시키는 등 소자 동작의 신뢰성을 떨어뜨리는 문제점을 갖는다.As described above, the metals contaminated on the surface of the semiconductor substrate in the plasma process are diffused to the entire region of the device by a subsequent heat treatment process to reduce the reliability of device operation such as deteriorating the electrical and insulating properties of the gate oxide film or shorting other wirings. It has a problem of dropping.
이하에 실리콘 질화막 표면을 산화시키는 산소 플라즈마 처리 공정을 예로 들어 종래 기술의 문제점을 상세하게 기술한다.The problem of the prior art is described in detail below by taking an oxygen plasma treatment process for oxidizing a silicon nitride film surface as an example.
도 4 는 종래 기술에 따른 감광막 패턴 형성 공정시에 감광막 스컴이 형성된 상태를 도시한 도면이다. 4 is a view showing a state in which a photosensitive film scum is formed during the photosensitive film pattern forming process according to the prior art.
DUV(원자외선, Deep-Ultraviolet)을 광원으로 이용한 노광공정에서 원자외선용 감광막을 이용하여 실리콘 질화막(8) 위에 감광막 패턴(9)을 형성할 때, 실리콘 질화막(8)과 원자외선 감광막(9) 사이의 상호작용에 의해 두 물질의 접합부에 감광막 스컴(10, scum)이 형성되어 후속 식각공정에서 식각 방해물로 작용한다. 이러한 감광막 스컴(10)을 제거하기 위해 마스크 작업 전 실리콘 질화막(8) 상부를 산소 플라즈마 처리를 행하여 실리콘 질화막(8)의 표면 수십 Å 정도를 산화시켜 원자외선 감광막(9)과 실리콘 질화막(8)을 분리한다. When the
상기 산소 플라즈마 처리는 캐패시티브-커플형(capacitive-coupled) 플라즈마 반응실에서 행해지는데, 반응실은 상단 전극과 하단 전극을 구비하며, 반응실의 재질은 알루미늄 또는 알루미늄 합금, 또는 스테인레스강과 같은 금속성 재질로 구성되어 있다.The oxygen plasma treatment is performed in a capacitive-coupled plasma reaction chamber, wherein the reaction chamber has a top electrode and a bottom electrode, and the reaction chamber is made of a metallic material such as aluminum or aluminum alloy, or stainless steel. Consists of
실리콘 질화막이 증착된 공정용 반도체 기판이 금속성 물질이 노출된 반응실 내에 인입되어 접지된 하단전극에 놓인 다음, 산소를 주입하면서 플라즈마 발생용 고주파를 인가하면 산소 플라즈마가 생성된다. 이때 발생된 플라즈마의 형태는 상단 전극과 하단 전극, 및 반응실에 의해 제어된다. 즉, 발생된 산소 플라즈마는 상단 전극과 하단 전극, 및 반응실 내벽과 상호작용을 하며, 플라즈마와 각각의 전위에 의한 전위차를 유지하면서 플라즈마 처리 공정이 끝날때까지 전위차를 유지한다. An oxygen plasma is generated when a semiconductor substrate for a process in which a silicon nitride film is deposited is introduced into a reaction chamber in which a metallic material is exposed and placed on a grounded lower electrode, and a high frequency for plasma generation is applied while injecting oxygen. The shape of the plasma generated at this time is controlled by the upper electrode, the lower electrode, and the reaction chamber. That is, the generated oxygen plasma interacts with the upper electrode, the lower electrode, and the inner wall of the reaction chamber, and maintains the potential difference until the plasma treatment process is completed while maintaining the potential difference due to the plasma and respective potentials.
공정 중의 산소 플라즈마 내에는 산소분자, 여기된 산소원자, 그리고 하전입자인 산소이온과 전자들이 공존한다. 이때 플라즈마 전위는 다른 전위보다 높기 때문에, 산소 플라즈마 내부의 산소 양이온들은 형성된 각각의 전위차에 의해 상단 전극이나 하단 전극, 또는 반응실 내벽으로 가속된다. 접지된 하단 전극 부분의 공정용 반도체 기판 위에서는 산소 플라즈마로부터 전위차에 의해 가속되는 수십 eV 의 산소 양이온들이 입사하여 실리콘 질화막과 상호 작용을 하여 질화막 표면이 산화된다. 또한 상기 반도체 기판 이외의 다른 반응실 부분에도 동시에 산소 양이온들의 가속현상이 일어난다.Oxygen molecules, excited oxygen atoms, and charged ions oxygen ions and electrons coexist in the oxygen plasma during the process. At this time, since the plasma potential is higher than other potentials, oxygen cations in the oxygen plasma are accelerated to the upper electrode, the lower electrode, or the inner wall of the reaction chamber by the respective potential difference formed. On the process semiconductor substrate of the grounded lower electrode portion, dozens of eV oxygen cations accelerated by the potential difference from the oxygen plasma enter and interact with the silicon nitride film to oxidize the surface of the nitride film. In addition, acceleration of oxygen cations occurs simultaneously in other reaction chamber portions other than the semiconductor substrate.
산소 양이온들이 가속되는 에너지는 접지된 전극 및 접지된 반응실인 경우 평균 수십 eV 정도이고, 고주파가 인가되는 전극인 경우 평균 수백 eV 정도이다. 이러한 에너지를 갖는 양이온들이 알루미늄이나 스테인레스강과 같은 금속성 물질에 충돌하게 되면, 충격량 전달과 에너지 전달 등과 같은 상호 작용에 의해 금속 표면에서 금속 원자들이 떨어져 나가는 스퍼터링 현상에 의해 금속원자들이 플라즈마 내부로 유입된다.The energy for which oxygen cations are accelerated is on the order of tens of eV for grounded electrodes and grounded reaction chambers, and for several hundred eV for electrodes with high frequency applied. When the cations having such energy collide with metallic materials such as aluminum or stainless steel, metal atoms are introduced into the plasma by sputtering, in which metal atoms are separated from the metal surface by interaction such as impact amount transfer and energy transfer.
상기와 같이 스퍼터링되어 기체상태가 된 반응실 금속 원자들은 일정 분압으로 플라즈마 내에 존재하며, 산소와 마찬가지로 여기된 상태, 또는 이온화된 상태로 플라즈마 내에 존재하게 되며, 양이온화된 금속원자들은 산소 양이온과 마찬가지로 공정 반도체 기판 위에 입사하여, 반도체 기판 표면을 오염시키게 된다. 오염정도는 각 반응실 합성 재료에 따라 다르지만, 표면에서 대략 1013∼1015 /cm2 정도의 농도로 소자의 전기적 특성을 저하시킨다.As described above, the reaction chamber metal atoms sputtered and become gaseous exist in the plasma at a constant partial pressure, and are present in the plasma in an excited state or ionized state like oxygen, and cationized metal atoms are similar to oxygen cations. Incident on the process semiconductor substrate, the semiconductor substrate surface is contaminated. The degree of contamination varies with each reaction chamber synthesis material, but at a concentration of approximately 10 13 to 10 15 / cm 2 at the surface, the electrical properties of the device are degraded.
따라서, 금속성 물질이 플라즈마에 노출된 상태에서 플라즈마 처리를 수행하게 되면, 플라즈마 처리 시간이 길어질수록 금속성 물질에서 나오는 금속 성분이 보다 많이 반도체 기판 표면에 재증착하여 기판 금속 오염이 보다 더 심각해지는 문제점이 있다. Therefore, if the plasma treatment is performed while the metallic material is exposed to the plasma, the longer the plasma treatment time, the more metal components from the metallic material are redeposited on the surface of the semiconductor substrate, and the substrate metal contamination becomes more serious. have.
본 발명은 상기한 문제점들을 해결하기 위한 것으로, 반도체 기판을 반응실에 인입하기 전에, 반응실을 금속성 재질이 드러나지 않도록 절연막으로 얇게 사전 증착함으로서, 반도체 기판의 표면이 반응실의 금속성 재질에 의해 오염되는 것을 방지하는 방법을 제공하는 것을 그 목적으로 한다.The present invention is to solve the above problems, before the semiconductor substrate is introduced into the reaction chamber, by thinly pre-depositing the reaction chamber with an insulating film so that the metallic material is not exposed, the surface of the semiconductor substrate is contaminated by the metallic material of the reaction chamber It is an object of the present invention to provide a method for preventing the occurrence of a defect.
상기한 본 발명의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속 오염 방지방법은,Metal contamination prevention method of a semiconductor device according to the present invention to achieve the above object of the present invention,
반도체기판 상에 박막을 플라즈마 처리 ( treatment ) 공정이나 플라즈마 식각할 때 반응실 내부의 금속부분으로 인한 오염을 방지하는 방법에 있어서,In the method for preventing contamination by metal parts in the reaction chamber during the plasma treatment process or plasma etching of the thin film on the semiconductor substrate,
상기 플라즈마 처리 및 식각 공정시 사용되는 기체를 이용하여 상기 반응실 내부의 금속 부분에 소정의 박막을 증착하는 공정과,Depositing a predetermined thin film on a metal part inside the reaction chamber by using a gas used in the plasma treatment and etching process;
상기 반응실 내부로 반도체가핀을 인입시키고 플라즈마 처리하거나 플라즈마 식각하는 공정을 포함하는 것과,Introducing a semiconductor pin into the reaction chamber and performing plasma treatment or plasma etching;
반도체기판 상에 실리콘 산화막을 증착된 경우 상기 반응실 내부의 금속부분에 실리콘 산화막을 사전에 플라즈마 증착하는 것과,When the silicon oxide film is deposited on the semiconductor substrate, plasma deposition of the silicon oxide film on the metal part of the reaction chamber in advance;
상기 플라즈마방법으로 사전증착되는 실리콘 산화막의 두깨는 10∼50000 Å 인 것과,The thickness of the silicon oxide film pre-deposited by the plasma method is 10 to 50000 Å,
상기 실리콘 산화막을 사전에 플라즈마 증착하는 조건은, SiH4 유량은 10∼500 sccm, N2O 유량은 10∼5000 sccm, 반응실 압력은 0.001∼30 Torr. 기판 온도는 100∼550℃, 고주파 전력은 10∼3000 Ｗ, 기판 인가용 전력은 0∼3000 Ｗ 로 조절하고, 분위기 또는 반응성 기체로 N2 기체를 0∼10000 sccm 정도 흘려주며, 상기 고주파 전력이 인가되는 양 전극의 간격을 50∼1000 mils 로 조절하는 것과,Conditions for the plasma deposition of the silicon oxide film in advance, SiH 4 flow rate is 10 to 500 sccm, N 2 O flow rate is 10 to 5000 sccm, reaction chamber pressure is 0.001 to 30 Torr. The substrate temperature is 100 to 550 캜, the high frequency power is adjusted to 10 to 3000 kW, the power for applying the substrate is 0 to 3000 kW, the N 2 gas is flowed about 0 to 10,000 sccm into the atmosphere or the reactive gas, and the high frequency power is Adjusting the distance between the applied positive electrodes to 50-1000 mils,
상기 반도체 기판 상에 실리콘 질화막을 증착된 경우 상기 반응실 내부의 금속부분에 실리콘 질화막을 사전에 플라즈마 증착하는 것과,When the silicon nitride film is deposited on the semiconductor substrate, plasma depositing the silicon nitride film on a metal part in the reaction chamber in advance;
상기 플라즈마방법으로 사전증착되는 실리콘 질화막의 두께는 10∼50000 Å 인 것과,The thickness of the silicon nitride film pre-deposited by the plasma method is 10 to 50000
상기 사전에 실리콘 산화막을 플라즈마 증착하는 조건은, SiH4 유량은 10∼500 sccm, NH3 유량 10∼5000 sccm, 반응실 압력은 0.001∼30 Torr. 기판 온도 100∼550 ℃, 고주파 전력 10∼3000 Ｗ, 기판 인가용 전력은 0∼3000 Ｗ 로 조절하고, 분위기 또는 반응성 기체로 N2 기체를 0∼10000 sccm 정도 흘려주며, 상기 고주파 전력이 인가되는 양 전극의 간격을 50∼1000 mils 로 조절하는 것과,The conditions for plasma deposition of the silicon oxide film in advance are SiH 4 flow rate of 10 to 500 sccm, NH 3 flow rate of 10 to 5000 sccm, reaction chamber pressure of 0.001 to 30 Torr. The substrate temperature is 100 to 550 캜, the high frequency power is 10 to 3000 kW, the power for applying the substrate is adjusted to 0 to 3000 kW, the N 2 gas is flowed about 0 to 10000 sccm as the atmosphere or the reactive gas, and the high frequency power is applied. Adjusting the spacing of both electrodes to 50-1000 mils,
상기 반도체 기판에 실리콘이나 텅스텐 실리사이드를 플라즈마 처리하거나 플라즈마 식각하는 경우 상기 플라즈마 처리나 식각공정시 사용되는 가스를 이용하여 상기 반응실의 내부의 금속부분에 박막을 플라즈마 증착하는 것을 제1특징으로 한다.In the case of plasma processing or plasma etching silicon or tungsten silicide on the semiconductor substrate, the first feature is to deposit a thin film on the metal part of the reaction chamber by using a gas used in the plasma processing or etching process.
또한, 이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속오염 방지방법은,In addition, the metal contamination prevention method of the semiconductor device according to the present invention as described above,
반도체기판 상에 박막을 플라즈마 증착할 때 반응실 내부의 금속부분으로 인한 오염을 방지하는 방법에 있어서,In the method for preventing contamination by metal parts inside the reaction chamber when plasma deposition of a thin film on a semiconductor substrate,
상기 플라즈마 증착시 사용되는 기체를 이용하여 상기 반응실 내부의 금속부분에 소정의 박막을 증착하는 공정과,Depositing a predetermined thin film on a metal part inside the reaction chamber by using a gas used in the plasma deposition;
상기 반응실 내부로 반도체기판을 인입시키고 플라즈마 증착하는 공정을 포함하는 것과,Introducing a semiconductor substrate into the reaction chamber and performing plasma deposition;
상기 반도체 기판에 실리콘 산화막을 증착하는 경우 상기 반응실 내부의 금속부분에 실리콘 산화막을 사전에 플라즈마 증착하는 것과,When the silicon oxide film is deposited on the semiconductor substrate, plasma deposition of the silicon oxide film on the metal part inside the reaction chamber in advance;
상기 플라즈마방법으로 사전증착되는 실리콘 산화막의 두께는 10∼50000 Å인 것과,The thickness of the silicon oxide film pre-deposited by the plasma method is 10 to 50000 mm,
상기 실리콘 산화막을 사전에 플라즈마 증착하는 조건은, SiH4 유량은 10∼500 sccm, N2O 유량은 10∼5000 sccm, 반응실 압력은 0.001∼30 Torr. 기판 온도는 100∼550℃, 고주파 전력은 10∼3000 Ｗ, 기판 인가용 전력은 0∼3000 Ｗ 로 조절하고, 분위기 또는 반응성 기체로 N2 기체를 0∼10000 sccm 정도 흘려주며, 상기 고주파 전력이 인가되는 양 전극의 간격을 50∼1000 mils 로 조절하는 것과,Conditions for the plasma deposition of the silicon oxide film in advance, SiH 4 flow rate is 10 to 500 sccm, N 2 O flow rate is 10 to 5000 sccm, reaction chamber pressure is 0.001 to 30 Torr. The substrate temperature is 100 to 550 캜, the high frequency power is adjusted to 10 to 3000 kW, the power for applying the substrate is 0 to 3000 kW, the N 2 gas is flowed about 0 to 10,000 sccm into the atmosphere or the reactive gas, and the high frequency power is Adjusting the distance between the applied positive electrodes to 50-1000 mils,
상기 반도체 기판에 실리콘 질화막을 플라즈마 증착하는 경우 상기 반응실 내부의 금속부분에 실리콘 질화막을 사전에 플라즈마 증착하는 것과,Plasma deposition of the silicon nitride film on the semiconductor substrate in advance plasma deposition of the silicon nitride film on the metal portion of the reaction chamber,
상기 플라즈마방법으로 사전증착되는 실리콘 질화막의 두께는 10∼50000 Å 인 것과,The thickness of the silicon nitride film pre-deposited by the plasma method is 10 to 50000
상기 사전에 실리콘 질화막을 플라즈마 증착하는 조건은, SiH4 유량은 10∼500 sccm, NH3 유량 10∼5000 sccm, 반응실 압력 0.001∼30 Torr. 기판 온도는 100∼550℃, 고주파 전력은 10∼3000 Ｗ, 기판 인가용 전력은 0∼3000 Ｗ 로 조절하고, 분위기 또는 반응성 기체로 N2 기체를 0∼10000 sccm 정도 흘려주며, 상기 고주파 전력이 인가되는 양 전극의 간격을 50∼1000 mils 로 조절하는 것과,The conditions for plasma deposition of the silicon nitride film in advance include SiH 4 flow rate of 10 to 500 sccm, NH 3 flow rate of 10 to 5000 sccm, reaction chamber pressure of 0.001 to 30 Torr. The substrate temperature is 100 to 550 캜, the high frequency power is adjusted to 10 to 3000 kW, the power for applying the substrate is 0 to 3000 kW, the N 2 gas is flowed about 0 to 10,000 sccm into the atmosphere or the reactive gas, and the high frequency power is Adjusting the distance between the applied positive electrodes to 50-1000 mils,
상기 반도체 기판 상에 실리콘이나 텅스텐 실리사이드를 플라즈마 증착하는 경우 상기 플라즈마 증착시 가스를 이용하여 상기 반응실의 내부의 금속부분에 박막을 플라즈마 증착하는 것을 제2특징으로 한다.In the case of plasma deposition of silicon or tungsten silicide on the semiconductor substrate, plasma deposition of a thin film on a metal part of the reaction chamber using a gas during the plasma deposition is a second feature.
도 5 는 본 발명에 원리에 따라 실리콘 산화막 성분으로 사전에 증착된 반응실을 도시한 도면이다.5 shows a reaction chamber previously deposited with a silicon oxide film component in accordance with the principles of the present invention.
본 발명에 따라 산소 플라즈마 처리공정을 수행하는 반응실(5)은 종래의 반응실과 동일하게 상단 전극(2)과 하단 전극(4)을 구비하며, 반응실의 재질은 알루미늄 또는 알루미늄 합금 또는 스테인레스강과 같은 금속성 재질로 구성되며, 상, 하단 전극(2, 4)과 반응실(5)의 내부는 실리콘 산화막(12)으로 사전 증착되어 있다. 이때, 증착되는 실리콘 산화막(12)의 두께는 10∼50000Å 정도이다.The
상기 실리콘 산화막(12)을 사전 증착 공정은, SiH4 유량 10∼500 sccm, N2O 유량 10∼5000 sccm, 반응실 압력 0.001∼30 Torr, 기판 온도 100∼550℃, 고주파 전력 10∼3000 W 및 기판 인가용 전력은 0∼3000 W 의 조건에서 실시한다.Pre-deposition process of the
또한, 분위기 또는 반응성 기체로 N2 기체를 0∼10000 sccm 으로 흘릴 수 있으며, 고주파 전력이 인가되는 양 전극의 간격은 50∼1000 mils 로 조절되거나 500 mils 로 고정될 수 있다.In addition, N 2 gas may flow from 0 to 10,000 sccm in the atmosphere or reactive gas, and the distance between the two electrodes to which high frequency power is applied may be adjusted to 50 to 1000 mils or fixed to 500 mils.
도 6 은 도5의 실리콘 산화막으로 사전 증착된 반응실내에 반도체 기판이 인입된 상태를 도시한 도면이다. FIG. 6 is a diagram illustrating a state in which a semiconductor substrate is inserted into a reaction chamber previously deposited with the silicon oxide film of FIG. 5.
상기와 같이 실리콘 산화막(12)으로 반응실(5) 내부를 증착한 후, 산소 플라즈마 처리될 반도체 기판(6)를 인입하여 하단전극(4) 상에 탑재하고, 산소를 주입하면서 고주파 전원(1)으로부터 플라즈마 발생용 고주파 전력을 인가하여 플라즈마를 발생시킨다. After depositing the inside of the
이때, 산소 플라즈마 처리 조건은, 산소 유량 10∼10000 sccm, 반응실 압력 0.001∼30 Torr, 기판 온도 100∼550℃ 및 고주파 전력 10∼3000 W의 조건에서 실시하고, 고주파 전력이 인가되는 양 전극의 간격 50∼1000 mils 로 조절되거나 500 mils 로 고정될 수 있다.At this time, oxygen plasma treatment conditions were performed under conditions of an oxygen flow rate of 10 to 10000 sccm, a reaction chamber pressure of 0.001 to 30 Torr, a substrate temperature of 100 to 550 ° C, and a high frequency power of 10 to 3000 W. The spacing can be adjusted from 50 to 1000 mils or fixed at 500 mils.
도 7 은 도5의 반응실내에서 반도체 기판이 플라즈마 처리되는 동안 반응실의 내벽과 플라즈마 사이에서 일어나는 이온과 원자들의 이동 상태를 도시한 도면이다. FIG. 7 is a view illustrating a state of movement of ions and atoms occurring between the inner wall of the reaction chamber and the plasma while the semiconductor substrate is plasma-processed in the reaction chamber of FIG. 5.
반도체 기판이 플라즈마 처리되는 동안, 반응실(5)과 전극(2, 4)은 실리콘 산화막(12)으로 덮혀 있기 때문에, 반응실(5)이나 전극(4)의 금속 부분에 스퍼터링이 일어나더라도, 실리콘 산화막 표면에서의 Si 또는 O 성분이 플라즈마 내부로 인입되어, 실리콘 산화막 표면은 금속 물질에 의해 오염되지 않고 산소 플라즈마에 의해 산화되어 금속원자가 증가되지 않는다. Since the
또한, 상기 실리콘 산화막과 마찬가지로 실리콘 질화막을 사용하여 반응실을 사전에 증착을 할 수 있다. In addition, the reaction chamber may be deposited in advance using a silicon nitride film similarly to the silicon oxide film.
실리콘 질화막을 사전 증착하는 조건은, SiH4 유량 10∼500 sccm, NH3 유량 10∼5000 sccm, 반응실 압력 0.001∼30 Torr, 기판 온도 100∼550℃ 및 고주파 전력은 10∼3000 W 의 조건에서 실시한다.The conditions for pre-depositing the silicon nitride film are SiH 4 flow rate 10-500 sccm, NH 3 flow rate 10-5000 sccm, reaction chamber pressure 0.001-30 Torr, substrate temperature 100-550 degreeC, and high frequency electric power on the conditions of 10-3000 W. Conduct.
또한, 분위기 또는 반응성 기체로 N2 기체를 0∼10000sccm 으로 흘릴 수 있으며, 고주파 전력이 인가되는 양 전극의 간격은 50∼1000 mils 로 조절되거나 500 mils 로 고정될 수 있다.In addition, N 2 gas may flow from 0 to 10000 sccm as an atmosphere or a reactive gas, and the distance between the two electrodes to which high frequency power is applied may be adjusted to 50 to 1000 mils or fixed to 500 mils.
상기 조건하에서 반응실 내부에 증착되는 실리콘 질화막의 두께는 10∼50000 Å 정도이다.Under the above conditions, the thickness of the silicon nitride film deposited inside the reaction chamber is about 10 to 500,000 Pa.
한편, 상기한 본 발명에 따른 금속 오염 방지방법은 PECVD 공정이나 플라즈마를 이용한 건식 식각공정에서 실시할 수도 있다.On the other hand, the metal contamination prevention method according to the present invention may be carried out in a PECVD process or a dry etching process using a plasma.
PECVD 공정에 의한 산화막이나 질화막 등의 증착공정은 상기한 반도체 기판의 플라즈마 처리를 행할 때와 마찬가지로 초기 플라즈마 방전시에 금속성 재질로 구성된 반응실 및 전극에서 금속물질이 스퍼터링되어 배출되며, 배출된 금속물질은 반도체 기판을 오염시킨다. 따라서, 금속물질에 의해 반도체 기판이 오염되는 것을 방지하기 위해, 반도체 기판이 반응실에 인입되기 전에 증착용 기체와 유사한 성분의 기체로 반응실내를 증착한다. 즉, 실리콘 산화막 증착시에는 실리콘 산화막 증착용 기체로 사전 증착하고, 실리콘 질화막 증착시에는 실리콘 질화막 증착용 기체로 사전 증착을 행한다.In the deposition process of the oxide film or the nitride film by PECVD process, the metal material is sputtered and discharged from the reaction chamber and the electrode made of the metal material during the initial plasma discharge as in the plasma treatment of the semiconductor substrate described above. Contaminates the semiconductor substrate. Therefore, in order to prevent the semiconductor substrate from being contaminated by the metal material, the reaction chamber is deposited with a gas similar to that for the deposition gas before the semiconductor substrate is introduced into the reaction chamber. That is, during deposition of the silicon oxide film, the deposition is carried out in advance using a gas for depositing the silicon oxide film, and in the deposition of the silicon nitride film, the predeposition is carried out with the deposition gas for the silicon nitride film.
상기의 실리콘 산화막이나 실리콘 질화막의 증착 조건은, 실리콘 산화막 증착용 기체로 사전 증착할 때의 조건은, SiH4 유량 10∼500 sccm, N2O 유량 10∼5000 sccm, 반응실 압력 0.001∼30 Torr, 기판 온도 100∼550℃ 및 고주파 전력은 10∼3000 W 로 조절한다. 또한, 분위기 또는 반응성 기체로 N2 기체를 0∼10000 sccm 으로 흘릴 수 있으며, 고주파 전력이 인가되는 양 전극의 간격은 50∼1000 mils 로 조절하며 약 10∼50000 Å 정도 형성한다.The deposition conditions of the silicon oxide film and the silicon nitride film are as follows: SiH 4 flow
한편, 실리콘 질화막을 증착하는 공정인 경우, 실리콘 질화막 증착용 기체로 SiH4 유량 10∼500 sccm, NH3 유량 0∼5000 sccm, 반응실 압력이 0.001∼30 Torr, 기판 온도는 100∼550℃ 및 고주파 전력은 10∼3000 W 로 조절한다. 또한, 분위기 또는 반응성 기체로 N2 기체를 0∼10000 sccm 으로 흘릴 수 있으며, 고주파 전력이 인가되는 양 전극의 간격은 50∼1000 mils 로 조절하며, 약 10∼50000 Å 정도 두께로 형성한다.On the other hand, in the process of depositing a silicon nitride film, SiH 4 flow rate 10-500 sccm, NH 3 flow rate 0-5000 sccm, reaction chamber pressure 0.001-30 Torr, substrate temperature 100-550 degreeC, High frequency power is adjusted to 10-3000 W. In addition, N 2 gas can be flowed at 0-10000 sccm as an atmosphere or a reactive gas, and the distance between both electrodes to which high frequency power is applied is adjusted to 50 to 1000 mils, and is formed to a thickness of about 10 to 50000 Pa.
또한, 실리콘, 텅스텐 실리사이드, 실리콘 산화막, 또는 실리콘 질화막 등의 플라즈마를 이용한 건식 식각공정도 마찬가지로 공정용 반도체 기판이 반응실에 인입하기 전에 공정용 기체를 반응실에 주입하면서 플라즈마와 접촉하는 금속성 반응실 및 전극 부분에 수백∼수만 Å 정도 사전 코팅을 행함으로서, 금속물질에 의한 반도체 기판의 오염을 방지할 수 있다. 이때 사용하는 공정용 기체는, 실리콘 식각인 경우에는 실리콘 식각용 기체, 실리콘 산화막 식각인 경우에는 실리콘 산화막 식각용 기체를 사용한다. In addition, a dry etching process using plasma such as silicon, tungsten silicide, silicon oxide film, or silicon nitride film is similarly carried out with a metallic reaction chamber in contact with the plasma while injecting a process gas into the reaction chamber before the process semiconductor substrate is introduced into the reaction chamber. And pre-coating the electrode portion for several hundreds to tens of thousands of micrometers, it is possible to prevent contamination of the semiconductor substrate by the metal material. In this case, the process gas used may be a silicon etching gas in the case of silicon etching, and a silicon oxide film etching gas in the case of silicon oxide film etching.
상기한 본 발명에 따른 반도체 기판의 금속 오염 방지방법을 적용하는 플라즈마 장비로는 캐패시티브-커플형 플라즈마 장비 이외에도 인턱티브-커플형 플라즈마 (inductive-coupled plasma, TCP) 장비, 헬리콘 (helicon) 플라즈마 장비, 헬리칼 (helical) 플라즈마 장비, 또는 일렉트론 싸이크로트론 레조넌스 (electron cyclotron resonance, ECR) 장비 등을 이용할 수도 있다.Plasma equipment to which the metal contamination prevention method of the semiconductor substrate according to the present invention is applied may include inductive-coupled plasma (TCP) equipment and helicon in addition to the capacitive-coupled plasma equipment. Plasma equipment, helical plasma equipment, or electron cyclotron resonance (ECR) equipment may be used.
본 발명은 상술한 실시예로만 한정되는 것이 아니라, 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있음은 당연하다.The present invention is not limited only to the above-described embodiments, but can be modified and modified within the scope not departing from the gist of the present invention.
상기한 본 발명에 따른 방법에 의하면, 플라즈마를 이용한 공정, 특히 증착공정 뿐만아니라 플라즈마 처리공정이나 플라즈마 건식 식각공정에서 매 반도체 기판이 반응실로 인입되기 전에, 공정용 기체로 반응실을 사전 증착함에 따라 금속성 반응실 및 전극에 대한 반도체 기판의 표면이 금속에 의해 오염되는 것을 방지할 수 있으며, 소자가 형성되는 반도체 기판 상에 원하지 않는 금속이나 타 오염물질의 혼입을 방지할 수 있어, 공정이 완료된 소자의 게이트 산화막의 전기적 특성과 배선 내 전기적 신호전달 특성 및 인접 배선 재료간 절연 특성 등이 양호해지며, 궁극적으로 반도체 소자의 수율 및 신뢰성이 향상된다.According to the above-described method according to the present invention, before each semiconductor substrate is introduced into the reaction chamber in the plasma treatment process or the plasma dry etching process as well as the process using the plasma, the reaction chamber is pre-deposited with the process gas. The surface of the semiconductor substrate with respect to the metallic reaction chamber and the electrode can be prevented from being contaminated by the metal, and it is possible to prevent the incorporation of unwanted metals or other contaminants on the semiconductor substrate on which the device is formed, thereby completing the process. The electrical characteristics of the gate oxide film, the electrical signal transmission characteristics in the wiring, and the insulating characteristics between adjacent wiring materials are improved, and ultimately, the yield and reliability of the semiconductor device are improved.
도 1 은 통상적인 플라즈마 처리 장비의 개략도.1 is a schematic diagram of a conventional plasma processing equipment.
도 2 는 도1의 반응실과 플라즈마 사이의 전위차를 도시한 그래프.FIG. 2 is a graph showing the potential difference between the reaction chamber and plasma of FIG.
도 3 은 도 1의 장치로 플라즈마처리하는 동안, 반응실과 플라즈마 사이에서 일어나는 이온과 원자들의 이동 상태를 도시한 도면. FIG. 3 shows the state of movement of ions and atoms occurring between the reaction chamber and the plasma during the plasma treatment with the apparatus of FIG.
도 4 는 종래 기술에 따라 감광막 패턴 형성시에 감광막 스컴이 형성된 상태를 도시한 도면. 4 is a view showing a state in which a photosensitive film scum is formed at the time of forming a photosensitive film pattern according to the prior art;
도 5 는 본 발명에 따라 실리콘 산화막 성분으로 사전 증착된 반응실의 내부를 갖는 플라즈마 처리 장비의 개략도.5 is a schematic diagram of a plasma processing apparatus having an interior of a reaction chamber pre-deposited with a silicon oxide component in accordance with the present invention.
도 6 은 도 5의 반응실내에 반도체 기판이 인입된 상태를 도시한 도면.FIG. 6 is a view illustrating a state in which a semiconductor substrate is inserted into a reaction chamber of FIG. 5. FIG.
도 7 은 도 5의 반도체 기판이 플라즈마 처리시 반응실의 내벽과 플라즈마 사이에서 일어나는 이온과 원자들의 이동 상태를 도시한 도면.FIG. 7 is a view illustrating a state of movement of ions and atoms generated between the plasma and the inner wall of the reaction chamber during the plasma processing of FIG. 5;
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1 : 고주파 전원 2 : 상단전극1: high frequency power 2: top electrode
3 : 플라즈마 4 : 하단전극3: plasma 4: bottom electrode
5 : 반응실 6 : 반도체 기판 5: reaction chamber 6: semiconductor substrate
8 : 실리콘 질화막 9 : 감광막 패턴8: silicon nitride film 9: photosensitive film pattern
10 : 감광막 스컴(scum) 11 : 반응실 사전 증착용 플라즈마10
12 : 증착된 도전막 또는 절연막 13 : 바이어스 기판용 전원12: deposited conductive film or insulating film 13: power source for bias substrate
Vp : 플라즈마 전위 Vf : 플로팅 전극 전위V p : Plasma potential V f : Floating electrode potential
VG : 접지전극 전위 VR : 반응실 전위V G : Ground electrode potential V R : Reaction chamber potential
VUE : 상단전극 전위V UE : Upper electrode potential
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067564A KR100469142B1 (en) | 1997-12-10 | 1997-12-10 | Metal contamination prevention method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067564A KR100469142B1 (en) | 1997-12-10 | 1997-12-10 | Metal contamination prevention method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990048783A KR19990048783A (en) | 1999-07-05 |
| KR100469142B1 true KR100469142B1 (en) | 2005-06-21 |
Family
ID=37302987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970067564A KR100469142B1 (en) | 1997-12-10 | 1997-12-10 | Metal contamination prevention method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100469142B1 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351984B1 (en) * | 1999-12-29 | 2002-09-12 | 주식회사 하이닉스반도체 | Impurity reduction methode in semiconductor chemical vapor deposition equipment |
| EP1475668A1 (en) * | 2003-05-09 | 2004-11-10 | ASML Netherlands B.V. | Method of preparing components for a lithographic apparatus |
| KR100972110B1 (en) * | 2003-05-16 | 2010-07-23 | 주성엔지니어링(주) | Electrode for apparatus of fabricating semiconductor |
| KR100673597B1 (en) * | 2004-09-21 | 2007-01-24 | (주)아이씨디 | Plasma chamber |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239130A (en) * | 1991-01-11 | 1992-08-27 | Kawasaki Steel Corp | Plasma processor and processing method |
| US5549935A (en) * | 1991-04-30 | 1996-08-27 | International Business Machines Corporation | Adhesion promotion of fluorocarbon films |
| JPH08255758A (en) * | 1995-03-15 | 1996-10-01 | Toshiba Corp | Plasma vapor growth device |
-
1997
- 1997-12-10 KR KR1019970067564A patent/KR100469142B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239130A (en) * | 1991-01-11 | 1992-08-27 | Kawasaki Steel Corp | Plasma processor and processing method |
| US5549935A (en) * | 1991-04-30 | 1996-08-27 | International Business Machines Corporation | Adhesion promotion of fluorocarbon films |
| JPH08255758A (en) * | 1995-03-15 | 1996-10-01 | Toshiba Corp | Plasma vapor growth device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990048783A (en) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7144520B2 (en) | Etching method and apparatus | |
| US6129806A (en) | Plasma processing apparatus and plasma processing method | |
| US6203657B1 (en) | Inductively coupled plasma downstream strip module | |
| KR100403114B1 (en) | Self-cleaning method and apparatus for polymer-free upper electrodes for parallel electrode etching | |
| US6187688B1 (en) | Pattern formation method | |
| US20020069971A1 (en) | Plasma processing apparatus and plasma processing method | |
| US6767698B2 (en) | High speed stripping for damaged photoresist | |
| US20050103748A1 (en) | Plasma processing method | |
| KR20070033419A (en) | How to wet clean component quartz surfaces for plasma processing chambers | |
| JP2009529225A (en) | Method and apparatus for selective precoating of a plasma processing chamber | |
| EP0976151A1 (en) | Methods and apparatus for removing photoresist mask defects-in a plasma reactor | |
| US6177147B1 (en) | Process and apparatus for treating a substrate | |
| JPH07153746A (en) | Dry etching chamber cleaning method | |
| KR20090031822A (en) | Method of preventing etch profile bending and bowing in high aspect ratio openings by treating a polymer formed on the opening sidewalls | |
| WO2003030240A2 (en) | Etching method and apparatus | |
| KR20010032480A (en) | Process for producing insulating film | |
| KR100838502B1 (en) | Method of producing semiconductor device | |
| US5926689A (en) | Process for reducing circuit damage during PECVD in single wafer PECVD system | |
| JP3520577B2 (en) | Plasma processing equipment | |
| US20050009356A1 (en) | Method of manufacturing semiconductor device and method of cleaning plasma etching apparatus used therefor | |
| KR100469142B1 (en) | Metal contamination prevention method of semiconductor device | |
| US6815369B2 (en) | Method for monitoring deposition reaction during processing the surface of a semiconductor substrate | |
| US20220044938A1 (en) | Silicon dry etching method | |
| JPH0950984A (en) | Surface treating method | |
| JPH05102083A (en) | Method and apparatus for dry etching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |