KR100467117B1 - 전-금속,자이언트자기저항고체-상태소자장치 - Google Patents

전-금속,자이언트자기저항고체-상태소자장치 Download PDF

Info

Publication number
KR100467117B1
KR100467117B1 KR10-1998-0708923A KR19980708923A KR100467117B1 KR 100467117 B1 KR100467117 B1 KR 100467117B1 KR 19980708923 A KR19980708923 A KR 19980708923A KR 100467117 B1 KR100467117 B1 KR 100467117B1
Authority
KR
South Korea
Prior art keywords
thin film
solid
state device
film element
conductor
Prior art date
Application number
KR10-1998-0708923A
Other languages
English (en)
Other versions
KR20000065205A (ko
Inventor
이. 제임스 토로크
리챠드 스핏져
Original Assignee
인티그레이티드 메그니토일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인티그레이티드 메그니토일렉트로닉스 filed Critical 인티그레이티드 메그니토일렉트로닉스
Publication of KR20000065205A publication Critical patent/KR20000065205A/ko
Application granted granted Critical
Publication of KR100467117B1 publication Critical patent/KR100467117B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3281—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn only by use of asymmetry of the magnetic film pair itself, i.e. so-called pseudospin valve [PSV] structure, e.g. NiFe/Cu/Co
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices
    • H03K19/166—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices using transfluxors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

고체-상태 장치가 설명되며 이는 박막요소의 네트워크를 포함한다, 적어도 하나의 박막요소가 자이언트 자기저항을 나타낸다. 상기 네트워크는 다수의 노드를 가지며 노드 각각은 박막요소의 두 노드사이에 직접적인 전기적 연결을 나타낸다. 다수의 노드중 첫 번째와 두 번째 노드는 전력 단자를 구성시킨다. 다수의 노드중 세 번째와 네 번째 노드는 출력을 구성시킨다. 첫 번째 전도체는 첫 번째 자장을 적용시키기 위해 적어도 하나의 박막요소에 유도기적으로 결합된다.

Description

전-금속, 자이언트 자기저항 고체-상태 소자장치
본 발명은 GMR '트랜스파이너'로 언급되는 새로운 종류의 전-금속 고체-상태 소자에 대한 것이다. 특히 한 다중층 금속구조는 본원 명세서에서 트랜지스터와 변압기 특성모두를 갖는 능동소자로서 작용하는 자이언트 자기저항 현상을 사용하는 것으로 설명된다. 또한 한 구조가 본원 명세서에서 수동변압기로서 작용하는 것으로 설명된다. 반도체 양극성 기술에서 수동 또는 능동 어느 하나로 작용하는 변압기에 대해서는 알려져 있지 않다. 상기 능동소자는 두가지 면에서 종래의 박막변압기보다 우월하다. (1) 이들은 전력 이득을 갖는다. (2) 이들은 일정한 응답을 가지며 dc를 포함한다. 이들 능동소자의 기능의 이중성 즉 변압기와 트랜지스터 모두로 작용하는 기능은 진정으로 새로운 종류의 기본전자소자를 제공하는데 이를 우리는 '트랜스파이너'라 한다. 스위칭 장치(가령 트랜지스터) 및 변압기로서의 이들의 기본 역할외에도 트랜스파이너는 아날로그와 디지탈 모두에서 범용 전-금속 전자장치의 기본을 제공한다. 이들은 다양한 전자 및 자기회로 컴포넌트에 해당하는 기능을 제공한다. 이들 컴포넌트들은 차동 증폭기, 메모리 소자 및 게이트와 펄스변압기를 포함한다. 다양한 실시예에 따라 두 개의 입력리드, 두 개의 출력리드 및 두 개의 전력리드를 가지는 GMR 트랜스파이너가 설명된다. 선형 트랜스파이너 동작을 위한 히스테리시스가 없는 필름(박막)을 달성하는 여러 가지 방법이 또한 설명된다.
상기에서 설명된 소위 전-금속 스핀 트랜지스터는 마크존슨(Mark Johnson)에 의해 사이언스(1993, 4, 16, 권 260, 320쪽) 및 IEEE 스펙트럼(1994, 5, 47쪽)에서의 문헌에서 설명되었으며 이들 모두는 본원 명세서에서 참고로 사용된다. 상기에서 설명된 바의 장치는 양극형 트랜지스터이며 두 개의 각기 다른 캐리어 타입에 의존한다. 상기 실리콘 양극형 트랜지스터를 위한 캐리어는 반대 전하를 가지는 전자와 전극이며 상기 전-금속 스핀 트랜지스터에 대한 이들 두 캐리어의 밀도는 반대의 스핀 정렬을 가지는 전자들로 구성된다. 일반적으로 존슨의 전-금속 스핀 트랜지스터는 단일 주기, 세 개의 층구조로 되어 있으며 필름에 수직인 방향으로 한 층으로부터 다른 층으로 전류가 이동된다. 상기 존슨 트랜지스터는 강자성 금속내 가장 낮은 에너지 전도 대역이 자화방향으로 스핀극성을 갖는 전자를 위한 것이며 비강자성 전도체에서의 가장 낮은 에너지 상태는 스핀 극성의 동등한 밀도를 위한 것이다라는 사실을 사용한다. 존슨 스핀 트랜지스터의 에미터와 콜렉터 층은 강자성 필름이며 베이스층은 비자성 금속이다. 상기 장치의 출력은 두 자화사이의 각도를 변경시킴으로써, 즉 두 필름중 하나의 자화방향을 스위칭하여 조정되며 따라서 각 자화방향의 상대적 방위는 평행과 비평행정렬 사이에서 변경된다.
전-금속 스핀 트랜지스터는 고밀도 응용에 여러 가지 장점을 제공한다. 가령 서브마이크론 석판 인쇄 기술이 제조에 용이하게 적용될 수 있기 때문에 상기 전-금속 스핀 트랜지스터는 반도체 양극성 트랜지스터보다 밀도가 100배까지 작게 만들어질 수 있다. 또한 한 전-금속 트랜지스터가 금속으로만 만들어지기 때문에 높게 도핑된 실리콘보다 훨씬 높은 캐리어 밀도를 갖는다. 높은 캐리어 밀도는 실리콘 트랜지스터보다 훨씬 작은 크기로 상기 스핀 트랜지스터가 동작할 수 있도록 할 것이다. 또한 상기 스핀 트랜지스터의 스위칭 시간은 2ns 또는 그보다 유리하도록 정해진다.
마지막으로 상기 스핀 트랜지스터가 전-금속 장치이기 때문에 이를 생산하는데에 실리콘 장치의 생산에서 불가피한 많은 고온처리단계를 필요로 하지 않을 것이다. 이는 1996년 12월 24일 특허된 비휘발성 폐쇄-자속 구조를 갖는 자기저항 메모리에 대한 본원 출원인에게 양도된 바 있는 미국특허 제 5,587,943 에서 설명된 새로운 전-금속 GMR 메모리 소자에 비추어 볼 때 더욱 명백하게 되는데, 상기 특허 명세서는 본원 명세서에서 참고로 된다. 본 발명의 특정 실시예에 따라 상기 전-금속 GMR 메모리 소자는 하기에서는 영구 임의접근 기억장치(PRAM)로 기재되는 임의접근 기억장치 배열에서 사용될 수 있다. 상기 PRAM의 메모리 소자는 전-금속 장치이다라고 한다면 상기 장치의 선택 전자장치(가령 워드 및 디지트 구동기, 선택 매트릭스, 저수준 감지게이트, 차동 감지증폭기 등)에 대한 기본 빌딩블럭으로서 상기 전-금속 스핀 트랜지스터를 사용하여 전-금속 임의접근 기억장치를 구성시키는 것이 적어도 이론적으로는 가능함이 명백하다. 사실 상기 언급된 응용은 이같은 가능성을 간단히 논의한다. 이같은 장치는 상기에서 설명된 속도 및 밀도의 장점을 가질뿐 아니라 제조시의 어떠한 반도체 처리단계를 필요로 함을 완전히 제거할 것이다.
그러나 존슨 스핀 트랜지스터의 여러 장점에도 불구하고 다양한 장치에서의 실시는 임피던스 절대값의 낮은 동작 범위 때문에 실질적인 문제를 나타낸다. 존슨 스핀 트랜지스터의 '온' 그리고 '오프' 사이의 임피던스 차이는 불과 수마이크로오옴에 불과하다. 더구나 최대 및 최소 전압사이의 출력전압 차이는 수마이크로볼트에 불과하다(상기 존슨 특허참조). 이와 같은 차이는 너무 작은 것이여서 대부분의 응용에서는 유용하지 못하다. 단지 수마이크로오옴의 '오프' 임피던스는 거의 단락에 가까운 것이다.
상기 설명으로부터 미국특허 제 5,587,943 에서 설명된 GMR 메모리 소자의 특성에 더욱 부합하는 '온' 및 '오프' 저항을 갖는 전-금속 스위칭 장치가 바람직함이 명백하다.
도 1a 는 다중층 GMR 박막을 도시한 도면.
도 1b 는 도 1a 에서 도시된 바와 같은 GMR 박막에 대한 전형적인 저항곡선을 도시한 도면.
도 2a 는 본 발명의 첫 번째 실시예에 따라 만들어진 트랜스파이너의 개략적 도면.
도 2b 는 입력전류의 함수로서 도 2a 의 트랜스파이너 출력전압 도면을 도시한 도면.
도 2c 및 2d 는 도 2a 의 다중층 GMR 박막에 대한 두 선택적 구조를 도시한 도면.
도 3a 는 본 발명의 두 번째 실시예에 따라 만들어진 트랜스파이너의 개략적 도면.
도 3b 는 입력전류의 함수로서 도 3a 의 트랜스파이너 출력전압의 도면을 도시한 도면.
도 4 는 도 3a 의 트랜스파이너와 실질적으로 같은 폐쇄-자속 구성을 갖는 트랜스파이너를 도시한 도면.
도 5 는 도 3a 의 트랜스파이너와 개략적으로 같은 개방-자속 구성을 갖는 트랜스파이너를 도시한 도면.
도 6 은 본 발명의 특정 실시예에 따라 만들어진 전-금속 GMR 트랜스파이너를 위한 입력전류와 출력전압 사이의 관계를 설명한 도면.
도 7 은 작은 외부 바이어스가 적용된 도 6 의 GMR 트랜스파이너를 위한 출력전압대 입력전류를 도시한 도면.
도 8 은 전-금속 GMR PRAM을 위한 단어 및 디지트 선택 매트릭스 구현을 위한 전-금속 트랜스파이너를 도시한 도면.
도 9 는 본 발명의 특정 실시예에 따른 단어라인을 위한 한 선택 매트릭스의 최종단계를 도시한 도면.
도 10 은 본 발명의 한 실시예에 따라 만들어진 게이트된 GMR 차동 증폭기를 도시한 도면.
도 11 은 도 10 의 게이트된 차동 증폭기를 사용한 GMR PRAM에 대한 감지-선택 매트릭스를 도시한 도면.
도 12 는 본 발명에 따른 GMR 변압기의 특정 실시예를 도시한 도면.
도 13 은 본 발명에 따른 GMR 변압기의 또다른 특정 실시예를 도시한 도면.
도 14 는 본 발명에 따른 GMR 변압기의 또다른 특정 실시예를 도시한 도면.
본 발명은 자이언트 자기저항 현상을 기초로 한 전-금속, 고체-상태 컴포넌트를 제공한다. '트랜스파이너'의 상기 설명된 구조는 현재 널리 이용되고 있는 전자 및 자기 컴포넌트에 필적하도록 사용될 수 있다. 가령 본 발명의 특정예는 GMR 메모리 셀과 함께 사용되기 위해 스위칭 장치로서 사용될 수 있는데 이는 상기 설명된 다중층 구조의 구성이 적절한 고립을 제공하기에 충분히 높은 '오프' 저항과 GMR 메모리 셀과 함께 사용하기 위해 적절한 '온' 저항을 제공하기 때문이다.
본 발명에 따라 고체-상태 장치가 설명되며 이는 전기 도체 네트워크내에 배치된 다수의 박막 소자들을 포함한다.
상기 박막 소자중 적어도 하나, 그리고 바람직하게는 두 개이상은 GMR을 나타내며 상기 네트워크는 상기 네트워크 소자중 하나 또는 둘이상으로 전원공급을 위한 수단과 자장의 적용을 위한 수단을 가져서 GMR 필름(박막)을 구성하는 소자의 층들중 적어도 한 층에서 자화의 특정방향을 억압하도록 하며 이에 의해 상기 층들내의 저항변화를 발생시키도록 한다. 이같은 고체-상태 장치, 스파이너는 다음과 같은 세가지 방법중 어느 하나로 작용할 수 있다: (1) 능동변압기와 트랜지스터의 이중 능력 (2) 능동 변압기만으로서의 능력 또는 (3) 트랜지스터로만의 능력.
변압기/트랜지스터로서의 이중 기능: 상기 트랜스파이너는 트랜지스터와 변압기 모두에 유사한 특성을 가진다. 트랜지스터와 같이 이는 증폭, 논리, 또는 스위칭을 위해 사용될 수 있다. 변압기와 같이 이는 전압과 전류를 상승 또는 강하시키도록 사용될 수 있으며 입력은 출력으로부터 저항적으로 고립된다. 즉 입력과 출력사이의 유일한 연결은 자장을 통해 유도적으로 되어있어서 입력과 출력사이에는 어떠한 저주파수 저항도 존재하지 않게 된다. 일반적인 변압기에서와는 달리 트랜스파이너는 저주파수 차단을 가지지 않으며 커플링은 낮고 dc를 포함한다. 이득은 공급전압에 비례하며 공급전압을 배가시키게 되면 전압출력과 전류출력 모두를 배가시키게 된다.
변압기로서의 기능: 상기 변압기의 일차 권선은 트랜스파이너의 입력권선에 해당된다. 이같은 권선과 트랜스파이너의 나머지 사이에는 아무런 저항적 연결이 없다. 상기 트랜스파이너의 입력권선은 단일회선이거나 여러 회선이도록 될 수 있다. 이는 전압 또는 전류를 상승시키고자 하는지에 달린 것이다. 변압기의 이차권선은 트랜스파이너의 출력에 해당된다. 상기 상승크기는 상기 트랜스파이너의 전력리드에서의 전압을 조정함으로써 조절될 수 있기도 하다.
트랜지스터로서의 기능: 상기 트랜지스터 게이트로의 입력은 상기 트랜스파이너의 입력단자에 해당된다. 트랜지스터의 출력단자는 트랜스파이너의 출력단자에 해당된다. 상기 트랜지스터는 논리응용 또는 증폭에서 사용된다. 상기 트랜스파이너는 두 응용으로 사용되거나 사용될 수 있다. 상기 증폭은 전력리드에서의 입력전압에 비례한다. 논리게이트로서의 사용은 각각이 단일입력선만을 가지는 트랜스파이너의 조합으로 또는 둘 또는 그이상의 입력선들을 가지는 단일 트랜스파이너로 달성될 수 있다.
본 발명의 특징은 특정 타입의 그와 같은 네트워크를 감안하여 설명되는데 한 예는 휘트스톤 브리지 구성이다. 상기 트랜스파이너가 스위칭 장치에 필적하게 되는 특정예에 따라 상기 브리지에서의 박막요소중 적어도 하나는 GMR를 나타낸다. 보다 많은 특정 실시예에 따라 상기 브리지 구성은 하나의 다중층 GMR 요소와 세 개의 저항기를 포함한다. 다른 실시예에 따라 상기 브리지 구성은 여러개의 다중층 GMR 요소(가령 한 실시예에서 네 개)를 포함한다. 추가의 한 전도체가 상기 박막요소에 결합되며 저항적으로는 고립된다. 상기 전도체는 상기 전도체내 적용된 전류에 응답하여 박막 GMR 요소로 한 자장을 적용하도록 동작될 수 잇다. 상기 박막 GMR 요소의 저항은 상기 자장의 적용에 따라 변경될 수 있다.
다양한 특정 실시예에 따라 상기 다중층 GMR 구조는 다수의 층주기를 포함한다. 특정 실시예에 따라 각 주기의 층들은 첫 번째 보자력에 의해 특징되는 첫 번째 자기층, 두 번째 보자력에 의해 특징되는두 번째 자기층 그리고 상기 첫 번째와 두 번째 자기층 사이에 끼이는 비자기전도층을 포함한다. 다음의 설명에서는 낮은 보자력 층을 위한 퍼멀로이와 높은 보자력 층을 위한 코발트에 대하여 참고가 이루어질 것이다. 이는 제한적인 것으로 받아들여서는 안된다. 몇가지 실시예에 따라 상기 브리지 구성의 기하학 또는 형태는 폐쇄된 자속구조를 제공한다. 또다른 실시예에 따라 상기 형태는 개방된 자속구조를 제공한다.
따라서 본 발명에 따라 박막요소의 네트워크를 포함하는 고체-상태 컴포넌트가 설명된다. 적어도 하나의 박막요소는 자이언트 자기저항을 나타낸다. 상기 네트워크는 다수의 노드를 가지며 각각은 상기 박막요소중 두 개 사이의 직접적인 전기적인 연결을 나타낸다. 다수의 노드중 첫 번째 노드와 두 번째 노드는 전력단자를 구성한다. 상기 다수의 노드중 세 번째 노드와 네 번째 노드는 한 출력을 구성한다. 첫 번째 전도체는 첫 번째 자장을 적용하기 위해 적어도 하나의 박막요소로 자기적으로 결합된다.
본 발명의 특정 실시예에 따라 상기 고체-상태 컴포넌트는 한 네트워크내에서 상호 연결된 다수의 전도소자 또는 요소를 포함하는 트랜스파이너를 구성시킨다. 상기 네트워크내 전도요소 각각, 상기 요소중 적어도 하나는 GMR을 나타내는 두 개 또는 그이상의 외부연결을 지원할 수 있다. 보다 특정된 실시예에서 모든 전도요소는 GMR을 나타낸다. 한 전원의 양극단자는 상기 전도요소 두 개를 직접 연결시키는 노드에 적용된다. 상기 전력전원의 음극단자는 또다른 쌍의 전도요소를 직접 연결시키는 한 노드에 적용된다. 상기 트랜스파이너 출력은 두 개의 단자사이에 제공되며 이 같은 두 단자는 두쌍의 전도요소들을 직접 연결시키는 노드로 구성되고 전력전원 연결은 없게 된다. 네트워크내에서 상기 전도요소들중 어느 요소로도 직접 연결되지 않는 한 입력선이 자장을 상기 전도요소중 하나 또는 그이상으로 적용시키며 이때 상기 전도요소는 GMR을 나타내어 이들 전도요소들의 저항이 변경될 수 있도록 한다. 따라서 입력선에서의 전류는 입력단자에서의 전압변화를 발생시킨다.
하기에서는 첨부도면을 참고하여 본 발명을 상세히 설명한다.
'자이언트 자기저항'(GMR)은 연속적인 자기층내 자화의 상대적인 방향에 종속하는 자기다중층을 전도전자들이 통과할 때 경험하는 저항에서의 차이를 나타내는 것이다. 강자성제의 경우 이같은 차이는 한 강자성층내 전도전자에 대한 에너지 수준이 자화에 평행하지 않은 스핀보다는 자화에 평행한 스핀을 갖는 전자의 경우 더욱 낮기 때문에 (몇개의 전자 마이크로볼트만큼) 발생된다. 한 GMR 필름은 하나 또는 두 개이상의 다중층 주기로 구성된 혼합구조이며 이때 각 주기는 비자기전도층에 의해 분리된 적어도 두 개의 자기박막층을 갖는다. 저항의 큰 변화는 이웃하는 자기층내 자화가 평행과 평행하지 않은 정렬사이에서 변경되는때 한 GMR 구조에서 발생될 수 있다.
본 발명의 첫 번째 실시예에 따라 GMR 트랜스파이너는 여러 가지면에서 상기 설명된 존슨 스핀 트랜지스터와는 다르다. 한 특정 실시예에서 본 발명의 GMR 트랜스파이너는 6개의 리드를 가진다. 두 개의 입력리드, 두 개의 출력리드 그리고 두 개의 전력리드. 대비에 의하면 존슨 스핀 트랜지스터는 4개 또는 5개의 리드를 가진다. 두 개의 입력리드, 베이스 리드 그리고 하나 또는 두 개의 콜렉터 리드. 상기 GMR 트랜스파이너는 필름 평면에서 흐르는 전류를 가지나 상기 존슨 스핀 트랜지스터는 필름 평면에 수직으로 흐르는 전류를 가진다. 상기 GMR 트랜스파이너는 층 사이의 장벽이 전자를 반사하도록 함으로써 저항을 변경시키나 존슨 스핀 트랜지스터는 자화에 평행한 스핀과 자화에 평행하지않은 스핀사이의 에너지 수준차이를 직접 사용한다. 또한 존슨 스핀 트랜지스터 또는 종래의 실리콘 트랜지스터와는 달리 본 발명의 GMR 트랜스파이너의 출력은 입력전류에 비례할뿐 아니라 상기 전력리드를 통해 흐르는 전류에 직접 비례한다. 결과적으로 본 발명의 GMR 트랜스파이너의 이득은 상기 전력리드에서의 공급전력으로부터 전류를 조정함으로써 어떠한 바람직한 수준으로도 조정될 수 있다. 따라서 출력을 배가시키기 위해서는 상기의 전류를 배가시키기만 하면 된다.
본 발명에 따라 만들어진 GMR 트랜스파이너의 이득은 매우 크며 다중층 필름의 전류-전달능력에 의해서만 제한될 뿐이다. 상기 전력증폭은 전력-공급전류 제곱, GMR 제곱, 구동-라인 필드 효율 제곱에 비례하며 GMR 필름의 보자력 제곱에는 반비례한다. 한 단계마다 수백의 전력증폭이 달성될 수 있다. 본 발명의 GMR 트랜스파이너 특정 실시예는 이들이 자기 히스테리시스를 나타내기 때문에 선형 증폭기에서보다는 펄스 적용에 더욱 적합하다. 즉 이같은 트랜스파이너가 온 되면 이는 역펄스가 이를 오프시킬때까지 남아있게 될 것이다. 이같은 현상이 하기에서 더욱 상세히 설명된다.
본 발명의 상기 GMR 트랜스파이너에 대한 흥미를 끄는 것중 하나는 전-금속 GMR 메모리 소자를 사용하는 영구 임의접근 메모리(PRAM)를 위한 상기 선택회로를 실시하기 위해 사용될 수 있다는 것이다. 따라서 반도체 소자를 위해 필요한 용착된 단계가 사용될 필요가 없는 전-금속 GMR PRAM 칩이 만들어질 수 있다. 이는 그렇지 않았더라면 GMR PRAM을 제조하기 위해 필요로 하였던 용착 및 처리단계의 수를 크게 줄이며 이에 의해 제조비용을 크게 줄이게 된다.
자이언트 자기저항 특성은 도 1a 를 참고로 하여 이해될 수 있는데 상기 도면은 GMR 필름(100)으로 자장을 공급하기 위해 장코일(102)을 갖는 다중층 GMR 필름(100)을 도시한다. GMR 필름(100)은 비자기전도층(도시되지 않음)에 의해 분리된 각기 다른 보자력을 갖는 자기층을 포함한다. 한 오옴미터(104)가 GMR 필름(100)의 저항을 측정하며 상기 저항은 입력전류 I가 변경될 때 변경되고(도 1b 참조), 상기 도면중 점선은 실선의 반대방향으로 고보자력 필름의 포화를 나타낸다. 상기에서 설명된 바와 같이 첫 번째 보자력을 갖는 자기층의 자화방향이 두 번째 보자력을 갖는 자기층의 자화방향과 평행이라면 상기 필름의 저항은 낮다. 상기 자화방향이 평행이 아니라면 저항은 높다. GMR 필름(100)은 하나 또는 둘이상의 주기로 형성될 수 있으며 각 주기는 적당한 보자력으로 특징되는 코발트층, 구리층, 상기 코발트층보다 낮은 보자력의 특징을 갖는 퍼멀로이층, 그리고 또 다른 구리층을 가진다. 교대되는 자기층의 각기 다른 보자력들은 각 자화 방향이 평행이지 않도록 만든다. 상기 구리층은 자기층들을 물리적으로 분리시키는데 그렇지 않다면 작용력을 바꿈으로써 밀접하게 결합되어질 것이다. 결과적으로 높은 보자력 필름에서의 자화를 스위칭하지 않고 낮은 보자력 필름에서의 자화를 스위치함이 가능하다. 도 1b 는 더욱 높은 보자력 코발트층의 극성을 바꾸기에는 충분하지 않은 입력전류 I에 대한 가설저항 곡선을 도시한다. 전류가 증가하는때 낮은 보자력 필름이 많은 필름들이 스위치되며 따라서 저항을 증가시킨다. 전체의 낮은 보자력 필름이 스위치되는때 저항에서는 더 이상 변화가 없으며 상기 저항곡선은 레벨(수준)이 떨어진다.
도 2a 는 본 발명의 첫 번째 실시예에 따라 만들어진 트랜스파이너(200)의 개략적 도면을 도시한 것이다. GMR 다중층 박막 스트립(202)이 세 개의 저항소자(204)를 갖는 브리지 구성으로 구성된다. 전도체(206)는 자장을 공급하기 위해 GMR 필름(202) 주위로 감긴다. 입력신호가 단자(208 및 210)에서 적용된다. 출력단자(212 및 214)는 볼트미터로 표시된 바와 같은 출력전압을 제공한다. 이같은 구성은 상기 출력전압이 양의 전압 및 음의 전압뿐 아니라 제로가 될 수 있도록 허용한다. 상기에서 명백한 바와 같이 입력(단자 208과 210 사이)은 DC 입력 전류 I의 경우에서조차 출력(노드 212와 214사이)으로부터 저항적으로는 완전히 고립된다. 상기 출력의 크기는 가해진 B+ 전압에 비례하며 GMR 필름(202)의 전류전달능력에 의해서만 제한된다. 도 2b 는 입력전류의 함수로써 트랜스파이너(200)의 출력전압을 도시한다. 저항기(204)의 값이 올바로 선택된다면 출력전압은 제로의 값을 갖지 않는다. 즉 곡선은 도 1b 에서처럼 상승되지 않으며 y = 0 에서 y축을 가로지른다. 만약 높은 보자력 필름이 강한 입력전류 또는 외부장에 의해 역전된다면 상기 출력의 극성은 도 2b 에서 점선으로 도시된 바와 같이 역전된다. 단일 주기 GMR 필름(202) 및 3-주기 GMR 필름(202)이 도 2c 및 2d 에서 각각 도시되며 이들 각각은 퍼멀로이(216), 코발트(218) 및 구리(220)층들을 가진다. 도 2c 및 2d 의 상기 GMR 필름들은 본 발명의 다양한 실시예가 단일주기 및 다수-주기 구조를 사용함을 설명한다. 이들 다양한 실시예에 의해 사용된 GMR 필름은 매우 다양한 구성을 가질 수 있으며 본 발명은 도 2c 및 2d 에서 도시된 구성으로 제한되는 것은 아님을 이해하여야 할 것이다.
상기에서 설명된 바와 같이 트랜스파이너(200)의 출력은 GMR 필름(202)의 저항이 변경됨에 따라 변경되며 감지전류가 이를 통과하는때 GMR 필름(202)에서의 전압강하와 비례한다. 상기 출력은 다른 레그(즉, 바이어스가 포지티브, 네가티브 또는 제로일 수 있다)에 대하여 선택된 저항의 비에 따라 양극성 또는 단극성일 수 있다. 또한 B-H 루우프의 사각형에 따라 상기 출력은 선형이거나 한계값 단계 또는 계단함수일 수 있다. 추가로 상기 GMR 필름(202)이 중심에 대하여 대칭으로 구성된다면 상기 필름을 통과하는 감지전류로 부터의 네트자장은 제로가 될 수 있다. 따라서 상기 감지전류의 크기에 대한 유일한 제한은 GMR 필름(202)의 가열 또는 전기이동이다. 특정 실시예에 따라 상기 GMR 필름은 구리, 코발트, 니켈 및 철과 같은 높은 전기이동한계값을 갖는 금속을 사용한다.
도 3a 는 본 발명의 두 번째 실시예에 따라 만들어진 트랜스파이너(300)의 개략적 도면을 도시한 것이다. 단 하나의 GMR 필름대신에 상기 실시예는 자장을 공급하기 위해 전도체(304)가 이들을 통해 감겨지도록 된 브리지 구성으로 배열된 4개의 GMR 필름(302)을 사용한다. 트랜스파이너(200)에서와 같이 장치의 입력(단자 306 과 308 사이)은 저항적으로 DC 입력 전류에서조차 출력(노드 310과 312 사이)으로부터 완전히 고립된다. 또한 상기 트랜스파이너(300)의 출력전압은 B+의 크기 및 GMR 필름(302)의 전류전달능력에 의해 결정된다. 도 3b 에서 도시된 바와 같이 트랜스파이너(300)는 트랜스파이너(200) 출력의 4배를 갖는다. 트랜스파이너(300)는 또한 모든 4개의 필름이 동일하다면 브리지가 제로 오프셋으로 밸런스되는 장점을 갖는다.
도 4 는 트랜스파이너(300)에서와 같은 폐쇄된 자속기하학 구조를 갖는 트랜스파이너(400)를 도시한 것이다. 트랜스파이너(400)의 중앙에는 절연(도시되지 않음)이 있으며 상측 GMR 필름(402 및 404)은 하측 GMR 필름(406 및 408)을 거의 접촉하게 된다. 4개의 GMR 필름은 휘트스톤 브리지를 형성시키며 각각의 저항은 가변적이다. 입력 도체(410)는 전장을 공급하며 출력전압이 출력 도체(412 및 414)에 의해 제공된다. 한 바이어스 전압 B+가 노드(416 과 418) 사이에 적용된다.
도 5 는 트랜스파이너(300)에서와 같은 개방-자속 구성을 갖는 트랜스파이너(500)를 도시한다. GMR 필름 요소(502, 504, 506 및 508)는 단일의 GMR 배치만을 필요로 하는 휘트스톤 브리지 배치를 형성시킨다(즉 상기 GMR 층들은 단일 펌프-다운으로 배치되며 층배치 사이에는 어떠한 패턴도 요구되지 않는다). 이같은 장치는 실험적으로 제조되고 검사된다. 입력도체(510)는 단일층의 자석 도선으로 감겨졌다. 폐쇄-자속 구조의 도 4는 월등한 성능을 제공하며 이는 특히 작은 크기장치에 적합하나 다수의 GMR 배치 및 패턴을 포함하지 않는다.
도 6 은 도 5 에서 도시된 전-금속 GMR 트랜스파이너에 대한 입력전류와 출력전압 사이의 관계를 설명한 도면이다. 상기 트랜스파이너는 먼저 한 자석으로 용이한 축(즉 필름 스트립 방향에 평행한)을 따라 4개의 GMR 필름 요소를 포화시킴으로써 초기화되며 다음에 상기 요소들중 두 개에서의 퍼멀로이층 자화방향이 완전히 스위치될때까지 입력전류를 적용시킨다(즉 휘트스톤 브리지로부터의 최대 출력을 위해 두 개의 저항기가 높은 저항상태로 있으며 두 개는 낮은 저항상태로 있어야 한다). 이같은 방식으로 초기화한 후에 도 6 의 곡선에 대한 자료가 택하여졌다. 포지티브 및 네가티브 모두의 상기 실선 곡선은 초기화된 상태로부터 시작하여 택하여졌다. 상기 점선 곡선은 다시 자화한 곡선이며 이때 가해진 장은 초기 자화상태를 재설정하기 위하여 더욱 네가티브로 만들어진다(최대출력 상태로부터 시작).
도 6 의 실선 곡선은 원점 가까이의 플랫부분을 도시하며 입력전류가 한계값에 도달한때 출력전압에서의 신속한 상승을 도시한다. 이같은 플랫(x축에 나란한) 부분은 그리고 임계값은 논리 또는 선택 매트릭스와 같은 디지탈 적용에 바람직한 것으로 이해된다. 상기 곡선의 플랫부분은 퍼멀로이와 코발트층 사이의 교환 바이어스 덕택인 것이다. 선형 적용을 위해 상기 곡선의 이같은 부분이 작은 외부 바이어스의 적용에 의해 또는 두 코발트층이 반대방향으로 자화되어지는 대칭 스핀 밸브구조를 발생시킴으로써 제거될 수 있다.
도 7 은 도 6 의 GMR 트랜스파이너에 대한 출력전압대 입력전류 곡선을 도시한 것이나 용이한 방향으로 (즉 필름 스트립에 평행한) 자석으로 적용된 작은 외부 바이어스(가령 1.5 Oe)를 갖는 것이다. 도면에서 명백한 바와 같이 원점 주위의 교환 바이어스 플래토우는 기본적으로 제거되었다. 도 6 에서처럼 상기 실선들은 초기화된 상태로 시작되며 점선은 재자화 곡선이다. 한정 히스테리시스는 이같은 트랜스파이너가 선형적용에서 보다는 디지탈에 더욱 적합하게 한다.
도 6 의 GMR 트랜스파이너는 1 Oe의 퍼멀로이에서 커다란 히스테리시스를 가진다. 그러나 작은 크기의 퍼멀로이 보자력이 발견된다. 이는 본 발명의 GMR 트랜스파이너의 전압 및 전류이득이 퍼멀로이 보자력에 반비례하며 전력이득은 상기 퍼멀로이 보자력 제곱에 반비례하기 때문에 흥미롭다. 다수-주기 GMR 필름에서 발견된 상기 퍼멀로이 보자력은 일반적으로 단일-주기 GMR 필름보다 훨씬 낮다. 그 이유는 상기 다수-주기 장치의 밀접하게 떨어져 있는 필름에서 도메인 벽들이 쌍으로 형성되기 때문이며 이는 상기 벽들의 자기 안정 에너지를 크게 줄이기 때문이다. 이는 상기 트랜스파이너의 이득을 증가시키기 때문에 선형 적용에 유익하다. 불행하게도 코발트 층들의 보자력에서의 상응하는 감소는 발견되지 않는다. 이같은 감소는 어떤 점에서는 코발트층들의 자화방향이 퍼멀로이 층들의 몇층의 자화방향보다 낮은 한계값에서 스위치함을 시작하기 때문에 바람직하지 않다. 이들 두 파라미터 사이의 적당한 밸런스가 특정한 적용을 위해 발견되어야 함은 명백한 것이다.
본 발명의 GMR 트랜스파이너 특정 실시예는 큰 이득을 가질것이 바람직하다. 이들 GMR 트랜스파이너의 저주파수 이득은 이들의 기본적인 파라미터들의 한 함수이다. 도 5 를 다시 참조하면 트랜스파이너(500)의 입력선(510)은 출력회로로부터 완전히 고립된다. 트랜스파이너(500)의 이득을 계산할 목적을 위해 상기 입력전류를 i라 하자. 그리고 입력전압은 v, 입력선의 저항은 r이라 하자. 또한 트랜스파이너(500)의 출력전압은 v, 출력회로(GMR 필름을 포함)의 저항은 R, 그리고 감지전류는 I라 하자. 가해진 작은 자장에 의해 발생된 저항의 퍼센트 변화비를 나타내기 위한 변수를 소개한다. 이때 쉬어(Shear)는 보자력과 비교하여 중요하지 않으며 우리가 저항가능도, X라고 부르는 이같은 양은 다음의 식에 의해 정해진다.
X = GMR/(100Hc)
이때 Hc 는 GMR 필름에서의 퍼멀로이 보자력을 나타낸다. 본 발명의 GMR 트랜스파이너 전압이득은 상기 저항가능도에 비례하며 전력이득은 상기 저항가능도의 제곱에 비례한다.
트랜스파이너의 입력선은 하나의 장을 발생시킨다. 상기 장에 의해 발생되어지는 전류에 대한 장의 비는 코일 효율, E로서 언급된다. 일반적으로 E의 값은 트랜지스터의 크기가 감소할 때 증가한다. 다른 파라미터(입력선의 저항을 포함)는 동일하다면 상기 전압 증폭은 E에 비례하며 전력 증폭은 E의 제곱에 비례한다.
상기 트랜스파이너의 여러 파라미터에 대한 정의가 정해졌을 때 상기 전압증폭은 다음의 식에 의해 정해진다.
Avoltage = (R/r) I E X
그리고 상기 전력증폭은 다음의 식에 의해 정해진다.
Apower = (R/r) I2 E2 X2
(1) 및 (3)로부터 트랜스파이너(500)의 전력증폭은 감지전류의 제곱, GMR 의 제곱, 구동선 효율의 제곱에 비례하며 GMR 필름 보자력 제곱에는 반비례한다.
전력증폭의 수치예가설명될 수 있다. 첫 번째 실시예에 따라 입력저항은 0.8 오옴, GMR 필름요소의 저항은 120 오옴, 상기 저항가능도는 0.011/Oe, 그리고 코일 효율은 20 Oe/amp이다. 만약 500mA의 입력 전류가 사용된다면 (3)에 따라 전력증폭은 1.8이다. 이는 특별히 좋은 필름은 아니다.
두 번째 실시예에 따라 사이 파라미터들은 저항가능도가 0.19/Oe인 것을 제외하면 상기 첫 번째 예에 대한 것과 같은 것이다. 이제 전력 증폭은 541이다. 이는 논리 트리에서 바람직한 것보다 더욱 높다. 그러나 감지 전류를 적절히 감소시킴으로써 바람직한 값으로 줄어들 수 있다.
세 번째 실시예에 따라 소형 트랜지스터가 도 4 에서 도시된 바와 같이 구성될 수 있으며 그 특징이 되는 너비는 약 1마이크론이다. 구리입력 전도체는 1마이크론 두께 및 3마이크론 길이를 갖는다. 상기 입력 저항은 0.05오옴, 상기 출력 저항은 8오옴, 코일 효율은 60000e/amp, 저항 가능도는 0.19/Oe, 그리고 감지 전류는 1mA이다. 상기 전력 증폭은 따라서 208이다.
결론은 상당한 전력 증폭이 기존 GMR 필름 구성을 사용하여 본 발명의 GMR 트랜스파이너로 달성될 수 있다는 것이다. 또한 수백의 증폭요소가 상기 트랜지스터들이 크거나 종래의 석판인쇄 한계에 도달할 정도로 작은 것에 관계없이 얻어질 수 있는데 이는 상기 전력증폭 인수가 장치의 크기와 무관하기 때문이다. 그러나 비록 본 발명 스케일의 GMR 트랜스파이너 따라서 이들의 전력 증폭이 상기 장치가 소형이 되는때 줄어들지 않는다 하더라도 상기 장치 크기가 줄어듬에 따라 물론 상기 장치의 전력처리능력은 줄어든다. 본 발명의 상기 GMR 트랜스파이너들은 높은 출력전류 및 낮은 출력전압 또는 높은 출력전압 및 낮은 출력전류를 제공하도록 만들어질 수 있다. 이들 파라미터들은 GMR 필름의 종횡비에 의해 결정된다. 만약 상기 GMR 필름이 길고 좁은 전도체라면 그 출력은 전압은 높고 전류는 낮다. 만약 상기 GMR 필름이 좁고 넓은 전도체라면 그 출력은 전압은 낮고 전류는 높다. 상기 전력증폭은 비교적 상기 종횡비와는 무관하다.
높은 전력증폭을 얻기 위해 다음이 실행되어야 한다:
(1) 저항 r을 낮추기 위해서는 입력 스트립라인이 가능한한 두꺼워야 한다. 상기 전력 증폭은 단지 r에만 선형으로 종속한다. 따라서 이는 다른 단계에서보다 덜 중요하다.
(2) 상기 저항도는 GMR을 높임으로써 또는 퍼멀로이의 보자력을 낮춤으로써 가능한한 높게 만든다.
(3) 전기 이동의 문제없이 더욱 높은 감지전류를 허용하기 위해 상기 GMR 필름을 가능한한 두껍게 만든다. 이는 많은 주기를 의미한다(가령 15주기가 15%의 GMR을 얻기 위해 사용되었다).
비록 매우 낮은 보자력을 갖는 낮은 GMR 필름이 높은 전력증폭을 갖는 GMR 트랜스파이너를 구성시키도록 사용될 수 있기도 하나 결과의 장치는 비효율적일 수 있다. 만약 전체 전력 소모가 문제가 된다면 높은 GMR 필름을 사용해야 한다. 가령 22%보다 높은 GMR을 갖는 GMR 필름을 만드는 것이 가능하다.
본 발명의 트랜스파이너가 상당한 진보를 가져다주게 되는 광범위한 적용이 있다. 가령 이와 같은 트랜스파이너는 비휘발성 논리게이트 즉 전력이 제거된때 이들의 상태를 유지시키는 게이트를 구현하기 위해 사용될 수 있다. 추가로 전-금속 필름이 반도체보다 방사선에 의한 손상에 커다란 저항력을 나타내기 때문에 본 발명의 트랜스파이너는 고유하게 방사선-곤란 전자장치를 실시하는데 사용될 수 있다.
도 7 에서 도시된 곡선은 히스테리시스를 나타낸다. 비록 이는 선형 트랜스파이너 수행에 대하여 논리장치에 해롭지는 않지만 (유용할 수도 있다) 상기 히스테리시스 루우프는 한정동작영역에서 폐쇄되고 일직선으로 되어야 할 필요가 있다. 추가로 매우 낮은 보자력을 갖는 필름들이 사용되어야 한다. 일반적으로 박막 히스테리시스 루우프 형상은 적용된 장의 방향에 달려있다. GMR 필름으로부터 히스테리시스 및 왜곡을 제거하는 세 가지 방법을 기초로 한 선형영역에서의 트랜스파이너 동작에 대한 비균등 GMR 필름을 달성하기 위한 각기 다른 접근방법들이 설명된다. 그 한가지 접근은 낮은 보자력 요소의 비균등 장보다 다소 큰 크기를 갖는 횡단(즉 용이방향에 수직인) 바이어스 장의 적용이며 적용되어질 신호는 가변용이-축 자장으로서 적용된다. 이같은 바이어스 장은 외부 코일 또는 자석에 의해, 각 증폭기 상에 개별적으로 배치된 자석에 의해, 또는 스트립 라인내 전류에 의해 공급될 수 있다. 상기 바이어스의 영향은 히스테리시스를 제거하는 것이며 세로방향 투과도를크게 증가시키는 것으로서 하기의 두 공보에서 설명되는 바와 같다. 얇은 퍼멀로이 필름에서의 세로방향 투과도, E. J. Torok 및 R. A. White, 응용물리학 저어널, 34, 제4권, (파트 2) pp. 1064-1066, 1963년 4월, 그리고 용이-축의 측정 및 세로방향 투과도 히스테리시스 루우프를 사용한 얇은 강자성 필름에 대한 Hk 개연성 밀도 기능, E. J. Torok 등, 응용물리학의 저어널, 33, 제10권, pp, 3037-3041, 1962년 10월. 이들 공보에서의 수학은 비균등 장 Hk를 갖는 하나 또는 둘이상의 낮은 보자력 층(가령 퍼멀로이)을 갖는 저항 R의 GMR 필름이 한 하드축 장 Ht > Hk 로 바이어스되고 작은 용이축 장 dHL 이 이리로 적용되는때 상기 필름은 다음의 식으로 주어지는 상응하는 저항변화, dR을 갖게 됨을 도시하도록 사용될 수 있다.
dR/dHL = (GMR)R/(HT-HK)
이때 GMR은 최대저항 변화이며 HT 는 상기 필름의 어떠한 영역 최대 HK 보다도 커야 한다. 이같은 미소저항 변화는 상기 필름이 비균등이 작다면 매우 클 수 있으며 상응하는 증폭은 클 수 있다. 이는 횡단-바이어스 투과도에 의해 비히스테리시스 GMR 필름을 달성하는 민감한 방법이다. 이는 일정한 범위내에서 선형응답을 갖는 아날로그 신호를 발생시킨다.
상기 히스테리시스를 제거시키는 또다른 방법에서 상기 트랜스파이너내 퍼멀로이층이 하드방향으로 구동되고 감지된다. 상기 코발트 층은 그 용이축이 퍼멀로이의 하드축에 평행하도록 배치된다. 이는 상기 퍼멀로이의 용이축으로부터 90도로 배치하는 동안 코발트층을 포화시킴으로써 달성된다. 이같은 방법은 동작중에 바이어스장을 필요로 하지 않는다. 높은 보자력 층과 퍼멀로이 층사이의 교환 바이어스는 대개 상기 하드-축 루우프가 개방되는 것을 막기에 충분하다. 상기 하드-축-구동필름의 민감도는 상기에서 설명된 바와 같이 횡단-바이어스 투과도를 기초로한 접근에서와 같이 양호하지는 않으나 그 선형도는 더욱 넓은 범위로 확장되며 이같은 방법은 상기 하드방향으로의 바이어싱 및 용이방향으로의 구동을 피한다는 점에서 실시하기가 용이하다.
또다른 접근방법으로는 샘플링 방법이 있다. 하나의 펄스가 각 데이타 샘플 사이에서 상기 트랜스파이너로 적용된다. 상기 펄스는 어떠한 신호가 이들 사이로 적용되던지와 관계없이 동일한 초기상태로 트랜스파이너내 퍼멀로이층들을 포화시키기 위해 충분한 크기를 갖는다. 적용된 펄스의 주파수는 증폭되어질 신호내 관심있는 최고의 주파수 보다 더욱 높아야 한다. 각 데이터 샘플이전에 자기제를 다시 초기화하기 위해 좁은 펄스를 사용한 결과는 자기 히스토리를 삭제하고 출력에서 상기 히스테리시스를 제거하는 것이다. 상기의 출력은 샘플링 기술 혹은 저역통과 필터를 갖는 아날로그 출력으로서 감지될 수 있다.
본 발명의 특정 실시예에 따라 상기 전-금속 GMR 트랜스파이너는 PRAM을 위한 선택 매트릭스를 실현하기 위해 사용되며 상기 PRAM은 상기 동시 계속 출원인 미국 특허출원에서 설명된다. 여러 장점들은 상기 트랜스파이너와 상기 PRAM 셀이 모두 GMR 필름장치이라는 사실로부터 발생된다. 상기 트랜스파이너와 상기 PRAM 셀이 같은 배치 및 마스킹 단계로 제조될 수 있기 때문에 추가의 값비싼 반도체 배치를 사용해야 하는 금속/반도체 하이브리드 장치에서보다 더욱 적은 처리단계가 필요하다. 또한 처리단계의 수가 줄어들기 때문에 장치의 생산률은 더욱 높게 될것이며 추가의 비용절약을 제공한다.
상기 두 장치가 모두 금속으로 되어있기 때문에 상기 트랜스파이너는 메모리 셀가운데 띄엄띄엄 배치될 수 있으며 라인마다 더욱 적은 비트를 갖는 짧은 라인을 허용한다. 또한 PRAM 셀과 같이 전-금속 트랜스파이너의 성능은 그 크기가 줄어듬에 따라 개선된다. 따라서 본 발명의 트랜스파이너를 기초로 한 전-금속 GMR PRAM 배열의 밀도는 실리콘을 사용한 장치의 밀도와는 달리 석판인쇄술의 기술에 의해서만 제한된다. 마지막으로 본 발명의 트랜스파이너는 적절한 경로 배정이 칩의 영향을 받은 영역을 피할 수 있기 때문에 제조결함을 갖는 칩의 폐물이용을 허용한다. 이는 트랜스파이너의 비휘발성 특징이 결함이 있는 게이트가 효과적으로 무시될 수 있음을 의미하기 때문이다. 따라서 본 발명의 특정 실시예에 따라 GMR PRAM내로 전-금속 GMR 트랜스파이너를 합체시킴으로써 상대적으로 높은 제조생산률에 의해 특징되는 매우 높은 밀도, 높은 속도, 비휘발성 메모리를 제공한다.
아날로그 및 디지탈 등 모든 가능한 전자회로는 4가지 기본적인 수동소자, 즉 저항기, 콘덴서, 인덕터 및 변압기와 조합하여 능동소자, 즉 트랜지스터를 사용하여 실시될 수 있다. 인덕터 또는 변압기 어느것도 반도체 양극성 기술에서 이용될 수 없다는 것은 이미 알려져 있다. 이와는 대조적으로 본 발명의 GMR 트랜스파이너는 이들 소자 모두를 제공하도록 사용될 수 있다. 사실 이들은 다양한 아날로그, 디지탈 및 혼합 범용 전-금속 회로, 서브시스템 및 시스템의 기본을 제공하는데 매우 적합하다. 용량과 저항이 수동변압기와 트랜스파이너를 위해 사용된 것과 같은 금속 기술로 실시될 수 있기 때문에 이들 모든 소자들은 전-금속 회로의 다양성을 만들어내기 위해 같은 기판에서 매우 효과적으로 결합될 수 있다. 크기로 인해 그 성능이 제한을 받게 되는 반도체 칩과는 달리 GMR 장치의 특징은 그 크기가 감소함에 따라 개선된다.
적절한 동작영역에서 바이어스된때 GMR 트랜스파이너는 논리게이트의 기본 빌딩블럭으로서 사용될 수 있어서 이에 의해 GMR-기본 디지탈 전자장치를 위한 기초를 제공한다. 논리소자들이 트랜지스터와 같이 트랜스파이너의 조합으로 만들어질 수 있으나 또다른 선택이 있을 수 있다. 다양한 논리동작은 단일 트랜스파이너로 실시될 수 있다. 이들 트랜스파이너들은 하나의 출력라인 이상을 갖는다. 이같은 트랜스파이너의 예가 도 8 및 도 10 에서 도시된다.
단일 트랜스파이너를 갖는 논리게이트를 구현함에 있어서 두가지 절차가 유용하다. 하나는 GMR 필름내 낮은 보자력층의 보자력에 의해 결정된 상기 트랜스파이너 임계값을 세트시킴을 포함한다. 한 박판의 보자력을 설정시키는 다양한 방법이 당해기술분야에서 알려져 있다. 따라서 상기 임계값은 상기 트랜스파이너 GMR 필름내 낮은 보자력층의 적어도 한층의 보자력을 선택하거나 조정함으로써 정해진다. 또다른 한 절차는 모든 필름층의 자화방향에 의해 결정된 GMR 필름의 극성을 스위칭함을 포함한다. 상기 트랜스파이너의 극성은 따라서 트랜스파이너내 모든 GMR 필름의 모든 층 자화방향을 바꿈으로써 스위치된다.
한 단일 트랜스파이너로 실시될 수 있는 논리동작은 다음을 포함한다:
AND 게이트: 한 트랜스파이너는 입력라인으로부터의 장 합이 스위칭한계값을 초과하지 않으면 스위치되지 않을 것이다. AND 게이트는 그 입력의 모두가 논리 '1'이 아니라면 어떠한 출력도 발생시키지 않는 것으로 규정된다. 만약 상기 트랜스파이너가 n개의 입력라인을 갖는다면 그리고 각 입력펄스의 크기가 임계값(1/n)번째라면 상기 트랜스파이너는 AND 게이트이다.
NAND 게이트: 이는 상기 AND 게이트의 역이며 단지 모든 입력이 제로이기만 한다면 한 출력을 제공한다. 한 트랜스파이너는 NAND 게이트는 모든 요소의 자화를 반대로 함으로써 따라서 모든 n개의 입력이 논리 '0'이면 스위치될것이고 하나나 둘이상이 논리 '1'이라면 스위치되지 않도록 AND 게이트와 유사하게 만들어진다.
OR 게이트: OR 게이트의 정의는 만약 하나나 두 입력이 '1'이라면 출력을 제공하는 것이다. 이는 한 단일 입력이 상기 필름을 스위치하기에 충분하도록 한 트랜스파이너의 임계값을 정함으로써 만들어질 수 있다.
한 실질적인 문제는 각기 다른 단일 트랜스파이너 논리 게이트에 각기 다른 스위칭 임계값이 요구된다는 사실에 의해 제시된다. 그러나 이들 임계값이 같은 기판에서의 각기 다른 타입의 게이트에 대하여 조절될 수 있는 다양한 방법이 있다. 이들은 배치순서의 조작을 포함하는데 그와 같은 순서가 낮고 높은 보자력 필름 모두의 보자력에 강하게 영향을 주기 때문이다. 이같은 방법으로는 추가의 배치단계를 포함한다. 특정 트랜스파이너를 위한 스위칭 임계값을 조정하는 또다른 방법으로는 전류 전달 스트립 라인으로부터의 자장이 상기 스트립 라인의 폭에 종속한다는 사실로부터 나온다.
NOR 게이트: NOR 게이트의 정의는 하나 또는 두 입력 모두가 '0'이면 한 출력을 제공하는 것이다. 이는 OR의 역에 불과하다. 이는 NAND의 경우에서처럼 GMR 필름의 극성을 거꾸로 함으로써 실행될 수 있다.
NOT 게이트: NOT 게이트는 양극으로부터 음극으로 그리고 그 반대로 한 입력펄스의 극성을 변경시키는 인버터이다. 이는 입력권선의 극성을 바꿈으로써 또는 전력단자를 서로 교체함으로써 트랜스파이너로 쉽게 실행되어진다.
배타적 OR 게이트: 이는 입력중 하나 및 단지 하나가 '1'이면 출력을 제공하는 게이트이다. 이는 한 입력이 낮은 보자력 요소를 스위치하기에 충분하도록 한 트랜스파이너로 실행될 수 있으며 한 출력을 발생시키고 둘 또는 그이상의 펄스입력은 마찬가지로 높은 보자력 요소를 스위치하기에 충분히 큰 장을 발생시키며 제로출력을 발생시킨다. 상기 게이트는 각 사용후에 리세트되어야 한다.
논리 및 컴퓨터 응용의 경우 정확한 임계값과 구형 펄스 출력을 갖는 트랜스파이너가 바람직하다. 아날로그 응용의 경우에는 선형 응답이 더욱 바람직하다. 선형 트래스파이너 동작을 달성하기 위한 여러 가지 방법이 상기에서 이미 설명되었다. 선형 영역에서 동작하는 트랜스파이너는 GMR 필름을 기초로한 범용 아날로그 회로를 발생시키기 위해 충분한 기본 아날로그 회로 전체를 개방하기 위해 사용될 수 있다.
단일 증폭으로의 적용을 위한 선형 영역에서 동작하는 트랜스파이너의 한 특정예가 실리콘 기술에 대하여 트랜스파이너의 이중 기능의 독특한 장점 몇가지를 설명한다. 차동증폭기는 통상적으로 이들의 동작 주파수 범위내 공통-모드 신호 및 공통-모드 잡음을 제거하도록 사용된다. 상기에서 설명된 바와 같이 변압기 기능에서 트랜스파이너의 동작범위는 dc로부터 고주파 차단한계까지 확장된다. 상기 GMR 트랜스파이너는 공통-모드 신호를 상기 차동-입력모드에서 제거하기 위해 변압기 기능으로 사용될 수 있으며 또한 단일-엔드의 출력 모드로 낮은 신호를 증폭하기 위한 트랜지스터 기능으로 사용될 수도 있다. 낮은-신호 증폭에서 GMR 트랜스파이너는 실리콘 집적회로에서 문제가 되는 입력에서의 오프셋 전압문제를 제거하는 추가의 장점을 갖는다. 집적된 차동증폭기를 위해 낮은-오프셋 입력전압을 달성시키기 위해서 실리콘기술에서는 높은 프리미엄이 지불되었음이 주목되어야 한다. 즉 낮은-오프셋 입력전압은 다른 파라미터의 질을 떨어뜨리는 대가로 비로소 실리콘 회로에서 달성된다. 어떠한 그와 같은 비용도 트랜스파이너를 사용할때에는 발생되지 않는데 이는 이들의 이중변압기/트랜지스터 특성 때문이다. 특히 상기 입력신호는 편평한 낮은-주파수 응답의 추가의 장점을 가지는 변압기 특성을 갖는 차동입력으로 적용된다. 상기 편평한 낮은-주파수 응답으로는 dc까지를 포함한다. 상기 출력신호는 트랜지스터 특성을 갖는 출력에 의해 증폭된다. 트랜스파이너는 따라서 차동증폭기로서 특히 적합하다.
본 발명의 특정 실시예가 전-금속 PRAM을 위한 선택 전자장치의 다양한 부분을 실시하도록 사용될 수 있음에 대하여 설명될 것이다. 상기에서 설명된 바와 같이 완전히 GMR 필름 및 금속 전도체로부터 설명된 트랜스파이너를 생산할 수 있기 때문에 그와 같은 트랜스파이너는 선택 전자장치를 (즉 워드 및 디지트 구동기, 선택 매트릭스, 저-수준 감지 게이트, 차동 감지증폭기 등) 한 GMR PRAM 칩상에서 실시하도록 사용될 수 있다. 종래의 실리콘을 바탕으로 한 장치는 전혀 사용될 필요가 없다.
본 발명의 특정 실시예에 따라 전-금속 GMR PRAM을 위한 단어 및 숫자 선택 매트릭스를 실시하기 위해 전-금속 트랜스파이너의 한 배열이 사용된다. 도 8 은 한 개의 그와 같은 전-금속 GMR 트랜스파이너(800) 및 두 개의 구동선을 도시한다. 4개의 GMR 필름(802)이 접혀진 휘트스톤 브리지 구성으로 함께 연결된다. 각 GMR 필름(802)은 그 용이축이 긴 방향으로 향하도록 된 장방형 스트립으로 도시된다. 폐쇄 자속 또한 용이축을 따라 만들어지나 도면에서는 도시되지 않는다. 상기의 구동선(게이트 #1 및 #2)은 배치된 전도선 스트립이다. 게이트 #2상의 전류의 적용은 모든 4개의 GMR 필름을 같은 방향으로 자화시키도록 한다. 게이트 #1상의 전류의 적용은 인접한 GMR 필름을 반대로 자화시키도록 한다. 적절한 펄스 조화로 절반-선택 펄스를 사용하여 양 또는 음의 한방향으로 상기 높은-보자력층을 자화시키거나 선택적 방향으로 선택적 스트립을 자화시키도록 할 수 있다.
상기 게이트 라인을 사용하여 상기 선택 매트릭스내 모든 다른 트랜스파이너에서의 자기 구성과는 다른 한 단일 트랜스파이너내로 자기 구성을 기록하는 것이 가능하다. 한 절반-선택 펄스가 한 행의 그와 같은 트랜스파이너들을 횡단하는 한 게이트라인 아래로 전송되는때 상기의 각기 다른 자기구성을 갖는 하나의 트랜스파이너만이 하나의 펄스를 방출할 것이다. 가령 모든 선택 매트릭스내 트랜스파이너들에서의 모든 4개의 필름이 같은 방향으로 균일하게 기록된다면 한 절반-선택 펄스로써 게이트 #2 라인에서의 펄스는 어떠한 장치에서도 하나의 출력을 발생시키지 않을 것이다. 그러나 상기 매트릭스내 한 트랜스파이너가 자신의 선택적으로 자화된 4개의 필름을 갖는다면 그와 같은 트랜스파이너는 한 출력을 발생시킬 것이다.
도 9 는 단어선(902)을 위한 한 선택 매트릭스(900)의 한 부분을 도시한다. 한 특정 실시예에 따라 트랜스파이너(904)는 100×100 매트릭스로 배치되며 따라서 만개의 단어선(902)에 사용될 수 있다. 각 트랜스파이너(904)로부터의 단어선(902)은 상응하는 메모리 셀(도시되지 않음)을 구동시킨다. 상기 DC 전력리드는 역시 도시되지 않는다. 이같은 실시예에 따라 유사한 회로가 만개의 숫자선(도시되지 않음)에 대한 한 선택 매트릭스를 실시하도록 사용된다. 따라서 메모리내의 총비트수는 108 비트, 즉 100메가비트이게 된다.
한 감지선 선택 매트릭스에 대한 요구조건은 단어와 숫자선 선택 매트릭스에 대한 요구조건보다 더욱 절박하다. 만개의 감지선을 가지는 상기 설명된 실시예의 경우 바람직한 선으로부터 상기 신호만을 선택하는 수단이 필요하다. 이는 선택된 단어선에서의 용량성 및 유도성 잡음이 최소이여야 할 것을 필요로 한다. 이를 달성하기 위해 더미라인 및 차동증폭기가 사용된다. 상기 잡음은 감지선과 이에 상응하는 더미라인을 통해 전송된다. 그리고 상기 차동증폭기에 의해 삭제된다. 최고의 결과를 위해 이같은 삭제는 첫 번째 증폭단계에서 실행되어야 한다.
도 10 은 한 감지선 선택 매트릭스에서 사용하기 위한 본 발명의 한 실시예에 따라 만들어진 게이트된 GMR 차동증폭기(1000)를 도시한다. 다시 한번 4개의 GMR 필름(1002)이 휘트스톤 브리지 구조로 배열된다. 두 개의 입력선(1004 및 1006)이 GMR 필름(1002)내의 퍼멀로이 층으로 한 스위칭 장을 공급한다. 라인(1004 및 1006)을 통한 신호를 동일하다면 어떠한 스위칭도 발생하지 않으며 출력(노드 1008 및 1010 사이)은 제로이다. 따라서 어떠한 공통모드 잡음도 거절된다. 게이트 라인 #1 및 #2는 상기 선택 매트릭스에서 하나의 그리고 유일한 하나의 차동증폭기 선택을 발생시킨다. 모든 4개의 라인(게이트라인 #1 및 #2 그리고 입력라인 1004 및 1006)은 정기적으로 고립된다. 즉 게이트된 차동증폭기(1000)내의 GMR 필름(1002)으로 또는 이들 사이에는 어떠한 전기적 연결도 없다.
또다른 실시예에 따라 상기 판독전류는 한 판독-전류 선택 매트릭스에 의해 게이트된다(상기의 단어 및 숫자선택 매트릭스와 유사함). 이같은 실시예에서 두 개의 게이트 라인은 신호가 오직 선택된 감지선 및 더미라인으로부터 오기 때문에 필요로 하지 않다. 그러나 게이트 라인들은 판독작업후에 상기 퍼멀로이를 리세트하도록 사용될 수 있다. 그리고 낮은 필름출력의 경우에는 최대 민감도 포인트로 상기 퍼멀로이를 바이어스하도록 사용될 수 있다.
도 11 은 도 10 의 게이트된 차동증폭기(100)를 사용하는 GMR PRAM을 위한 한 감지선 선택 매트릭스(1100)의 일부를 도시한다. 한가지 이와 같은 차동증폭기가 각 감지선(1102)의 끝에 있다. 도 11 에서는 9개의 감지선(1102)이 도시된다. 각 감지선에 대해 하나의 더미라인을 가질 수 있는 것으로 되어있으나 이는 기판에서 공간을 낭비하는 것이 된다. 따라서 도시된 실시예에서는 각 더미라인(1104)이 3개의 감지선(1102)에 의해 공유되어 각각의 차동증폭기(1000)으로의 입력으로서 사용된다. 도 11 에서 도시된 감지선대 더미라인의 3:1비는 단지 설명적인 것이며 상업적 제품에서는 더욱 높은 비가 바람직할 수 있다. 선택적인 디자인에서 능동적 감지선은 이들이 신호를 받지 않는때 더미라인으로도 사용될 수 있다. 게이트 라인 #1 및 #2는 각각의 차동증폭기(1000)를 위한 것으로 감지선 선택 매트릭스(1100)의 x라인(1106) 및 y라인(1108)에 연결된 것으로 도시된다.
본 발명의 능동적 GMR 트랜스파이너는 다음을 포함하는 종래 변압기의 주요 특징을 가지는 새로운 종류의 장치이다: (i) 일차 및 이차 권선사이에는 어떠한 전기적 전도경로도 없다. (ii) 자장을 통하여 일차 권선으로부터 이차권선으로 신호가 전송된다. (iii) 각각이 반전 또는 비반전 극성을 가지는 단일-엔드의 (밸런스되지 않은) 및 밸런스 된 구성. (iv) 출력은 게이트될 수 있다. 본원 명세서에서 설명된 GMR 변압기의 다음의 특성은 종래의 변압기에서 발견되지 않는다. (v) dc로의 플랫 주파수 응답. (vi) 전류, 전압 및 전력 이득. (vii) 능동소자의 파라미터에 의해 결정되는 바의 일차권선과 이차권선 사이의 전압 또는 전류의 어떠한 인테그랄 또는 비인테그랄(즉 연속적인)비.
능동적 GMR 변압기(1200)의 한 실시예는 도 12 에서 도시된 바와 같은 휘트스톤 브리지 구성으로 배열된 4개의 GMR 필름(1202)(a)-(d)로 구성된다. 상기 휘트스톤 브리지는자기를 지우는 장을 취소하고 비자기 입력선(1204)을 보다 효율적으로 사용하기 위해 접혀진다.
제조시에 트랜스파이너(1200)는 좌측으로의 (도 12 와 관련하여) 커다란 외부자장으로 포화된다. u자형 중앙 컨덕터(1204)에서 좌측으로부터 우측으로의 전류는 GMR 필름(1202)(a)에서의 퍼멀로이(즉 낮은 보자력)층이 상기 필름의 코발트층에 반대로 자화되도록 한다. 그리고 마찬가지로 GMR 필름(1202)(d)에 대해서도 똑같이 적용되어상기 브리지의 두 다리에서 저항을 증가시킨다. 이는 상기 브리지에서의 임밸런스를 발생시키며 결국 노드(1206 및 1208) 사이의 출력전압을 발생시킨다. u자형 컨덕터(1204)에서의 전류를 반대로 하는 것은 상기 브리지가 다른 방향으로 언밸런스 되어지도록 하며 이에 의해 출력신호를 거꾸로 한다.
GMR 트랜스파이너(1200)는 종래의 변압기와 유사한 방식으로 전압을 승압(및 강하)시킬 수 있다. 그러나 종래의 변압기와는 달리 상기 GMR 트랜스파이너는 전압 전력이득을 가질 수 있는 능동적 소자이다.
전압기에 대하여는 많은 응용이 있으며 이들중 몇가지는 상기 변압기가 게이트될 것을 필요로 한다. 가령 많은 군사용 박막 메모리는 선택 매트릭스를 위한 단어 및 숫자 게이트로서 게이트된 변압기를 사용하였다. 게이트된 GMR 트랜스파이너(1300)의 한 실시예가 도 13 에서 도시된다. 종래의 게이트된 변압기는 본 발명의 트랜스파이너가 dc까지 플랫 주파수 응답을 가지며 전압, 전류 및 전력에서이득을 가질 수 있다는 점에서 GMR 트랜스파이너(1300)와는 다르다.
입력신호의 안내를 위해 단일 비자기 전도체를 사용하는 대신 (트랜스파이너(1200)와 관련하여 설명된 바와 같은) 트랜스파이너(1300)는 두 개의 그와 같은 비자기 전도체(1302 및 1304)를 갖는다. 전도체(1304)는 게이트 선으로 사용되며 GMR 필름((1306)(a)-(d))의 퍼멀로이 컴포넌트를 포화시키도록 사용되어 일차 전도체(1302)와 이차 출력노드(1308 및 1310) 사이에서 어떠한 신호도 전송되지 않도록 한다. 게이트 전도체(1304)는 일차 전도체(1302)로부터 고립되며 한 입력선으로 사용될 수 있기도 하다. 따라서 상기 소자는 왜곡없이 전도체(1302 및 1304)를 통해 안내된 두 신호의 선형 합계를 발생시키는 선형 믹서로서 사용될 수 있기도 하다. 선형 믹서의 한 전형적인 응용의 예가 PA 시스템에 있으며 이때 다양한 마이크로폰 신호가 증폭기에 혼합되고 동 증폭기로 공급된다. 상기 GMR 트랜스파이너는 또한 논리기능을 수행하고, 고주파수를 발생시키며 두 입력신호의 합계와 차주파수를 발생시키는 비선형 믹서로서도 사용될 수 있다.
어떤 경우에서는 도 14 에서 도시된 바와 같은 다수-회선 입력선을 사용하여 GMR 변압기의 민감도를 증가시키는 것이 중요할 수 있다(유효한 일차/이차 변환비로써 정의된). 종래의 변압기에서는 전압 승압이 이차-대-일차 회선의 비를 증가시킴으로써 얻어지나, 본 발명에 따라 만들어진 GMR 변압기에서는 유효한 전압 승압이 일차권선에서의 회선수를 증가시킴으로써 달성된다. 이차권선은 휘트스톤 브리지의 형태로 남아있는다. 도 14 는 도 4 의 단일-회선 전도체(410)를 대체시키는 다수-회선 입력 전도체(1402)를 갖는 GMR 트랜스파이너(1400)를 도시한다.
이같은 실시예에 따라 입력전도체(1402)는 4개의 회선을 가지며 이에 의해 변압기(1400)를 단일 회선(즉 변압기(1600))만을 갖는 유사한 디자인보다 4배 민감하도록 한다. 또다른 추가의 전도선(1404)이 도시되기도 하는데 이는 입력 코일의 내측 리드를 상기 장치의 바깥측으로 가져갈 것을 필요로 한다. 이와 같이하여 제조된 층은 패드(pad)가 도선 접합을 위해 충분히 두껍도록 만들기 위해 단일-회선, 게이트되지 않은 디자인에서조차 필요하다. 실제의 경우에 이와 같이 두꺼운 층은 세그먼트의 저항을 떨어뜨리기 위해 전도체의 여러 세그먼트에서 배치될 수 있다. 물론 이는 GMR 변압기의 적당한 동작을 위해 얇을 것을 필요로 하지 않는 세그먼트에서만 이용될 수 있다. 다수-회선 디자인은 단일-회선 디자인보다 상기 칩에서 더욱 많은 영역을 필요로 함이 이해될 것이다.
본 발명의 GMR 트랜스파이너는 다양한 응용에서 매력적인 특성을 갖는 매우 강력하고 다재다능한 도구이다. 종래의 반도체 기술에서는 수동적이기도 하며 능동적이기도 한 인덕터 또는 변압기가 없었기 때문에 GMR 기술을 사용하는 이와 같은 소자의 실현은 앞서 이용될 수 없었던 능력을 가능하게 한다. 다음은 마이크론 및 서브마이크론 크기의 회로 컴포넌트를 위한 몇가지 특정 응용의 예이다.
한 선형 동작 영역은 센서, 증폭기 및 차동증폭기 응용 그리고 다른 아날로그 기능을 위해 상기 트랜스파이너의 사용을 가능하게 한다. 능동적 펄스 변압기를 사용하는 다양한 논리회로가 단어 또는 숫자 라인을 위한 한 선택 매트릭스, 논리 트리, 가산기, ALU 및 CPU, 즉 방사선-하드전-금속 마이크로프로세서와 같은 컴퓨터 기능을 포함하는 광범위하고 다양한 응용을 위해 개발될 수 있다. GMR 메모리 및 아날로그 회로와 결합되어 이는 전-금속 컴퓨터로의 문호를 개방할 것이다.
미국특허 제 5,587,943 호와 관련하여 상기에서 설명된 바와 같이 종래의 자기코어 메모리에서와 같이 신뢰할 수 있도록 수행할 수 있으며 메모리가 비파괴적 판독을 갖는다는 점에서는 종래의 메모리와 관련된 문제를 제거시킬 수 있는 GMR-기본 메모리는 제조하기가 용이하며 특징 크기가 줄어듬에도 줄어들지 않는 출력을 갖는다. 이같은 GMR 메모리는 또한 그것이 비휘발성 즉 전력이 장치로부터 제거된 뒤에도 자료가 남아있다는 점에서 종래의 반도체 메모리, DRAM과 비교하여 결정적인 장점을 갖는다. 이같은 메모리를 위해 사용된 제조방법은 IC제조에서 사용된 것과 유사하다. 따라서 본 발명의 GMR 트랜스파이너는 이같은 GMR 메모리(즉 다중층 자기 박막)와 같은 기본기술을 기초로 하며 이것이 메모리 배열 자체와 같은 처리에 의해 동시에 만들어질 수 있다는 점에서 그같은 메모리를 위한 지원회로를 위한 이상적인 기초를 제공한다,
일반적으로 6개의 본원 명세서에서 설명된 단자장치는 3개-단자 Si 트랜지스터에서 보다 더욱 많은 가능한 용도를 갖는다. 더욱 많은 수의 단자들은 광범위하고 다양한 관심있는 회로구성을 실시하기 위해 사용될 수 있으며 제조자의 창작성에 의해서만 제한될 뿐이다.
일반적으로 마이크로미케니컬 시스템은 가령 인텔리전트 시스템으로의 접속 및 제어를 위해 이들의 동작을 위한 마이크론 및 서브마이크론 크기의 전자 시스템을 필요로 한다. 이와 함께 이들은 신속하게 성장하는 마이크로전기기계 시스템(MEMS)을 형성한다. 본원 명세서에서 설명된 일반적인 GMR 회로는 모든 MEMS 응용에서 통합적인 역할을 할 수 있다. 트랜스파이너 및 GMR 회로는 MEMS 장치를 동작시키는데 이상적으로 적합하다. 가령 많은 미래의 MEMS는 많은 수의 센서들을 가질 것이다. GMR 회로는 센서들로부터의 작은 신호를 증폭할 수 있으며 자료의 또다른 처리를 위해 디지탈 호환성을 위해 이들을 처리할 수 있다.
추가로 GMR 전자장치는 방사선, 광범위한 온도범위, 그리고 밀봉요구를 필요로 하는 습도와 같은 MEMS 장치와 관련하여 자주 맞게되는 환경적 스트레스 타입하에서도 잘 작용할 수 있다. 마지막으로 전-금속, GMR 장치는 마이크론 크기의 전자기계적 장치의 제조와 양립할 수 있는 제조기술을 사용할 수 있도록 한다.

Claims (41)

  1. 박막 요소들의 네트워크(202, 204)와 제 1 입력 전도체(206)를 포함하는 고체-상태 장치(200)로서,
    박막 요소들의 네트워크(202, 204) 중 한 개 이상의 박막 요소(202)들이 자이언트 자기저항을 나타내고, 상기 네트워크는 다수의 노드를 가지며, 각각의 노드는 두 개의 박막요소들간 직접적인 전기적 연결을 나타내고, 다수의 노드 중 제 1 노드와 제 2 노드는 전력 단자를 포함하며, 제 3 노드와 제 4 노드(212, 214)는 한 개의 출력을 포함하고,
    상기 제 1 입력 전도체(206)는 제 1 자기장을 공급하기 위해 상기 한 개 이상의 박막 요소에 유도 방식으로 연결되며,
    이때, 고체-상태 장치가 제 1 전도체에서 입력 전류를 수신하고 입력 전류에 따라 출력 신호를 발생시킬 수 있도록 박막 요소들의 네트워크와 제 1 입력 전도체가 구성되고, 이때, 이 출력 신호는 입력 전류의 함수로서, 전력 단자를 통해 공급되는 전원 전류에 비례하는 것을 특징으로 하는 고체-상태 장치.
  2. 제 1 항에 있어서, 상기 박막요소가 전-금속 구조임을 특징으로 하는 고체-상태 장치.
  3. 제 1 항에 있어서, 상기 박막요소가 3개의 저항기와 자이언트 자기 저항을 나타내는 다중층 구조를 포함함을 특징으로 하는 고체-상태 장치.
  4. 제 3 항에 있어서, 상기 다중층 구조가 다수의 주기층들을 포함함을 특징으로 하는 고체-상태 장치.
  5. 제 4 항에 있어서, 각 주기의 층들이 첫 번째 보자력에 의해 특징되는 첫 번째 자기층, 두 번째 보자력에 의해 특징되는 두 번째 자기층 그리고 첫 번째와 두 번째 자기층사이에 끼이게 되는 비자기 전도층을 포함함을 특징으로 하는 고체-상태 장치.
  6. 제 1 항에 있어서, 상기 박막요소가 자기언트 자기저항을 나타내는 4개의 다중층 구조를 포함하며, 첫 번째 전도체가 4개의 다중층 구조에 유도기적으로 결합됨을 특징으로 하는 고체-상태 장치.
  7. 제 6 항에 있어서, 상기 다중층 구조 각각이 다수의 주기층들을 포함함을 특징으로 하는 고체-상태 장치.
  8. 제 7 항에 있어서, 각 주기의 층들이 첫 번째 보자력에 의해 특징이 되는 첫 번째 자기층, 두 번째 보자력에 의해 특징이 되는 두 번째 자기층 그리고 첫 번째와 두 번째 자기층사이에 끼이게 되는 비자기 전도층을 포함함을 특징으로 하는 고체-상태 장치.
  9. 제 1 항에 있어서, 각각의 박막요소가 폐쇄된 자속구조를 형성함을 특징으로 하는 고체-상태 장치.
  10. 제 1 항에 있어서, 각각의 박막요소가 개방 자속구조를 형성함을 특징으로 하는 고체-상태 장치.
  11. 제 1 항에 있어서, 박막요소의 네트워크가 브리지 구성을 포함함을 특징으로 하는 고체-상태 장치.
  12. 제 11 항에 있어서, 상기 브리지 구성이 휘트스톤 브리지임을 특징으로 하는 고체-상태 장치.
  13. 제 1 항에 있어서, 상기 첫 번째 전도체가 한 절연층에 의해 적어도 하나의 박막요소로부터 분리된 비자기 스트립라인을 포함함을 특징으로 하는 고체-상태 장치.
  14. 제 13 항에 있어서, 상기 박막요소가 첫 번째, 두 번째, 세 번째 및 네 번째의 자이언트 자기저항을 나타내는 다중층 구조로 이루어지며, 상기 다중층 구조가 휘트스톤 브리지에서 서로 반대인 첫 번째와 세 번째 다중층 구조를 갖는 브리지로서 구성되며, 그리고 상기 두 번째 및 네 번째 다중층 구조가 브리지내에서 서로 반대이고, 상기 스트립라인이 기판에 배치된 첫 번째와 세 번째 다중층 구조상의 첫 번째 절연층에 배치되며, 그리고 두 번째와 네 번째 다중층 구조가 상기 스트립라인상에 배치된 두번째 절연층상에 위치하며 그리고 상기 다중층 구조로부터의 자기제거장이 완전히 소거됨을 특징으로 하는 고체-상태 장치.
  15. 제 13 항에 있어서, 상기 박막요소가 첫 번째, 두 번째, 세 번째 및 네 번째의 자이언트 자기저항을 나타내는 다중층 구조로 이루어지며, 상기 다중층 구조가 휘트스톤 브리지에서 서로 반대인 첫 번째와 세 번째 다중층 구조를 갖는 브리지로서 구성되고 그리고 상기 두 번째와 네 번째 다중층 구조가 브리지에서 서로 반대이며, 상기 스트립라인이 기판상에 배치된 첫 번째와 네 번째 다중층 구조상의 첫 번째 절연층상에 배치되며 그리고 상기 두 번째 및 세 번째 다중층 구조가 상기 스트립라인상에 배치된 두 번째 절연층위에 위치하고 그리고 자기제거의 다중층 구조로부터의 장이 완전히 소거됨을 특징으로 하는 고체-상태 장치.
  16. 제 1 항에 있어서, 적어도 하나의 박막요소가 다수 주기의 층들을 가지는 다중층 구조로 이루어지며, 각 주기의 층들이 첫 번째 보자력에 의해 특징되는 첫 번째 자기층, 두 번째 보자력에 의해 특징되는 두 번째 자기층 그리고 첫 번째와 두 번째 자기층 사이에 끼이게 되는 비자기 전도층으로 구성되며, 상기 첫 번째와 두 번째 자기층들이 이들 사이에 교환 바이어스장을 가지며, 상기 고체-상태 장치가 상기 교환 바이어스장의 영향을 줄이기 위한 dc 바이어스 자기장을 발생시키기 위한 수단을 더욱더 포함함을 특징으로 하는 고체-상태 장치.
  17. 제 1 항에 있어서, 상기 박막요소가 첫 번째, 두 번째, 세 번째 및 네 번째의 자이언트 자기저항을 나타내며 저항을 갖는 다중층 구조로 이루어지며, 상기 다중층 구조가 휘트스톤 브리지에서 서로 반대인 첫 번째와 세 번째 다중층 구조를 갖는 브리지로서 구성되고 그리고 상기 두 번째와 네 번째 다중층 구조가 브리지내에서 서로 반대이며, 상기 첫 번째 전도체가 상기 다중층 구조에 유도기적으로 결합되어 첫 번째 전도체에서의 첫번째 방향으로의 전류가 첫 번째와 세 번째 다중층 구조의 저항을 증가시키고 두 번째와 네 번째 다중층 구조의 저항은 감소시키도록 함을 특징으로 하는 고체-상태 장치.
  18. 제 1 항에 있어서, 두 번째 자기장을 적용시키기 위해 적어도 하나의 박막요소로 유도기적으로 결합된 두 번째 전도체를 더욱더 포함함을 특징으로 하는 고체-상태 장치.
  19. 제 1 항에 있어서, 두 번째 자장을 적용하기 위해 적어도 하나의 박막요소로 유도기적으로 결합된 두 번째 전도체를 더욱더 포함하며, 상기 첫 번째와 두 번째 전도체가 첫 번째와 두 번째 입력으로서 동작되고 상기 고체-상태 장치는 논리게이트로서 동작함을 특징으로 하는 고체-상태 장치.
  20. 제 1 항에 있어서, 두 번째 자장을 적용하기 위해 적어도 하나의 박막요소에 유도기적으로 결합된 두 번째 전도체를 더욱더 포함하며, 상기 첫 번째와 두 번째 전도체가 첫 번째와 두 번째 입력으로 동작될 수 있고 상기 고체-상태 장치가 차동증폭기로서 동작할 수 있음을 특징으로 하는 고체-상태 장치.
  21. 제 1 항에 있어서, 두 번째 자장을 적용시키기 위해 적어도 하나의 박막요소에 유도기적으로 결합된 두 번째 전도체를 더욱더 포함하며, 상기 고체-상태 장치가 게이트된 변압기로서 동작할 수 있으며, 첫 번째 전도체는 일차 권선으로 동작할 수 있고, 그리고 두 번째 전도체는 첫 번째 전도체로부터 출력으로의 신호전송을 막도록 동작할 수 있음을 특징으로 하는 고체-상태 장치.
  22. 제 21 항에 있어서, 상기 두 번째 전도체가 변압기로 두 번째 입력 신호를 적용할 수 있도록 동작할 수 있으며, 상기 첫 번째와 두 번째 입력 신호의 혼합이 상기 출력에서 발생됨을 특징으로 하는 고체-상태 장치.
  23. 제 21 항에 있어서, 상기 첫 번째 전도체가 다수의 권선을 포함함을 특징으로 하는 고체-상태 장치.
  24. 다수의 고체-상태 장치를 포함하며, 상기 고체-상태 장치 각각이
    박막요소의 네트워크, 적어도 하나의 박막요소가 자이언트 자기저항을 나타내며, 상기 네트워크는 다수의 노드를 가지고, 각각의 노드는 박막요소의 두 요소사이에 직접적인 전기적 연결을 나타내고, 상기 다수의 노드중 첫 번째와 두 번째 노드가 전력단자로 구성되며, 세 번째와 네 번째 노드가 출력으로 구성되는 상기 박막요소의 네트워크, 그리고
    첫 번째 자장을 적용시키기 위해 적어도 하나의 박막요소로 유도기적으로 결합된 적어도 하나의 전도체를 포함하는 논리게이트.
  25. 다수의 메모리 요소, 그리고
    통신하기 위해 상기 메모리 요소에 결합된 선택회로, 상기 선택회로는 다수의 고체-상태 장치로 구성되고, 다시 상기 고체-상태 장치 각각은 박막요소의 네트워크, 자이언트 자기저항을 나타내는 적어도 하나의 박막요소, 상기 네트워크는 다수의 노드를 가지며, 각각의 노드는 상기 박막 요소의 두 요소사이에 직접적인 전기적인 연결을 나타내고, 상기 다수의 노드중 첫 번째와 두 번째 노드가 전력단자를 구성하며, 상기 다수의 노드중 세 번째와 네 번째 노드가 출력을 구성하는 박막요소의 네트워크, 그리고
    첫 번째 자장을 적용시키기 위해 적어도 하나의 박막요소로 유도기적으로 결합된 적어도 하나의 전도체를 포함하는메모리 장치.
  26. 논리게이트로서 한 고체-상태 장치를 동작시키기 위한 방법으로서, 상기 고체-상태 장치가 박막요소의 네트워크로 구성되며, 적어도 하나의 박막요소가 자이언트 자기저항을 나타내고, 상기 네트워크가 다수의 노드를 가지며, 각각의 노드가 상기 박막요소의 두 요소사이의 직접적인 전기적인 연결을 나타내며, 상기 다수의 노드중 첫 번째와 두 번째 노드가 전력단자를 구성하고, 다수의 노드중 세 번째와 네 번째 노드가 출력을 구성하며, 상기 고체-상태 장치가 또한 자장을 적용시키기 위해 적어도 하나의 박막요소로 유도기적으로 결합된 적어도 하나의 전도체를 포함하며, 상기 방법이
    상기 고체-상태 장치를 위한 한 스위칭 임계값을 정하고, 이때 상기 고체-상태 장치의 출력은 적어도 한 전도체로부터의 전체장이 상기 스위칭 한계값을 초과하는 때에 스위치되며, 그리고
    적어도 하나의 전도체를 통하여 한 입력신호를 상기 고체-상태 장치로 적용시키는 단계를 포함하는 고체-상태 장치를 동작시키는 방법.
  27. 제 26 항에 있어서, 상기 스위칭 임계값을 고정하는 단계가 다수의 전도체중 적어도 한 전도체의 폭을 조절함을 포함하는 고체-상태 장치 동작 방법.
  28. 제 26 항에 있어서, 상기 고체-상태 장치가 자장을 적용시키기 위해 적어도 하나의 박막요소에 유도기적으로 결합된 다수의 전도체를 포함하며, 그리고 상기 스위칭 임계값을 정하는 단계가
    상기 전도체상에서의 입력신호의 크기를 정하여 다수의 모든 전도체가 동시에 적용되는때에 비로소 상기 고체-상태 장치가 스위치될 수 있도록 하며, 그리고
    적어도 한 박막요소극성을 정함으로써 고체-상태요소가 AND 게이트로서 동작하도록 함을 특징으로 하는 방법.
  29. 제 26 항에 있어서, 상기 고체-상태 장치가 자장을 적용시키기 위해 적어도 하나의 박막요소에 유도기적으로 결합된 다수의 전도체를 포함하며, 그리고 상기 스위칭 임계값을 정하는 단계가
    상기 전도체상에서의 입력신호의 크기를 정하여 다수의 모든 전도체가 동시에 적용되는때에 비로소 상기 고체-상태 장치가 스위치될 수 있도록 하며, 그리고
    적어도 한 박막요소극성을 정함으로써 고체-상태 요소가 NAND게이트로서 동작하도록 함을 특징으로 하는 방법.
  30. 제 26 항에 있어서, 상기 고체-상태 장치가 자장을 적용시키기 위해 적어도 하나의 박막요소에 유도기적으로 결합된 다수의 전도체를 포함하며, 그리고 상기 스위칭 임계값을 정하는 단계가
    상기 전도체상에서의 입력신호의 크기를 정하여 상기 전도체들중 어느 한 전도체로 부터의 장이 상기 고체-상태 장치가 스위치되도록 하고, 고-보자력층의 보자력이 전도체 모두로 부터의 장의 합에 의해 초과될 수 없도록 하며, 그리고
    적어도 한 박막요소극성을 정함으로써 고체-상태 장치가 OR게이트로서 동작하도록 함을 특징으로 하는 방법.
  31. 제 26 항에 있어서, 상기 고체-상태 장치가 자장을 적용시키기 위해 적어도 하나의 박막요소에 유도기적으로 결합된 다수의 전도체를 포함하며, 그리고 상기 스위칭 임계값을 정하는 단계가
    상기 전도체상에서의 입력신호의 크기를 정하여 상기 전도체들중 어느 한 전도체로 부터의 장이 상기 고체-상태 장치가 스위치되도록 하고, 고-보자력층의 보자력이 전도체 모두로 부터의 장의 합에 의해 초과될 수 없도록 하며, 그리고
    적어도 한 박막요소극성을 정함으로써 고체-상태 장치가 NOR게이트로서 동작하도록 함을 특징으로 하는 방법.
  32. 제 26 항에 있어서, 상기 고체-상태 장치가 자장을 적용시키기 위해 적어도 하나의 박막요소에 유도기적으로 결합된 다수의 전도체를 포함하며, 적어도 한 박막요소가 고-보자력과 낮은-보자력 요소를 포함하고 그리고 상기 스위칭 임계값을 정하는 단계가
    상기 전도체상에서의 입력신호의 크기를 정하여 상기 전도체들중 한 전도체로부터의 장이 낮은-보자력 요소만이 스위치되도록하고 둘이상의 전도체가 낮은-보자력과 높은-보자력 요소 모두가 스위치되도록 하며, 그리고
    다수의 적어도 한 박막요소극성을 정함으로써 고체-상태 장치가 배타적-OR게이트 특징으로 하는 방법.
  33. 제 26 항에 있어서, 상기 스위칭 임계값을 정하는 단계가 상기 고체-상태 장치를 구성시키어 출력이 적어도 한 전도체상에서 입력신호의 반대인 한 신호를 제공하도록하여 이에 의해 상기 고체-상태 장치가 NCT 게이트로서 동작할 수 있게 함을 특징으로 하는 방법.
  34. 고체상태 컴포넌트(장치)가 박막요소의 네트워크를 포함하며 적어도 하나의 박막요소가 자이언트 자기저항을 나타내고, 상기 네트워크는 다수의 노드를 가지며, 각각의 노드가 박막요소의 두 요소사이에 직접적인 전기적인 연결을 나타내며, 다수의 노드중 첫 번째와 두 번째 노드가 전력 단자를 구성시키고, 그리고 다수의 노드중 세 번째와 네 번째 노드가 출력을 구성시키며, 상기 고체-상태 장치가 또한 자장을 적용시키기 위해 적어도 하나의 박막요소로 유도기적으로 결합된 전도체를 포함하는 고체-상태 장치의 선형동작을 위한 방법으로서 상기 방법이 자이언트 자기저항을 나타내는 적어도 하나의 박막요소로부터 히스테리시스를 완전히 제거하는 단계를 포함함을 특징으로 하는 방법.
  35. 제 34 항에 있어서, 적어도 하나의 박막요소가 용이(easy)축과 비균등장에 의해 특징되는 낮은 보자력 요소를 포함하며, 상기 제거단계가 비균등장보다 큰 크기를 갖는 용이축에 직각인 바이어스장을 적용시킴을 포함함을 특징으로 하는 방법.
  36. 제 35 항에 있어서, 상기 바이어스 장이 상기 고체-상태 장치 외부의 자기장치로 적용됨을 특징으로 하는 방법.
  37. 제 35 항에 있어서, 상기 바이어스 장이 상기 고체-상태 장치에 개별적으로 배치된 자석으로 적용됨을 특징으로 하는 방법.
  38. 제 35 항에 있어서, 상기 바이어스 장이 상기 고체-상태 장치에 배치된 스트립라인내의 전류에 의해 적용됨을 특징으로 하는 방법.
  39. 제 34 항에 있어서, 적어도 하나의 박막요소가 용이축에 의해 특징이 되는 코발트층 그리고 하드축에 의해 특징이 되는 퍼멀로이층으로 구성되며, 상기 제거단계가
    상기 코발트층의 용이축이 상기 퍼멀로이층의 하드축에 평행하도록 코발트층을 배치시키고 그리고
    상기 퍼멀로이층의 하드축을 따라 상기 퍼멀로이층을 구동시키고 감지시키는 단계를 포함함을 특징으로 하는 방법.
  40. 제 39 항에 있어서, 상기 용착단계가 상기 퍼멀로이층의 용이축에 수직인 방향으로 배치시키는 단계중에 상기 코발트층을 포화시킴을 포함하는 방법.
  41. 제 34 항에 있어서, 적어도 하나의 박막요소가 다수의 퍼멀로이층을 포함하며, 상기 제거단계가
    전도체로 한 입력신호를 적용시키고, 입력신호는 자료 샘플 스트림으로 구성되며, 그리고
    상기 퍼멀로이층을 포화시키기 위해 충분한 크기를 가지는 각 자료 샘플을 뒤따르는 전도체상의 한 펄스를 한 초기상태로 적용시킴을 포함함을 특징으로 하는 방법.
KR10-1998-0708923A 1996-05-02 1997-05-02 전-금속,자이언트자기저항고체-상태소자장치 KR100467117B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US1670496P 1996-05-02 1996-05-02
US60/016,704 1996-05-02
US08/846,410 1997-04-30
US08/846,410 US5929636A (en) 1996-05-02 1997-04-30 All-metal giant magnetoresistive solid-state component
US8/846,410 1997-04-30
PCT/US1997/007425 WO1997041601A1 (en) 1996-05-02 1997-05-02 All-metal, giant magnetoresistive, solid-state component

Publications (2)

Publication Number Publication Date
KR20000065205A KR20000065205A (ko) 2000-11-06
KR100467117B1 true KR100467117B1 (ko) 2005-06-23

Family

ID=26688967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0708923A KR100467117B1 (ko) 1996-05-02 1997-05-02 전-금속,자이언트자기저항고체-상태소자장치

Country Status (8)

Country Link
US (2) US5929636A (ko)
EP (1) EP0896734B1 (ko)
JP (1) JP2002502549A (ko)
KR (1) KR100467117B1 (ko)
AU (1) AU3117097A (ko)
CA (1) CA2252926C (ko)
DE (1) DE69735627T2 (ko)
WO (1) WO1997041601A1 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
JPH11316919A (ja) * 1998-04-30 1999-11-16 Hitachi Ltd スピントンネル磁気抵抗効果型磁気ヘッド
EP0971424A3 (en) * 1998-07-10 2004-08-25 Interuniversitair Microelektronica Centrum Vzw Spin-valve structure and method for making spin-valve structures
US6194774B1 (en) * 1999-03-10 2001-02-27 Samsung Electronics Co., Ltd. Inductor including bonding wires
US6240622B1 (en) 1999-07-09 2001-06-05 Micron Technology, Inc. Integrated circuit inductors
US6507187B1 (en) * 1999-08-24 2003-01-14 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Ultra-sensitive magnetoresistive displacement sensing device
US6609174B1 (en) * 1999-10-19 2003-08-19 Motorola, Inc. Embedded MRAMs including dual read ports
DE10032272C2 (de) * 2000-07-03 2002-08-29 Infineon Technologies Ag Strom-Treiberanordnung für MRAM
US6538437B2 (en) * 2000-07-11 2003-03-25 Integrated Magnetoelectronics Corporation Low power magnetic anomaly sensor
US6483740B2 (en) * 2000-07-11 2002-11-19 Integrated Magnetoelectronics Corporation All metal giant magnetoresistive memory
US7248713B2 (en) 2000-09-11 2007-07-24 Micro Bar Technology, Inc. Integrated automatic telephone switch
US6624490B2 (en) 2000-10-26 2003-09-23 The University Of Iowa Research Foundation Unipolar spin diode and the applications of the same
DE10053206C1 (de) * 2000-10-26 2002-01-17 Siemens Ag Logikschaltungsanordnung
EP1370884A4 (en) * 2001-03-23 2004-08-25 Integrated Magnetoelectronics SCAN-STOP CIRCUIT ON TRANSPINNOR BASE AND APPLICATIONS
US6738284B2 (en) 2001-03-23 2004-05-18 Integrated Magnetoelectronics Corporation Transpinnor-based sample-and-hold circuit and applications
DE10118650A1 (de) * 2001-04-14 2002-10-17 Philips Corp Intellectual Pty Winkelsensor sowie Verfahren zum Erhöhen der Anisotropiefeldstärke einer Sensoreinheit eines Winkelsensors
JP3603872B2 (ja) * 2001-05-16 2004-12-22 松下電器産業株式会社 磁気センサとこれを用いた紙幣識別装置
US6688169B2 (en) 2001-06-15 2004-02-10 Textron Systems Corporation Systems and methods for sensing an acoustic signal using microelectromechanical systems technology
US6711437B2 (en) 2001-07-30 2004-03-23 Medtronic, Inc. Pacing channel isolation in multi-site cardiac pacing systems
US6700371B2 (en) * 2001-09-05 2004-03-02 Honeywell International Inc. Three dimensional conductive strap for a magnetorestrictive sensor
US6771472B1 (en) 2001-12-07 2004-08-03 Seagate Technology Llc Structure to achieve thermally stable high sensitivity and linear range in bridge GMR sensor using SAF magnetic alignments
US7046117B2 (en) * 2002-01-15 2006-05-16 Honeywell International Inc. Integrated magnetic field strap for signal isolator
US6859063B2 (en) * 2002-04-11 2005-02-22 Integrated Magnetoelectronics Corporation Transpinnor-based transmission line transceivers and applications
US7224566B2 (en) 2002-04-19 2007-05-29 Integrated Magnetoelectronics Corporation Interfaces between semiconductor circuitry and transpinnor-based circuitry
US8284970B2 (en) 2002-09-16 2012-10-09 Starkey Laboratories Inc. Switching structures for hearing aid
US7369671B2 (en) 2002-09-16 2008-05-06 Starkey, Laboratories, Inc. Switching structures for hearing aid
US6992919B2 (en) * 2002-12-20 2006-01-31 Integrated Magnetoelectronics Corporation All-metal three-dimensional circuits and memories
US7259545B2 (en) * 2003-02-11 2007-08-21 Allegro Microsystems, Inc. Integrated sensor
US7005852B2 (en) 2003-04-04 2006-02-28 Integrated Magnetoelectronics Corporation Displays with all-metal electronics
US7027319B2 (en) * 2003-06-19 2006-04-11 Hewlett-Packard Development Company, L.P. Retrieving data stored in a magnetic integrated memory
US7244997B2 (en) * 2003-07-08 2007-07-17 President And Fellows Of Harvard College Magneto-luminescent transducer
US20050083743A1 (en) * 2003-09-09 2005-04-21 Integrated Magnetoelectronics Corporation A California Corporation Nonvolatile sequential machines
US7177107B2 (en) * 2004-02-11 2007-02-13 Hitachi Global Storage Technologies Netherlands B.V. Preamplifier circuit with signal interference cancellation suitable for use in magnetic storage devices
EP1574850A1 (de) * 2004-03-08 2005-09-14 Siemens Aktiengesellschaft Vorrichtung zur zerstörungsfreien Erfassung von tiefen Defekten in elektrisch leitenden Materialien
US20050269612A1 (en) * 2004-05-11 2005-12-08 Integrated Magnetoelectronics Solid-state component based on current-induced magnetization reversal
JP4692805B2 (ja) * 2004-06-30 2011-06-01 Ｔｄｋ株式会社 磁気検出素子およびその形成方法
US7777607B2 (en) * 2004-10-12 2010-08-17 Allegro Microsystems, Inc. Resistor having a predetermined temperature coefficient
FR2876800B1 (fr) * 2004-10-18 2007-03-02 Commissariat Energie Atomique Procede et dispositif de mesure de champ magnetique a l'aide d'un capteur magnetoresitif
US7220968B2 (en) * 2005-01-19 2007-05-22 Integrated Magnetoelectronics Corporation Radiation detector having all-metal circuitry operation of which is based on electron spin
US7839605B2 (en) * 2005-11-13 2010-11-23 Hitachi Global Storage Technologies Netherlands B.V. Electrical signal-processing device integrating a flux sensor with a flux generator in a magnetic circuit
US7768083B2 (en) 2006-01-20 2010-08-03 Allegro Microsystems, Inc. Arrangements for an integrated sensor
US7911830B2 (en) 2007-05-17 2011-03-22 Integrated Magnetoelectronics Scalable nonvolatile memory
US7795862B2 (en) 2007-10-22 2010-09-14 Allegro Microsystems, Inc. Matching of GMR sensors in a bridge
US7816905B2 (en) * 2008-06-02 2010-10-19 Allegro Microsystems, Inc. Arrangements for a current sensing circuit and integrated current sensor
FR2942924B1 (fr) * 2009-03-06 2011-06-24 Thales Sa Transposeur de frequences hyperfrequences a dimensions reduites
EP2539896B1 (en) * 2010-02-22 2016-10-19 Integrated Magnetoelectronics Corporation A high gmr structure with low drive fields
US9322889B2 (en) * 2011-12-30 2016-04-26 Nve Corporation Low hysteresis high sensitivity magnetic field sensor
EP2663095B1 (en) 2012-05-07 2015-11-18 Starkey Laboratories, Inc. Hearing aid with distributed processing in ear piece
EP2986979B1 (en) 2013-04-19 2018-07-25 Zetec, Inc. Eddy current inspection probe based on magnetoresistive sensors
CN103384141B (zh) * 2013-07-24 2015-05-06 江苏多维科技有限公司 一种磁阻混频器
US9632150B2 (en) * 2015-04-27 2017-04-25 Everspin Technologies, Inc. Magnetic field sensor with increased field range
US9741923B2 (en) 2015-09-25 2017-08-22 Integrated Magnetoelectronics Corporation SpinRAM
US10762940B2 (en) 2016-12-09 2020-09-01 Integrated Magnetoelectronics Corporation Narrow etched gaps or features in multi-period thin-film structures
US10935612B2 (en) 2018-08-20 2021-03-02 Allegro Microsystems, Llc Current sensor having multiple sensitivity ranges
US11187764B2 (en) 2020-03-20 2021-11-30 Allegro Microsystems, Llc Layout of magnetoresistance element
US11567108B2 (en) 2021-03-31 2023-01-31 Allegro Microsystems, Llc Multi-gain channels for multi-range sensor
US11994541B2 (en) 2022-04-15 2024-05-28 Allegro Microsystems, Llc Current sensor assemblies for low currents

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972786A (en) * 1974-06-28 1976-08-03 Ampex Corporation Mechanically enhanced magnetic memory
US4751677A (en) * 1986-09-16 1988-06-14 Honeywell Inc. Differential arrangement magnetic memory cell
JPH03269383A (ja) * 1990-03-20 1991-11-29 Nec Corp 磁気センサ及びその信号処理方式
US5173873A (en) * 1990-06-28 1992-12-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High speed magneto-resistive random access memory
DE4319146C2 (de) * 1993-06-09 1999-02-04 Inst Mikrostrukturtechnologie Magnetfeldsensor, aufgebaut aus einer Ummagnetisierungsleitung und einem oder mehreren magnetoresistiven Widerständen
US5422621A (en) * 1993-10-29 1995-06-06 International Business Machines Corporation Oriented granular giant magnetoresistance sensor
FR2712420B1 (fr) * 1993-11-08 1995-12-15 Commissariat Energie Atomique Tête magnétique de lecture à élément magnétorésistant multicouche et à concentrateur et son procédé de réalisation.
JPH07153034A (ja) * 1993-11-26 1995-06-16 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子及びその製造方法
US5650889A (en) * 1994-02-07 1997-07-22 Hitachi, Ltd. Magnetic recording medium containing heavy rare gas atoms, and a magnetic transducing system using the medium
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US5654566A (en) * 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
US5652445A (en) * 1995-04-21 1997-07-29 Johnson; Mark B. Hybrid hall effect device and method of operation
US5585986A (en) * 1995-05-15 1996-12-17 International Business Machines Corporation Digital magnetoresistive sensor based on the giant magnetoresistance effect
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response

Also Published As

Publication number Publication date
US5929636A (en) 1999-07-27
JP2002502549A (ja) 2002-01-22
DE69735627D1 (de) 2006-05-18
AU3117097A (en) 1997-11-19
WO1997041601A1 (en) 1997-11-06
US6031273A (en) 2000-02-29
EP0896734A4 (en) 1999-11-24
DE69735627T2 (de) 2006-08-24
CA2252926C (en) 2002-08-06
EP0896734B1 (en) 2006-04-05
CA2252926A1 (en) 1997-11-06
EP0896734A1 (en) 1999-02-17
KR20000065205A (ko) 2000-11-06

Similar Documents

Publication Publication Date Title
KR100467117B1 (ko) 전-금속,자이언트자기저항고체-상태소자장치
WO1997041601A9 (en) All-metal, giant magnetoresistive, solid-state component
US5565695A (en) Magnetic spin transistor hybrid circuit element
US6870761B2 (en) Stacked hybrid semiconductor-magnetic spin based memory
US5629549A (en) Magnetic spin transistor device, logic gate & method of operation
US6590244B2 (en) Semiconductor memory device using magneto resistive effect element
US6573713B2 (en) Transpinnor-based switch and applications
US6469927B2 (en) Magnetoresistive trimming of GMR circuits
US8619467B2 (en) High GMR structure with low drive fields
US7224566B2 (en) Interfaces between semiconductor circuitry and transpinnor-based circuitry
US7050329B2 (en) Magnetic spin based memory with inductive write lines

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080109

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee