KR100465598B1 - 쇼트키 다이오드를 이용한 마그네틱 램 - Google Patents

쇼트키 다이오드를 이용한 마그네틱 램 Download PDF

Info

Publication number
KR100465598B1
KR100465598B1 KR10-2001-0084901A KR20010084901A KR100465598B1 KR 100465598 B1 KR100465598 B1 KR 100465598B1 KR 20010084901 A KR20010084901 A KR 20010084901A KR 100465598 B1 KR100465598 B1 KR 100465598B1
Authority
KR
South Korea
Prior art keywords
layer
mtj cell
bit line
schottky diode
word line
Prior art date
Application number
KR10-2001-0084901A
Other languages
English (en)
Other versions
KR20030054687A (ko
Inventor
김창석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0084901A priority Critical patent/KR100465598B1/ko
Priority to JP2002280933A priority patent/JP2003197880A/ja
Priority to US10/320,048 priority patent/US6750540B2/en
Priority to TW091136256A priority patent/TWI243451B/zh
Publication of KR20030054687A publication Critical patent/KR20030054687A/ko
Application granted granted Critical
Publication of KR100465598B1 publication Critical patent/KR100465598B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 쇼트키 다이오드 ( schottky diode ) 를 이용한 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 에 관한 것으로, 메모리 소자의 고집적화를 가능하게 하기 위하여 연결층 없이 반도체기판 상에 워드라인을 형성하고 그 상부에 엠.티.제이. ( magnetic tunnel junction, 이하에서 MTJ 라 함 ) 셀, 반도체층 및 비트라인의 적층구조를 형성하여 상기 MTJ 셀과 비트라인 사이에 쇼트키 다이오드가 형성될 수 있도록 함으로써 소자의 구조를 단순화시키고 반복 적층할 수 있어 소자의 고집적화를 가능하게 기술이다.

Description

쇼트키 다이오드를 이용한 마그네틱 램{Magnetic random access memory using a schottky diode}
본 발명은 마그네틱 램에 관한 것으로, 특히 SRAM 보다 빠른 속도, DRAM 과 같은 집적도 그리고 플레쉬 메모리 ( flash memory ) 와 같은 비휘발성 메모리의 특성을 갖되, 하나의 다이오드에 다수의 저항변화소자가 연결되는 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 에 관한 것이다.
대부분의 반도체 메모리 제조 업체들은 차세대 기억소자의 하나로 강자성체 물질을 이용하는 MRAM 의 개발을 하고 있다.
상기 MRAM 은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸 수 있는 기억소자로서, 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적화를 가능하게 할뿐만 아니라, 플레쉬 메모리와 같이 비 휘발성 메모리 동작이 가능한 소자이다.
상기 MRAM 은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항 ( giant magnetoresistive, GMR ) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현하는 방법이 있다.
상기 거대자기 저항(GMR) 현상을 이용한 MRAM 은, 비자성층을 사이에 둔 두 자성층에서 스핀방향이 같은 경우보다 다른 경우의 저항이 크게 다른 현상을 이용해 GMR 자기 메모리 소자를 구현하는 것이다.
상기 스핀 편극 자기 투과 현상을 이용한 MRAM 은, 절연층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용하여 자기 투과접합 메모리 소자를 구현하는 것이다.
그러나, 상기 MRAM 에 대한 연구는 현재 초기 단계에 있으며, 주로 다층 자성 박막의 형성에 집중되어 있고, 단위 셀 구조 및 주변 감지 회로 등에 대한 연구는 아직 미비한 실정이다.
도 1 및 도 2 는 종래기술의 실시예에 따른 마그네틱 램을 도시한 단면도 및 평면도로서 미국특허번호 제5,640,343호를 인용하여 도시한 것이다. 여기서, 상기 도 2 는 MRAM 어레이의 동작원리를 개략적으로 도시한 평면도이다.
도 1 을 참조하면, MRAM 은 반도체기판(11) 구비되는 워드라인(13)과, 상기 워드라인(11) 상부에 엔/피형 불순물층(15,17)으로 구성되는 다이오드(19)와, 상기 다이오드(19) 상측에 구비되는 MTJ셀(25)과, 상기 MTJ셀(25)과 다이오드(19)를 접속시키는 연결층(21)이 구비된다.
여기서, 상기 MRAM 의 형성방법은 다음과 같다.
먼저, 반도체기판(11) 상부에 워드라인(13)을 형성하고 그 상부에 다이오드(19)를 형성한다.
이때, 상기 다이오드(19)는 엔/피형 불순물층(15,17)으로 형성된 것으로서, 폴리실리콘층의 증착후 이온주입하여 형성하거나 도프드 폴리실리콘층으로 증착하여 형성한 것이다.
여기서, 상기 이온주입공정을 이용하는 경우는 후속 고온 열처리공정을 수반하며, 상기 도프드 폴리실리콘층을 이용하는 경우는 어느 한계 이상의 온도에서 열화되어 MTJ 셀의 열적 안정성을 깨뜨리기 때문에 연결층을 형성하고 후속공정을 실시한다. 이로인하여, 소자의 구조가 복잡해지고 고집적화를 어렵게 한다.
그 다음, 상기 다이오드(19) 상부를 평탄화시키는 제1층간절연막(23)을 형성하고, 이를 통하여 상기 다이오드(19)를 노출시키는 콘택홀(도시안됨)을 형성한다.
그리고, 상기 콘택홀을 통하여 상기 다이오드(19)에 접속되는 연결층(21)을 형성한다.
이때, 상기 연결층(21)은 상기 콘택홀을 매립하는 텅스텐층을 전체표면상부에 형성하고 이를 평탄화식각하여 형성한 것이다.
그 다음, 상기 연결층(21)에 접속되는 MTJ 셀(25)을 형성한다.
그리고, 전체표면상부를 평탄화시키는 제2층간절연막(27)을 형성하고 후속공정을 실시하여 MRAM을 형성한다.
또한, 상기 MRAM 의 동작은 다음과 같다.
상기 MRAM 의 라이트 ( write ) 동작은, IB와 IW의 전류를 흘려 자기장을 형성하되, IB와 IW가 교차하는 셀만 선택되어 라이트 동작이 실행된다.
상기 MRAM 의 리드 ( read ) 동작은, 선택된 셀의 비트라인에 전압을 가하면 MTJ 셀과 PN 접합 다이오드의 저항을 통해 워드라인으로 전류가 흐르게 되고, 이를 센싱 ( sensing ) 하여 실행한다.
도 2를 참조하면, 워드라인1(33), 워드라인2(35) 및 워드라인3(37)의 양측 끝부분이 연결되는 워드라인 조절 회로(31)가 구비되고, 상기 워드라인1,2,3(33,35,37)에 교차하는 디자인의 비트라인1(43), 비트라인2(45) 및 비트라인3(47)의 양측 끝부분이 연결되는 비트라인 조절 회로(41)가 구비된 것이다. 특히, 상기 워드라인과 비트라인이 교차되는 부분에 MTJ 셀인 ⓑ 와 PN 접합 다이오드 ⓒ 로 구성된 단위 셀이 구비된다.
여기서, 상기 비트라인1,2,3(43,45,47)에 흐르는 전류인 IB와 워드라인1,2,3(33,35,37)에 흐르는 전류인 IW의 전류 흐름으로 인해 자기장이 형성되고, IB와 IW의 전류가 교차하는 셀만 선택되어 라이트 ( write ) 동작이 실시된다.
그리고, 리드 ( read ) 동작은 선택된 셀의 비트라인에 가해된 전압과 기준전압과의 차이로 인한 전류가 MTJ 셀과 다이오드의 저항을 통하여 워드라인으로 흐르게 되고, 이를 센싱 ( sensing ) 하여 실시하는 것이다.
상기한 바와같이 종래기술에 따른 마그네틱 램은, 하나의 PN 접합 다이오드와 하나의 저항변화소자인 MTJ 셀을 이용하여 마그네틱 램을 형성함에 따른 한 셀에 두 개의 비트만을 저장할 수 밖에 없어 소자의 고집적화를 어렵게 하는 문제점이 있으며, 소자의 제조공정시 수반되는 고온 열처리공정으로 인한 특성열화를 방지하기 위하여 연결층을 형성하여야 하기 때문에 소자의 구조가 복잡해지고 그에 따른 소자의 특성 열화가 발생할 수 있으며 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해소하기 위하여, 쇼트키 다이오드를 이용하여 다수의 다이오드와 다수의 저항변화소자로 메모리 소자를 구성함으로써 소자의 고집적화를 가능하게 하는 쇼트키 다이오드를 이용한 마그네틱 램을 제공하는데 그 목적이 있다.
도 1 은 종래기술의 실시예에 따른 마그네틱 램을 도시한 단면도
도 2 는 MRAM 어레이의 동작원리를 나타내는 평면도.
도 3 내지 도 6 은 본 발명의 제1실시예 내지 제4실시예에 따른 마그네틱 램을 도시한 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
11,51,71,111,131 : 반도체기판 13,53,,113,133 : 워드라인
15 : 엔형 불순물층 17 : 피형 불순물층
19 : PN 접합 다이오드 21 : 연결층
23,81 : 제1층간절연막 25,55,115,137 : MTJ 셀
27,91 : 제2층간절연막 31 : 워드라인 조절 회로
33 : 워드라인1 35 : 워드라인2
37 : 워드라인3 41 : 비트라인 조절 회로
43 : 비트라인1 45 : 비트라인2
47 : 비트라인3 57 : 도프드 폴리실리콘층
59,119,141 : 비트라인 61,121,143 : 층간절연막
73 : 제1워드라인 75 : 제1MTJ 셀
77 : 제1도프드 폴리실리콘층 79 : 제1비트라인
83 : 제2워드라인 85 : 제2MTJ 셀
87 : 제2도프드 폴리실리콘층 93 : 제 n 워드라인
95 : 제 n MTJ 셀 97 : 제 n 도프드 폴리실리콘층
99 : 제 n 비트라인 101 : 제 n 층간절연막
135 : 제1반도체층 139 : 제2반도체층
상기한 목적 달성을 위해 본 발명에 따른 마그네틱 램은,쇼트키 다이오드를 이용한 마그네틱 램에 있어서,반도체기판 상에 워드라인, MTJ 셀, 반도체층 및 비트라인 적층구조가 적어도 1회 이상 반복되어 구비되되,상기 MTJ 셀 최상측의 금속층이나 비트라인으로 사용되는 금속층이 쇼트키 장벽을 형성하기 위한 금속전극으로 사용되는 것과,상기 반도체층은 200 ∼ 400 ℃ 의 저온증착공정으로 형성된 것을 제1특징으로 한다.또한, 상기한 목적 달성을 위해 본 발명에 따른 마그네틱 램은,쇼트키 다이오드를 이용한 마그네틱 램에 있어서,반도체기판 상에 워드라인, 제1반도체층, MTJ 셀, 제2반도체층 및 비트라인 적층구조가 적어도 1회 이상 반복되어 구비되되,상기 워드라인을 이루는 금속층이나 MTJ 셀의 최하층을 이루는 금속층을 쇼트키 장벽을 형성하기 위한 금속전극으로 사용되고, 상기 MTJ 셀 최상측의 금속층이나 비트라인으로 사용되는 금속층이 쇼트키 장벽을 형성하기 위한 금속전극으로 사용되는 것과,상기 제1 및 제2 반도체층은 200 ∼ 400 ℃ 의 저온증착공정으로 형성된 것을 제2특징으로 한다.또한, 상기한 목적 달성을 위해 본 발명에 따른 마그네틱 램은,쇼트키 다이오드를 이용한 마그네틱 램에 있어서,반도체기판 상에 워드라인, MTJ 셀, 도프드 폴리실리콘층 및 비트라인 적층구조가 적어도 1 회 이상 반복되어 구비되되,상기 MTJ 셀 최상측의 금속층이나 비트라인으로 사용되는 금속층이 쇼트키 장벽을 형성하기 위한 금속전극으로 사용되는 것과,상기 도프드 폴리실리콘층은 200 ∼ 400 ℃ 의 저온증착공정으로 형성된 것을 제3특징으로 한다.한편, 본 발명의 원리는 다음과 같다.
종래기술에서 하나의 다이오드와 하나의 저항변화소자 ( resistance-transfer device ) 로 이루어진 마그네틱 램은 리드/라이트 ( read/write ) 동작이 105∼ 106정도의 횟수 정도만 이루어져 사용에 제한을 받게 되므로 소자의 성능을 향상시키기 위한 본 발명은,
금속과 반도체의 접촉면에서 발생되는 쇼트키 장벽 ( schottky diode ) 의 정류작용을 이용한 쇼트키 다이오드를 적용하여 워드라인, MTJ 셀, 도프드 폴리실리콘층 및 비트라인의 적층구조로 MRAM을 형성함으로써 구조를 단순화시키고 한층이상의 다층으로도 형성할 수 있어 반도체소자의 고집적화를 가능하게 하고 그에 따른 소자의 제조 공정을 단순화시킬 수 있도록 하는 것이다.
이때, 상기 도프드 폴리실리콘층은 MTJ 의 열적 안정성을 유지할 수 있는 200 ∼ 400 ℃ 의 저온 증착 공정으로 형성한다.
그리고, MTJ 자체의 최상부 금속층 또는 비트라인을 이루는 금속층 자체를 쇼트키 베리어의 금속전극으로 이용할 수 있으며, 상기 도프드 폴리실리콘층의 바로 위 또는 바로 아래에 금속전극을 삽입하는 할 수도 있다. 만약, MTJ 쪽에 쇼트키 베리어가 형성되면 그 반대쪽인 비트라인 쪽에는 오믹 콘택 ( ohmic contact ) 이 형성되고, 그 반대의 경우도 유발될 수 있다. 따라서, 쇼트키 베리어의 형성방법과 구조에 따라 MTJ에서 비트라인 쪽으로 순방향 바이어스 성질을 갖는 쇼트키 다이오드가 형성될 수도 있으며 그 반대 방향의 순방향 바이어스 성질을 갖는 쇼트키 다이오드가 형성될 수도 있다.
그리고, 상기 쇼트키 다이오드를 사용하는 경우는, PN 접합 다이오드를 사용하는 경우보다 다이오드 접합면에 저장되는 전하량이 적어 리딩 ( reading ) 속도를 향상시키는 효과가 있다.
또한, 상기 MTJ의 특성을 열화시키는 이온주입후의 고온 열처리 공정이나 일반적인 도프드 폴리실리콘층의 형성공정이 생략되므로 상기 쇼트키 다이오드와 MTJ 셀로 형성되는 연결쌍을 반복적으로 적층할 수 있어 원리적으로 무한대의 고집적화가 가능한 메모리 소자를 제공할 수 있다.
여기서, 상기 저항변화소자는 MTJ, AMR, GMR, 스핀 밸브 ( spin valve ), 강자성체/금속·반도체 하이브리드구조, III-V족 자성 반도체 복합구조, 금속(준금속)/반도체 복합구조, CMR ( Colossal Magneto-Resistance ), 등과 같은 자화 또는 자성에 의하여 저항값이 변하는 자기저항소자와, 전기신호에 의한 물질 상변환에 의하여 저항값이 변하는 상변환 소자로 형성한 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3 내지 도 6 은 본 발명의 제1실시예 내지 제4실시예에 따라 쇼트키 다이오드와 저항변화소자로 구비되는 마그네틱 램을 도시한 단면도로서, 저항변화소자로서 MTJ 셀을 사용한 경우를 도시한 것이다.
도 3 는 본 발명의 제1실시예에 따른 마그네틱 램을 도시한 단면도이다.
도 3 을 참조하면, 마그네틱 램은
반도체기판(51) 상에 접속되는 워드라인(53)이 구비되고, 상기 워드라인(53) 상부에 MTJ 셀(55), 도프드 폴리실리콘층(57) 및 비트라인(59)이 적층된다. 이때, 상기 도프드 폴리실리콘층(57) 상부의 비트라인(59)을 이루는 금속이나 상기 도프드 폴리실리콘층(57) 하부의 MTJ 셀 (55) 최상층의 금속층(도시안됨)이 쇼트키 장벽을 형성하기 위한 금속전극으로 사용된다. 일반적으로, 상기 MTJ 셀(55)은 고정강자성층(도시안됨), 터널산화막(도시안됨) 및 자유강자성층(도시안됨)의 적층구조로 형성되되, 상기 터널산화막은 알루미나(Al2O3)로 형성되고, 상기 고정강자성층과 자유강자성층은 백금(Pt), 니켈(Ni), 망간(Mn), 코발트(Co) 및 철(Fe) 등을 주로 하는 합금을 이용하여 형성한다.
그리고, 상기 MTJ 셀(55), 도프드 폴리실리콘층(57) 및 비트라인(59) 적층구조를 도포하는 평탄화된 층간절연막(61)이 형성된 구조를 갖는다.
여기서, 상기 도프드 폴리실리콘층(57)은 상기 MTJ 셀(55)의 열적 안정성을 유지할 수 있는 200 ∼ 400 ℃ 의 저온증착공정을 사용하여 형성한 것이다.
도 4 는 본 발명의 제2실시예에 따른 마그네틱 램을 도시한 단면도로서, 상기 제1실시예에 따른 상기 도 3의 구조를 적층하여 형성한 것이다.
도 4를 참조하면,
마그네틱 램은
반도체기판(71) 상에 접속되는 제1워드라인(73)이 구비되고, 상기 제1워드라인(73) 상부에 제1MTJ 셀(75), 제1도프드 폴리실리콘층(77) 및 제1비트라인(79)이 적층된다. 이때, 상기 제1도프드 폴리실리콘층(77) 상부의 제1비트라인(79)을 이루는 금속이나 상기 제1도프드 폴리실리콘층(77) 하부의 제1MTJ 셀(75) 최상층의 금속층(도시안됨)이 쇼트키 장벽을 형성하기 위한 금속전극으로 사용된다. 일반적으로, 상기 제1MTJ 셀(75)은 고정강자성층(도시안됨), 터널산화막(도시안됨) 및 자유강자성층(도시안됨)의 적층구조로 형성되되, 상기 터널산화막은 알루미나(Al2O3)로 형성되고, 상기 고정강자성층과 자유강자성층은 백금(Pt), 니켈(Ni), 망간(Mn), 코발트(Co) 및 철(Fe) 등을 주로 하는 합금을 이용하여 형성한다.
그리고, 상기 제1MTJ 셀(75), 제1도프드 폴리실리콘층(77) 및제1비트라인(79) 적층구조를 도포하는 평탄화된 제1층간절연막(81)이 형성된다.
그리고, 상기 제1층간절연막(81) 상부에 제2워드라인(83)이 구비된다. 이때, 상기 제2워드라인(83)은 별도의 전원선에 연결된 것이다.
그리고, 상기 제1MTJ 셀(75), 제1도프드 폴리실리콘층(77) 및 제1비트라인(79) 적층구조 상측의 상기 제2워드라인(83) 상부에 접속되는 제2MTJ셀(85), 제2도프드 폴리실리콘층(87) 및 제2비트라인(89) 적층구조가 구비된다.
그리고, 그 상부를 평탄화시키는 제2층간절연막(91)이 구비된다.
그리고, 상기 제2층간절연막(91) 상부에 상기 제2워드라인(83), 제2MTJ셀(85), 제2도프드 폴리실리콘층(87) 및 제2비트라인(89) 적층구조를 다수 반복적으로 적층하여 최상층에 상기 제n워드라인(93), 제nMTJ셀(95), 제n도프드 폴리실리콘층(97) 및 제n비트라인(99) 적층구조가 구비되고, 이를 평탄화시키는 제n 층간절연막(101)이 형성된다.
여기서, 상기 도프드 폴리실리콘층(77,87,97)은 상기 MTJ 셀(55)의 열적 안정성을 유지할 수 있는 200 ∼ 400 ℃ 의 저온증착공정을 사용하여 형성한 것이다.
도 5는 본 발명의 제3실시예에 따른 마그네틱 램을 도시한 단면도이다.
도 5를 참조하면, 마그네틱 램은
반도체기판(111) 상에 접속되는 워드라인(113)이 구비되고, 상기 워드라인(113) 상부에 제1MTJ 셀(115), 반도체층(117) 및 비트라인(119)이 적층된다. 이때, 상기 반도체층(117) 상부의 비트라인(119)을 이루는 금속이나 상기 반도체층(117) 하부의 MTJ 셀(115) 최상층의 금속층(도시안됨)이 쇼트키 장벽을 형성하기 위한 금속전극으로 사용된다. 일반적으로, 상기 MTJ 셀(115)은 고정강자성층(도시안됨), 터널산화막(도시안됨) 및 자유강자성층(도시안됨)의 적층구조로 형성되되, 상기 터널산화막은 알루미나(Al2O3)로 형성되고, 상기 고정강자성층과 자유강자성층은 백금(Pt), 니켈(Ni), 망간(Mn), 코발트(Co) 및 철(Fe) 등을 주로 하는 합금을 이용하여 형성된 것이다.
그리고, 상기 MTJ 셀(115), 반도체층(117) 및 비트라인(119) 적층구조를 도포하는 평탄화된 층간절연막(121)이 형성된다.
여기서, 상기 반도체층(117)은 상기 MTJ 셀(115)의 열적 안정성을 유지할 수 있는 한계온도 이하에서 형성하되, 저온증착공정을 사용하여 형성한 것이다.
도 6 은 본 발명의 제4실시예에 따른 마그네틱 햄을 도시한 단면도이다.
도 6을 참조하면, 마그네틱 램은
반도체기판(131) 상에 접속되는 워드라인(133)이 구비되고, 상기 워드라인(133) 상부에 제1반도체층(135), 제1MTJ 셀(137), 제2반도체층(139) 및 비트라인(141)이 적층된다. 이때, 상기 제1반도체층(135) 상부의 MTJ셀(137)의 최하층을 이루는 금속이나 상기 제1반도체층(135) 하부의 워드라인을 이루는 금속이 쇼트키 장벽을 형성하기 위한 금속전극으로 사용된다. 그리고, 상기 제2반도체층(139) 상부의 비트라인(141)을 이루는 금속이나 상기 제2반도체층(139)하부의 상기 MTJ 셀(137) 최상층의 금속층(도시안됨)이 쇼트키 장벽을 형성하기 위한 금속전극으로 사용된다. 일반적으로, 상기 MTJ 셀(137)은 고정강자성층(도시안됨), 터널산화막(도시안됨) 및 자유강자성층(도시안됨)의 적층구조로 형성되되, 상기 터널산화막은 알루미나(Al2O3)로 형성되고, 상기 고정강자성층과 자유강자성층은 백금(Pt), 니켈(Ni), 망간(Mn), 코발트(Co) 및 철(Fe) 등을 주로 하는 합금을 이용하여 형성된 것이다.
그리고, 상기 제1반도체층(135), MTJ 셀(137), 반도체층(139) 및 비트라인(141) 적층구조를 도포하는 평탄화된 층간절연막(143)이 형성된다.
여기서, 상기 제1,2반도체층(135,139)은 상기 MTJ 셀(137)의 열적 안정성을 유지할 수 있는 200 ∼ 400 ℃ 의 저온증착공정을 사용하여 형성한 것이다.
본 발명의 다른 실시예에는 상기 제3실시예 또는 제4실시예에 따른 마그네틱 램을 제2실시예에서와 같이 적층하여 형성된 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 쇼트키 다이오드를 이용한 마그네틱 램은, 반도체기판에 접속된 워드라인 상부에 MTJ 셀과 비트라인 연결쌍으로 이루어지는 MRAM이 구비되되, 상기 MTJ 셀과 비트라인 사이에 쇼트키 다이오드가 구비되도록 도프드 폴리실리콘층이나 반도체층을 개재 함으로써 소자의 구조를 단순화시키고 반복 적층을 가능하게 하여 소자의 고집적화를 가능하게 하는 효과를제공한다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 쇼트키 다이오드를 이용한 마그네틱 램에 있어서,
    반도체기판 상에 워드라인, MTJ 셀, 반도체층 및 비트라인 적층구조가 적어도 1회 이상 반복되어 구비되되,
    상기 MTJ 셀 최상측의 금속층이나 비트라인으로 사용되는 금속층이 쇼트키 장벽을 형성하기 위한 금속전극으로 사용되는 것을 특징으로 하는 쇼트키 다이오드를 이용한 마그네틱 램.
  4. 제 3 항에 있어서,
    상기 반도체층은 200 ∼ 400 ℃ 의 저온증착공정으로 형성된 것을 특징으로 하는 쇼트키 다이오드를 이용한 마그네틱 램.
  5. 쇼트키 다이오드를 이용한 마그네틱 램에 있어서,
    반도체기판 상에 워드라인, 제1반도체층, MTJ 셀, 제2반도체층 및 비트라인 적층구조가 적어도 1회 이상 반복되어 구비되되,
    상기 워드라인을 이루는 금속층이나 MTJ 셀의 최하층을 이루는 금속층을 쇼트키 장벽을 형성하기 위한 금속전극으로 사용되고, 상기 MTJ 셀 최상측의 금속층이나 비트라인으로 사용되는 금속층이 쇼트키 장벽을 형성하기 위한 금속전극으로 사용되는 것을 특징으로 하는 쇼트키 다이오드를 이용한 마그네틱 램.
  6. 제 5 항에 있어서,
    상기 제1 및 제2 반도체층은 200 ∼ 400 ℃ 의 저온증착공정으로 형성된 것을 특징으로 하는 쇼트키 다이오드를 이용한 마그네틱 램.
  7. 쇼트키 다이오드를 이용한 마그네틱 램에 있어서,
    반도체기판 상에 워드라인, MTJ 셀, 도프드 폴리실리콘층 및 비트라인 적층구조가 적어도 1 회 이상 반복되어 구비되되,
    상기 MTJ 셀 최상측의 금속층이나 비트라인으로 사용되는 금속층이 쇼트키 장벽을 형성하기 위한 금속전극으로 사용되는 것을 특징으로 하는 쇼트키 다이오드를 이용한 마그네틱 램.
  8. 제 7 항에 있어서,
    상기 도프드 폴리실리콘층은 200 ∼ 400 ℃ 의 저온증착공정으로 형성된 것을 특징으로 하는 쇼트키 다이오드를 이용한 마그네틱 램.
KR10-2001-0084901A 2001-12-26 2001-12-26 쇼트키 다이오드를 이용한 마그네틱 램 KR100465598B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0084901A KR100465598B1 (ko) 2001-12-26 2001-12-26 쇼트키 다이오드를 이용한 마그네틱 램
JP2002280933A JP2003197880A (ja) 2001-12-26 2002-09-26 ショットキーダイオードを用いたマグネチックｒａｍ
US10/320,048 US6750540B2 (en) 2001-12-26 2002-12-16 Magnetic random access memory using schottky diode
TW091136256A TWI243451B (en) 2001-12-26 2002-12-16 Magnetic random access memory using schottky diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0084901A KR100465598B1 (ko) 2001-12-26 2001-12-26 쇼트키 다이오드를 이용한 마그네틱 램

Publications (2)

Publication Number Publication Date
KR20030054687A KR20030054687A (ko) 2003-07-02
KR100465598B1 true KR100465598B1 (ko) 2005-01-13

Family

ID=19717579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0084901A KR100465598B1 (ko) 2001-12-26 2001-12-26 쇼트키 다이오드를 이용한 마그네틱 램

Country Status (4)

Country Link
US (1) US6750540B2 (ko)
JP (1) JP2003197880A (ko)
KR (1) KR100465598B1 (ko)
TW (1) TWI243451B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885573B2 (en) * 2002-03-15 2005-04-26 Hewlett-Packard Development Company, L.P. Diode for use in MRAM devices and method of manufacture
JP2004319587A (ja) * 2003-04-11 2004-11-11 Sharp Corp メモリセル、メモリ装置及びメモリセル製造方法
US7408212B1 (en) * 2003-07-18 2008-08-05 Winbond Electronics Corporation Stackable resistive cross-point memory with schottky diode isolation
US6929957B2 (en) * 2003-09-12 2005-08-16 Headway Technologies, Inc. Magnetic random access memory designs with patterned and stabilized magnetic shields
KR100612854B1 (ko) * 2004-07-31 2006-08-21 삼성전자주식회사 스핀차지를 이용한 자성막 구조체와 그 제조 방법과 그를구비하는 반도체 장치 및 이 장치의 동작방법
US8258493B2 (en) 2006-11-20 2012-09-04 Panasonic Corporation Nonvolatile semiconductor memory apparatus and manufacturing method thereof
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US7936583B2 (en) * 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8395140B2 (en) 2010-07-09 2013-03-12 Micron Technology, Inc. Cross-point memory utilizing Ru/Si diode
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US8879314B2 (en) * 2011-06-06 2014-11-04 Iii Holdings 1, Llc Memory cell with Schottky diode
US8952470B2 (en) 2012-09-10 2015-02-10 James John Lupino Low cost high density nonvolatile memory array device employing thin film transistors and back to back Schottky diodes
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9461094B2 (en) 2014-07-17 2016-10-04 Qualcomm Incorporated Switching film structure for magnetic random access memory (MRAM) cell
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
US12020736B2 (en) 2021-08-13 2024-06-25 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory array
US11915734B2 (en) 2021-08-13 2024-02-27 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory with integrated diode
US11793001B2 (en) 2021-08-13 2023-10-17 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040676A (ja) * 1996-07-24 1998-02-13 Toshiba Corp 磁気記録媒体及びその使用方法並びに磁気記録装置
US5838608A (en) * 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
KR20010062244A (ko) * 1999-12-13 2001-07-07 비센트 비.인그라시아, 알크 엠 아헨 반도체 디바이스가 집적된 자기 랜덤 액세스 메모리 셀

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1040676A (ja) * 1996-07-24 1998-02-13 Toshiba Corp 磁気記録媒体及びその使用方法並びに磁気記録装置
US5838608A (en) * 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
KR20010062244A (ko) * 1999-12-13 2001-07-07 비센트 비.인그라시아, 알크 엠 아헨 반도체 디바이스가 집적된 자기 랜덤 액세스 메모리 셀

Also Published As

Publication number Publication date
JP2003197880A (ja) 2003-07-11
TW200411835A (en) 2004-07-01
US6750540B2 (en) 2004-06-15
KR20030054687A (ko) 2003-07-02
TWI243451B (en) 2005-11-11
US20030116847A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
KR100465598B1 (ko) 쇼트키 다이오드를 이용한 마그네틱 램
US7772630B2 (en) Magnetic switching element of a magnetic memory cell having a ferromagnetic layer formed between a gate insulating film and a magnetic semiconductor layer
US5640343A (en) Magnetic memory array using magnetic tunnel junction devices in the memory cells
CN102687215B (zh) 磁性叠层设计
US6657270B2 (en) Magnetic random access memory using bipolar junction transistor, and method for fabricating the same
US6909129B2 (en) Magnetic random access memory
US20160149124A1 (en) Mram having spin hall effect writing and method of making the same
US20160078913A1 (en) Magnetic memory, spin element, and spin mos transistor
US11257862B2 (en) MRAM having spin hall effect writing and method of making the same
US6542398B2 (en) Magnetic random access memory
US20050270828A1 (en) Magnetic memory device and manufacturing method thereof
KR20170037706A (ko) 자기 메모리 장치 및 그 제조 방법
KR20180027709A (ko) 반도체 메모리 장치
US6798689B2 (en) Integrated memory with a configuration of non-volatile memory cells and method for fabricating and for operating the integrated memory
WO2001024289A1 (fr) Dispositif a memoire a resistance magnetique et procede de production
US6788570B2 (en) Magnetic random access memory
US20230363290A1 (en) Memory device
US20220216396A1 (en) Memory device and manufacturing method thereof
WO2003081672A1 (en) Magnetic memory device and manufacturing method thereof
KR100427716B1 (ko) 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법
KR102665796B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
JP2008047840A (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
JP2002204006A (ja) 磁気抵抗素子および磁気抵抗効果型記憶素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee