KR100465541B1 - Semiconductor test device with mulit probing pad - Google Patents
Semiconductor test device with mulit probing pad Download PDFInfo
- Publication number
- KR100465541B1 KR100465541B1 KR10-2002-0023355A KR20020023355A KR100465541B1 KR 100465541 B1 KR100465541 B1 KR 100465541B1 KR 20020023355 A KR20020023355 A KR 20020023355A KR 100465541 B1 KR100465541 B1 KR 100465541B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- probe
- test
- block
- probe signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 장치의 테스트시에 사용되는 프로빙 패드를 멀티 프로빙 패드로 구현한 반도체 장치를 제공하기 위한 것으로, 이를 위한 본 발명은 상기의 목적을 달성하기 위한 본 발명은 웨이퍼레벨 테스터를 위한 공통프로브 패드; 반도체 장치의 특정블럭을 선택하기 위한 프로브신호 제어부; 상기 프로브신호 제어부에 의해 선택된 상기 특정블럭으로 상기 공통 프로브 패드를 통해 테스트신호를 인가하기 위한 프로브신호 발생부; 및 테스트 인에이블 신호에 응답하여 반도체 장치의 정상적인 내부 동작에 의해 발생된 노멀신호와 상기 프로브신호 발생부로 부터 출력되는 테스트 신호를 선택적으로 출력하기 위한 다중화부를 구비하는 반도체 테스트 장치를 제공한다.SUMMARY OF THE INVENTION The present invention provides a semiconductor device in which a probing pad used for testing a semiconductor device is implemented as a multi-probing pad. The present invention provides a common probe for a wafer level tester. pad; A probe signal controller for selecting a specific block of the semiconductor device; A probe signal generator for applying a test signal through the common probe pad to the specific block selected by the probe signal controller; And a multiplexer for selectively outputting a normal signal generated by a normal internal operation of the semiconductor device and a test signal output from the probe signal generator in response to a test enable signal.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 장치의 테스트시에 사용되는 프로빙 패드(probing pad)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to probing pads used in testing semiconductor devices.
반도체 장치에 있어서, 설계자가 설계한데로 특정 신호가 나오지 않을 경우 외부에서 만들어진 신호를 인가하기 위해 블럭별로 구비하는 패드가 프로빙 패드이다. 이를 자세히 살펴보면, 설계자가 자신이 설계한데로 특정신호 레벨이나 파형이 나오지 않을 경우를 대비하여 레이아웃시 웨이퍼 상태에서 테스트시에 강제적으로 외부에서 입력하게 되는데, 이 때 사용되는 패드가 프로빙 패드이고, 프로빙 패드는 패키지시에 리드프레임이 연결되지 않는 패드이다.In a semiconductor device, a probing pad is provided for each block to apply an externally generated signal when a specific signal does not come out as designed by a designer. Looking closely at this, the designer is forced to input externally during the test in the state of wafer during layout in case the specific signal level or waveform does not come out as designed by him. The pad is a pad to which a lead frame is not connected at the time of packaging.
이렇게 만들어진 프로빙 패드는 프로빙 팁이 제대로 찍어지게 하기 위해 패드사이즈가 일정한 크기이상으로 되어 있다. 따라서 반도체 장치의 제조에 점점 더 작은 프로세스 공정이 도입되면서 프로빙 패드들이 차지하는 면적을 상대적으로 증가되고 있다.Probing pads made this way have a pad size larger than a certain size to ensure proper probing tips. Therefore, as a smaller process process is introduced into the manufacture of semiconductor devices, the area occupied by the probing pads is relatively increased.
예컨대 패드 사이즈 하나당 90*90인경우 프로빙하고자 하는 패드수가 9개라 한다면 8100um * 9만큼의 면적을 프로빙 패드가 차지하게 되어 넷다이(net die)의 감소를 일으키는 문제점이 된다.For example, in the case of 90 * 90 per pad size, if the number of pads to be probed is 9, the probing pad occupies an area of 8100 um * 9, which causes a problem of reducing the net die.
도1은 종래의 프로빙 패드를 나타내는 블럭구성도이다.1 is a block diagram showing a conventional probing pad.
도1에 도시된 바와 같이 종래에는 각각 회로별로 테스트를 하기 위한 프로빙 패드가 따로 구비되어 있었고, 이로 인해 프로빙 패드의 면적이 반도체 칩의 넷다이(net die) 증가에 큰 문제로 작용하고 있다.As shown in FIG. 1, a probing pad for testing each circuit has been separately provided. Thus, the area of the probing pad is a major problem in increasing the net die of the semiconductor chip.
본 발명은 반도체 장치의 테스트시에 사용되는 프로빙 패드를 멀티 프로빙 패드로 구현한 반도체 장치를 제공하는데 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device in which a probing pad used for testing a semiconductor device is implemented as a multi-probing pad.
도1은 종래의 프로빙 패드를 나타내는 블럭구성도.1 is a block diagram showing a conventional probing pad.
도2는 본 발명의 바람직한 실시예에 다른 멀티 프로빙 패드를 나타내는 블럭구성도.2 is a block diagram showing a multi-probing pad according to a preferred embodiment of the present invention.
도3a는 도2의 프로브신호 제어부의 블럭구성도.FIG. 3A is a block diagram of the probe signal controller of FIG. 2; FIG.
도3b는 도2의 프로브신호 발생부의 블럭구성도.FIG. 3B is a block diagram of the probe signal generator of FIG. 2; FIG.
도4는 멀티접지전원 발생기를 나타내는 블럭구성도.4 is a block diagram showing a multi-ground power generator.
상기의 목적을 달성하기 위한 본 발명은 웨이퍼레벨 테스터를 위한 공통프로브 패드; 반도체 장치에 구비되는 다수개의 내부블럭중 특정블럭을 선택하기 위한 프로브신호 제어부; 상기 프로브신호 제어부에 의해 선택된 상기 특정블럭으로 상기 공통 프로브 패드를 통해 테스트신호를 인가하기 위한 프로브신호 발생부; 및 테스트 인에이블 신호에 응답하여 반도체 장치의 정상적인 내부 동작에 의해 발생된 노멀신호와 상기 프로브신호 발생부로부터 출력되는 테스트 신호를 선택적으로 출력하기 위한 다중화부를 구비하며,상기 프로브신호 발생부는 상기 프로브신호 제어부에서 출력되는 다수개의 내부블럭 선택신호를 입력받기 위해, 상기 단위블럭선택부는 일측이 접지전원공급부에 접속된 안티퓨즈와, 게이트로 상기 다수개의 내부블럭 선택신호중 하나를 입력받고 상기 안티퓨즈의 타측과 상기 프로빙 패드를 연결하는 모스트랜지스터를 각각 구비하는 다수의 단위블럭선택부를 구비하며,상기 프로브신호 제어부는 접지전원을 인가받아 상기 다수개의 단위블럭선택부에 구비된 퓨즈를 단락시키기 위해, 다수개인 상기 단위블럭선택부의 전원전압공급부에 각기 다른 전압레벨을 공급하는 멀티 접지전원 발생기와, 테스트 신호에 인에이블되어 상기 멀티 접지전원 발생기를 인에이블시키기 위해 상기 다수개의 단위블럭선택부중 하나를 선택하기 위한 테스트 모드 선택부를 구비하는 것을 특징으로 하는 반도체 테스트 장치를 제공한다.The present invention for achieving the above object is a common probe pad for the wafer level tester; A probe signal controller for selecting a specific block among a plurality of internal blocks provided in the semiconductor device; A probe signal generator for applying a test signal through the common probe pad to the specific block selected by the probe signal controller; And a multiplexer for selectively outputting a normal signal generated by a normal internal operation of the semiconductor device and a test signal output from the probe signal generator in response to a test enable signal, wherein the probe signal generator comprises the probe signal. In order to receive a plurality of internal block selection signals output from the control unit, the unit block selection unit receives one of the plurality of internal block selection signals to one side of the anti-fuse connected to a ground power supply unit and a gate to the other side of the anti-fuse. And a plurality of unit block selectors each having a morph transistor for connecting the probing pads, and the probe signal control unit receives a plurality of unit blocks to short-circuit the fuses provided in the plurality of unit block selectors. The power supply voltage supply unit of the unit block selector And a test mode selector for selecting one of the plurality of unit block selectors to enable the multi-ground power generator to be enabled by a test signal and to enable the multi-ground power generator to supply different voltage levels. Provided is a semiconductor test apparatus.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. do.
도2는 본 발명의 바람직한 실시예에 다른 멀티 프로빙 패드를 나타내는 블럭구성도이다.2 is a block diagram showing a multi-probing pad according to a preferred embodiment of the present invention.
도2를 참조하여 살펴보면, 본 발명에 따른 반도체 테스트 장치는 웨이퍼 테스트시에 반도체 장치의 특정블럭을 선택하기 위한 프로브신호 제어부(30)와, 하나의 공통 프로브 패드를 통해 프로브신호 제어부(30)에 의해 선택된 상기 특정 블럭으로 태스트신호를 인가하기 위한 프로브신호 발생부(50)와, 반도체 장치의 정상적인 내부 동작에 의해 발생된 신호를 발생시키는 신호발생부(10)와 프로브신호 발생부(50)에서 출력되는 테스트 신호를 선택적으로 출력하기 위한 다중화부(20)를 구비한다.Referring to FIG. 2, the semiconductor test apparatus according to the present invention may include a probe signal controller 30 for selecting a specific block of a semiconductor device during a wafer test and a probe signal controller 30 through one common probe pad. In the probe signal generator 50 for applying a task signal to the specific block selected by the signal, the signal generator 10 and the probe signal generator 50 for generating a signal generated by a normal internal operation of the semiconductor device. And a multiplexer 20 for selectively outputting the output test signal.
도3a는 도2의 프로브신호 제어부(30)의 블럭구성도이다.3A is a block diagram of the probe signal controller 30 of FIG. 2.
도3a을 참조하여 살펴보면, 프로브신호 제어부(30)는 접지전원(VSS)을 인가받아 다수개의 블럭선택부(51 ~ 54)에 구비된 안티퓨즈(antifuse)를 단락시키기 위해 다수개인 단위블럭선택부(51~54)의 전원전압공급부(vssA ~ vssD)에 각기 다른 전압레벨을 공급하는 멀티 접지전원 발생기(31)와, 테스트 신호(Te_en)에 인에이블되어 멀티 접지전원 발생기(31)를 인에이블 시키고 상기 다수개의 블럭선택부중 하나를 선택하기 위한 테스트 모드 선택부(32)를 구비한다.Referring to FIG. 3A, the probe signal controller 30 receives a ground power supply VSS to short-circuit antifuses provided in the plurality of block selectors 51 to 54. The multi ground power generator 31 for supplying different voltage levels to the power voltage supply units vssA to vssD of the 51 to 54 and the test signal Te_en is enabled to enable the multi ground power generator 31. And a test mode selector 32 for selecting one of the plurality of block selectors.
도3b는 도2의 프로브신호 발생부(50)의 블럭구성도이다.3B is a block diagram of the probe signal generator 50 of FIG. 2.
도3b를 참조하여 살펴보면, 프로브신호 발생부(50)는 테스트시에 외부에서 강제로 테스트신호를 입력받기 위한 프로빙 패드(pad)와, 프로브신호 제어부(30)에서 출력되는 다수개의 내부블럭 선택신호(A ~ D)를 각각 입력받아 다수개의 블럭선택부(51 ~ 54)를 구비하며, 블럭선택부(51 ~ 54)는 일측이 접지전원공급부(vssA ~ vssD)에 접속된 안티퓨즈(antifuse)와, 게이트로 다수개의 내부블럭 선택신호(A ~ D)중 하나를 입력받고 안티퓨즈(antifuse)의 타측과 상기 프로빙 패드(pad)를 연결하는 모스트랜지스터를 구비한다.Referring to FIG. 3B, the probe signal generator 50 may include a probing pad for receiving a test signal by force from the outside and a plurality of internal block selection signals output from the probe signal controller 30. A plurality of block selection units 51 to 54 are provided to receive (A to D), respectively, and the block selection units 51 to 54 have an antifuse having one side connected to the ground power supply units vssA to vssD. And a morph transistor for receiving one of a plurality of internal block selection signals A to D through a gate and connecting the other side of the antifuse to the probing pad.
도4는 멀티접지전원 발생기를 나타내는 블럭구성도이다.4 is a block diagram showing a multi-ground power generator.
도4를 참조하여 살펴보면, 멀티접지전원 발생기(31)는 내부에 다수개의 퓨즈를 구비한 퓨즈박스를 구비한다. 접지전원(VSS)을 인가받아 다양한 레벨의 전압을 생성하기 위해 퓨즈를 이용한다.Referring to FIG. 4, the multi-ground power generator 31 includes a fuse box having a plurality of fuses therein. The fuse is used to generate various levels of voltage by applying a ground power supply (VSS).
이하 도2 내지 도4를 참조하여 본 발명의 동작에 대해서 설명한다.Hereinafter, the operation of the present invention will be described with reference to FIGS.
설계자는 설계가 끝난후에 크리티클(Critical) 요소가 있는 부분들을 웨이퍼상태에서 테스트하기 위해 프로브패드를 삽입하게 된다. 이를 자세히 살펴보면, 반도체 장치의 실패 분석에 관한 테스트시에, 설계자가 처음에 원하는 특정레벨의 파형이 나오지 않을 경우 실패 분석할 목적으로 특정신호를 외부에서 만들어 강제적으로 입력하게 되는데, 이 때 이용되는 것이 프로브 패드이다.After the design is over, the designer inserts a probe pad to test the wafer with critical elements. In detail, when testing a failure analysis of a semiconductor device, if a waveform of a specific level desired by a designer does not come out at first, a specific signal is made externally and forcedly inputted for the purpose of failure analysis. Probe pad.
도3에 도시된 테스터인에이블 신호(te_en)가 테스트 모드 선택부에 입력되면 블럭선택신호(A~D)중 하나가 프로브신호 발생부로 출력된다. 블럭선택신호(A ~ D)는 반도체 장치의 내부중에서 테스트를 할 부분에 따라 출력되는 신호이다. 예컨대 제1 블럭선택신호(A)가 출력되면 제1 블럭선택부(51)의 모스트랜지스터가 턴온되고, 이 때 멀티 vss 발생기(31)에서는 접지전원(vss)을 입력받아 제1 블럭선택부(51)의 안티퓨즈(antifuse)가 단락될 만큼 제1 접지전원(vssA)을 출력시킨다.When the tester enable signal te_en shown in FIG. 3 is input to the test mode selector, one of the block select signals A to D is output to the probe signal generator. The block selection signals A to D are signals that are output according to the portion to be tested in the semiconductor device. For example, when the first block select signal A is output, the MOS transistor of the first block selector 51 is turned on. At this time, the multi-vss generator 31 receives the ground power vss and receives the first block selector ( The first ground power supply vssA is output so that the antifuse of 51 may be shorted.
프로빙 패드(pad)를 통해 테스트신호를 입력하게 되면, 제1 블럭선택부(51)의 안티퓨즈(antifuse)의 양단에 전압차이가 생겨서, 안티퓨즈(antifuse)가 단락되고, 제1 블럭선택부(51)의 프로브단자(probe A)를 통해 내부로 테스터신호가 입력된다. 즉, 프로빙패드(pad)로 신호가 인가된 상태에서 모스트랜지스터가 턴온되면 안티퓨즈(antifuse)는 양단에 전압차이로 인해 안티퓨즈가 단락된다.When a test signal is input through a probing pad, a voltage difference is generated at both ends of an antifuse of the first block selector 51 so that the antifuse is shorted and the first block selector is shorted. The tester signal is input internally through the probe terminal Probe A of 51. That is, when the MOS transistor is turned on while a signal is applied to the probing pad, the antifuse is shorted due to the voltage difference at both ends.
한편, 멀티 접지전압 발생기가 동작하여 각 단위블럭선택부(51 ~ 54)에 구비된 안티퓨즈를 단락시키기 위한 다양한 전압레벨을 멀티전압발생기(31)가 출력하도록 하였다. 이는 이러한 신호가 한쪽에 인가되어 있을 시 각 테스트 신호의 레벨들이 다르므로 안티퓨즈가가 단락되지 않을 경우로 생기는데, 이를 보완하기 위한 것이다.On the other hand, the multi-ground voltage generator operates to output the multi-voltage generator 31 a variety of voltage levels for shorting the anti-fuse provided in each unit block selector (51 ~ 54). This occurs when the anti-fuse is not short-circuited because these test signals have different levels when this signal is applied to one side. This is to compensate for this.
여기서 접지전원이 공급되는 부분은 안티퓨즈가 단락되고 난후에는 불필요한 부분이므로 최대한 작게 구성한다. 멀티 vss 발생기(31)는 접지전원을 출력하고나면 제어신호(stop_vss)에 의해 디스에이블 되도록 구성된다.Here, the ground power supply is an unnecessary part after the anti-fuse is shorted, so make it as small as possible. The multi vss generator 31 is configured to be disabled by the control signal stop_vss after outputting the ground power source.
전술한 바와 같은 방식을 이용하게 되면, 한 패드사이즈가 90*90㎛2인 경우, 4개의 회로블럭에 대한 테스트를 한다고 가정하면, 종래에 8100㎛2× 4의 면적이 테스터를 위해 소모되던 것을 8100㎛2+100㎛2의 면적으로 충분히 대처 가능하게 된다. 따라서 반도체 웨이퍼상의 면적을 효율적으로 이용하여 불량분석을 할수 있다.The use of the same method as described above, if the release of a pad size of 90 * 90㎛ 2, assuming that the test on the four circuit blocks, the area of 2 × 4 8100㎛ consuming for the tester to the conventional 8100㎛ is fully possible to deal with an area of 2 + 100㎛ 2. Therefore, defect analysis can be performed efficiently using the area on the semiconductor wafer.
본 실시예에서는 4개의 블럭선택부를 구비하여 그중 선택된 블럭에 대해서만 안티퓨즈가 단락되도록 하였는데 테스트를 위한 단위블럭에 따라 블럭선택부의 수를 조절할 수 있다.In the present embodiment, four block selectors are provided so that the anti-fuse is shorted only for the selected block. The number of block selectors can be adjusted according to the unit block for the test.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
본 발명에 의해 웨이퍼 테스트를 위한 프로빙 패드의 면적을 줄일 수 있어반도체 전체 면적감소를 기대할 수 있다.According to the present invention, it is possible to reduce the area of the probing pad for wafer testing, and thus to reduce the overall area of the semiconductor.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0023355A KR100465541B1 (en) | 2002-04-29 | 2002-04-29 | Semiconductor test device with mulit probing pad |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0023355A KR100465541B1 (en) | 2002-04-29 | 2002-04-29 | Semiconductor test device with mulit probing pad |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030085182A KR20030085182A (en) | 2003-11-05 |
| KR100465541B1 true KR100465541B1 (en) | 2005-01-13 |
Family
ID=32380760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0023355A KR100465541B1 (en) | 2002-04-29 | 2002-04-29 | Semiconductor test device with mulit probing pad |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100465541B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100784889B1 (en) * | 2005-11-29 | 2007-12-11 | 주식회사 하이닉스반도체 | Apparatus for Controlling of Probing Pad and Method Thereof |
| US9087803B2 (en) | 2011-11-18 | 2015-07-21 | Samsung Electronics Co., Ltd. | Methods of testing integrated circuit devices using fuse elements |
| KR20220169901A (en) | 2021-06-21 | 2022-12-28 | 세명대학교 산학협력단 | Multi channel measurement system and method for ic socket test |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990009107A (en) * | 1997-07-07 | 1999-02-05 | 윤종용 | Composite semiconductor device having test pad merging means |
| KR100200916B1 (en) * | 1995-11-16 | 1999-06-15 | 윤종용 | Semiconductor memory device |
| KR20000015891U (en) * | 1999-01-19 | 2000-08-16 | 김영환 | Multi positioner probing apparatus for manufacture of semiconductor wafer |
| KR20000061769A (en) * | 1999-03-30 | 2000-10-25 | 윤종용 | apparatus of testing electrical characteristic for semiconductor device |
| JP2000323540A (en) * | 1999-05-13 | 2000-11-24 | Matsushita Electric Ind Co Ltd | Semiconductor inspecting apparatus |
| JP2001210685A (en) * | 1999-11-19 | 2001-08-03 | Hitachi Ltd | Test system and method of manufacturing semiconductor integrated circuit device |
-
2002
- 2002-04-29 KR KR10-2002-0023355A patent/KR100465541B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100200916B1 (en) * | 1995-11-16 | 1999-06-15 | 윤종용 | Semiconductor memory device |
| KR19990009107A (en) * | 1997-07-07 | 1999-02-05 | 윤종용 | Composite semiconductor device having test pad merging means |
| KR20000015891U (en) * | 1999-01-19 | 2000-08-16 | 김영환 | Multi positioner probing apparatus for manufacture of semiconductor wafer |
| KR20000061769A (en) * | 1999-03-30 | 2000-10-25 | 윤종용 | apparatus of testing electrical characteristic for semiconductor device |
| JP2000323540A (en) * | 1999-05-13 | 2000-11-24 | Matsushita Electric Ind Co Ltd | Semiconductor inspecting apparatus |
| JP2001210685A (en) * | 1999-11-19 | 2001-08-03 | Hitachi Ltd | Test system and method of manufacturing semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030085182A (en) | 2003-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100466984B1 (en) | Integrated circuit chip having test element group circuit and method of test the same | |
| KR970010658B1 (en) | Semiconductor device and burn-in method | |
| KR0144711B1 (en) | Test control circuit and method of semiconductor memory apparatus | |
| US7423443B2 (en) | Method of performing parallel test on semiconductor devices by dividing voltage supply unit | |
| EP0928486A1 (en) | Device and method for testing integrated circuit dice in an integrated circuit module | |
| US6998865B2 (en) | Semiconductor device test arrangement with reassignable probe pads | |
| US20100013510A1 (en) | Systems and methods for defect testing of externally accessible integrated circuit interconnects | |
| US7526700B2 (en) | Semiconductor integrated circuit device | |
| US20060221735A1 (en) | Semiconductor wafer and method for testing ferroelectric memory device | |
| US7202692B2 (en) | Semiconductor chip and method of testing the same | |
| JP2002313860A (en) | Semiconductor device | |
| US6404219B1 (en) | Burn-in test method for a semiconductor chip and burn-in test apparatus therefor | |
| KR100343283B1 (en) | A circuit for supplying test power of semiconductor device | |
| US6822474B2 (en) | On chip logic analyzer debug bus | |
| US7259579B2 (en) | Method and apparatus for semiconductor testing utilizing dies with integrated circuit | |
| US9575114B2 (en) | Test system and device | |
| KR100465541B1 (en) | Semiconductor test device with mulit probing pad | |
| KR20030075160A (en) | Input/output continuity test mode circuit | |
| US5206862A (en) | Method and apparatus for locally deriving test signals from previous response signals | |
| US7126326B2 (en) | Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices | |
| US6720785B2 (en) | Integrated circuit with test mode, and test configuration for testing an integrated circuit | |
| US6507801B1 (en) | Semiconductor device testing system | |
| US6819161B2 (en) | Structure for temporarily isolating a die from a common conductor to facilitate wafer level testing | |
| CA2388498A1 (en) | Apparatus and method for programmable parametric toggle testing of digital cmos pads | |
| US20030115519A1 (en) | Parallel testing system for semiconductor memory devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |