KR100462474B1

KR100462474B1 - 패킷링 구성을 이용한 중앙 제어기간 통신 메시지 교환장치 및 방법

Info

Publication number: KR100462474B1
Application number: KR10-2002-0075405A
Authority: KR
Inventors: 김유진; 정해원; 강성수
Original assignee: 한국전자통신연구원
Priority date: 2002-11-29
Filing date: 2002-11-29
Publication date: 2004-12-17
Also published as: KR20040047259A

Abstract

본 발명은 예를 들어 10기가비트 이더넷 포트를 가지는 대용량 라우터 시스템 또는 스위치 시스템과 같은 분산형 시스템내에서 중앙 제어기간의 통신(IPC: Inter Processor Communication) 구성을 패킷링(Packet Ring)의 형태로 구성함으로써 이더넷 스위치 없이도 IPC 전송이 가능하도록 한 패킷링 구성을 이용한 IPC 메시지 교환 장치 및 방법에 관한 것이다.

이를 위한 본 발명은 신뢰성 있는 시스템 동작을 위하여 IPC 구성을 패킷링의 형태로 구성하여 스케이러블(scalable) 라우터에 적용 가능하고, 시스템 내의 장애 발생시 IPC 경로를 바꿀 수 있으며, 라우팅 기능과 패킷처리 기능을 분리하는 분산형 시스템으로의 개발이 가능토록 한다. 본 발명을 이용하면, 시스템의 안정성을 높이며, 시스템 구성을 더욱 간소화 할 수 있어 전체 비용을 줄일 수 있는 이점을 제공한다.

Description

패킷링 구성을 이용한 중앙 제어기간 통신 메시지 교환 장치 및 방법{Message exchange device and method for IPC(inter processor communication) using the packet ring}

본 발명은 예를 들어 10기가비트 이더넷 포트를 가지는 대용량 라우터 시스템에 있어서, 내부의 라인카드 모듈과 중앙 제어기간의 통신 뿐만 아니라 다른 라우터 시스템간의 중앙제어기간의 통신(IPC: Inter Processor Communication)을 위한 장치 및 방법에 관한 것이다.

즉, 본 발명은 라우터 시스템 또는 스위치 시스템과 같은 분산형 시스템내에서 중앙 제어기간의 통신(IPC: Inter Processor Communication) 구성을 패킷링(Packet Ring)의 형태로 구성함으로써 이더넷 스위치 없이도 IPC 전송이 가능하도록 한 패킷링 구성을 이용한 IPC 메시지 교환 장치 및 방법에 관한 것이다.

근래 인터넷 서비스에 대한 수요의 증가는 VoIP 및 멀티미디어 서비스와 같은 스트림 지향적인 응용 서비스 요구와 이동(mobile) 인터넷 서비스 요구 증가로 인해 인터넷 트래픽의 급증을 가속화하여 왔다. 이러한 서비스 증가는 고속 스위치 장비와 고속 라우터 장비의 사용을 증가시켜왔고, 이러한 장비 개발을 효율적으로하기 위한 연구가 꾸준히 진행되어 왔다.

종래의 네트워크 장비의 구성을 도 1을 참조하여 살펴보면, 기존의 일반적인 마이크로 프로세서를 사용한 네트워크 장비의 성능 한계에서 벗어나기 위해, 고속의 패킷 스위칭 및 라우팅을 구현할 수 있고, 레이어3(Layer3) 스위칭 및 디프서브(Diffserv.)를 하드웨어로 지원가능한 네트워크 전용 프로세서인 네트워크 프로세서(NP; Network Processor)(110a..110d)의 사용이 일반화 되고 있다.

이하, 본 명세서에서 동일한 또는 유사한 작용을 하는 구성부재들에 대해서는 같은 부재번호를 사용하고, 해당하는 구성부재들을 구별하기 위해서는 부재번호 뒤에 소문자 알파벳을 붙이기로 한다. 따라서, 소문자 알파벳없이 부재번호만을 사용한 경우에는 도면에 도시된 해당하는 구성부재들 전부를 지시하는 것으로 한다.

상기한 네트워크 프로세서(110)는 일반적으로 패킷처리를 위한 기능과 제어 및 관리 기능을 분리하기 위하여 일반적인 마이크로프로세서인 호스트 프로세서(CP: Control Processor)(109)와 같이 동작을 시키는 구조가 일반적이다. 이를 위한 인터페이스(117)로써, PCI 버스 등을 제공한다. 네트워크 프로세서(110)가 해더파싱, 패턴 매칭, 비트필트 조작, 테이블 룩업, 패킷 수정 및 트래픽 관리 등을 하드 와이어드 속도(hard-wired speed)를 지원하는 기능을 하는데 반하여, CP(109)는 시스템 초기화를 수행하고, 포워딩 테이블에 엔트리를 더하고, 멀티캐스트 그룹들을 관리하고, 버퍼관리에서 임계값 등을 바꾸는 관리 및 제어 기능을 수행한다.

근래에는 네트워크 프로세서(110)의 부가 기능으로 IP 포워딩, 프로토콜 변환 기능, QoS(Quality of Service), 보안, 트래픽 대역폭 할당 기능, VoIP 기능들이 추가되고 있는데, 이를 위해서는 상위 레이어(L4~L7)에 대한 패킷 프로세싱을 요구한다. 이를 위하여 CP(109)가 외부 상위 프로토콜 스택(L4~L7)을 지원하는 기능도 한다.

네트워크 프로세서(110)를 사용한 일반적인 라우터의 경우, 라우팅 관련 프로토콜 처리 및 라우팅 테이블 유지 등을 전담하는 메인 프로세서(MP: Main Processor)(101), 입출력 패킷을 스위칭 해주는 스위치 패브릭(113), 네트워크 인터페이스 및 포워딩 기능을 처리하는 라인카드 모듈(106)들로 구성이 된다.

이러한 종래의 일반적인 라우터 구조에서, 각 라인카드(106) 별로 CP(109)를 두어 라인카드(106)에 있는 네트워크 프로세서(110)를 이 CP(109)가 제어를 하고 n개의 호스트 프로세서(109)를 다시 MP(101)가 시스템 내부의 이더넷 스위치(105)를 이용한 IPC(Inter Processor Communication) 기능을 통하여 관리를 한다. 다수의 라인카드 모듈(106)들로 구성되는 대용량 라우터 시스템에서는 타 모듈의 프로세서와 필요한 정보를 송수신하기 위한 프로세서간 통신(IPC: Inter Processor Communication)이 필요하기 때문이다.

종래의 일반적인 구조인 도 1의 구조에서 고속의 패킷 포워딩은 라인카드의 네트워크 프로세서가 담당하고 라우팅 계산 및 테이블 갱신은 호스트 프로세서가 담당을 하게 되어 라우팅 정보를 가진 내용은 IPC 패스(111)를 통하여 통신이 이루어지고 패킷 처리는 스위치 패브릭(113)으로 향하는 패스(112)을 이용하는 분산형 라우터 시스템으로 개발이 되고 있다.

분산형 라우터 시스템 구조에서 가장 중요한 동작 중의 하나가 메인 프로세서에서의 라우트 최단 경로의 계산과 함께 라우팅 테이블의 관리이며, 네트워크 프로세서에서의 패킷 분류 및 스케줄링, 효율적인 목적지 검색, QoS 기능 지원의 포워딩 테이블 갱신이다.

이러한 동작을 신뢰성 있게 하기 위해서는 라우팅 기능과 포워딩 기능의 확실한 분리가 매우 중요하다. 그러나, 네트워크의 불안정에 의한 라우트 플랩(route flap) 발생시 네트워크 프로세서와 메인 프로세서간의 잦은 IPC 트래픽 증가 등의 문제와 장애요인 발생시의 신속한 해결을 위해서는 라우팅 프로세싱의 이중화가 요구되어 메인 프로세서가 두개(101a,101b)가 존재하게 된다. 즉, 한 메인 프로세서(101a)가 장애 발생시 다른 메인 프로세서(101b)가 라우팅 기능을 대신하게 된다. 이러한 메인 프로세서들도 IPC를 위한 이더넷 스위치(105)와 이더넷 연결(103a, 103b)로 정합된다.

도 1에 있어서, 미설명된 도면부호 107은 물리층 연결부(PHY)이고, 108은 연결포트와 접속되는 트랜스포머이다.

종래의 기술을 이용한 실시예로서 국내특허(출원번호 10-2000-0070425, 공개번호 2002-040387, 명칭; 이더넷 스위칭 장치를 이용한 아이피씨 메시지 교환장치 및 방법)는 ATM(Asynchronous Transfer Mode)교환기내 이더넷 스위칭장치를 이용한 제어기간 통신(IPC)을 위한 장치 및 방법에 관한 것이다. 이는 ATM 교환기 주제어기 모듈 내에 이더넷 스위칭 장치를 내장하고, 각 모듈 정합용 백플레인을 이용하여 IPC 메시지 전용 방사형 이더넷 망을 구축하는 이더넷 스위칭 방식을 이용하는IPC 메시지 교환방법을 제공하는 것이 목적이다.

종래 발명의 경우에, IPC를 위한 이더넷 스위치(105)가 장애시에는 라우팅 기능 전달에 치명적인 결과를 초래 한다. 이에 IPC 경로 이중화를 고려할 수도 있다. 또한 IPC를 위한 이더넷 스위치(105)의 용량과 제공하는 포트 개수의 영향으로 무한정 용량확정은 불가능하다. IPC 경로 이중화는 장비개발의 가격 상승 요인과 더불어 고장요소의 증가를 가져 올 수 있고 확장성에 근본적인 문제를 가지고 있다.

확장성이 가능한 구조란, 단일 플랫폼에서 사용자의 서비스 제공 용량에 따라 용이하게 용량을 변경할 수 있도록 하여, 에지급부터 백본 코아급까지의 확장이 가능하게 하고 모든 노드들이 하나의 중앙 테이블에서 관리되는 스케이러블(scalable) 라우터를 의미한다. 즉, 종래기술은 이러한 관점에서 확장의 한계성을 가지는 문제점이 있었다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로서, IPC 구성을 패킷링(Packet Ring)의 형태로 구성하여 이더넷 스위치 없이도 IPC 전송이 가능하도록 하는 패킷링 구성을 이용한 IPC 메시지 교환장치 및 방법을 제공하는데 그 목적이 있다.

즉, 본 발명이 이루고자 하는 기술적 과제는, IPC 구성을 패킷링(Packet Ring)의 형태로 구성함으로써 링의 복원기능과 패스 변경을 이용하여 용이하게 IPC 메시지 전송이 가능하도록 하고, 그 확장이 용이하여 스케이러블 라우터 구성을 제공할 수 있게 하는 패킷링 구성을 이용한 IPC 메시지 교환장치 및 방법을 제공하는데 그 목적이 있다.

본 발명이 이루고자 하는 다른 기술적 과제는, 시스템의 안정성을 높이며, 시스템 구성을 더욱 간소화 할 수 있어 전체 비용을 줄일 수 있는 패킷링 구성을 이용한 IPC 메시지 교환장치 및 방법을 제공하는데 그 목적이 있다.

도 1은 종래기술에 의한 네트워크 장비의 구성과 이더넷 스위치를 이용한 IPC의 일실시예의 구성도.

도 2는 본 발명의 패킷링 구성을 이용한 IPC 메시지 교환장치의 구성도.

도 3은 본 발명 장치 및 방법의 작용을 설명하기 위한 IPC 패킷링 맥(MAC; Media Access Control) 장치의 구성도.

<도면의 주요부분에 대한 부호의 설명>

201...메인 프로세서

203, 211...IPC 패킷링 MAC(Media Access Control)장치

205...패킷링

207...라인카드

208...네트워크 프로세서

210...호스트 프로세서(CP; Control Processor)

213...스위치 패브릭

301, 302, 303...버퍼

304...패킷링 맥 제어기

305...송신아비터(Tx Arbiter)

306...수신아비터(Rx Arbiter)

308...프로세서 인터페이스 제어기

309...DMA 제어기

상기 목적을 달성하기 위하여 본 발명에 따른 패킷링 구성을 이용한 IPC 메시지 교환장치는, 라우터 시스템 또는 스위치 시스템과 같은 분산형 시스템내에서 IPC 구성을 패킷링(Packet Ring)의 형태로 구성하여 된 것을 그 특징으로 한다.

본 발명의 바람직한 실시예에 있어서, 상기 교환장치는 이중화를 위한 2개의 메인 프로세서와; 제어기간 통신(IPC) 전달을 위한 2개의 패킷링과; 상기 2개의 패킷링과 각각 연결되어 IPC 메시지 교환을 할 수 있는 2개의 라인카드를 포함하며, 상기 패킷링을 통하여 라우팅 정보와 같은 소정의 정보를 IPC 메시지에 넣어 메시지 교환을 한다.

본 발명의 바람직한 실시예에 있어서, 상기 교환장치에서의 데이터 포워딩은 상기 시스템내의 네트워크 프로세서와 스위치 패브릭간의 인터페이스를 통하여 이루어진다.

본 발명의 바람직한 실시예에 있어서, 상기 각각의 메인 프로세서는 상기 패킷링과 정합을 위한 IPC 패킷링 MAC (Media Access Control) 장치를 구비하고; 상기 각각의 라인카드는 상기 시스템 초기화를 수행하고, 소정의 포워딩 테이블에 엔트리를 더하고, 멀티캐스트 그룹들을 관리하고, 버퍼관리에서 임계값을 바꾸는 관리 및 제어 기능을 수행하는 호스트 프로세서를 구비하고; 상기 호스트 프로세서는 상기 패킷링과 정합을 위한 IPC 패킷링 MAC 장치를 구비하고; 상기 IPC 패킷링 MAC 장치는 유입되는 상기 IPC 메시지에 대하여 이 메시지를 자신이 사용할 것인지 아니면 인접한 메인 프로세서 또는 호스트 프로세서가 사용하도록 전달할 것인지를 결정하여 해당하는 데이터 흐름을 제어하기 위하여 3개 버퍼로서 수신 버퍼와 송신 버퍼 및 트랜지트 버퍼를 포함하여 이루어진다.

본 발명의 바람직한 실시예에 있어서, 상기 3개의 버퍼를 제어하기 위하여 송신 아비터(Tx Arbiter)와 수신 아비터(Rx Arbiter)가 각각 패킷의 방향과 흐름을 제어하고; 상기 각 IPC 패킷링 MAC장치를 위한 버퍼와 상기 각 아비터를 소정의 패킷링 MAC 제어기가 제어하고; 상기 패킷링 MAC 제어기는 소정의 프로세서 인터페이스 제어기를 통하여 상기 메인 프로세서 또는 호스트 프로세서에 정합되고; 상기 수신 버퍼 및 송신 버퍼에 저장된 데이터를 상기 메인 프로세서와 호스트 프로세서의 메모리에 소정의 DMA(Direct Memory Access) 제어기를 통하여 데이터가 송,수신시 이동을 하도록 된다.

그리고, 상기 목적을 달성하기 위하여 본 발명에 따른 방법은, 분산형 시스템내에서의 제어기간 통신(IPC; Inter Processor Communication)을 위한 방법에 있어서, 소정의 IPC 메시지가 IPC 패킷링 MAC 장치에 유입되면, 자신에게 온 메시지 인지 아닌지를 상기 IPC 메시지의 고유 어드레스를 보고 수신 아비터가 판단하는 단계와; 상기 IPC 메시지가 상기 MAC 장치에 온 것이면 수신 버퍼에 들어가는 단계와; 상기 IPC 메시지의 목적지가 상기 MAC 장치가 아니거나 패스-스루우(path-through)해야 하는 메세지인 경우에는 트랜지트 버퍼로 이동하는 단계와; 상기 수신된 IPC 메시지가 패킷링 MAC 제어기의 제어에 의하여 DMA 제어기를 통하여 상기 메시지가 메인 프로세서나 호스트 프로세서에 있는 메모리로 이동하고 이동된 상기 메시지는 상기 메인 프로세서나 호스트 프로세서의 각각의 메시지 처리 프로세싱을 수행하는 단계와; IPC 메시지 송신시에는 상기 메인 프로세서나 호스트 프로세서에서 만들어진 상기 IPC 메시지는 각각의 메모리 영역에서 DMA 제어기를 경유하여 송신버퍼에 입력하는 단계; 및 송신하려는 상기 IPC메시지는 상기 메인 프로세서나 호스트 프로세서의 제어를 프로세서 인터페이스 제어기를 통하여 상기 패킷링 MAC 제어기를 제어하며 이는 송신버퍼를 다시 제어하고 이 경우 송신 아비터는 송신 메시지의 고유 어드레스를 보고 목적방향을 선택 후 IPC 패킷링에 IPC 메시지를 보내는 단계를 포함하여 된 것을 특징한다.

이하, 첨부한 도면을 참조하면서 본 발명에 따른 패킷링 구성을 이용한 IPC 메시지 교환장치 및 방법의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

또한, 본 발명을 설명함에 있어서 동일한 또는 유사한 작용을 하는 구성부재들에 대해서는 같은 부재번호를 사용하고, 해당하는 구성부재들을 구별하기 위해서는 부재번호 뒤에 소문자 알파벳을 붙이기로 한다. 따라서, 소문자 알파벳없이 부재번호만을 사용한 경우에는 도면에 도시된 해당하는 구성부재들 전부를 지시하는 것으로 한다.

도 2는 본 발명에 따른 패킷링 구성을 이용한 IPC 메시지 교환장치의 구성도이고, 도 3은 본 발명에 따른 패킷링 구성을 이용한 IPC 메시지 교환방법을 설명하기 위한 IPC 패킷링 MAC장치의 구성도이다.

도 2를 참조하면, 본 발명에 따른 패킷링 구성을 이용한 IPC 메시지 교환장치는 IPC 구성을 패킷링(Packet Ring)의 형태로 구성하여 이더넷 스위치 없이도 IPC 메시지 교환이 가능하도록 하는 장치이다. 본 발명에 따른 장치(200)는 이중화를 위한 2개의 메인 프로세서(201a,201b)와, IPC 전달을 위한 두개의 패킷링(205a,205b), 상기 패킷링(205a,205b)과 연결되어 IPC 메시지 교환이 가능한 라인카드(207)들을 포함하여 이루어진다.

본 발명의 장치(200)는 상기한 패킷링(205a,205b)을 통하여 라우팅 정보를 IPC 메시지에 넣어 메시지 교환을 하며, 데이터 포워딩은 네트워크 프로세서(NP)(208)들과 스위치 패브릭(213)간의 인터페이스(212)를 통하여 달성한다.

상기 MP(201a,201b)는 패킷링(205a,205b)과 정합을 위한 IPC 패킷링 MAC(Media Access Control)장치(203a,203b)를 포함하여 구성된다. 각각의 라인카드(207)들에는 시스템 초기화를 수행하고, 포워딩 테이블에 엔트리를 더하고, 멀티캐스트 그룹들을 관리하고, 버퍼관리에서 임계값 등을 바꾸는 관리 및 제어 기능을 수행하는 호스트 프로세서(CP)(210)가 있고, 이러한 CP(210)에는 패킷링(205a)(205b)과 정합을 위한 IPC 패킷링 MAC장치(211)가 포함된다.

도 3을 참조하면, IPC 패킷링 MAC장치(203,211)는 유입되는 IPC 메시지에 대하여 이 메시지가 자신이 사용할 것인지 아니면 인접한 MP나 CP가 사용하기 위하여 전달 할 것인지를 결정하여 해당하는 데이터 흐름을 제어한다. 이를 위하여, IPC 패킷링 MAC장치(203,211)는 수신버퍼(301), 송신버퍼(302), 트랜지트 버퍼(303) 등 3개의 버퍼로 구성된다. 3개의 버퍼를 제어하기 위하여 송신아비터(Tx Arbiter, 305), 수신아비터(Rx Arbiter,306)가 각각 패킷의 방향과 흐름을 제어한다. IPC 패킷링 MAC장치(203,211)의 버퍼(302,301,303)와 아비터(305,306)를 패킷링 맥(MAC)제어기(304)가 제어를 한다. 패킷링 맥제어기(304)는 프로세서 인터페이스 제어기(308)을 통하여 MP(201a,201b) 또는 CP(210)들에 각각 정합된다. 버퍼(301,302)에 저장된 데이터를 MP와 CP의 메모리에 DMA 제어기(309)를 통하여 데이터가 송,수신시 이동을 한다.

상기와 같이 구성된 본 발명은 고속 가입자 엑세스 망 구성 중 링 망에서 사용되는 레지스터-삽입(register-insertion) 링 방식과 유사하다. 그러나, 고속 가입자 엑세스 망은 상위 계층의 서비스에 관계 없이 저속에서 고속까지 가장 경제적인 전달 수단을 제공하는데 목적이 있다. 근래의 인터넷 서비스는 비연결형 서비스로 망의 트래픽 상황에 따라 다이나믹하게 경로가 바뀌는 특성이 있지만, 링크나 노드장애가 발생한 경우 망에 심각한 결과를 초래할 수 있어, 이에 대한 망 보호및 복구 대처방안으로 RPR(Resilient Packet Ring)의 개발이 근래 이루어 지고 있다. 본 발명은 고속 가입자 엑세스 망의 패킷링에 관한 것이 아니라, 라우터 시스템 내부의 패킷링 구성에 관한 것이므로, 종래의 고속 가입자 엑세스 망에서 사용되는 RPR기술과는 차이가 있다.

도 3을 참조하면, IPC 메시지(325)가 IPC 패킷링 MAC장치(203)(211)에 유입되면, 자신에게 온 메시지인지 아닌지를 상기 IPC 메시지의 고유 어드레스를 보고 수신 아비터(306)가 판단을 한다. 만약 이 메시지가 자신에게 온 것이면 수신 버퍼(301)에 들어간다. 반면에, 이 메시지의 목적지가 다른 곳이거나 패스-스루우(path-through)해야 하는 메세지인 경우에는 트랜지트 버퍼(303)로 이동하게 된다. 이 경우는 다음 MP나 CP 모듈에 있는 IPC 패킷링 MAC장치(324, 320, 321, 303)의 방향으로 이동을 한다.

상기 수신된 IPC 메시지는 패킷링 맥 제어기(304)의 제어에 의하여 DMA 제어기(309)를 통하여 IPC 메시지가 MP나 CP에 있는 메모리로 이동(317) 한다. 이동된 메시지는 MP 또는 CP의 각각의 메시지 처리 프로세싱을 수행한다.

IPC 메시지 송신시에는 MP 또는 CP에서 만들어진 IPC 메시지는 각각의 메모리 영역에서 DMA 제어기(309)를 거쳐(316), 송신버퍼(302)에 입력이 된다. 송신하려는 IPC 메시지는 MP 또는 CP의 제어를 프로세서 인터페이스 제어기(308)를 통하여 패킷링 맥제어기(304)를 제어하고 이는 송신버퍼를 다시 제어(310) 한다. 이 경우 송신 아비터(305)는 송신 메시지의 고유 어드레스를 보고 목적방향을 선택 후 IPC 패킷링(205a,205b)에 IPC 메시지를 보낸다.

상술한 바와 같이 본 발명은 IPC구성을 패킷링(Packet Ring)의 형태로 구성하여 이더넷 스위치 없이도 IPC 전송이 가능하도록 하는 이점을 제공한다.

즉, 본 발명에 따르면, IPC 구성을 패킷링(Packet Ring)의 형태로 구성하면, 링의 복원기능과 패스 변경을 이용하여 용이하게 IPC 메시지 전송이 가능하도록 하고, 확장이 용이하여 스케이러블 라우터의 구성을 제공할 수 있다.

이로써, 본 발명은 상기한 이점을 바탕으로 본 발명은 시스템의 안정성을 높이며, 시스템 구성을 더욱 간소화 할 수 있어 전체 비용을 줄일 수 있는 효과가 있다.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

Claims

분산형 시스템내에서의 제어기간 통신(IPC; Inter Processor Communication)을 위한 장치에 있어서,

이중화를 위한 2개의 메인 프로세서;

제어기간 통신(IPC) 전달을 위한 2개의 패킷링;

상기 2개의 패킷링과 각각 연결되어 IPC 메시지 교환을 할 수 있는 2개의 라인카드를 포함하며,

상기 패킷링을 통하여 라우팅 정보와 같은 소정의 정보를 IPC 메시지에 넣어 메시지 교환을 하도록 된 것을 특징으로 하는 패킷링 구성을 이용한 IPC 메시지 교환장치.
제1항에 있어서, 상기 교환장치에서의 데이터 포워딩은 상기 시스템내의 네트워크 프로세서와 스위치 패브릭간의 인터페이스를 통하여 이루어지도록 된 것을 특징으로 하는 패킷링 구성을 이용한 IPC 메시지 교환장치.
제1항에 있어서, 상기 각각의 메인 프로세서는 상기 패킷링과 정합을 위한 IPC 패킷링 MAC(Media Access Control) 장치를 구비하고;

상기 각각의 라인카드는 상기 시스템 초기화를 수행하고, 소정의 포워딩 테이블에 엔트리를 더하고, 멀티캐스트 그룹들을 관리하고, 버퍼관리에서 임계값을 바꾸는 관리 및 제어 기능을 수행하는 호스트 프로세서를 구비하고;

상기 호스트 프로세서는 상기 패킷링과 정합을 위한 IPC 패킷링 MAC 장치를 구비하고;

상기 IPC 패킷링 MAC 장치는 유입되는 상기 IPC 메시지에 대하여 이 메시지를 자신이 사용할 것인지 아니면 인접한 메인 프로세서 또는 호스트 프로세서가 사용하도록 전달할 것인지를 결정하여 해당하는 데이터 흐름을 제어하기 위하여 3개버퍼로서 수신 버퍼와 송신 버퍼 및 트랜지트 버퍼를 포함하여 이루어지는 것을 특징으로 하는 패킷링 구성을 이용한 IPC 메시지 교환장치.
제3항에 있어서, 상기 3개의 버퍼를 제어하기 위하여 송신 아비터(Tx Arbiter)와 수신 아비터(Rx Arbiter)가 각각 패킷의 방향과 흐름을 제어하고;

상기 각 IPC 패킷링 MAC장치를 위한 버퍼와 상기 각 아비터를 소정의 패킷링 MAC 제어기가 제어하고;

상기 패킷링 MAC 제어기는 소정의 프로세서 인터페이스 제어기를 통하여 상기 메인 프로세서 또는 호스트 프로세서에 정합되고;

상기 수신 버퍼 및 송신 버퍼에 저장된 데이터를 상기 메인 프로세서와 호스트 프로세서의 메모리에 소정의 DMA(Direct Memory Access) 제어기를 통하여 데이터가 송, 수신시 이동을 하도록 된 것을 특징으로 하는 패킷링 구성을 이용한 IPC 메시지 교환장치.
분산형 시스템내에서의 제어기간 통신(IPC; Inter Processor Communication)을 위한 방법에 있어서,

소정의 IPC 메시지가 IPC 패킷링 MAC 장치에 유입되면, 자신에게 온 메시지 인지 아닌지를 상기 IPC 메시지의 고유 어드레스를 보고 수신 아비터가 판단하는 단계;

상기 IPC 메시지가 상기 MAC 장치에 온 것이면 수신 버퍼에 들어가는 단계;

상기 IPC 메시지의 목적지가 상기 MAC 장치가 아니거나 패스-스루우(path-through)해야 하는 메세지인 경우에는 트랜지트 버퍼로 이동하는 단계;

상기 수신된 IPC 메시지가 패킷링 MAC 제어기의 제어에 의하여 DMA 제어기를 통하여 상기 메시지가 메인 프로세서나 호스트 프로세서에 있는 메모리로 이동하고 이동된 상기 메시지는 상기 메인 프로세서나 호스트 프로세서의 각각의 메시지 처리 프로세싱을 수행하는 단계;

IPC 메시지 송신시에는 상기 메인 프로세서나 호스트 프로세서에서 만들어진 상기 IPC 메시지는 각각의 메모리 영역에서 DMA 제어기를 경유하여 송신버퍼에 입력하는 단계;

송신하려는 상기 IPC메시지는 상기 메인 프로세서나 호스트 프로세서의 제어를 프로세서 인터페이스 제어기를 통하여 상기 패킷링 MAC 제어기를 제어하며 이는 송신버퍼를 다시 제어하고 이 경우 송신 아비터는 송신 메시지의 고유 어드레스를 보고 목적방향을 선택 후 IPC 패킷링에 IPC 메시지를 보내는 단계를 포함하여 된 것을 특징으로 하는 패킷링 구성을 이용한 IPC 메시지 교환방법.