KR100462317B1 - 에이씨 피디피 구동장치 - Google Patents

Abstract

본 발명은 고 해상도 AC PDP를 구동하는데 필요한 영상 신호를 저장하는 메모리를 주사 방식의 특성에 구애 받지 않고 효율적으로 제어할 수 있도록 한 AC PDP 구동장치에 관한 것이다.

이를 위해, 본 발명은 포선 논리(Wired Logic)로 구현되어 영상 신호(RGB)를 PDP(101)의 각 화소들의 배치 순서대로 상위 비트부터 하위 비트까지 차례대로 재배열하는 데이터 배열 레지스터(102)와, 상기 데이터 배열 레지스터(102)에 의하여 정렬된 데이터를 저장하는 메모리(103)와, 상기 메모리(103)에 저장된 데이터의 주소를 주사 방식에 따른 시간적인 순서의 메모리 참조 순서로 저장하는 메모리 주소 ROM(Read Only Memory)(104)과, 상기 메모리 주소 ROM(104)에 저장된 메모리 주소를 주사 방식에 따라 참조하여 이에 해당하는 영상 신호가 상기 PDP(101)로 출력되게 하는 컨트롤러(105)로 구성된다.

Description

에이씨 피디피 구동장치

본 발명은 평면 표시 장치(Flat Panel Display) 중의 하나인 PDP(Plasma Display Panel)의 구동장치에 관한 것으로, 고 해상도 AC PDP를 구동하는데 필요한 영상 신호를 저장하는 메모리를 주사 방식의 특성에 구애 받지 않고 효율적으로 제어할 수 있도록 한 AC PDP 구동장치에 관한 것이다.

주지와 같이 플라즈마 표시 장치(PDP)는 화소를 구성하는 셀의 수직 및 수평 전극 사이에 인가되는 전압 조절을 통하여 방전을 얻으며, 방전된 빛의 양은 셀 내에서의 방전 시간의 길이를 변화 시켜서 조절한다.

그리고, 전체화면은 각각의 셀의 수직 및 수평 전극에 디지털 영상 신호를 입력시키기 위한 라이트(Write) 펄스, 주사를 위한 스캔(Scan) 펄스, 방전을 유지시켜 주기 위한 서스테인(Sustain) 펄스, 및 방전된 셀의 방전을 중지시키기 위한 소거(Erase) 펄스를 인가하여 매트릭스(Matrix) 형으로 구동 시켜서 얻는다.

또한, 영상 표시를 위해 필요한 단계적인 계조(Grey Level)는 전체 영상을 표시하기 위해 필요한 주어진 시간(NTSC TV 신호의 경우 1/30초) 내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 하여 구현시킨다.

이때, 화면의 휘도는 각각의 셀을 최대로 구동 시켰을 때의 밝기에 의해 결정이 되고, 휘도를 증가시켜 주기 위해서는 한 화면을 구성시키기 위한 주어진 시간 내에서 셀의 방전 시간을 최대한 길게 유지시킬 수 있도록 구동 회로가 설계되어야 한다.

명암의 차이인 콘트라스트(Contrast)는 조명등 배경의 밝기와 휘도에 의해 결정이 되며, 콘트라스트 증가를 위해서는 배경을 어둡게 하여야 할뿐만 아니라 휘도 또한 증가시킬 필요가 있다. 고밀도 텔리비젼(HDTV)을 위한 평면 표시 장치의 경우 256 계조가 필요하고 해상도는 1280 x 1024 이상이 되어야 하며 200 룩스(lux) 조명 하에서의 콘트라스트는 100:1 이상이 필요하다.

따라서, 256 계조의 영상 표시를 위해서 필요한 영상 디지털 신호는 RGB 각각 8 비트 신호가 필요하고, 요구 휘도 및 콘트라스트를 얻기 위해서는 셀의 방전 시간을 최대한 길게 유지시켜 주어야 한다.

계조 구현을 위한 방법으로는 라인 스캐닝(Line Scanning) 방식과 부 화면(Subfield) 방식 등이 있다.

이중 AC PDP에서 현재 가장 주목을 받고 있는 부 화면 주사 방식은 8 비트 디지털 영상 신호를 MSB 부터 LSB 까지 같은 웨이트(Weight)의 비트 끼리 모은 후, MSB는 시간 T 동안, 하위 비트들은 MSB에 가까운 비트 순서로 각각 T/2, T/4, ... , T/128 동안 주사 시켜서 부 화면을 구성하고, 각각의 부 화면으로부터 방출되는 빛에 대한 눈의 적분 효과를 이용하여 256 계조를 구현시킨다.

그러나, PDP는 매트릭스 방식으로 구동되어야 하므로 주어진 수직 전극에 대하여 한번에 1개 이상의 수평 전극에 라이트 펄스를 인가하지 못하는 제약점이 있고, 이로 인해 수평 전극들은 서로 다른 시간에 구동이 되어야 한다.

따라서, 각 부 화면을 구성하기 위해서는 모든 수평 전극들을 주사하는 시간이 필요하고, 각각의 셀은 평균 부 화면에 할당된 시간에서 주사 시간만큼 감소된 시간 동안 만 방전을 유지시킬 수 있다.

주사에 필요한 시간은 수평 전극의 수가 증가할수록 증가하며, 이 시간 동안은 방전을 유지시킬 수 없기 때문에 PDP의 휘도 및 콘트라스트 저하를 발생시키는 요인이 되어 주사에 필요한 시간은 가능한 줄여 줄 필요가 있다.

또한, 부 화면 구성시 상위 비트와 하위 비트들 사이에 방전 시간의 차이가 크고 순차적으로 부 화면을 구성시키기 때문에 방전 시간의 차이로 인한 깜박거림(Flicker) 현상이 많이 발생된다.

그리고, 깜박거림 현상을 줄여주기 위해서는 방전 시간이 긴 상위 비트 부 화면과 방전 시간이 짧은 하위 비트 부 화면을 적절한 순서로 구성시켜 줄 필요가 있다.

도 1 은 일반적인 3 전극 면 방전 AC PDP 셀 구조를 나타낸 것으로서, 격벽(Spacer)(10)은 제 1 절연판(First Insulating Substrate)(1)과 제 2 절연판(Second Insulating Substrate)(2)을 평행하게 유지시키고 셀 사이를 격리시켜 주며, 행 전극들(3)은 스캔 전극과 공통 전극 두개로 구성되어 있으며 절연층(1)위에서 서로간에 평행하게 배치되어 있다.

그리고, 데이터 전극들(4)은 절연층(2) 아래에 서로간에 평행하게 배치되어 행 전극들(3)과 매트릭스를 형성하고 있고, 절연층(5)(6)은 각각 행 전극(3)과 열 전극(4)을 덮어 주어 전극을 보호하고 있으며, 전극이 절연막으로 덮여 있으므로 전극 사이에 직류 전압을 인가하여 방전을 시킬 경우 방전은 곧 소멸되어 버린다. 이러한 전극 구조를 지니는 AC PDP의 경우 방전을 유지시켜 주기 위해서는 극성이 계속적으로 반전되는 AC 전압을 전극 사이에 인가 시켜야 한다.

또한, 보호막(7)은 절연막(5)위에 덮여 있고, 이 보호막은 절연막을 보호하여 수명을 연장시켜 줄뿐만 아니라 이차 전자의 방출 효율을 높여 주고 내화 금속의 산화물 오염으로 인한 방전 특성의 변화를 줄여 주기 위하여 주로 MgO 박막을 사용하여 제작된다.

아울러, 형광층(9)은 절연층(6)위에 도포 되어 있고, 방전에 의해 발생된 자외선에 의해 여기 되어 적색, 녹색, 청색(RGB) 가시광선을 발생시키며, 방전 영역(8)은 방전이 진행되는 셀의 공간이고, 자외선 방출 효율을 높여 주기 위해 주로 Ar 과 Xe 혼합 가스로 충진 시킨다.

도 2 는 3 전극 면 방전 AC PDP의 전극 배치도를 나타낸 것으로서, 행 전극들과 열 전극들이 서로 직각으로 교차하는 지점에서 각각의 셀(11)이 구성되고, 행 전극들은 화면의 주사를 위해 주로 사용되는 S1 ~ Sm 스캔 전극 그룹과 방전을 유지시켜 주기 위해 주로 사용되는 C1 ~ Cm 공통 전극 그룹으로 이루어져 있으며, 열 전극들은 데이터 입력에 주로 사용된다.

그리고, 실링 영역(Sealing Region)(12)은 PDP 전체의 진공 유지를 위하여 사용되고, 절연체 격벽을 절연층(1)(2) 사이에 삽입하고 접착제를 이용하여 PDP 모서리 부분을 밀봉한다.

도 3 은 AC PDP를 구동하기 위한 대표적인 구동 파형을 나타낸 것으로서, C1 ~ Cm 공통 전극들에는 셀의 방전을 유지시키기 위한 서스테인 펄스를 인가하고, S1 ~ Sm 스캔 전극들에는 공통 전극들의 펄스들과 형태은 같지만 위치가 다른 서스테인 펄스를 인가한다.

그리고, 스캔 전극들 각각에는 화면의 주사를 위해 사용되는 스캔 펄스와 방전된 셀의 방전을 중지시켜 주기 위한 소거 펄스들이 추가로 입력되어 셀의 켜짐과 꺼짐을 제어한다.

또한, D1 ~ Dn 데이터 전극들에는 스캔 전극에 입력되어지는 스캔 펄스와 동기화가 된 데이터 펄스들을 입력시켜서 라이트 펄스를 얻는다.

만약, 셀(S1, D1)이 방전되어야 할 경우에 양(Positive)인 데이터 펄스가 D1에 입력되고 스캔 펄스가 데이터 펄스와 동기화가 되어 S1에 입력되어 지면 S1 전극과 D1 전극 사이의 전압이 방전을 일으키기 위해 필요한 임계 전압 이상이 되어 방전이 발생된다.

이 상태는 방전에 의해 절연막에 대전된 하전 입자에 의해 발생된 전계와 S1과 C1의 서스테인 펄스에 의해 발생된 전계에 의해 다음 소거 펄스가 인가될 때까지 유지되며, 스캔 펄스보다 진폭이 낮은 소거 펄스가 인가되면 하전 입자에 의한 전계와 소거 펄스에 의한 전계의 합이 방전을 지속적으로 유지시켜 주기에는 불충분한 작은 방전이 발생되어 다음 서스테인 펄스가 인가될 때 방전은 소멸되어 진다.

이러한 각 전극들의 역할을 정리하면 스캔 전극들은 서스테인과 화면 주사 역할을 하는 반면 공통 전극들은 서스테인 기능만 수행하고, 데이터 전극들은 화면 구성을 위한 데이터 입력을 담당한다.

도 4 는 도 3 에 도시된 구동 파형을 기반으로 한 256 계조 구현을 위한 부 화면 주사 방식을 나타낸 것으로서, 한 화면은 8개의 부 화면으로 이루어져 있고, 가로축의 시간적인 순서에 따라 패널의 스캔 전극들(세로축)에는 맨 처음 스캔 전극부터 마지막 스캔 전극(m번째 Scan 전극) 순서로 또한, MSB부터 LSB까지 순차적으로 데이터 전극으로부터 데이터가 입력된다.

그리고, 각 부 화면의 왼쪽 사선에는 선택된 스캔 전극마다 라이트 펄스가 인가되고 오른쪽 사선에선 소거 펄스가 인가된다. 여기서, 한 화소에는 두개 이상의 라이트 펄스가 동시에 인가 될 수 없으므로 각 부 화면의 시간은 T로 일정하게 된다. 서스테인 펄스는 도 2 와 도 3 에서 처럼 스캔 전극에 인가되는 파형과는 별도로 공통 전극에 규칙적으로 인가된다.

한편, 영상 신호의 입력은 논-인터레이싱(non-interlacing) 방식의 경우에는 패널의 좌측 상단부터 우측 하단 방향으로 화소 각각의 RGB 8 bit 영상 신호가 외부로부터 순차적으로 입력된다.

하지만, PDP 화소의 특성상 이를 바로 패널에 주사하기 어려워 영상 신호를 저장하는 메모리가 필요하게 된다.

그리고, 주사 방식에 따른 메모리 참조 주소 제어 방법을 일반적으로 다음과 같이 세 가지 형태로 구현한다.

첫째: 입력된 영상 신호를 패널에 출력되는 순서로 재배열을 한 후 이를 메모리에 차례대로 저장하여 두고 패널에 출력 시에 메모리의 참조 주소를 순차적으로 증가시켜가면서 영상 신호를 출력하는 방법이다. 이 경우엔 메모리에 영상 신호를 저장하기 전에 미리 출력되는 순서로 영상 신호를 정렬 해야 하므로 메모리에 영상 신호 저장을 제어하는 구조가 복잡해지지만, 일단 정렬 후엔 순차적으로 영상 신호를 출력할 수 있으므로 메모리에서 영상 신호의 패널 출력 제어는 간단해진다.

둘째: 일단 영상 신호는 입력된 순서로 메모리에 저장하여 두고 패널에 출력 시 주사 방식의 구동 순서에 맞추어서 메모리 주소를 참조하는 방법이다. 이 방법은 첫번째 방법과 반대로 메모리에 영상 신호 저장을 제어하는 구조는 간단한 반면 메모리에서 영상 신호의 출력 제어 구조는 복잡해지게 된다.

셋째: 첫 번째와 두 번째 방법을 혼합하는 경우로 메모리에 영상 신호를 저장할 때 영상 신호를 일부 재배열하여 메모리에 저장시켜두고 패널에 출력 시에도 또한 메모리 주소를 주사 방식에 따라 일부 참조하는 방법이다. 이 경우에는 메모리에 영상 신호 저장 제어와 영상 신호 출력 제어 모두 복잡해 질 수 있지만 메모리 제어를 최적화 할 수 있는 이점이 있다.

이러한 세가지의 메모리 제어 방법은 부 화면 주사 방식을 예로 들어 설명을 하였지만 기본적인 구조는 다른 주사 방식에도 적용할 수 있다.

그러나, 이러한 메모리 제어방법에 의하여 PDP를 구동하는 종래의 AC PDP 구동장치는 주사 방식의 특성에 따라 즉, 여러 주사 방식에 따라 각기 다른 구조의 구동회로를 필요로 하는 문제점이 있었다.

따라서 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안한 것으로서, 메모리에 영상 정보를 입출력 시 필요한 메모리의 주소를 롬(ROM; Read Only Memory)이나 PLA(Programmable Logic Array)를 이용하여 참조하도록 함으로써, 첫째: 주사 방식의 특성에 구애 받지 않고 메모리를 제어할 수 있도록 하고, 둘째: 여러 주사 방식에 따라 각기 다른 구조의 구동회로를 가지지 않고도 메모리 참조 주소를 가진 ROM이나 PLA를 바꿔 주면 하나의 범용 구동회로에 여러 주사 방식을 고루 시험해 볼 수 있도록 하는데 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명의 기술적 수단은, 영상 신호(RGB)를 PDP의 각 화소들의 배치 순서대로 상위 비트부터 하위 비트까지 차례대로 재배열하는 데이터 배열수단과, 이 데이터 배열수단에 의하여 정렬된 데이터를 저장하는 영상 신호 저장수단과, 이 영상 신호 저장수단에 저장된 영상 신호의 주소를 주사 방식에 따른 시간적인 순서의 참조 순서로 저장하는 영상 신호 주소 저장수단과, 이 영상 신호 주소 저장수단에 저장된 영상 신호의 주소를 주사 방식에 따라 참조하여 이에 해당하는 영상 신호가 PDP로 출력되게 하는 제어수단으로 이루어짐을 특징으로 한다.

이하, 본 발명을 첨부한 도면에 의거하여 설명하면 다음과 같다.

도 5 는 본 발명에 의한 AC PDP 구동장치의 블록 구성도를 나타낸 것으로서, 전술한 세가지 메모리 제어방법 중 세 번째 방법을 이용하여 영상 신호 입력으로부터 이를 패널에 출력하기까지의 개략적인 블록 구성도이다.

도시된 바와 같이, 포선 논리(Wired Logic)로 구현되어 영상 신호(RGB)를 PDP(101)의 각 화소들의 배치 순서대로 상위 비트부터 하위 비트까지 차례대로 재배열하는 데이터 배열 레지스터(102)와, 상기 데이터 배열 레지스터(102)에 의하여 정렬된 데이터를 저장하는 메모리(103)와, 상기 메모리(103)에 저장된 데이터의 주소를 주사 방식에 따른 시간적인 순서의 메모리 참조 순서로 저장하는 메모리 주소 ROM(Read Only Memory)(104)과, 상기 메모리 주소 ROM(104)에 저장된 메모리 주소를 주사 방식에 따라 참조하여 이에 해당하는 영상 신호가 상기 PDP(101)로 출력되게 하는 컨트롤러(105)로 구성되어져 있다.

도면 중 미설명 부호인 106은 ROM 주소 카운터이다.

본 발명에 의한 상기 메모리 주소 ROM(104)은 상기 메모리(103)에 저장된 영상 신호의 주소를 저장하는 영상 신호 주소 저장수단의 일실시예에 불가하며, PLA로 대체 사용이 가능하다.

이와 같이 구성된 본 발명의 동작 및 작용 효과를 첨부한 도면 도 4 내지 도 9 를 참조하여 설명하면 다음과 같다.

먼저, 주사 방식에 따라서 메모리(103) 내 영상 신호의 배치는 약간의 차이가 있지만 도 6 에 도시된 바와 같이 PDP(101)의 각 화소들의 배치 순서대로 메모리(103) 내에 상위 비트(MSB)부터 차례대로 하위 비트(LSB)까지 저장하게 된다.

그리고, PDP(101)로 영상 신호를 출력 시 부 화면 주사 방식의 경우에는 도 4 의 구동 파형처럼 맨 처음 스캔 전극부터 마지막 스캔 전극(m번째 Scan 전극)의 순서로 출력하게 되고, MSB부터 LSB까지 순차적으로 PDP(101)의 데이터 전극으로 영상 신호를 출력하게 된다.

따라서, 이러한 경우에는 순차적으로 도 6 에 도시된 메모리 참조 주소를 증가시켜가며 이에 해당하는 영상 신호를 PDP(101)에 출력하게 된다.

도 7 은 이를 위한 도 6 의 메모리 참조 주소를 저장하는 메모리 주소 ROM(104)의 데이터 맵(Data Map)을 나타낸 것으로서, 메모리 주소 ROM(104)의 데이터 저장 순서는 시간적인 순서의 메모리 참조 주소 순서으로 되어 있기에 영상 신호를 PDP(101)로 출력 시엔 메모리 주소 ROM(104)의 참조 주소를 순차적으로 증가시켜 저장된 메모리(103)의 주소를 외부 클럭(Clock)에 맞춰 하나씩 메모리 제어 회로로 출력 하게 된다.

도 8 은 고 해상도 AC PDP를 위한 주사 방식을 나타낸 것으로서, 세로축은 스캔 전극을 나타내었고, 가로축은 시간에 따른 주사 방식을 나타내었다.

도시된 바와 같이, 구동 파형은 도 4 의 종래 부 화면 주사 방식과 달리 스캔 전극이 첫번째부터 마지막까지 순차적으로 선택되지 않으므로, 메모리(103) 내 영상 신호가 PDP(101)의 출력 순서대로 저장 되어 있지 않으면 출력 시 메모리 주소 ROM(104)에 저장된 메모리 주소를 자주 참조하게 된다.

도 9 는 메모리(103)에 영상 신호 저장이 도 6 의 경우와 같다고 가정하였을 때 PDP(101)로 영상 신호를 출력하기 위해 필요한 메모리 참조 주소를 저장하는 메모리 주소 ROM(104)내의 메모리 주소 배열를 나타낸 것으로서, 메모리 주소 ROM(104)의 데이터 저장 순서는 시간적인 순서의 메모리 참조 주소 순서로 되어 있다.

이상에서 설명한 바와 같이 본 발명은 메모리에 영상 정보를 입출력 시 필요한 메모리의 주소를 ROM이나 PLA를 이용하여 참조하도록 함으로써, 하나의 범용 구동장치에서 주사 방식의 특성에 구애 받지 않고 메모리를 제어할 수 있을 뿐만 아니라 여러 주사 방식을 고루 적용하여 상호간의 효율을 비교 분석할 수 있는 효과가 있다.

도 1 은 일반적인 3 전극 면 방전 AC PDP 셀의 구조도.

도 2 는 도 1 에 도시된 3 전극 면 방전 AC PDP의 전극 배치도.

도 3 은 도 2 에 도시된 3 전극 면 방전 AC PDP의 전극 배치를 이용한 구동 파형도.

도 4 는 도 3 에 도시된 구동 파형을 이용한 부 화면 주사 방식.

도 5 는 본 발명에 의한 AC PDP 구동장치의 블록 구성도.

도 6 은 도 5 에 도시된 메모리 내의 영상 신호 배열도.

도 7 은 도 5 에 도시된 메모리 주소 ROM 내의 부 화면 주사 방식에 따른 메모리 참조 주소 배열도.

도 8 은 고 해상도 AC PDP를 위한 주사 방식.

도 9 는 도 6 에 도시된 영상 신호 배열에 따른 메모리 주소 ROM 내의 메모리 주소 배열도.

*** 도면의 주요 부분에 대한 부호의 설명 ***

101 : PDP(Plasma Display Panel) 102 : 데이터 배열 레지스터

103 : 메모리 104 : 메모리 주소 ROM

105 : 컨트롤러

Claims (2)

1. 영상 신호(RGB)를 피디피(PDP)의 각 화소들의 배치 순서대로 상위 비트부터 하위 비트까지 차례대로 재배열하는 데이터 배열수단과,

   상기 데이터 배열수단에 의하여 정렬된 데이터를 저장하는 영상 신호 저장수단과,

   상기 영상 신호 저장수단에 저장된 영상 신호의 주소를 주사 방식에 따른 시간적인 순서의 참조 순서로 저장하는 영상 신호 주소 저장수단과,

   상기 영상 신호 주소 저장수단에 저장된 영상 신호의 주소를 주사 방식에 따라 참조하여 이에 해당하는 영상 신호가 상기 PDP로 출력되게 하는 제어수단을 포함하여 구성된 것을 특징으로 하는 에이씨 피디피 구동장치.
2. 제 1 항에 있어서,

   상기 영상 신호 주소 저장수단은 롬(ROM)과 피엘에이(PLA) 중 어느 한 개를 택일하여 구성된 것을 특징으로 하는 에이씨 피디피 구동장치.

Images