KR100459065B1 - 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치 - Google Patents

피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치 Download PDF

Info

Publication number
KR100459065B1
KR100459065B1 KR10-2002-0043821A KR20020043821A KR100459065B1 KR 100459065 B1 KR100459065 B1 KR 100459065B1 KR 20020043821 A KR20020043821 A KR 20020043821A KR 100459065 B1 KR100459065 B1 KR 100459065B1
Authority
KR
South Korea
Prior art keywords
signal
peak
power
signal provided
average power
Prior art date
Application number
KR10-2002-0043821A
Other languages
English (en)
Other versions
KR20040009768A (ko
Inventor
김범만
양영구
우영윤
Original Assignee
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 포항공과대학교 filed Critical 학교법인 포항공과대학교
Priority to KR10-2002-0043821A priority Critical patent/KR100459065B1/ko
Priority to US10/449,595 priority patent/US6867648B2/en
Publication of KR20040009768A publication Critical patent/KR20040009768A/ko
Application granted granted Critical
Publication of KR100459065B1 publication Critical patent/KR100459065B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 RF 회로를 이용해서 피크 대 평균 전력비를 조절하여 피크 대 평균 전력비가 매우 큰 신호를 선형화하는 장치에 관한 것이다. RF 대역의 레이트 리미터(rate limiter)를 이용하여 주 신호의 피크 대 평균 전력비를 감소시키며 감소된 피크 대 평균 전력비를 두개의 상쇄 루프를 통하여 다시 확장한다. 이 과정에서 주 증폭기가 전치 왜곡된 피크 대 평균 전력비가 줄어든 신호를 증폭함으로써 상대적인 피크 전력 백-오프(back-off) 동작의 장점을 얻을 수 있다. 또한 일반적으로 증폭기 전단에 위치하는 전치 왜곡 선형화기는 피크 대 평균 전력비가 낮은 신호에서 더 많은 선형화를 이루므로 이 역시 이 방식으로 얻을 수 있는 이득에 포함된다.

Description

피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치{LINEARIZATION APPARATUS USING PEAK-TO-AVERAGE POWER RATIO REDUCTION AND EXPANSION}
본 발명은 피크 대 평균 전력비(peak-to-average power ratio)의 축소와 확장을 통한 선형화 장치에 관한 것으로, 특히, 피크 대 평균 전력비를 조절하여 피크 대 평균 전력비가 매우 큰 신호를 선형화하는 장치에 관한 것이다.
CDMA(Code Division Multiple Access)에 기반을 둔 변조 신호나 다중 캐리어(carrier)를 이용한 RF(Radio Frequency) 신호는 매우 높은 피크 대 평균 전력비를 갖는다. 높은 피크 대 평균 전력비는 전력 증폭기의 사용을 비효율적으로 만들고 선형성 확보에 치명적 어려움을 제공한다. 특히 3세대 이후의 이동 통신 시스템들은 더 높은 선형성과 효율을 요구해 증폭기에 대한 새로운 기술적 요구가 더욱 커지고 있다.
도 1은 종래의 선형화된 피드포워드 증폭기를 나타낸 도면으로, 전력 분배기(power splitter)(10), 제 1, 제 2 벡터 변조기(12, 22), 주 증폭기(14), 제 1, 제 2 방향성 커플러(16, 28), 제 1, 제 2 지연 선로(18, 26), 컴바이너(combiner)(20), 및 에러 증폭기(24)로 구성된다.
동 도면에 있어서, 전력 분배기(10)는 입력 신호의 전력을 반으로 분배하여 제 1 벡터 변조기(12) 및 제 1 지연 선로(18)로 각기 제공한다.
제 1 벡터 변조기(12)는 전력 분배기(10)로부터 제공되는 전력 분배된 신호를 벡터 변조시켜 주 증폭기(14)로 제공한다.
주 증폭기(14)는 제 1 벡터 변조기(12)로부터 제공되는 벡터 변조된 신호를 증폭하여 제 1 방향성 커플러(16)로 제공한다.
제 1 지연 선로(18)는 전력 분배기(10)로부터 제공되는 전력 분배된 신호를 지연시켜 컴바이너(20)로 제공한다.
제 1 방향성 커플러(16)는 주 증폭기(14)로부터 제공되는 증폭된 신호를 소정의 비율로 분리시켜 컴바이너(20) 및 제 2 지연 선로(26)로 각기 제공한다.
컴바이너(20)는 제 1 방향성 커플러(16)로부터 제공되는 소정의 비율로 분리된 신호와 제 1 지연 선로(18)로부터 제공되는 지연된 신호를 결합하여 제 2 벡터 변조기(22)로 제공한다.
제 2 벡터 변조기(22)는 컴바이너(20)로부터 제공되는 결합된 신호를 벡터 변조시켜 에러 증폭기(24)로 제공한다.
에러 증폭기(24)는 제 2 벡터 변조기(22)로부터 제공되는 벡터 변조된 신호를 증폭하여 에러 신호를 제 2 방향성 커플러(28)로 제공한다.
제 2 지연 선로(26)는 제 1 방향성 커플러(16)로부터 제공되는 소정의 비율로 분리된 신호를 지연시켜 제 2 방향성 커플러(28)로 제공한다.
제 2 방향성 커플러(28)는 제 2 지연 선로(26)로부터 제공되는 지연된 신호와 에러 증폭기(24)로부터 제공되는 에러 신호를 합쳐 제 2 지연 선로(26)로부터 제공되는 신호에서 에러 신호를 상쇄시켜 선형화된 신호를 출력한다.
이와 같은 피드포워드 증폭기는 에러 증폭기(24)와 출력에 제 2 지연 선로(26)를 구성함으로써 선형성 특성은 매우 훌륭한 반면, 효율이 떨어지고 가격이 비싸다는 결점이 있다. 전치 왜곡 선형화기들은 증폭기의 비선형 특성을 입력 단에서 선 왜곡함으로써 전체적 선형화를 이루는 방식으로 대부분 피드포워드보다 높은 효율과 가격 경쟁력을 갖는 반면 낮은 선형화 특성을 가지고 있다.
상기한 바에 의하여 안출된 본 발명은, RF 회로를 이용해서 피크 대 평균 전력비를 조절하여 피크 대 평균 전력비가 매우 큰 신호를 선형화하는 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 입력 신호의 전력을 반으로 분배하여 각기 출력하는 제 1 전력 분배기; 상기 제 1 전력 분배기로부터 제공되는 전력 분배된 신호의 피크 대 평균 전력비를 낮추어 상기 입력 신호를 왜곡시키는 레이트 리미터(rate limitter); 상기 제 1 전력 분배기로부터 제공되는 전력 분배된 신호를 벡터 변조하는 제 1 벡터 변조기; 상기 제 1 벡터 변조기로부터 제공되는 벡터 변조된 신호를 지연시키는 제 1 지연 선로; 상기 레이트 리미터로부터 제공되는 피크 대 평균 전력비가 낮아진 신호의 전력을 반으로 분배하여 각기 출력하는 제 2 전력 분배기; 상기 제 2 전력 분배기로부터 제공되는 전력 분배된 신호를 지연시키는 제 2 지연 선로; 상기 제 2 지연 선로로부터 제공되는 지연된 신호를 전치 왜곡 선형화시키는 전치 왜곡 선형화기; 상기 전치 왜곡 선형화기로부터 제공되는 전치 왜곡 선형화된 신호를 증폭하는 주 증폭기; 상기 제 2 전력 분배기로부터제공되는 전력 분배된 신호와 상기 제 1 지연 선로로부터 제공되는 지연된 신호를 결합시키는 컴바이너; 상기 컴바이너로부터 제공되는 결합된 신호를 벡터 변조해서 에러 신호를 출력하는 제 2 벡터 변조기; 상기 제 2 벡터 변조기로부터 제공되는 벡터 변조된 신호를 증폭하여 에러 신호를 출력하는 에러 증폭기; 및 상기 주 증폭기로부터 제공되는 증폭된 신호와 상기 에러 증폭기로부터 제공되는 에러 신호를 합쳐 상기 주 증폭기로부터 제공되는 신호에서 에러 신호를 상쇄시켜 선형화된 신호를 출력하는 방향성 커플러를 포함하는 것을 특징으로 한다.
도 1은 종래의 선형화된 피드포워드 증폭기를 나타낸 도면,
도 2는 본 발명에 따른 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치의 일 실시예를 나타낸 도면,
도 3은 도 2에 도시된 도면의 주요 지점들에서 본 신호의 피크 대 평균 전력비를 나타내는 CCDF의 커브들(상단)과 이때 신호의 스펙트럼들(하단)을 나타낸 도면으로, 도 3a는 소스 신호를 나타낸 도면, 도 3b는 레이트 리미터를 통과한 신호를 나타낸 도면, 도 3c는 주 증폭기의 출력 신호를 나타낸 도면, 도 3d는 최종 출력 신호를 나타낸 도면,
도 4는 도 2에 도시된 선형화 장치의 동작을 시간 축에서 간략하게 표현한 신호를 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
40, 50 : 제 1, 제 2 전력 분배기
42 : 레이트 리미터 44, 58 : 제 1, 제 2 벡터 변조기
46, 52 : 제 1, 제 2 지연 선로
48 : 컴바이너 54 : 전치 왜곡 선형화기
56 : 주 증폭기 60 : 에러 증폭기
62 : 방향성 커플러
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 2는 본 발명에 따른 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치의 일 실시예를 나타낸 도면으로, 제 1, 제 2 전력 분배기(40, 50), 레이트 리미터(42), 제 1, 제 2 벡터 변조기(44, 58), 제 1, 제 2 지연 선로(46, 52), 컴바이너(48), 전치 왜곡 선형화기(54), 주 증폭기(56), 에러 증폭기(60), 및 방향성 커플러(62)로 구성된다.
동 도면에 있어서,
제 1 전력 분배기(40)는 입력 신호의 전력을 반으로 분배하여 레이트 리미터(42) 및 제 1 벡터 변조기(44)로 각기 제공한다.
레이트 리미터(42)는 제 1 전력 분배기(40)로부터 제공되는 전력 분배된 신호의 피크 대 평균 전력비를 낮추어서 입력 신호를 왜곡시켜 제 2 전력 분배기(50)로 제공한다. 레이트 리미터(42)를 통과하기 전과 후의 CCDF(ComplementaryCumulative probability Distribution Function) 곡선과 스펙트럼은 각기 도 3a와 도 3b와 같다. 도 3a가 나타내는 CCDF 곡선(상단에 위치)은 짙은 실선으로 표시 된 것처럼 x축의 신호 범위에 대해서 상대적으로 높게 위치하게 된다. 즉, 도 3a의 하단에 위치한 스펙트럼 상에서 비 선형성에 의한 스펙트럼 재성장이 나타나지 않는 순수한 선형 입력 신호를 의미한다. RF에서 구현될 수 있는 레이트 리미터(42)를 통과한 후의 신호는 도 3b에서 보여 지는 CCDF 곡선과 스펙트럼을 가진다. 피크 신호가 상당 부분 클리핑(clipping)되어서 전체 신호의 피크 대 평균 전력의 비가 상당히 낮아져 있으며(상단의 짙은 실선) 스펙트럼은 상당한 왜곡을 보이게 된다.
제 1 벡터 변조기(44)는 제 1 전력 분배기(40)로부터 제공되는 전력 분배된 신호를 벡터 변조하여 제 1 지연 선로(46)로 제공한다.
제 1 지연 선로(46)는 제 1 벡터 변조기(44)로부터 제공되는 벡터 변조된 신호를 지연시켜 컴바이너(48)로 제공한다.
제 2 전력 분배기(50)는 레이트 리미터(42)로부터 제공되는 피크 대 평균 전력비가 낮아진 신호의 전력을 반으로 분배하여 제 2 지연 선로(52) 및 컴바이너(48)로 각기 제공한다.
제 2 지연 선로(52)는 제 2 전력 분배기(50)로부터 제공되는 전력 분배된 신호를 지연시켜 전치 왜곡 선형화기(54)로 제공한다.
전치 왜곡 선형화기(54)는 제 2 지연 선로(52)로부터 제공되는 지연된 신호를 전치 왜곡 선형화시켜 주 증폭기(56)로 제공한다.
주 증폭기(56)는 전치 왜곡 선형화기(54)로부터 제공되는 전치 왜곡 선형화된 신호를 증폭하여 방향성 커플러(62)로 제공한다. 주 증폭기(56)의 출력은 만약 주 증폭기(56)의 입력 신호가 완벽하게 선형적으로 증폭 되었다고 가정하면 도 3c에서 보여 지는 바와 같이 도 3b에서 도식화한 레이트 리미터(42)의 출력 신호와 거의 비슷한 특성을 가지게 된다. 도 3d에서 보여 지는 CCDF의 곡선과 스펙트럼은 최종 출력에서 에러 신호를 제거한 후의 신호 특성을 나타낸다. 결론적으로 에러 신호를 제거하여 재성장된 스펙트럼을 빼 줌으로써 낮아진 피크 대 평균 전력비를 거의 원상 복구하게 된다.
컴바이너(48)는 제 2 전력 분배기(50)로부터 제공되는 전력 분배된 신호와 제 1 지연 선로(46)로부터 제공되는 지연된 신호를 결합시켜 제 2 벡터 변조기(58)로 제공한다.
제 2 벡터 변조기(58)는 컴바이너(48)로부터 제공되는 결합된 신호를 벡터 변조해서 에러 신호를 에러 증폭기(60)로 제공한다.
에러 증폭기(60)는 제 2 벡터 변조기(58)로부터 제공되는 벡터 변조된 신호를 증폭하여 에러 신호를 출력하여 방향성 커플러(62)로 제공한다.
방향성 커플러(62)는 주 증폭기(56)로부터 제공되는 증폭된 신호와 에러 증폭기(60)로부터 제공되는 에러 신호를 합쳐 주 증폭기(56)로부터 제공되는 신호에서 에러 신호를 상쇄시켜 선형화된 신호를 출력한다.
도 4는 도 2에 도시된 선형화 장치의 동작을 시간 축에서 간략하게 표현한 신호를 나타낸 도면이다. 전치 왜곡된 주 증폭기(56)의 전방에 레이트 리미터(42)를 위치시킴으로써 입력된 피크 신호의 일부분을 사전에 클리핑하게 되고 이것은매우 비선형 동작이 된다. 그리하여 전치 왜곡된 주 증폭기(56)에서는 그것의 포화 특성까지 신호가 닿지 않게 됨으로써 상당히 선형적 동작을 얻어 낼 수 있다. 레이트 리미터(42)에서 잘린 피크 신호는 상쇄 루프를 통해 추출된 후 증폭하여 또 다른 상쇄 루프를 통하여 주 증폭기의 출력 신호와 결합하게 된다. 결과적으로 원 신호와 동일한 선형화된 출력을 얻을 수 있다.
이와 같은 본 발명은 전력 증폭기의 선형화에 관한 기술로 신호의 높은 피크 대 평균 전력비를 효과적으로 이용하기 위한 방법이다. 또한 전치 왜곡 선형화기를 이용하여 선형화된 전력 증폭기를 피크 대 평균 전력비를 줄였다 늘림으로써 더 많은 선형성 개선 효과를 얻는 것을 핵심으로 한다. 일반적으로 전치 왜곡 선형화기는 낮은 피크 대 평균 전력비를 갖는 신호를 선형화 하는데 더 효과적으로 알려져 있으며 전력 증폭기의 특성역시 같은 평균 전력 백-오프(back-off) 조건에서 피크 대 평균 전력비가 낮아질수록 비선형 성분의 발생이 감소한다고 알려져 있다. 따라서 본 발명에서는 전치 왜곡 선형화된 전력 증폭기의 전 단에 피크 대 평균 전력비를 낮추는 회로를 구현하여 넣음으로써 전치 왜곡 선형화된 증폭기가 피크 대 평균 전력비가 낮아진 신호를 증폭하도록 한다. 그 후 피크 대 평균 전력비를 낮추면서 발생한 재성장된 스펙트럼 성분은 신호 제거의 루프를 통해 추출한 다음 에러 증폭기로 증폭해서 최종 출력에서 방향성 커플러를 이용해서 빼주게 된다. 이를 신호의 통계적 관점에서 보면 피크 대 평균 전력 확장으로 해석 할 수 있다. 결과적으로 최종 신호는 원 신호의 전치 왜곡 선형화 증폭기를 통한 증폭 때 보다 어느 정도 개선된 선형성 특성을 나타내며 피드포워드 보다 간단한 회로의 구성으로 전치 왜곡 선형화기 만을 사용할 때 보다 더 나은 선형성을 얻을 수 있다.
이상에서 설명한 바와 같이 본 발명은, 기존의 전치 왜곡 선형화기를 장착한 선형 전력 증폭기의 한계를 상당 부분 극복하여 더 나은 선형성을 얻어 낼 수 있는 동작 메카니즘(mechanism)을 가졌다. 따라서 이를 이동통신 기지국용 증폭기에 응용한다면 전치 왜곡된 증폭기나 피드포워드 증폭기의 사이에서 그 중간의 위치를 차지할 가능성이 높으며 시스템 구성에서 선택의 폭을 높일 수 있다.

Claims (2)

  1. 입력 신호의 전력을 반으로 분배하여 각기 출력하는 제 1 전력 분배기;
    상기 제 1 전력 분배기로부터 제공되는 전력 분배된 신호의 피크 대 평균 전력비를 낮추어 상기 입력 신호를 왜곡시키는 레이트 리미터;
    상기 제 1 전력 분배기로부터 제공되는 전력 분배된 신호를 벡터 변조하는 제 1 벡터 변조기;
    상기 제 1 벡터 변조기로부터 제공되는 벡터 변조된 신호를 지연시키는 제 1 지연 선로;
    상기 레이트 리미터로부터 제공되는 피크 대 평균 전력비가 낮아진 신호의 전력을 반으로 분배하여 각기 출력하는 제 2 전력 분배기;
    상기 제 2 전력 분배기로부터 제공되는 전력 분배된 신호를 지연시키는 제 2 지연 선로;
    상기 제 2 지연 선로로부터 제공되는 지연된 신호를 증폭하는 주 증폭기;
    상기 제 2 전력 분배기로부터 제공되는 전력 분배된 신호와 상기 제 1 지연 선로로부터 제공되는 지연된 신호를 결합시키는 컴바이너;
    상기 컴바이너로부터 제공되는 결합된 신호를 벡터 변조해서 에러 신호를 출력하는 제 2 벡터 변조기;
    상기 제 2 벡터 변조기로부터 제공되는 벡터 변조된 신호를 증폭하여 에러 신호를 출력하는 에러 증폭기; 및
    상기 주 증폭기로부터 제공되는 증폭된 신호와 상기 에러 증폭기로부터 제공되는 에러 신호를 합쳐 상기 주 증폭기로부터 제공되는 신호에서 에러 신호를 상쇄시켜 선형화된 신호를 출력하는 방향성 커플러를 포함하는 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치.
  2. 제 1 항에 있어서, 상기 제 2 지연 선로와 상기 주 증폭기 사이에 접속되어, 상기 제 2 지연 선로로부터 제공되는 지연된 신호를 전치 왜곡 선형화시켜 상기 주 증폭기로 제공하는 전치 왜곡 선형화기를 더 포함하는 것을 특징으로 하는 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치.
KR10-2002-0043821A 2002-07-25 2002-07-25 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치 KR100459065B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0043821A KR100459065B1 (ko) 2002-07-25 2002-07-25 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치
US10/449,595 US6867648B2 (en) 2002-07-25 2003-06-02 Linearization apparatus capable of adjusting peak-to-average power ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0043821A KR100459065B1 (ko) 2002-07-25 2002-07-25 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치

Publications (2)

Publication Number Publication Date
KR20040009768A KR20040009768A (ko) 2004-01-31
KR100459065B1 true KR100459065B1 (ko) 2004-12-03

Family

ID=30768185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0043821A KR100459065B1 (ko) 2002-07-25 2002-07-25 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치

Country Status (2)

Country Link
US (1) US6867648B2 (ko)
KR (1) KR100459065B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369811B2 (en) * 2004-04-30 2008-05-06 Wj Communications, Inc. System and method for sensitivity optimization of RF receiver using adaptive nulling
GB2434210B (en) * 2006-01-12 2007-12-27 Motorola Inc Wireles communication unit and method of characterizing a power amplifier
US8229029B2 (en) * 2009-01-14 2012-07-24 Harris Corporation Transmitter with reduced spectral regrowth and associated methods
US20110250853A1 (en) * 2010-04-09 2011-10-13 Andrea Camuffo Operating point setting of an amplifier

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000076993A (ko) * 1999-03-31 2000-12-26 다치카와 게이지 피드포워드 증폭기
KR20010049027A (ko) * 1999-11-30 2001-06-15 서평원 피드포워드 선형화 장치의 적응제어 장치
KR20010051803A (ko) * 1999-11-19 2001-06-25 루센트 테크놀러지스 인크 증폭된 신호(들) 혹은 이들의 이형(들)을 생성하는 시스템및 방법
KR20010080351A (ko) * 1999-09-01 2001-08-22 다니구찌 이찌로오, 기타오카 다카시 피드포워드 증폭기
JP2001326538A (ja) * 2000-05-18 2001-11-22 Ntt Docomo Inc フィードフォワード増幅器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078216A (en) * 1998-03-31 2000-06-20 Spectrian Corporation Aliased wide band performance monitor for adjusting predistortion and vector modulator control parameters of RF amplifier
JP3850649B2 (ja) * 2000-09-22 2006-11-29 株式会社日立国際電気 歪補償増幅器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000076993A (ko) * 1999-03-31 2000-12-26 다치카와 게이지 피드포워드 증폭기
KR20010080351A (ko) * 1999-09-01 2001-08-22 다니구찌 이찌로오, 기타오카 다카시 피드포워드 증폭기
KR20010051803A (ko) * 1999-11-19 2001-06-25 루센트 테크놀러지스 인크 증폭된 신호(들) 혹은 이들의 이형(들)을 생성하는 시스템및 방법
KR20010049027A (ko) * 1999-11-30 2001-06-15 서평원 피드포워드 선형화 장치의 적응제어 장치
JP2001326538A (ja) * 2000-05-18 2001-11-22 Ntt Docomo Inc フィードフォワード増幅器

Also Published As

Publication number Publication date
KR20040009768A (ko) 2004-01-31
US6867648B2 (en) 2005-03-15
US20040017256A1 (en) 2004-01-29

Similar Documents

Publication Publication Date Title
US11418155B2 (en) Digital hybrid mode power amplifier system
US20200358640A1 (en) Modulation agnostic digital hybrid mode power amplifier system and method
US9859845B2 (en) Dual-band signal transmission
US8903337B2 (en) Multi-band wide band power amplifier digital predistortion system
EP1158661B1 (en) Feed-forward amplifier
KR101139576B1 (ko) 개선된 전력증폭기 구조
US7560984B2 (en) Transmitter
EP2143209B1 (en) Digital hybrid mode power amplifier system
CN108347226B (zh) 包络跟踪方法、***及装置
JPWO2005124994A1 (ja) 高効率増幅器
US10951172B2 (en) Linear doherty power amplifier
KR20050094856A (ko) 도허티 증폭기 및 그 왜곡 특성 보상 방법
US20050181746A1 (en) Methods and systems for signal amplification through envelope removal and restoration
Helaoui et al. Linearization of power amplifiers using the reverse MM-LINC technique
KR20060038134A (ko) 이동 통신용 고효율 전력 증폭 장치 및 방법
KR100459065B1 (ko) 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치
Woo et al. Predistortion linearization system for high power amplifiers
KR20060098680A (ko) 무선 통신 시스템에서 전력 증폭기의 기억 효과를 보상하는아날로그 전치 왜곡 장치 및 방법
KR100723541B1 (ko) 리미터를 구비한 피드포워드 선형화 장치
KR100226424B1 (ko) 피드포워드와 카티시안 루프 선형화 방법을 이용한 선형 송신 시스템
Bondar et al. Linearization of power amplifiers by baseband digital predistortion for OFDM transmitters
WO2020047853A1 (zh) 信号处理方法及***
KR100861852B1 (ko) 고효율 증폭기
Helaoui et al. DSP-based technique for power efficiency improvement in low-IF 5 GHz WLAN transmitter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 16