KR100457508B1 - 타임 스탬프 옵셋 설정 장치 및 그 방법 - Google Patents

타임 스탬프 옵셋 설정 장치 및 그 방법 Download PDF

Info

Publication number
KR100457508B1
KR100457508B1 KR10-1999-0047512A KR19990047512A KR100457508B1 KR 100457508 B1 KR100457508 B1 KR 100457508B1 KR 19990047512 A KR19990047512 A KR 19990047512A KR 100457508 B1 KR100457508 B1 KR 100457508B1
Authority
KR
South Korea
Prior art keywords
time
time stamp
value
offset
memory
Prior art date
Application number
KR10-1999-0047512A
Other languages
English (en)
Other versions
KR20010039212A (ko
Inventor
우승갑
성관수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0047512A priority Critical patent/KR100457508B1/ko
Priority to GB0024779A priority patent/GB2359694B/en
Priority to JP2000315780A priority patent/JP3499818B2/ja
Priority to CN00131980A priority patent/CN1127244C/zh
Priority to US09/698,137 priority patent/US6735223B1/en
Publication of KR20010039212A publication Critical patent/KR20010039212A/ko
Application granted granted Critical
Publication of KR100457508B1 publication Critical patent/KR100457508B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13034—A/D conversion, code compression/expansion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13213—Counting, timing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292—Time division multiplexing, TDM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13293—TASI, irregular time division, burst switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13296—Packet switching, X.25, frame relay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13299—Bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

고속 시리얼 버스용 패킷화 시스템에서 송신 윈도우값에 따라 타임 스탬프에 부가하는 옵셋값을 자동으로 조정하는 타임 스탬프 옵셋 설정 방법 및 장치가 개시되어 있다. 본 발명은 고속 시리얼 버스용 패킷화 시스템에서 타임 스탬프 옵셋 설정 장치에 있어서, 데이터 분할 크기인 사이클 타임값과 송신측 입력시간 부터 수신측 출력시간차인 옵셋값을 더하여 타임 스탬프값을 발생하는 가산부, 입력되는 데이터를 패킷 단위를 타임스탬프에 따라 퍼스트-인-퍼스트-아웃으로 버퍼링하는 메모리, 가산부에서 발생하는 타임 스탬프값을 예측하여 송신 시간 범위를 결정하는 윈도우 발생부, 가산부에서 발생하는 타임 스탬프를 부가하여 상기 메모리에 저장된 패킷 단위의 데이터를 출력하고, 상기 메모리에서 수신측과 송신측의 시간오차에 의해 발생하는 오버플로우를 검지하면 상기 옵셋값을 가감하는 제어부를 포함한다.

Description

타임 스탬프 옵셋 설정 장치 및 그 방법{Apparatus for setting time stamp offset and method thereof}
본 발명은 고속 시리얼 버스용 패킷화 시스템에서 타임 스탬프 옵셋 설정 장치 및 그 방법에 관한 것이며, 특히 고속 시리얼 버스용 패킷화 시스템에서 송신 윈도우값에 따라 타임 스탬프에 부가하는 옵셋값을 자동으로 조정하는 타임 스탬프 옵셋 설정 방법 및 장치에 관한 것이다.
IEEE-1394 버스와 같은 동시성 데이터 전송 방식을 사용하는 고속 시리얼 버스상에서 A/V(audio/video) 데이터와 같은 실시간 데이터를 전송 할 때, 패킷화 장치는 소오스 전송 스트림을 분할하고 타임 스탬프를 삽입하여 패킷 데이터를 출력한다. 이러한 타임 스탬프에 의하여 패킷 출력 시간이 결정된다. 동래의 패킷화 방법에 따르면 이러한 타임 스탬프는 애플리케이션 개발자가 적절한 오프셋값을 설정하여 삽입한다.
도 1은 종래의 고속 시리얼 버스용 패킷화 시스템에서 타임 스탬프 옵셋 설정 장치를 보이는 블럭도이다.
타이머(110)는 접속 장비의 고유의 사이클 타임값을 발생한다. 이 사이클은 125usec 마다 시작된다. 옵셋은 송신측에 입력되는 시간 부터 수신측에 출력되는 지연 시간차이며, 사용자에 의해 일정값으로 설정한다. 타임 스탬프는 타이머(110)에서 발생하는 타이머값과 옵셋발생기(120)에서 발생하는 옵셋값이 포함된다. 따라서 타임 스탬프는 데이터가 도착한 시간에 옵셋값을 더하여 결정한다. 종래에는 도 1과 같이 사용자가 미리 적절한 옵셋값을 계산하여 설정하여 메모리(130)에 일시저장된 입력 데이터와 함께 전송장치(140)로 출력하면, 전송장치(140)는 타임 스탬프와 관계없이 데이터를 전송한다.
그러나 종래의 방법에 의한 타임 스탬프의 옵셋 값이 적당하지 않으면 메모리(130)에는 오버플로우가 발생하여 일부 데이터가 손실되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 고속 시리얼 버스용 패킷화 시스템에서 송신 윈도우값에 따라 타임 스탬프에 부가하는 옵셋값을 자동으로 조정하는 타임 스탬프 옵셋 설정 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 장치내에서 수행되는 타임 스탬프 옵셋 설정 방법을 제공하는 데 있다.
도 1은 종래의 고속 시리얼 버스용 패킷화 시스템에서 타임 스탬프 옵셋 설정 장치를 보이는 블럭도이다.
도 2는 본 발명에 따른 고속 시리얼 버스용 패킷화 시스템에서 타임 스탬프 옵셋 설정 장치를 보이는 블럭도이다.
도 3은 본 발명에 따른 타임 스탬프 옵셋 설정 방법을 보이는 플로우챠트이다.
본 발명의 기술적 과제를 해결하기 위해 본 발명은 고속 시리얼 버스용 패킷화 시스템에서 타임 스탬프의 옵셋을 발생하는 방법에 있어서,
송신측 입력 시간 부터 수신측 출력 시간차인 옵셋을 더하여 부가 설정패킷 단위 데이터에서 첫 바이트 도착 시간을 나타내는 타임스탬프를 설정하는 과정;
상기 과정에서 설정된 타임 스탬프를 받아 패킷 단위의 데이터를 순서적으로 출력하는 과정;
상기 과정에서 출력되는 패킷 단위 데이터에서 타임 스탬프를 예측하여 송신측에 송신될 시간범위를 결정한 후 그 값 범위내에서 패킷 단위로 데이터를 전송하는 과정;
상기 과정에서 타임 스탬프를 받아 데이터를 출력하는 도중 시간 지연에 의해 오버플로우가 발생되면 상기 옵셋값을 가감하는 과정을 포함하는 것을 특징으로 하는 타임 스탬프 옵셋 발생 방법이다.
본 발명의 다른 기술적 과제를 해결하기 위해 본 발명은 고속 시리얼 버스용 패킷화 시스템에서 타임 스탬프 옵셋 설정 장치에 있어서
데이터 분할 크기인 사이클 타임값과 송신측 입력시간 부터 수신측 출력시간차인 옵셋값을 더하여 타임 스탬프값을 발생하는 가산부;
상기 입력되는 데이터를 패킷 단위를 타임스탬프에 따라 퍼스트-인-퍼스트-아웃으로 버퍼링하는 메모리;
상기 가산부에서 발생하는 타임 스탬프값을 예측하여 송신 시간 범위를 결정하는 윈도우 발생부;
상기 가산부에서 발생하는 타임 스탬프를 부가하여 상기 메모리에 저장된 패킷 단위의 데이터를 출력하고, 상기 메모리에서 수신측과 송신측의 시간오차에 의해 발생하는 오버플로우를 검지하면 상기 옵셋값을 가감하는 제어부를 포함하는 것을 특징으로 하는 타임 스탬프 옵셋 설정 장치이다.
이하 첨부된 도면을 참조로하여 본 발명의 바람직한 실시예를 설명하기로 한다.
도 2는 본 발명에 따른 고속 시리얼 버스용 패킷화 시스템에서 타임 스탬프 옵셋 설정 장치를 보이는 블럭도이다.
송신장치(200)와 수신장치(250)가 IEEE 1394 버스로 연결되어 있다. 송신장치(200)는 타이머(212), 옵셋발생기(214), 제어부(216), 메모리(218), 윈도우발생기(220), 전송부(222)를 포함하여 타임스탬프가 설정된 패킷 데이터를 전송하며, 수신장치(250)는 수신부(256), 타이머(252), 시간비교기(254), 메모리(258)를 포함하여 타임스탬프에 따라 패킷 데이터를 정확하게 복구한다.
본 실시예에서 도 2의 장치는 IEEE-1394 규격과 IEC-61883 규격을 갖는 고속 시리얼 버스용 패킷화 장치인 것으로 가정한다.
먼저 송신장치(200)를 보면, 입력되는 전송 스트림의 비트율을 참조하여 분할 크기를 결정한다. 타이머(212)는 이 분할 크기에 따른 사이클 타임값을 발생한다. 가산기(213)는 사이클 타임값과 옵셋발생기(120)의 옵셋값을 더하여 타임 스탬프값을 설정한다. 이 타임 스탬프는 패킷 단위의 데이터중에서 첫 바이트 도착 시간을 나타내며, 옵셋값은 패킷 데이터가 송신장치(200)에 입력되는 시간부터 수신장치(250)로 출력되는 지연 시간차이다.
따라서 제어부(216)는 메모리(218)에 저장된 입력 패킷 데이터에 설정된 타임스탬프값을 붙여 전송부(222)로 출력하도록한다. 메모리(218)는 FIFO(First-in-First-out) 이며, 입력되는 MPEG 규격의 트랜스포트패킷 에리먼트를 일시저장한다. 윈도우발생기(220)는 제어부(216)에 의해 발생되는 타임 스탬프값을 예측하여 송신 시간 범위(윈도우)를 결정하고 그 윈도우값을 전송부(222)에 인가한다. 전송부(222)는 윈도우 발생기(220)에서 발생하는 윈도우 범위내에서 타임스탬프가 포함된 패킷 데이터를 전송한다. 이때 데이터 전송중 초기에 설정된 옵셋발생기(214)의 옵셋값이 적거나 클경우 메모리(130)에서 타이밍에 맞게 타임 스탬프를 붙여주지 못하기 때문에 메모리 에러인 오버플로우(overflow)가 발생된다.
따라서 제어부(216)는 메모리(130)에서 오버플로우를 검지하면 옵셋발생기 (214)에 신호를 가하여 옵셋값을 변경하여 조정된 옵셋값에 의해 타임 스탬프를 발생하도록한다. 이에 따라 윈도우 발생기(220)도 메모리(218)에서 출력되는 새로운 타임 스탬프값을 예측하여 송신 시간 범위(윈도우)를 결정하고 그 윈도우값을 전송부(222)에 인가한다. 전송부(222)는 125usec 마다 발생하는 사이클 시작 단위로 IEEE 1394 버스상에 데이터를 전송한다.
다음 수신장치(250)를 보면, 수신부(256)는 송신장치(200)에서 IEEE 1394 버스를 통해 수신되는 패킷 데이터를 수신하여 메모리(258)에 일시 저장한다. 시간 비교기(254)는 메모리에 저장된 패킷 데이터의 타임 스탬프값과 타이머(252)에서 발생하는 접속장비 고유의 사이클 타이머값을 비교하여 일치하면 메모리(258)에서 패킷 단위로 데이터를 독출한다.
도 3은 본 발명에 따른 타임 스탬프 옵셋 설정 방법을 보이는 플로우챠트이다.
먼저, 310과정에서 전송 스트림의 분할 크기와 사이클 타임을 고려하여 패킷 단위로 송신측 입력시간 부터 수신측 출력시간차인 옵셋이 부가된 타임 스탬프를 설정한다.
320과정에서 설정된 타임 스탬프값을 참조하여 전송되는 시간값(윈도우값)을 결정한다.
330과정에서 윈도우값 범위내에서 패킷 단위로 데이터를 전송한다.
330과정에서 타임스탬프에 따라 데이터를 버퍼링하는 메모리 공간에 오버플로우가 발생되는가를 체크한다.
340과정에서 메모리에 오버플로우가 발생하면 초기에 설정된 옵셋값이 적거나 커서 메모리의 읽기나 독출 타이밍이 맞지 않은 상태이므로 옵셋값을 가감한다.
따라서 본 발명은 지터가 있는 선로상에 리얼 타임 데이터를 송신하는 경우에 지터양과 메모리양을 고려하여 타임 스탬프값을 부가한다.
본 발명은 상술한 실시예에 한정하지 않으며, 본 발명의 사상내에서 당업자에 의한 변형이 가능함은 물론이다. 즉, 본 발명은 고속 시리얼 버스용 패킷화 시스템외에 MPEG 전송 시스템 및 디지털 비디오 홈 시스템에서 적용가능하다.
상술한 바와 같이 본 발명에 의하면, 고속 시리얼 버스용 패킷화 시스템에서 송신 윈도우값에 따라 타임 스탬프의 옵셋값을 자동으로 지정하기 때문에 버스의 대역폭을 효율적으로 사용할 수있으며, 이에 따라 애플리케이션 개발자가 타임 스탬프의 옵셋 타임을 고려하지 않아도 되므로 애플리케이션 개발을 용이하게 한다.

Claims (3)

  1. 패킷화 시스템에서 타임 스탬프 옵셋 설정 장치에 있어서
    데이터 분할 크기인 사이클 타임값과 송신측 입력시간 부터 수신측 출력시간차인 옵셋값을 더하여 타임 스탬프값을 발생하는 가산부;
    상기 입력되는 데이터를 패킷 단위를 타임스탬프에 따라 퍼스트-인-퍼스트-아웃으로 버퍼링하는 메모리;
    상기 가산부에서 발생하는 타임 스탬프값을 예측하여 송신 시간 범위를 결정하는 윈도우 발생부;
    상기 메모리에서 수신측과 송신측의 시간오차에 의해 발생하는 오버플로우를 검지하면 상기 가산부로 입력되는 옵셋값을 변경시키고, 상기 가산부에서 변경된 옵셋값에 의해 발생하는 타임 스탬프값에 따라 상기 메모리에 저장된 패킷 단위의 데이터를 출력하는 제어부를 포함하는 것을 특징으로 하는 타임 스탬프 옵셋 설정 장치.
  2. 패킷화 시스템에서 타임 스탬프의 옵셋을 발생하는 방법에 있어서,
    송신측 입력 시간 부터 수신측 출력 시간차인 옵셋을 더하여 부가 설정패킷 단위 데이터에서 첫 바이트 도착 시간을 나타내는 타임스탬프를 설정하는 과정;
    상기 과정에서 설정된 타임 스탬프를 받아 패킷 단위의 데이터를 순서적으로 출력하는 과정;
    상기 과정에서 출력되는 패킷 단위 데이터에서 타임 스탬프를 예측하여 송신측에 송신될 시간범위를 결정한 후 그 값 범위내에서 패킷 단위로 데이터를 전송하는 과정;
    상기 과정에서 타임 스탬프를 받아 데이터를 출력하는 도중 시간 지연에 의해 오버플로우가 발생되면 상기 옵셋값을 변경하여 그 변경된 옵셋값에 의한 타임 스탬프를 발생하는 과정을 포함하는 것을 특징으로 하는 타임 스탬프 옵셋 발생 방법.
  3. 제2항에 있어서, 상기 타임 스탬프의 사이클 타임은 전송될 비트스트림의 비트율을 기초한 분할 크기에 따라 결정되는 것임을 특징으로 하는 타임 스탬프 옵셋 설정 방법.
KR10-1999-0047512A 1999-10-29 1999-10-29 타임 스탬프 옵셋 설정 장치 및 그 방법 KR100457508B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-1999-0047512A KR100457508B1 (ko) 1999-10-29 1999-10-29 타임 스탬프 옵셋 설정 장치 및 그 방법
GB0024779A GB2359694B (en) 1999-10-29 2000-10-10 Method of controlling offset of time stamp and apparatus for transmitting packet using the same
JP2000315780A JP3499818B2 (ja) 1999-10-29 2000-10-16 タイムスタンプのオフセット調整方法及びそれを用いたパケット伝送装置
CN00131980A CN1127244C (zh) 1999-10-29 2000-10-26 控制时间标记偏移的方法及用于发送用该方法的包的设备
US09/698,137 US6735223B1 (en) 1999-10-29 2000-10-30 Method of controlling offset of time stamp and apparatus for transmitting packet using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0047512A KR100457508B1 (ko) 1999-10-29 1999-10-29 타임 스탬프 옵셋 설정 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20010039212A KR20010039212A (ko) 2001-05-15
KR100457508B1 true KR100457508B1 (ko) 2004-11-17

Family

ID=19617647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0047512A KR100457508B1 (ko) 1999-10-29 1999-10-29 타임 스탬프 옵셋 설정 장치 및 그 방법

Country Status (5)

Country Link
US (1) US6735223B1 (ko)
JP (1) JP3499818B2 (ko)
KR (1) KR100457508B1 (ko)
CN (1) CN1127244C (ko)
GB (1) GB2359694B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123160A (ko) * 2012-05-02 2013-11-12 삼성테크윈 주식회사 시간 동기화 장치 및 방법
KR20150027645A (ko) * 2013-09-04 2015-03-12 삼성테크윈 주식회사 시간 동기화 장치 및 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7080160B2 (en) * 2000-04-27 2006-07-18 Qosmetrics, Inc. Method for creating accurate time-stamped frames sent between computers via a network
JP4097891B2 (ja) * 2000-11-27 2008-06-11 三菱電機株式会社 Ｉｅｅｅ１３９４を用いた同期システム
CA2513345C (en) * 2003-06-18 2010-08-10 Nippon Telegraph And Telephone Corporation Wireless packet communication method and wireless packet communication apparatus
WO2005077063A2 (en) * 2004-02-09 2005-08-25 Semtech Corporation Method and apparatus for aligning time references when separated by an unreliable data packet network
US8848746B2 (en) * 2010-06-30 2014-09-30 Vitesse Semiconductor Corporation Packet protocol processing with precision timing protocol support
DE102012204586A1 (de) 2012-03-22 2013-10-17 Bayerische Motoren Werke Aktiengesellschaft Gateway, Knoten und Verfahren für ein Fahrzeug
JP7073920B2 (ja) * 2018-06-04 2022-05-24 日本電信電話株式会社 時刻付与方法、時刻付与装置及びプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777595A (en) * 1982-05-07 1988-10-11 Digital Equipment Corporation Apparatus for transferring blocks of information from one node to a second node in a computer network
JPH09275420A (ja) * 1996-04-05 1997-10-21 Sony Corp パケット伝送方法
KR19980042154A (ko) * 1996-11-06 1998-08-17 이데이 노부유키 1394 직렬 데이터 버스를 통해 에이티엠 셀을 전송하는 방법 및 장치
US5953511A (en) * 1997-04-08 1999-09-14 National Instruments Corporation PCI bus to IEEE 1394 bus translator
KR20010019436A (ko) * 1999-08-27 2001-03-15 윤종용 고속 시리얼 버스용 패킷화 장치 및 그 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534937A (en) * 1994-04-14 1996-07-09 Motorola, Inc. Minimum-delay jitter smoothing device and method for packet video communications
JPH0946390A (ja) * 1995-08-01 1997-02-14 Matsushita Electric Ind Co Ltd ディジタル信号伝送装置および記録装置
US5805602A (en) * 1995-09-25 1998-09-08 Bell Atlantic Network Services, Inc. Network monitoring system for cell delay variation
US5790543A (en) * 1995-09-25 1998-08-04 Bell Atlantic Network Services, Inc. Apparatus and method for correcting jitter in data packets
US5914962A (en) * 1996-06-27 1999-06-22 Zenith Electronics Corporation MPEG transport mux for independently clocked transport streams
JP3664338B2 (ja) 1996-07-24 2005-06-22 ソニー株式会社 伝送装置及び伝送方法
JP3299185B2 (ja) 1998-06-10 2002-07-08 日本ビクター株式会社 符号化装置
US6405275B1 (en) * 1998-06-15 2002-06-11 Texas Instruments Incorporated IEEE1394 common isochronous packet (CIP) enhancements for host controllers
US7423983B1 (en) * 1999-09-20 2008-09-09 Broadcom Corporation Voice and data exchange over a packet based network
US6678267B1 (en) * 1999-08-10 2004-01-13 Texas Instruments Incorporated Wireless telephone with excitation reconstruction of lost packet
US6574213B1 (en) * 1999-08-10 2003-06-03 Texas Instruments Incorporated Wireless base station systems for packet communications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777595A (en) * 1982-05-07 1988-10-11 Digital Equipment Corporation Apparatus for transferring blocks of information from one node to a second node in a computer network
JPH09275420A (ja) * 1996-04-05 1997-10-21 Sony Corp パケット伝送方法
KR19980042154A (ko) * 1996-11-06 1998-08-17 이데이 노부유키 1394 직렬 데이터 버스를 통해 에이티엠 셀을 전송하는 방법 및 장치
US5953511A (en) * 1997-04-08 1999-09-14 National Instruments Corporation PCI bus to IEEE 1394 bus translator
KR20010019436A (ko) * 1999-08-27 2001-03-15 윤종용 고속 시리얼 버스용 패킷화 장치 및 그 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123160A (ko) * 2012-05-02 2013-11-12 삼성테크윈 주식회사 시간 동기화 장치 및 방법
KR101702885B1 (ko) 2012-05-02 2017-02-06 한화테크윈 주식회사 시간 동기화 장치 및 방법
KR20150027645A (ko) * 2013-09-04 2015-03-12 삼성테크윈 주식회사 시간 동기화 장치 및 방법
KR102040940B1 (ko) * 2013-09-04 2019-11-05 한화테크윈 주식회사 시간 동기화 장치 및 방법

Also Published As

Publication number Publication date
JP3499818B2 (ja) 2004-02-23
JP2001168883A (ja) 2001-06-22
GB2359694A (en) 2001-08-29
KR20010039212A (ko) 2001-05-15
CN1127244C (zh) 2003-11-05
US6735223B1 (en) 2004-05-11
GB2359694B (en) 2002-02-13
CN1303200A (zh) 2001-07-11
GB0024779D0 (en) 2000-11-22

Similar Documents

Publication Publication Date Title
KR100358398B1 (ko) 패킷전송방식
US6493832B1 (en) Communication apparatus which handles a time stamp
US5790538A (en) System and method for voice Playout in an asynchronous packet network
US7508845B2 (en) Method of and apparatus for communicating isochronous data
JP3371174B2 (ja) パケット受信装置
KR100994940B1 (ko) 전송 매체를 통해 송신기로부터 수신기로 데이터 패킷들을 송신하는 방법 및 전송 매체를 통해 상호 결합된 송신기 및 수신기를 포함하는 전송 시스템
US5751721A (en) System for adjusting timing of output data in response to potential discontinuities in a timing signal
KR100825171B1 (ko) 비동기식 디지털 홈 네트워크에서의 멀티미디어 지터 제거
EP1267506A2 (en) Network synchronization technique
JP2004505497A (ja) 非同期デジタルホームネットワークにおけるマルチメディアジッタ除去
US6317440B1 (en) Device and method for transmitting digital audio and video data
US6757304B1 (en) Method and apparatus for data communication and storage wherein a IEEE1394/firewire clock is synchronized to an ATM network clock
KR100457508B1 (ko) 타임 스탬프 옵셋 설정 장치 및 그 방법
JPH09224008A (ja) オーディオ再生時刻調整回路
JP4081936B2 (ja) 通信装置、通信方法、および記録媒体
EP0873019B1 (en) Device and method for transmitting digital audio and video data
JP3642180B2 (ja) クロック再生装置
US6909728B1 (en) Synchronous communication
JP2004128756A (ja) タイムスタンプ補正回路および補正方法
JP4425115B2 (ja) クロック同期装置およびプログラム
JP4612688B2 (ja) 受信装置
EP1667447B1 (en) Data conversion system
JPH0630043A (ja) 音声パケット通信方式
JP3546799B2 (ja) データ送受信装置
KR100611997B1 (ko) 고속 시리얼 버스용 패킷화 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee