KR100456194B1 - 정전압 발생회로 - Google Patents

정전압 발생회로 Download PDF

Info

Publication number
KR100456194B1
KR100456194B1 KR10-2004-0000160A KR20040000160A KR100456194B1 KR 100456194 B1 KR100456194 B1 KR 100456194B1 KR 20040000160 A KR20040000160 A KR 20040000160A KR 100456194 B1 KR100456194 B1 KR 100456194B1
Authority
KR
South Korea
Prior art keywords
transistor
output
collector
resistor
emitter
Prior art date
Application number
KR10-2004-0000160A
Other languages
English (en)
Inventor
박상영
Original Assignee
(주)태진기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)태진기술 filed Critical (주)태진기술
Priority to KR10-2004-0000160A priority Critical patent/KR100456194B1/ko
Application granted granted Critical
Publication of KR100456194B1 publication Critical patent/KR100456194B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 정전압 발생 회로에 관한 것으로, 전류 미러 형식으로 각각의 회로에 전류를 공급하는 바이어스 회로부와; 두개의 저항과 두개의 트랜지스터로 구성된 전형적인 밴드갭 볼테지 레퍼런스 회로로서 기준전압을 발생하는 기준전압발생부와; 평소에 동작하지 않다가 온도가 높아지면 동작되어 출력전압을 떨어뜨리기 위한 온도보호회로와; 출력에 어느 이상의 전류가 흐르면 이회로가 동작하여 출력전압을 떨어뜨려 과전류를 보호하는 과전류 보호회로부와; 출력에 충분한 전류를 공급하기 위한 출력 버퍼회로부로 구성됨을 특징으로 한다.

Description

정전압 발생회로{Regulator circuit for generating of stability voltage}
본 발명은 정전압 발생 회로에 관한 것으로, 특히 온도보상과 아울러 과전류 보호회로를 구비하여 안정된 전압레벨을 유지할 수 있도록 한 정전압 발생회로에 관한 것이다.
일반적으로 정전압 회로는 각종 전자제품의 전원장치에 있어서, 안정된 전원레벨을 확보하기 위해 기본적으로 필요한 회로로서 단일 소자로서 제품화되어 거의 모든 저전압 전원 회로에 사용되고 있다.
그런데 정전압 소자는 여러 종류가 알려져 있으며 각 회로적 특성에 따라 다양하게 활용되고 있으며, 출력전압에 이상이 발생하였을때 이를 제어하기 위한 안정된 회로가 필요하게 되었다.
따라서 본 발명은 정전압 회로에서 출력전압의 이상 발생시 자동으로 출력전압을 떨어뜨려 과전류 보호를 할 수 있도록 한 정전압 회로를 제공하기 위한 것이다.
또한 본 발명은 온도가 높아지면 출력전압을 떨어뜨리는 기능을 하는 온도보호회로를 포함하여 안정된 동작을 하도록 한 정전압 회로를 제공하기 위한 것이다.
도 1은 본 발명에 의한 정전압 발생 회로도.
〈도면의 부요부분에 대한 부호의 설명〉
10 : 바이어스 회로부 20 : 기준전압 발생부
30 : 온도보상 회로부 40 : 과전류 보호회로부
50 : 출력 버퍼회로부
이와 같은 목적을 달성하기 위한 본 발명에 의한 정전압 발생회로는,
전류 미러 형식으로 각각의 회로에 전류를 공급하는 바이어스 회로부와; 두개의 저항과 두개의 트랜지스터로 구성된 전형적인 밴드갭 볼테지 레퍼런스 회로로서 기준전압을 발생하는 기준전압발생부와; 평소에 동작하지 않다가 온도가 높아지면 동작되어 출력전압을 떨어뜨리기 위한 온도보호회로와; 출력에 어느 이상의 전류가 흐르면 이회로가 동작하여 출력전압을 떨어뜨려 과전류를 보호하는 과전류 보호회로부와; 출력에 충분한 전류를 공급하기 위한 출력 버퍼회로부로 구성됨을 특징으로 한다.
이하 본 발명의 실시예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.
도 1은 본 발명에 의한 정전압 발생회로도이다.
본 발명의 정전압 회로는 크게 5개의 블록으로 나눌수 있다. 전류 미러 형식으로 각각의 회로에 전류를 공급하는 바이어스 회로부(10)와, 두개의 저항과 두개의 트랜지스터로 구성된 전형적인 밴드갭 볼테지 레퍼런스 회로로서 기준전압을 발생하는 기준전압발생부(20)와, 평소에 동작하지 않다가 온도가 높아지면 동작되어 출력전압을 떨어뜨리기 위한 온도보호회로(30)와, 출력에 어느 이상의 전류가 흐르면 이회로가 동작하여 출력전압을 떨어뜨려 과전류를 보호하는 과전류 보호회로부(40)와, 출력에 충분한 전류를 공급하기 위한 출력 버퍼회로부(50)로 구성된다.
상기 바이어스 회로부(10)는, 에미터가 입력전원(IN)단에 연결된 3개의 피앤피 트랜지스터(Q1 - Q3)의 베이스가 공통으로 연결되어 출력 버퍼회로부(50)에 바이어스 전원을 출력함과 아울러 상기 트랜지스터(Q1)의 콜렉터와 공통으로 저항(R1)에 연결되고, 그 저항(R1)의 출력전원이 상기 기준전압 발생회로부의 입력 바이어스 신호로서 출력됨과 아울러 앤피앤 트랜지스터(Q4)의 콜렉터에 연결되고, 그 트랜지스터(Q4)의 콜렉터와 에미터 사이에 저항(R2)이 병렬 연결되고, 그 트랜지스터(Q4)의 에미터가 상기 피앤피 트랜지스터(Q2)의 콜렉터에 베이스와 콜렉터가 연결된 피앤피 트랜지스터(Q5)의 에미터 및 저항(R3)에 연결되며, 그 트랜지스터(Q5)의 콜렉터가 베이스에 연결되고 상기 피앤피 트랜지스터(Q3)의 콜렉터에 상기 앤피앤트랜지스터(Q4)의 베이스와 함께 콜렉터가 연결된 앤피앤 트랜지스터(Q6)의 에미터가 상기 저항(R3)의 출력단과 연결되어 상기 기준전압 발생부(20)의 기준전압 발생 바이어스 전압으로 출력되도록 구성된다.
상기 기준전압 발생부(20)는, 저항(R4)을 통해서 입력전압(IN)을 에미터에인가받는 두개의 피앤피 트랜지스터(Q7, Q8)의 공통 베이스에 상기 바이어스 회로부(10)의 저항(R1) 출력이 연결되고, 그 트랜지스터(Q8)의 콜렉터가 트랜지스터(Q9, Q10, Q11)의 에미터에 공통으로 연결되며, 상기 2개의 피앤피 트랜지스터(Q9, Q10)의 베이스가 공통으로 연결됨과 아울러 그 공통 베이스에 피앤피 트랜지스터(Q9)의 콜렉터와 앤피앤 트랜지스터(Q12)의 콜렉터에 연결되며, 그 앤피앤 트랜지스터(Q12)의 에미터가 저항(R5)을 통한 후 앤피앤 트랜지스터(Q13)의 에미터와 저항(R6)에 연결되고, 그 저항(R6)이 저항(R8)을 통해 그라운드단자(GND)에 연결되며, 상기 바이어스부(10)의 트랜지스터(Q6)의 에미터 출력이 트랜지스터(Q12),(Q13)의 베이스와 피앤피 트랜지스터(Q11)의 콜렉터에 연결되며, 상기 피앤피 트랜지스터(Q11)의 베이스가 상기 피앤피 트랜지스터(Q10)의 베이스와 앤피앤 트랜지스터(Q13)의 콜렉터에 연결됨과 아울러 콘덴서(C1)을 통해서 상기 저항(R6)의 접속점에 연결되어 구성된다.
상기 온도보상회로부(30)는, 에미터에 저항(R10)을 통해 입력전압(IN)이 인가되는 2개의 피앤피 트랜지스터(Q14, Q15)의 베이스에 상기 바이어스회로부(10)의 저항(R1)의 출력이 공통으로 인가되고, 그 피앤피 트랜지스터(Q14)의 콜랙터가 앤피앤 트랜지스터(Q16)의 베이스에 인가된과 아울러 저항(R7)을 통해서 상기 바이어스 회로부(10)의 트랜지스터(Q6)의 에미터 출력에 연결되며, 상기 피앤피 트랜지스터(Q15)의 콜렉터가 상기 바이어스 회로부(10)의 트랜지스터(Q6)의 출력에 연결되고, 상기 앤피앤트랜지스터(Q16)의 콜렉터는 상기 기준전압 발생부(20)의 트랜지스터(Q8)의 콜렉터 출력단에 연결되고, 에미터는 상기 바이어스 회로부(10)의 트랜지스터(Q6)의 에미터 출력단에 연결되어 구성된다.
상기 과전류 보호회로(40)는, 상기 기준전압 발생부(20)의 트랜지스터(Q8)의 콜렉터 출력이 피앤피 트랜지스터(Q17)의 에미터에 연결되고, 상기 기준전압 발생부(20)의 트랜지스터(Q7)의 출력이 상기 앤피앤 트랜지스터(Q17)의 베이스와, 앤피앤 트랜지스터(Q18)의 콜렉터와, 콘덴서(C2) 및 피앤피 트랜지스터(Q19)의 에미터에 연결되고, 상기 앤피앤 트랜지스터(Q17)의 콜렉터가 상기 앤피앤 트랜지스터(Q18)의 에미터 및 상기 피앤피 트랜지스터(Q19)의 콜렉터, 피앤피 트랜지스터의 콜렉터에 접속되고, 상기 기준전압 발생부(20)의 트랜지스터(Q8)의 콜렉터 출력을 베이스에 인가받고 콜렉터가 상기 입력전원(IN)에 연결된 앤피앤 트랜지스터(Q21)의 에미터가 상기 피앤피 트랜지스터(Q19, Q20)의 베이스에 공통 접속됨과 아울러 저항(R9)을 통해 그들의 콜렉터에 접속되며, 그 콜렉터 공통 접속점이 상기 바이어스 발생부(10)의 트랜지스터(Q6)의 에미터 출력에 연결되고, 상기 콘덴서(C2)가 상기 앤피엔 트랜지스터(Q18)의 베이스에 접속된후 저항(R16)을 통해서 앤피앤 트랜지스터(Q27)의 콜렉터와 출력버퍼회로부(50)에 연결되고, 저항(R17)을 더 통해서 상기 트랜지스터(Q27)의 베이스에 접속되며, 그 트랜지스터(Q27)의 에미터가 출력단(Out1)과 상기 바이어스 발생부(10)의 트랜지스터(Q6)의 에미터출력단에 연결되고, 저항(R18)을 통해서 그라운드(GND)단에 연결되어 구성된다.
상기 출력버퍼 회로부(50)는, 상기 바이어스 발생부(10)의 트랜지스터(q1)의 콜렉터 출력이 베이스에 공통 접속된 2개의 피앤피 트랜지스터(Q22, Q23)의 에미터가 공통으로 입력전원(IN)단에 접속되고, 상기 피앤피 트랜지스터(Q22)의 콜렉터는상기 바이어스 발생부(10)의 트랜지서터(Q6)의 에미터 출력단에 접속되고, 상기 트랜지그터(Q23)의 콜렉터는 트랜지스터(Q24)의 베이스와, 상기 과전류 보호회로부(40)의 트랜지스터(Q20)의 에미터에 접속되며, 에미터가 입력단자(IN)에 접속되고 저항(R11)을 통해 베이스가 입력단자(IN)에 접속된 피앤피 트랜지스터(Q25)의 콜렉터가 출력 트랜지스터(Q26)의 베이스에 접속됨과 아울러 저항(R13)을 통해서 상기 과전류 보호회로부(40)의 트랜지스터(Q27)의 콜렉터 단에 접속되며, 상기 트랜지스터(Q25)의 베이스단이 상기 트랜지스터(Q24)의 콜렉터에 접속되고, 그 트랜지스터(Q24)의 에미터가 저항(R14)을 통해서 상기 트랜지스터(Q26)의 베이스에 접속되고, 상기 트랜지스터(Q24)의 에미터가 저항(R12)을 통해서는 상기 바이어스 발생부(10)의 트랜지스터(Q6)의 에미터 출력단에 접속되며, 상기 출력트랜지스터(Q26)의 에미터가 저항(R15)을 통해서 출력단자(Out1)에 접속되어 구성된다.
이와 같이 구성된 본 발명은, 바이어스 발생부(10)의 상단에 있는 3개의 피앤피 트랜지스터(Q1, Q2, Q3)와, 저항(R1, R2)이 직렬로 연결되고, 입력단자(IN)의 전원인가 시 전류가 흐르게 되며, 이에따라 이 트랜지스터(Q1 - Q3)와 병렬로 연결된 트랜지스터(Q5, Q6))들이 전류 미러 형식으로 각각의 회로에 전류를 공급하게된다. 상기 피앤피 트랜지스터(Q1)의 콜렉터단 출력이 상기 출력버퍼 회로부(50)의 트랜지스터(Q22, Q23)의 베이스 바이어스로서 공급되고, 그 트랜지스터(Q1)의 콜레터출력이 저항(R1)을 통하고, 트랜지스터(Q4)와 저항(R2)의 제어를 받는 저항(R1)의 출력단 출력이 기준전압 발생부(20)의 입략 트랜지스터(Q7, Q8)의 베이스 바이어스와, 온도보상 회로부(30)의 입력 트랜지스터(Q14, Q15)의 베이스 바이어스를 제어한다. 그리고, 상기 입력단 트랜지스터(Q1-Q3)와 병렬연결되어 전류 미러형식으로 바이어스 전류를 발생하는 트랜지스터(Q6)의 에미터단 출력은 각부의 바이어스 전류로서 공급됨과 아울러 과전류 보호회로부(40)의 출력단자(out1)에 출력으로서 출력된다.
기준전압 발생부(20)는, 바이어스 발생부(10)의 바이어스에 전류에 의해 입력단 피앤피 트랜지스터(Q7, Q8)가 동작되어 트랜지스터(Q8)의 콜렉터 출력이 기준 전압으로 출력되는데, 이때 상기 바이어스 발생부(10)에 의해 제어되는 앤피앤 트랜지스터(Q12)와 2개의 저항(R5, R6)에 의해 피앤피 트랜지스터(Q9, Q10)의 베이스 바이어스가 제어되어 그들 트랜지스터(Q9, Q10)에 의해 상기 트랜지스터(Q8)의 콜렉터 출력인 기준전압이 제어되며, 아울러 트랜지스터(Q10)의 콜렉터 출력에 의해 피앤피 트랜지스터(Q11)가 제어되고 그 피앤피 트랜지스터(Q11)에 의해 상기 기준전압이 제어된다. 또한 상기 트랜지스터(S10)의 콜렉터 출력은 콘덴서(C1)에 의해 잡음이 제거되고, 아울러 그 출력은 트랜지스터(Q13)에 의해 상기 저항(R5, R6)의 접속점 전류를 제어하게 된다. 따라서 기준전압 발생부(20)는 두개의 저항(R5, R6)과, 두개의 트랜지스터(Q10, Q12)에 의해 바이어스가 조절되는 전형적인 밴드갭 볼테지 리퍼런스(bandgap voitage reference)회로로서 이 칩의 중심 기능으로 작용하게된다.
온도보상 회로부(30)는, 트랜지스터(Q16)와, 저항(R7)이 병렬연결되어 있으며, 저항(R7)에 걸리는 전압이 평소에 일정하며, 이와 병렬로 연결된트랜지스터(Q16)는 평소에 턴온 되지 않을 정도이나, 온도가 높아지면 바이폴라 트랜지스터(Q16)의 Vbe(베이스-에미터 전압)이 낮아지면서 턴온되어 출력전압을 떨어드린다. 즉 온도보호 회로가 된다.
과전류 보호회로부(40)는, 기준전압 발생부(20)의 출력에 의해 제어되는 트랜지스터(Q21)에 의해 트랜지스터(Q19, Q20)이 제어되어 출력버퍼 회로부(50)의 과전류를 제어하는데, 출력 버퍼회로부(50)의 입력트랜지스터(Q22, Q23)에 의해 턴온된 전류가 트랜지스터(Q24)를 제어하는데 이때 과전류 보호회로부(40)의 트랜지스터(Q24)를 통해서 다시 저항(R12)를 통해 상기 트랜지스터(Q24)의 에미터 출력 즉, 출력 트랜지스터(Q26)의 베이스 바이어스를 제어하게 되므로, 출력에 이상의 전류가 흐르면 이회로가 동작하여 출력전압을 떨어뜨리게 되는 것이다.
출력버퍼 회로부(50)는 바이어스 발생부(10)의 트랜지스터(Q1)의 출력에 의해 입력 트랜지스터(Q22, Q23)의 베이스 바이어스가 제어되어 트랜지스터(Q24)의 턴온을 제어하며, 그 트랜지스터(Q24)와 저항(R11)에 의해 베이스가 제어되는 피앤피 트랜지스터(Q25)의 출력이 출력 트랜지스터(Q26)의 베이스를 제어하게 된다. 아울러 상기 과전류 보호회로부(40)의 제어에 의해 과전류 발생시 출력전압을 떨어뜨리는 기능을 함게 하게 되며, 출력트랜지스터(Q26)의 에미터 저항(R15)을 통해서 정전압을 출력하게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은 온도보상회로를 구비하여 칩의 온도가 올라가면 내부 바이폴라 트랜지스터가 동작하여 출력전압을 떨어뜨리는 작용으로 온도보호기능을 하게 되며, 과전류 보호회로부의 동작에 의해 출력에 과전류가 발생되면 그만큼 출력전압을 떨어뜨려 과전류 보호기능을 하므로, 항상 안정된 정전압을 유지하여 제공할 수 있는 효과가 있다.

Claims (3)

  1. 정전압 발생 칩의 회로에 있어서,
    전류 미러 형식으로 각각의 회로에 전류를 공급하는 바이어스 회로부와;
    두개의 저항과 두개의 트랜지스터로 구성된 전형적인 밴드갭 볼테지 레퍼런스 회로로서 기준전압을 발생하는 기준전압발생부와;
    평소에 동작하지 않다가 온도가 높아지면 동작되어 출력전압을 떨어뜨리기 위한 온도보호회로와;
    출력에 어느 이상의 전류가 흐르면 이회로가 동작하여 출력전압을 떨어뜨려 과전류를 보호하는 과전류 보호회로부와;
    출력에 충분한 전류를 공급하기 위한 출력 버퍼회로부로 구성되고,
    상기 바이어스 회로부는,
    에미터에 입력전원을 인가받는 3개의 피앤피 트랜지스터(Q1 -Q3)의 베이스가 상기 트랜지스터(Q1)의 콜렉터와 공통접속 되어 상기 출력버퍼회로부(50)에 출력바이어스를 출력함과 아울러 저항(R1)을 통해서는 상기 기준전압 발생부(20)의 바이어스 전원으로 출력하고, 그 저항(R1)의 출력을 상기 피앤피 트랜지스터(Q3)의 콜렉터 출력에 의해 제어되는 앤피앤 트랜지스터(Q4) 및 병렬 접속된 저항(R2)을 통한후, 상기 피앤피 트랜지스터(Q2)의 출력에 의해 제어되는 앤피앤 트랜지스터(Q5)의 출력과 함께 저항(R3)에 접속하고, 상기 피앤피 트랜지스터(Q2)의 출력에 의해 제어되는 앤피앤 트랜지스터(Q6)의 출력을 상기 저항(R3)의 출력과 함께 상기 각부의 바이어스전원으로 출력하도록 구성되고,
    상기 기준전압 발생부는,
    저항(R4)을 통해서 입력전압(IN)을 에미터에 인가받는 두개의 피앤피 트랜지스터(Q7, Q8)의 공통 베이스에 상기 바이어스 회로부(10)의 저항(R1) 출력이 연결되고, 그 트랜지스터(Q8)의 콜렉터가 트랜지스터(Q9, Q10, Q11)의 에미터에 공통으로 연결되며, 상기 2개의 피앤피 트랜지스터(Q9, Q10)의 베이스가 공통으로 피앤피 트랜지스터(Q9)의 콜렉터와 앤피앤 트랜지스터(Q12)의 콜렉터에 연결되며, 그 앤피앤 트랜지스터(Q12)의 에미터가 저항(R5)을 통한 후 앤피앤 트랜지스터(Q13)의 에미터와 저항(R6)에 연결되고, 그 저항(R6)이 저항(R8)을 통해 그라운드단자(GND)에 연결되며, 상기 바이어스부(10)의 트랜지스터(Q6)의 에미터 출력이 트랜지스터(Q12),(Q13)의 베이스와 피앤피 트랜지스터(Q11)의 콜렉터에 연결되며, 상기 피앤피 트랜지스터(Q11)의 베이스가 상기 피앤피 트랜지스터(Q10)의 베이스와 앤피앤 트랜지스터(Q13)의 콜렉터에 연결됨과 아울러 콘덴서(C1)을 통해서 상기 저항(R6)의 접속점에 연결되어 구성되며,
    상기 온도보상회로부는,
    에미터에 저항(R10)을 통해 입력전압(IN)이 인가되는 2개의 피앤피 트랜지스터(Q14, Q15)의 베이스에 상기 바이어스회로부(10)의 저항(R1)의 출력이 공통으로 인가되고, 그 피앤피 트랜지스터(Q14)의 콜랙터가 앤피앤 트랜지스터(Q16)의 베이스에 인가된과 아울러 저항(R7)을 통해서 상기 바이어스 회로부(10)의 트랜지스터(Q6)의 에미터 출력에 연결되며, 상기 피앤피 트랜지스터(Q15)의 콜렉터가 상기 바이어스 회로부(10)의 트랜지스터(Q6)의 출력에 연결되고, 상기 앤피앤트랜지스터(Q16)의 콜렉터는 상기 기준전압 발생부(20)의 트랜지스터(Q8)의 콜렉터 출력단에 연결되고, 에미터는 상기 바이어스 회로부(10)의 트랜지스터(Q6)의 에미터 출력단에 연결되어 구성되고,
    상기 과전류 보호회로는,
    상기 기준전압 발생부(20)의 트랜지스터(Q8)의 콜렉터 출력이 피앤피 트랜지스터(Q17)의 에미터에 연결되고, 상기 기준전압 발생부(20)의 트랜지스터(Q7)의 출력이 상기 앤피앤 트랜지스터(Q17)의 베이스와, 앤피앤 트랜지스터(Q18)의 콜렉터와, 콘덴서(C2) 및 피앤피 트랜지스터(Q19)의 에미터에 연결되고, 상기 앤피앤 트랜지스터(Q17)의 콜렉터가 상기 앤피앤 트랜지스터(Q18)의 에미터 및 상기 피앤피 트랜지스터(Q19)의 콜렉터, 피앤피 트랜지스터의 콜렉터에 접속되고, 상기 기준전압 발생부(20)의 트랜지스터(Q8)의 콜렉터 출력을 베이스에 인가받고 콜렉터가 상기 입력전원(IN)에 연결된 앤피앤 트랜지스터(Q21)의 에미터가 상기 피앤피 트랜지스터(Q19, Q20)의 베이스에 공통 접속됨과 아울러 저항(R9)을 통해 그들의 콜렉터에 접속되며, 그 콜렉터 공통 접속점이 상기 바이어스 발생부(10)의 트랜지스터(Q6)의 에미터 출력에 연결되고, 상기 콘덴서(C2)가 상기 앤피엔 트랜지스터(Q18)의 베이스에 접속된 후 저항(R16)을 통해서 앤피앤 트랜지스터(Q27)의 콜렉터와 출력버퍼회로부(50)에 연결되고, 저항(R17)을 더 통해서 상기 트랜지스터(Q27)의 베이스에 접속되며, 그 트랜지스터(Q27)의 에미터가 출력단(Out1)과 상기 바이어스 발생부(10)의 트랜지스터(Q6)의 에미터출력단에 연결되고, 저항(R18)을 통해서 그라운드(GND)단에 연결되어 구성된 것을 특징으로 하는 정전압 회로.
  2. 삭제
  3. 삭제
KR10-2004-0000160A 2004-01-02 2004-01-02 정전압 발생회로 KR100456194B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2004-0000160A KR100456194B1 (ko) 2004-01-02 2004-01-02 정전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0000160A KR100456194B1 (ko) 2004-01-02 2004-01-02 정전압 발생회로

Publications (1)

Publication Number Publication Date
KR100456194B1 true KR100456194B1 (ko) 2004-11-09

Family

ID=49516268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0000160A KR100456194B1 (ko) 2004-01-02 2004-01-02 정전압 발생회로

Country Status (1)

Country Link
KR (1) KR100456194B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972368B1 (ko) 2010-04-26 2010-07-26 (주) 파워에이앤디 Ｌｅｄ 램프 조도제어용 보호회로
KR101240910B1 (ko) 2010-10-07 2013-03-11 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 정전압 전원 회로
CN104111688A (zh) * 2014-05-13 2014-10-22 西安电子科技大学昆山创新研究院 一种具有温度监测功能的BiCMOS无运放带隙电压基准源

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100972368B1 (ko) 2010-04-26 2010-07-26 (주) 파워에이앤디 Ｌｅｄ 램프 조도제어용 보호회로
KR101240910B1 (ko) 2010-10-07 2013-03-11 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 정전압 전원 회로
CN104111688A (zh) * 2014-05-13 2014-10-22 西安电子科技大学昆山创新研究院 一种具有温度监测功能的BiCMOS无运放带隙电压基准源
CN104111688B (zh) * 2014-05-13 2016-04-13 西安电子科技大学昆山创新研究院 一种具有温度监测功能的BiCMOS无运放带隙电压基准源

Similar Documents

Publication Publication Date Title
KR930006304B1 (ko) 온도검출회로
KR100456194B1 (ko) 정전압 발생회로
JPS6059807A (ja) トランジスタ保護回路
JPH07104372B2 (ja) 電圧比較回路
GB2355552A (en) Electronic circuit for supplying a reference current
US20050174177A1 (en) High-frequency integrated circuit device having high efficiency at the time of low power output
JP4403113B2 (ja) 定電圧電源
JP2946373B2 (ja) 利得可変増幅器
JP3710616B2 (ja) トランジスタ保護回路および出力電力増幅回路
JP2709033B2 (ja) 定電圧発生回路
KR100523799B1 (ko) 정전압 발생회로
JP3425961B2 (ja) 制御回路装置
JP4259860B2 (ja) ザッピング回路
KR100189776B1 (ko) 히스테리시스를 갖는 서멀 셧트 다운회로
KR200323428Y1 (ko) 정전압 발생회로
US5877655A (en) Device for limiting the output current of an operational amplifier
JP4646470B2 (ja) コンパレータ回路
KR100208682B1 (ko) 전류원 회로
KR100538188B1 (ko) 레귤레이터의 누설전류를 감소하기 위한 출력전원 단속회로
KR0155339B1 (ko) 히스테리시스를 갖는 서멀 셧트 다운 회로
JP2961909B2 (ja) バッファアンプ
JPH0259630A (ja) 温度検出回路
US6130582A (en) Amplifier circuit including compensation circuitry for canceling variations in an amplifier feedback signal
KR0180507B1 (ko) 과열 방지회로
JPH09305245A (ja) リモートセンス式電源装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120810

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150908

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 16