KR100452689B1 - 플라즈마 디스플레이 패널의 에너지 회수장치 - Google Patents

플라즈마 디스플레이 패널의 에너지 회수장치 Download PDF

Info

Publication number
KR100452689B1
KR100452689B1 KR10-2001-0062402A KR20010062402A KR100452689B1 KR 100452689 B1 KR100452689 B1 KR 100452689B1 KR 20010062402 A KR20010062402 A KR 20010062402A KR 100452689 B1 KR100452689 B1 KR 100452689B1
Authority
KR
South Korea
Prior art keywords
inductor
layer
energy recovery
pcb
pattern
Prior art date
Application number
KR10-2001-0062402A
Other languages
English (en)
Other versions
KR20030029719A (ko
Inventor
최정필
정문식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0062402A priority Critical patent/KR100452689B1/ko
Publication of KR20030029719A publication Critical patent/KR20030029719A/ko
Application granted granted Critical
Publication of KR100452689B1 publication Critical patent/KR100452689B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/46—Connecting or feeding means, e.g. leading-in conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/62—Circuit arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 실장되는 부품의 수 및 전자파의 발생을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 에너지 회수장치에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 에너지 회수장치는 제 1층에 지그재그 패턴 또는 나선형 패턴으로 형성되는 인덕터와, 제 1층의 윗층에 위치되어 인덕터와 중첩되도록 그라운드 패턴이 형성되는 제 2층과, 제 1층의 아래층에 위치되어 인덕터와 중첩되도록 그라운드 패턴이 형성되는 제 3층을 구비하며, 제 2층에는 인덕터와 자신에게 실장되는 부품이 전기적으로 접속될 수 있도록 적어도 둘 이상의 비아홀이 형성된다.

Description

플라즈마 디스플레이 패널의 에너지 회수장치{Energy Recovery Apparatus in Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 에너지 회수장치에 관한 것으로 특히, 실장되는 부품의 수 및 전자파의 발생을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 에너지 회수장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(FieldEmission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로 루미네센스(Electro-Luminescence : EL) 표시장치 등이 있다.
이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1전극(12Y) 및 제 2전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22) 및 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 서브필드(SF1 내지 SF8)는 다시 리셋 기간, 어드레스 기간, 서스테인 기간 및 소거기간으로 분할되어 구동된다.
여기서, 리셋기간은 방전셀에 균일한 벽전하를 형성하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인 기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 소거기간은 서스테인 기간에 발생된 서스테인 방전을 소거하는 기간이다.
이와 같이 구동되는 교류 면방전 PDP의 어드레스 방전 및 서스테인 방전에는 수백 볼트 이상의 고압이 필요하게 된다. 따라서, 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 에너지 회수장치가 이용된다. 에너지 회수장치는 제 1전극(12Y) 및 제 2전극(12Z) 사이의 전압을 회수하여 다음 방전시의 구동전압으로 회수된 전압을 이용한다.
도 2는 서스테인 방전 전압을 휘수하기 위하여 제 1전극에 형성된 에너지 회수장치를 나타내는 도면이다.
도 2를 참조하면, 종래의 에너지 회수장치는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1,S3)와, 패널 커패시터(Cp)와 인덕터(L) 사이에병렬로 접속된 제 2 및 제 4 스위치(S2,S4)로 구성된다.
패널 커패시터(Cp)는 제 1전극(Y)과 제 2전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 2 스위치(S2)는 기준 전압원(Vs)에 접속되고, 제 4 스위치(S4)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다.
소스 커패시터(Cs)는 기준 전압원(Vs)의 절반값에 해당하는 Vs/2의 전압을 충전할 수 있는 용량값을 갖는다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 4 스위치(S1내지S4)는 전류의 흐름을 제어한다. 제 2전극(Z)에 형성되는 에너지 회수장치는 패널 커패시터(Cp)를 중심으로 제 1전극(Y)에 형성되는 에너지 회수장치와 대칭적으로 형성된다. 한편, 제 1및 제 2스위치(S1,S2)와 인덕터(L)의 사이에는 각각 설치된 제 1 및 제 2 다이오드(D1,D2)는 전류가 역방향으로 흐르는 것을 방지한다.
도 3은 도 2에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
T1 기간 이전에 패널 커패시터(Cp)에는 0 볼트의 전압이 충전됨과 아울러 소스 커패시터(Cs)에는 Vs/2의 전압이 충전되어 있다고 가정하여 동작과정을 상세히 설명하기로 한다.
T1 기간에는 제 1 스위치(S1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 전류패스가 형성되면 소스 커패시터(Cs)에 충전된 Vs/2의 전압은 패널 커패시터(Cp)로 공급된다. 이때, 인턱터(L)와 패널 커패시터(Cp)가 직렬 공진회로를 형성하기 때문에 패널 커패시터(Cp)에는 소스 커패시터(Cs) 전압의 두배인 Vs 전압이 충전된다.
T2 기간에는 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온되면 기준 전압원(Vs)의 전압이 제 1전극(Y)에 공급된다. 제 1전극(Y)에 공급되는 기준 전압원(Vs)의 전압은 패널 커패시터(Cp)의 전압이 기준 전압원(Vs) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 한편, 패널 커패시터(Cp)의 전압은 T1기간에 Vs까지 상승하였기 때문에 서스테인 방전을 일으키기 위해 외부에서 공급해 주는 구동전력이 최소화된다.
T3 기간에는 제 1 스위치(S1)가 턴-오프(Turn-off)된다. 이때, 제 1전극(Y)은 T3의 기간동안 기준 전압원(Vs)의 전압을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 이때, 소스 커패시터(Cs)에는 Vs/2의 전압이 충전된다.
T5 기간에는 제 3스위치(S3)가 턴-오프됨과 아울러 제 4스위치(S4)가 턴-온된다. 제 4스위치(S4)가 턴-온되면 패널 커패시터(Cp)와 기저전압원(GND)간의 전류패스가 형성되어 패널 커패시터(Cp)의 전압이 0볼트로 하강한다. T6 기간에는T5 상태를 일정 시간동안 유지한다. 실제로, 제 1전극(Y) 및 제 2전극(Z)에 공급되는 교류 구동펄스는 T1 내지 T6 기간이 주기적으로 반복되면서 얻어지게 된다.
이와 같은 종래의 에너지 회수장치의 인덕터(L) 용량은 서스테인 전압원의 전압이 인가될 수 있도록, 즉 소정이상의 전류가 통과할 수 있도록 설정된다. 따라서, 인덕터(L)는 많은 부피를 가지도록 형성되고, 많은 부피를 가지도록 형성된 인덕터(L)가 실장되는 회로기판도 크게 형성되어야 한다. 한편, 인덕터(L)에 전류가 공급될 때 인덕터(L)는 많은 전자파(electromagnetic interference : 이하 "EMI"라 함)를 방출한다. 이와 같이, 인덕터(L)에서 방출된 EMI는 여과없이 패널외부로 방출된다.
따라서, 본 발명의 목적은 실장되는 부품의 수 및 전자파의 발생을 최소화할 수 있도록 한 플라즈마 디스플레이 패널의 에너지 회수장치를 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 종래의 에너지 회수장치를 나타내는 회로도.
도 3은 도 2에 도시된 에너지 회수장치에 포함된 스위치들의 동작과정을 나타내는 타이밍도.
도 4는 본 발명의 제 1실시예에 의한 에너지 회수회로에 설치되는 인덕터를 나타내는 도면.
도 5는 인쇄회로기판에 인덕터를 형성하기 위한 패턴을 나타내는 도면.
도 6은 본 발명의 제 2실시예에 의한 에너지 회수회로에 설치되는 인덕터를 나타내는 도면.
도 7은 본 발명의 제 3실시예에 의한 에너지 회수회로에 설치되는 인덕터를 나타내는 도면.
도 8은 도 7에 도시된 인덕터를 등가적으로 나타내는 회로도.
도 9는 본 발명의 제 4실시예에 의한 에너지 회수회로에 설치되는 인덕터를나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y : 제 1전극
12Z : 제 2전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체층 30,36,38,48,50,52 : PCB
32,44 : 실장부품 34,39,62 : 인덕터
40,42,56,58,60 : 홀 46,54 : 그라운드 패턴
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 에너지 회수장치는 제 1층에 지그재그 패턴 또는 나선형 패턴으로 형성되는 인덕터와, 제 1층의 윗층에 위치되어 인덕터와 중첩되도록 그라운드 패턴이 형성되는 제 2층과, 제 1층의 아래층에 위치되어 인덕터와 중첩되도록 그라운드 패턴이 형성되는 제 3층을 구비하며, 제 2층에는 인덕터와 자신에게 실장되는 부품이 전기적으로 접속될 수 있도록 적어도 둘 이상의 비아홀이 형성된다.
상기 비아홀은 인턱터의 양측 끝단 부분과 중첩되는 제 1 및 제 2홀을 구비한다.
상기 비아홀은 제 1 및 제 2홀 사이에 형성되어 인덕터의 용량이 조절될 수 있도록 인덕터의 양측 끝단 사이 중 어느 한곳과 실장되는 부품이 접속될 수 있는 제 3홀을 추가로 구비한다.본 발명의 플라즈마 디스플레이 패널의 에너지 회수장치는 인쇄회로기판에 패턴으로 실장된 인덕터와, 인쇄회로기판에 실장됨과 아울러 인덕터의 일측 끝단과 전기적으로 접속되어 인덕터의 다른 끝단에 접속된 패널 커패시터의 충전경로를 형성하는 제 1다이오드와, 인쇄회로기판에 실장됨과 아울러 인덕터의 양측 끝단 중 어느 한 곳과 전기적으로 접속되어 패널 커패시터의 방전경로를 형성하는 제 2다이오드를 구비하며, 충전경로를 형성하는 인덕터의 용량보다 상기 방전경로를 형성하는 인덕터의 용량이 크게 설정된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 4 내지 도 9을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 제 1실시예에 의한 에너지 회수회로에 설치되는 인덕터를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 에너지 회수회로에 설치되는 인덕터(34)는 인쇄 회로 기판(30)(Printed Circuit Board : 이하 "PCB"라 함)에 PCB 패턴으로 형성된다. 다시 말하여, 인덕터(34)는 PCB(30)에 배선들이 패터닝될 때 지그재그 형태로패터닝된다. 인덕터(34)가 PCB 패턴으로 패터닝된 후 인덕터(34)와 전기적으로 접속되도록 외부에서 부품(32)(예를 들면, 스위칭소자 또는 다이오드)들이 실장된다.
이와 같이 인덕터(34)가 PCB 패턴으로 형성되면, 즉 외부에서 인덕터(34)가 실장되지 않고 PCB(30) 자체가 인덕터(34) 역활을 함으로써 PCB(30)의 크기가 줄어들 수 있다. 한편, 인덕터(34)는 지그재그 패턴 뿐만 아니라 다양한 패턴으로 형성될 수 있다. 예를 들어, 인덕터(34)는 도 5와 같이 나선형 패턴으로 형성될 수 있다.
도 6은 본 발명의 제 2실시예에 의한 에너지 회수회로에 설치되는 인덕터를 나타내는 도면이다.
도 6을 참조하면, 에너지 회수회로는 PCB 패턴으로 인덕터(39)가 형성되는 PCB 내층(38)과, 부품(44)들이 실장되는 PCB 외층(36)을 구비한다.
PCB 외층(36)은 외부에서 실장되는 부품(44)과 인덕터(39)를 전기적으로 접속시키기 위한 제 1 및 제 2 비아 홀(40,42)과, 인덕터(39)와 중첩되도록 형성되는 그라운드 패턴(46)을 구비한다. PCB 내층(38)에는 PCB 패턴으로 인덕터(39)가 형성된다.
그라운드 패턴(46) 및 인덕터(39)는 PCB 내층(38) 및 PCB 외층(36)의 배선들과 동시에 패터닝된다. 인덕터(39)는 제 1 및 제 2 비아 홀(40,42)을 통해 외부에서 실장되는 부품(44)과 전기적으로 접속된다. 그라운드 패턴(46)은 기저전압원(GND)과 전기적으로 접속된다. 이와 같은 그라운드 패턴(46)은 인덕터(39)와 중첩되도록 형성되어 인덕터(39)로부터 발생되는 EMI를 흡수한다.따라서, 본 발명의 제 2실시예에 의하면 에너지 회수회수의 동작시에 인덕터(38)에서 발생되는 EMI가 외부로 방출되는 것을 방지할 수 있다.
한편, 본 발명의 제 2실시예에서는 PCB 내층(38)의 배면에 적어도 하나 이상의 PCB층이 추가로 설치될 수 있다. 추가로 설치되는 PCB 층에도 PCB 외층(36)과 동일한 그라운드 패턴(46)이 인덕터(39)와 중첩되도록 설치되어 인덕터(39)로부터 발생되는 EMI를 흡수한다. 즉, 인덕터(39)를 감싸도록 상/하 PCB 층에 그라운드 패턴(46)을 형성함으로써 인덕터(39)에서 발생되는 EMI가 외부로 방출되는 것을 방지한다.
도 7은 본 발명의 제 3실시예에 의한 에너지 회수회로에 설치되는 인덕터를 나타내는 도면이다.
도 7을 참조하면, 에너지 회수회로에 설치되는 인덕터(50)는 PCB(48) 상에 PCB 패턴으로 형성된다. 인덕터(50)가 PCB(48)에 형성된 후 외부에서 부품(D1,D2)들이 실장된다. 실례로, 외부에서 인덕터(50)와 전기적으로 접속되는 제 1 및 제 2다이오드(D1,D2)가 PCB(48)에 실장된다. 이때, 제 1다이오드(D1)는 인덕터(50)의 측면부와 전기적으로 접속되고, 제 2다이오드(D2)는 인덕터(50)의 끝단과 전기적으로 접속된다.
한편, 제 1다이오드(D1)와 접속된 인덕터(50)는 일측 끝단부터 측면부까지의 용량, 즉 L1의 용량을 갖는다. 또한, 제 2다이오드(D2)와 접속된 인덕터(50)는 일측 끝단부터 다른측 끝단까지의 용량, 즉 L2의 용량을 갖는다. 즉, 본 발명의 제 3실시예에서는 실장되는 부품들(D1,D2)이 서로 상이한 지점에서 인덕터(50)에 접속되게 함으로써 하나의 인덕터(50)를 이용하여 2개의 용량값을 갖을 수 있다.
이와 같은 인덕터(50)가 설치된 에너지 회수회로는 등가적으로 도 8과 같이 표현될 수 있다.
도 8을 참조하면, 소스 커패시터(Cs)에 충전된 전압은 제 1스위치(S1), 제 1다이오드(D1) 및 L1의 용량을 가지는 인덕터(L)를 경유하여 패널 커패시터(Cp)로 방전된다. 이때, 인덕터(L)는 L1이라는 비교적 작은 용량을 가지므로 소스 커패시터(Cs)에서 방전되는 전압은 비교적 빠른 시간안에 패널 커패시터(Cp)로 공급될 수 있다. 즉, 서스테인 방전을 빠르게 일으킬 수 있다.
패널 커패시터(Cp)에 충전된 전압은 L2의 용량을 가지는 인덕터(L), 제 2다이오드(D2) 및 제 2스위치(S2)를 경유하여 소스 커패시터(Cs)로 방전된다. 이때, 인덕터(L)는 L1보다 큰 L2의 용량을 가지므로 패널 커패시터(Cp)에서 방전된 전압은 효율적으로 소스 커패시터(Cs)로 공급된다.
한편, 본 발명의 제 2 및 제 3실시예는 도 9와 같이 혼합하여 실시될 수 있다.
도 9를 참조하면, 인턱터(62)가 설치되는 PCB 내층(52)과, 부품(D1,D2)들이 실장되는 PCB 외층(50)이 도시되어 있다.
PCB 외층(50)에는 외부에서 실장되는 부품(D1,D2)들과 인덕터(62)를 전기적으로 접속시키기 위한 제 1 및 제 2비아 홀(56,58)과, 도시되지 않은 부품들과 인덕터(62)를 전기적으로 접속시키기 위한 제 3비아 홀(60)과, 인덕터(62)와 중첩되도록 형성되는 그라운드 패턴(54)을 구비한다.
제 1 및 제 3비아 홀(56,60)은 인덕터(62)의 양측 끝단과 중첩되도록 형성된다. 제 2비아 홀(58)은 인덕터(62)의 측면과 중첩되도록 제 1 및 제 3비아 홀(56,60)의 사이에 설치된다. PCB 외층(50)에 실장된 제 2다이오드(D2)는 제 1비아 홀(56)을 경유하여 인덕터(62)의 일측단과 전기적으로 접속된다. PCB 외층(50)에 실장된 제 1다이오드(D1)는 제 2비아 홀(58)을 경유하여 인덕터(62)의 측면부와 전기적으로 접속된다. 그라운드 패턴(54)은 제 2비아 홀(58) 및 제 2 비아 홀(58)을 경유하여 제 1다이오드(D1)와 접속되는 배선과 전기적으로 접속되지 않도록 형성된다.
이와 같이 형성된 에너지 회수회수는 서스테인 방전을 빠르게 일으킬 수 있다. 또한, 그라운드 패턴(54)에 의하여 인덕터(62)에서 발생하는 EMI가 패널 외부로 방출되는 것을 방지할 수 있다. 그외의 동작과정 및 구성은 본 발명의 제 2 및 제 3실시예와 동일하다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 에너지 회수장치에 의하면 인덕터를 PCB 패턴으로 형성하기 때문에 PCB에 실장되는 부품수를 줄일 수 있다. 따라서, PCB의 크기가 줄어들 수 있다. 또한, PCB 패턴으로 형성된 인덕터의 상층 및/또는 하층에 그라운드 패턴을 형성하여 인덕터에서 발생된 EMI가 패널의 외부로 유출되는 것을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 제 1층에 지그재그 패턴 또는 나선형 패턴으로 형성되는 인덕터와,
    상기 제 1층의 윗층에 위치되어 상기 인덕터와 중첩되도록 그라운드 패턴이 형성되는 제 2층과,
    상기 제 1층의 아래층에 위치되어 상기 인덕터와 중첩되도록 그라운드 패턴이 형성되는 제 3층을 구비하며,
    상기 제 2층에는 상기 인덕터와 자신에게 실장되는 부품이 전기적으로 접속될 수 있도록 적어도 둘 이상의 비아홀이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 에너지 회수장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 비아홀은 상기 인턱터의 양측 끝단 부분과 중첩되는 제 1 및 제 2홀을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 에너지 회수장치.
  4. 제 3 항에 있어서,
    상기 비아홀은 상기 제 1 및 제 2홀 사이에 형성되어 상기 인덕터의 용량이 조절될 수 있도록 상기 인덕터의 양측 끝단 사이 중 어느 한곳과 상기 실장되는 부품이 접속될 수 있는 제 3홀을 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 에너지 회수장치.
  5. 삭제
  6. 인쇄회로기판에 패턴으로 실장된 인덕터와,
    상기 인쇄회로기판에 실장됨과 아울러 상기 인덕터의 일측 끝단과 전기적으로 접속되어 상기 인덕터의 다른 끝단에 접속된 패널 커패시터의 충전경로를 형성하는 제 1다이오드와,
    상기 인쇄회로기판에 실장됨과 아울러 상기 인덕터의 양측 끝단 중 어느 한 곳과 전기적으로 접속되어 상기 패널 커패시터의 방전경로를 형성하는 제 2다이오드를 구비하며,
    상기 충전경로를 형성하는 인덕터의 용량보다 상기 방전경로를 형성하는 인덕터의 용량이 크게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 에너지 회수장치.
KR10-2001-0062402A 2001-10-10 2001-10-10 플라즈마 디스플레이 패널의 에너지 회수장치 KR100452689B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0062402A KR100452689B1 (ko) 2001-10-10 2001-10-10 플라즈마 디스플레이 패널의 에너지 회수장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0062402A KR100452689B1 (ko) 2001-10-10 2001-10-10 플라즈마 디스플레이 패널의 에너지 회수장치

Publications (2)

Publication Number Publication Date
KR20030029719A KR20030029719A (ko) 2003-04-16
KR100452689B1 true KR100452689B1 (ko) 2004-10-14

Family

ID=29564022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0062402A KR100452689B1 (ko) 2001-10-10 2001-10-10 플라즈마 디스플레이 패널의 에너지 회수장치

Country Status (1)

Country Link
KR (1) KR100452689B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177064B2 (en) * 2004-06-11 2007-02-13 Lg Chem, Ltd. Display device using printed circuit board as substrate of display panel
KR100658326B1 (ko) * 2005-04-29 2006-12-15 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수장치
KR100869795B1 (ko) * 2006-11-02 2008-11-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199310A (ja) * 1985-02-28 1986-09-03 Showa Electric Wire & Cable Co Ltd プリント基板型電磁遅延線
JPH0738262A (ja) * 1993-07-21 1995-02-07 Nagano Japan Radio Co プリント基板
JPH07202374A (ja) * 1994-01-06 1995-08-04 Fuji Electric Co Ltd プリント基板のパターン
KR960028714A (ko) * 1994-12-31 1996-07-22 엄길용 프린트 배선회로용 기판에 인쇄된 코일
JPH10149134A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp プラズマディスプレイの駆動装置
JPH11259035A (ja) * 1998-03-13 1999-09-24 Matsushita Electric Ind Co Ltd 平面表示装置の駆動回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61199310A (ja) * 1985-02-28 1986-09-03 Showa Electric Wire & Cable Co Ltd プリント基板型電磁遅延線
JPH0738262A (ja) * 1993-07-21 1995-02-07 Nagano Japan Radio Co プリント基板
JPH07202374A (ja) * 1994-01-06 1995-08-04 Fuji Electric Co Ltd プリント基板のパターン
KR960028714A (ko) * 1994-12-31 1996-07-22 엄길용 프린트 배선회로용 기판에 인쇄된 코일
JPH10149134A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp プラズマディスプレイの駆動装置
JPH11259035A (ja) * 1998-03-13 1999-09-24 Matsushita Electric Ind Co Ltd 平面表示装置の駆動回路

Also Published As

Publication number Publication date
KR20030029719A (ko) 2003-04-16

Similar Documents

Publication Publication Date Title
KR100538324B1 (ko) 플라즈마 디스플레이 패널의 전극 구동회로
US7692608B2 (en) Energy recovery circuit and energy recovering method using the same
KR100426190B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100452689B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR100588019B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR100489274B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR20010097044A (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
KR100499374B1 (ko) 에너지 회수장치 및 방법과 이를 이용한 플라즈마디스플레이 패널의 구동방법
KR100508243B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100503606B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100480153B1 (ko) 에너지 회수능력을 갖는 서스테인 구동장치 및 방법
KR100492186B1 (ko) 플라즈마 디스플레이 패널
KR100475157B1 (ko) 플라즈마 디스플레이 패널
KR100366943B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 그구동방법
KR100488451B1 (ko) 에너지 회수장치 및 이를 이용한 에너지 회수방법
KR100503730B1 (ko) 에너지 회수장치 및 방법
KR100452690B1 (ko) 플라즈마 디스플레이 패널
KR100508244B1 (ko) 에너지 회수장치
KR100472357B1 (ko) 플라즈마 디스플레이 패널
KR100547978B1 (ko) 에너지 회수방법
KR100508248B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100508247B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100364397B1 (ko) 구동회로 일체형 플라즈마 디스플레이 패널
KR100373531B1 (ko) 플라즈마 디스플레이 패널의 전력 회수장치 및 그 구동방법
KR20040090079A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee