KR100451737B1 - Ｄｍｄ 패널 - Google Patents

Abstract

본 발명은 DMD 패널을 제공하기 위한 것으로서, 복수 개의 서브-픽셀로 구성된 단위 픽셀을 복수 개 구비하고, 한 세그먼트 당 제1 비트 데이터를 PWM 방식으로 상기 제1 비트 데이터로 시분할하여 상기 단위 픽셀에 인가하고, 상기 단위 픽셀을 구성하는 각각의 서브-픽셀에, 제1 비트 데이터의 시분할 인가때마다 상기 서브-픽셀의 수에 해당하는 제2 비트 데이터를 인가하여 상기 서브-픽셀을 온-오프(on-off) 제어하여 계조 처리하는 구동부를 구비하여, 단위 픽셀을 복수 개의 서브-픽셀로 분할하여 서브-픽셀 수만큼의 화면 계조도가 증가되어 DMD 패널의 칼라 구현성이 높아지고, 서브-픽셀 증가로 인한 계조도 증가로 서브-필드(sub-field) 수를 감소시키므로 어드레스 클럭 속도를 감소시키는 효과가 있다.

Description

ＤＭＤ 패널{Digital Micro-mirror Device Panel}

본 발명은 단위 픽셀을 분할한 디지털 마이크로-미러 소자를 이용한 화면 계조 처리 방법 및 구동방식에 관한 것이다.

최근 반사형 프로젝터로 각광을 받는 DLP의 패널로 사용되는 DMD 패널의 화면 계조 처리와 구동방법에 관한 것이다.

도1a는 종래 기술에 따른 DMD 패널의 단위 픽셀의 구조 단면도이다.

도1b 및 도1c에 도시한 바와 같이, 두개의 어드레스 전극 및 마이크로-미러(Micro-mirror) 하부의 금속에 의해 구동되며, 이때 온-오프(On-Off)의 두 가지 전기적인 신호를 가지고 펄스폭 변조(Pulse Width Modulation, 이하 PWM 이라 명함) 방법을 사용하여 구동을 한다.

구동방식은 상판의 마이크로-미러 하부 금속에 인가된 양의 바이어스(Positive bias)에 의해서 하판의 어드레스 전극의 극성에 따라 마이크로-미러가 편향되어 입사되는 빛을 반사하거나 왜곡시킨다.

도1b에서는 어드레스 전극과 마이크로-미러 하부 금속 사이에 전기적인 인력이 작용하여 마이크로-미러가 왼쪽으로 편향되어 있는 상태를 나타낸다.

이 상태에서 빛이 왼쪽에서 마이크로-미러로 입사되면, 빛이 경로는 입사방향에 수직하게 반사된다. 이 과정에 의하여 외부 화면의 출력 상태가 턴-온(turn-on)이 된다.

도1c에서는 어드레스 전극과 마이크로-미러 하부 금속 사이에 전기적인 인력이 작용하여 마이크로-미러가 오른쪽으로 편향되어 있는 상태를 나타낸다.

이 상태에서 빛이 왼쪽으로 미러에 입사되면 빛은 반사되지 않고 왜곡이 된다. 이 과정에 의하여 외부 화면의 출력 상태가 턴-오프(turn-off)가 된다.

DMD 패널은 아날로그 방식의 비선형적인 전기 광학적인 특성을 갖지 않고, 온-오프의 디지털 신호만을 사용한다.

DMD 패널을 디스플레이 패널로써 사용할 경우에는 PWM 방법을 사용하여 화면의 계조 표현을 해야 한다. 예로써 프로젝터에서는 컬러 휠을 Red/Green/Blue/White로 세그먼트로 분할하여 시분할의 PWM 방식을 사용하여 화면의 계조처리를 한다.

이러한 방식은 각각의 세그먼트에서 8bit의 화상신호를 사용하므로 시분할 PWM 방식을 사용할 경우에는 고속의 클럭이 사용되는 문제가 있다.

또한 이러한 단순 PWM 구동방식은 화질을 저하시키는 콘터 노이즈(False Contour Noise) 같은 문제를 야기하므로, 서브-필드(sub-field) 확장 및 재배열을 통하여 화상정보를 균일하게 분산을 시켜야 한다.

도2a는 PDP 분야에서 초기에 제안한 PWM 구동방식이다.

PWM 방식의 계조 표현 방식은 하나의 계조에 대해 상위 비트 ~ 하위 비트를누적하여 계조 표현을 하는 것으로, 예를 들어 1필드(Field)의 프레임을 8개의 서브-필드 프레임으로 나누어 시분할을 하여 계조표현을 한다.

이러한 PWM 방식은 빛을 투사하는 시간에 따라 계조를 표시하는 방식으로, 따라서 예를 들어 8비트로 계조를 표현하는 경우, 상위 비트는 빛을 투사하는 시간이 길고, 하위 비트는 빛을 투사하는 시간이 짧게 된다.

이때, 클럭 속도가 빠르게 되면 상기 하위 비트는 투사시간이 짧기 때문에 계조 표현에 문제가 발생할 수 있다.

도2b는 동영상에서 연속적으로 발생되는 제1 필드(first-field)와 제2 필드(second-field)를 나타낸다.

예를 들어, 도2b에서 제1 필드의 MSB값(8)과 이어지는 제2 필드의 MSB를 제외한 모든 값(1,2,3,4,5,6,7)이 하이(Hi) 값을 가질 경우에 망막에서는 느끼는 화상정보는 256 값을 갖게 된다. 이와 같은 현상에 의해서 화상정보 값이 왜곡되어 윤곽 노이즈(false contour noise)가 발생이 된다.

이러한 문제점을 해결하기 위해서 8비트의 화상정보를 13비트로 확장하고, 표시시간을 재배열하면 윤곽 노이즈를 보상할 수가 있다.

이러한 방식을 DMD에 사용할 경우 윤곽 노이즈를 일정부분 제거할 수가 있으나, 고속 어드레스를 해야 하는 문제가 있다.

특히 DMD에서는 각각의 RGBW 세그먼트마다 할당되는 시간이 작기 때문에 어드레스에 많은 문제가 있으며 효율적인 윤곽 노이즈 제거에 문제가 많음을 알 수가 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 각각의 RGBW 세그먼트마다 할당되는 시간을 늘려 효율적인 어드레스를 가능하게 하며, 어드레스 시간을 늘임으로써 고속 클럭에 따른 화질 저하를 야기시키는 윤곽 노이즈가 제거된 DMD 패널을 제공하는데 그 목적이 있다.

도1a는 종래 기술에 따른 DMD 패널의 단위 픽셀의 구조 단면도이다.

도1b 및 도1c는 상기 도1a에 도시된 DMD 패널의 단위 픽셀의 동작도이다.

도2a는 PDP 분야에서 초기에 제안한 PWM 구동방식을 도시한 도면이다.

도3a는 본 발명에 따른 DMD의 단위 픽셀을 개념적으로 도시한 도면이다.

도3b는 본 발명에 따른 상기 도3a의 단위 픽셀을 구동하기 위한 DMD 패널의 각각의 서브-픽셀 구동부를 나타낸다.

도3c는 도3b에 도시된 DMD 패널의 각각의 서브-픽셀 구동부를 이용하여 단위 픽셀을 구동하기 위한 신호를 인가한 도면이다.

도4a는 본 발명에 따른 DMD 패널의 서브-픽셀 구조를 도시한 것이고, 도4b는 도4a의 A-A' 방향을 간략히 도시한 도면이다.

도5는 본 발명에 따른 DMD 패널의 단위 픽셀의 화면 계조 처리를 설명하기 위한 개념도이다.

*도면의 주요부분에 대한 부호의 설명

10 : 래치 11 : 인버터

20 : DMD 서브-픽셀 22, 24 : 힌지

26 : 미러 28, 30 : 어드레스 전극

32 : 절연층 34 : 실리콘 기판

36 : 스페이서 38 : 힌지 금속층

39 : 미러 금속층

상기와 같은 목적을 달성하기 위한 본 발명에 따른 DMD 패널의 특징은 미러, 상기 미러의 일측에 마주보고 형성된 힌지, 상기 미러 둘레에 상기 힌지와 연결되고, 상기 힌지와 동시에 형성되는 힌지 금속층, 상기 힌지 금속층 상에 상기 미러와 동시에 형성되는 미러 금속층, 상기 미러, 힌지, 힌지 금속층 및 미러 금속층 하부에 형성되고, 실리콘 기판 상부에 형성된 절연층, 상기 힌지 축의 하부 양측의 상기 절연층 상에 하나씩 형성되고, 상기 구동부에 의해 바이어스를 인가받아 상기 미러를 편향시키는 어드레스 전극 및, 상기 절연층 상부에 힌지 금속층 및 미러 금속층과 연결되어 상기 힌지 금속층 및 미러 금속층을 지지하는 스페이서로 구성된 복수 개의 서브-픽셀로 구성된 단위 픽셀을 복수 개 구비하고, 한 세그먼트 당 제1 비트 데이터를 PWM 방식으로 상기 제1 비트 데이터로 시분할하여 상기 단위 픽셀에 인가하고, 상기 서브-픽셀 당 하나씩 구비되고, 클럭에 따라 상기 서브-픽셀의 제2 비트 데이터를 입력 및 저장하여 상기 클럭에 따라 출력하는 래치와, 상기 서브-픽셀 당 하나씩 구비되고, 해당 서브-픽셀의 래치로부터 출력된 제2 데이터를 입력하여 반전 출력하는 인버터로 구성되어 상기 단위 픽셀을 구성하는 각각의 서브-픽셀에, 제1 비트 데이터의 시분할 인가때마다 상기 서브-픽셀의 수에 해당하는 제2 비트 데이터를 인가하여 상기 서브-픽셀을 온-오프(on-off) 제어하여 계조 처리하는 구동부를 구비하는데 있다.

상기 구동부는 상기 서브-픽셀 당 하나씩 구비되고, 클럭에 따라 상기 서브-픽셀의 제2 비트 데이터를 입력 및 저장하여 상기 클럭에 따라 출력하는 래치; 상기 서브-픽셀 당 하나씩 구비되고, 해당 서브-픽셀의 래치로부터 출력된 제2 데이터를 입력하여 반전 출력하는 인버터로 구성되고, 상기 어드레스 전극과 연결되는 어드레스 라인을 통해 상기 어드레스 전극에 상기 래치의 출력과 인버터의 출력에 따른 해당 바이어스를 인가하여 상기 미러를 편향시키고, 다음 제2 비트 데이터가 입력될 때까지 편향상태를 유지하는 것을 특징으로 한다.

이때, 상기 제2 비트 데이터는 상기 각 래치에 동시에 인가되는 것을 특징으로 한다.

본 발명의 특징에 따른 작용은 RGBW의 한 세그먼트에 대해서 예를 들어, 6비트 크기의 제1 비트 데이터는 시분할하여 단위 픽셀의 화면 계조 처리를 하고, 상기 제1 비트 데이터 각각에 종속되는 제2 비트 데이터의 크기를 2비트로 정함으로써 단위 픽셀을 2비트 즉, 4개의 서브-픽셀로 나누고 이 서브-픽셀을 온-오프 제어하여 복수 개의 서브-픽셀수 만큼의 화면 계조 레벨을 늘려 화면 계조 처리를 하여, 비디오 데이터(8bit) 256 화면 계조 처리가 가능하고, 종래의 할당된 시간이 짧은 하위 비트의 정확한 구현을 위해 필요했던 고속의 클럭 속도를 저속으로 구동하여도 하위비트의 정확한 구현이 가능해질 수 있다.

즉, 단위 픽셀의 한 세그먼트에 대해서 6bit로 시분할하여 화면 계조 처리를 하고, 4개의 서브-픽셀을 사용하여 온-오프(on-off)를 하면 2bit의 화면 계조 처리가 가능할 뿐만 아니라, 종래 8비트로 시분할하는 방식보다 2비트가 감소하였으므로, 그만큼 저속의 어드레스가 가능하다.

또한 저속의 어드레스로 인해, 고속 클럭에 따른 화질 저하를 야기시키는 윤곽 노이즈를 제거할 수 있다.

그리고, 효율적인 어드레스가 가능하도록 래치와 인버터를 사용하여 어드레스 라인을 줄이고 편향상태를 유지하도록 메모리 특성을 부여하였다.

본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

본 발명에 따른 DMD 패널의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도3a는 본 발명에 따른 DMD 패널의 단위 픽셀을 개념적으로 도시한 도면이다.

도3a에 도시한 바와 같이, DMD 패널의 단위 픽셀은 픽셀1, 픽셀2, 픽셀3, 픽셀4의 4개 서브-픽셀(sub-pixel)로 구성된다.

도4a는 본 발명에 따른 DMD 패널의 서브-픽셀 구조를 도시한 것이고, 도4b는 도4a의 A-A' 방향을 간략히 도시한 것이다.

도4a 및 도4b를 참조하여 DMD 패널의 서브-픽셀 구조를 설명하면 다음과 같다.

편향 빔 DMD 서브-픽셀(20)은 미러(26)와, 미러(26)의 일측에 마주보고 형성된 힌지(22,24)와, 상기 미러(26) 둘레에 상기 힌지(22,24)와 연결되고, 상기 힌지(22,24)와 동시에 형성되는 힌지 금속층(38)과, 상기 힌지 금속층(38) 상에 상기 미러(26)와 동시에 형성되는 미러 금속층(39)과, 상기 미러(26) 하부의 실리콘 기판(34)과, 상기 실리콘 기판(34) 상부에 형성된 절연층(32)과, 상기 힌지(22, 24) 축의 하부 양측의 상기 절연층(32) 상에 하나씩 형성되고, 구동부(미도시)에 의해 바이어스를 인가받아 상기 미러(26)를 편향시키는 어드레스 전극(28, 30), 및 상기 절연층(32) 상부에 힌지 금속층(38) 및 미러 금속층(39)과 연결되어 상기 힌지 금속층(38) 및 미러 금속층(39)을 지지하는 스페이서(36)로 구성된다.

미러 금속층(39) 및 힌지 금속층(38)을 식각한 후, 힌지(22, 26) 및 미러(26) 하부의 스페이서(36)를 제거하면 도4a 및 도4b와 같은 DMD 패널의 서브-픽셀(20)을 얻을 수 있다.

도3b는 본 발명에 따른 상기 도3a의 단위 픽셀을 구동하기 위한 DMD 패널의 각각의 서브-픽셀 구동부를 나타낸다.

도3b에 도시한 바와 같이, 각 서브-픽셀(20)은 하나의 래치(10)와 인버터(11)로 구동된 구동부에 의해 구동된다.

각각의 래치(10)에 입력된 데이터(dat)는 인버터(11)와 라인을 통하여 어드레스 라인에 전달된다. 전달된 데이터는 래치(10)의 특성에 의해서 미러(26)를 편향시키고, 다음 데이터 신호가 입력될 때까지 편향상태를 유지한다.

이와 같은 방식을 PWM방식과 겸용하여 사용하며, 기존 PWM 방식보다 클럭 주파수를 내릴 수가 있으며, 화면 계조 처리를 위한 데이터 처리가 용이해 진다.

도3c는 도3b에 도시된 DMD 패널의 각각의 서브-픽셀 구동부를 이용하여 단위 픽셀을 구동하기 위한 신호를 인가한 도면이다.

도3c에 도시된 바와 같이, D1 = L, D2 = H, D3 = H, D4 = H를 입력하고 Clock을 사용하여 샘플링하면 데이터들은 래치1에 L, 래치2에 H, 래치3에 H, 래치4에 H가 저장된다.

이때 각각의 래치(10)에 입력된 데이터(dat)가 인버터(11)와 라인을 통하여 어드레스 라인에 전달되면 픽셀 1에서는 미러(A)와 어드레스 전극(A1) 사이의 전기적인 인력과 미러(A)와 어드레스 전극(A2) 사이의 척력이 작용하여 A1쪽으로 미러(A)가 편향이 되며 미러 B, C, D에서는 B2, C2, D2쪽으로 편향이 된다.

이때 빛의 입사방향이 왼쪽에서 오른쪽일 경우에 A는 빛을 반사하여 출력을 온(on)으로 만들고 B, C, D는 빛을 왜곡시켜 출력을 off로 만든다.

여기서 의미하는 H, L값은 출력부에서 양의 바이어스(Positive bias)와 음의 바이어스(Negative bias)가 된다. 개념만 설명하는 취지에서 바이어스에 관련된 부분은 삭제하였다. 화면 계조 처리를 위한 방법으로는 PWM과 서브-픽셀을 사용하여 진행한다.

도5는 본 발명에 따른 DMD 패널의 단위 픽셀의 화면 계조 처리를 설명하기 위한 개념도이다.

RGBW의 한 세그먼트에 대해서 6bit로 시분할하여 화면 계조 처리를 하고, 4개의 서브-픽셀을 사용하여 온-오프(on-off)를 하면 2bit의 화면 계조 처리가 가능하다.

이와 같은 방법을 사용하면 비디오 데이터(8bit) 256 화면 계조 처리가 가능하고, 클럭 속도를 개선시킬 수가 있다.

이상에서 설명한 바와 같은 본 발명에 따른 DMD 패널은 다음과 같은 효과가 있다.

단위 픽셀을 복수 개의 서브-픽셀로 분할할 경우, 서브-픽셀 수만큼의 화면 계조도가 증가되어 DMD 패널의 칼라 구현성이 높아진다.

그리고, 서브-픽셀 증가로 인한 계조도 증가로 서브-필드(sub-field) 수를 감소시키므로 어드레스 클럭 속도를 감소시킨다.

또한 효율적인 어드레스가 가능하도록 래치와 인버터를 사용하여 어드레스 라인을 줄이고 편향상태를 유지하도록 메모리 특성을 부여하였다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (5)

1. 미러, 상기 미러의 일측에 마주보고 형성된 힌지, 상기 미러 둘레에 상기 힌지와 연결되고, 상기 힌지와 동시에 형성되는 힌지 금속층, 상기 힌지 금속층 상에 상기 미러와 동시에 형성되는 미러 금속층, 상기 미러, 힌지, 힌지 금속층 및 미러 금속층 하부에 형성되고, 실리콘 기판 상부에 형성된 절연층, 상기 힌지 축의 하부 양측의 상기 절연층 상에 하나씩 형성되고, 상기 구동부에 의해 바이어스를 인가받아 상기 미러를 편향시키는 어드레스 전극 및, 상기 절연층 상부에 힌지 금속층 및 미러 금속층과 연결되어 상기 힌지 금속층 및 미러 금속층을 지지하는 스페이서로 구성된 복수 개의 서브-픽셀로 구성된 단위 픽셀을 복수 개 구비하고, 한 세그먼트 당 제1 비트 데이터를 PWM 방식으로 상기 제1 비트 데이터로 시분할하여 상기 단위 픽셀에 인가하고,

   상기 서브-픽셀 당 하나씩 구비되고, 클럭에 따라 상기 서브-픽셀의 제2 비트 데이터를 입력 및 저장하여 상기 클럭에 따라 출력하는 래치와, 상기 서브-픽셀 당 하나씩 구비되고, 해당 서브-픽셀의 래치로부터 출력된 제2 데이터를 입력하여 반전 출력하는 인버터로 구성되어 상기 단위 픽셀을 구성하는 각각의 서브-픽셀에, 제1 비트 데이터의 시분할 인가때마다 상기 서브-픽셀의 수에 해당하는 제2 비트 데이터를 인가하여 상기 서브-픽셀을 온-오프(on-off) 제어하여 계조 처리하는 구동부를 구비하는 것을 특징으로 하는 DMD 패널.
2. 삭제
3. 삭제
4. 제1항에 있어서, 상기 구동부는

   상기 서브-픽셀 당 하나씩 구비되고, 클럭에 따라 상기 서브-픽셀의 제2 비트 데이터를 입력 및 저장하여 상기 클럭에 따라 출력하는 래치;

   상기 서브-픽셀 당 하나씩 구비되고, 해당 서브-픽셀의 래치로부터 출력된 제2 데이터를 입력하여 반전 출력하는 인버터로 구성되고,

   상기 어드레스 전극과 연결되는 어드레스 라인을 통해 상기 어드레스 전극에 상기 래치의 출력과 인버터의 출력에 따른 해당 바이어스를 인가하여 상기 미러를 편향시키고, 다음 제2 비트 데이터가 입력될 때까지 편향상태를 유지하는 것을 특징으로 하는 DMD 패널.
5. 제4항에 있어서, 상기 제2 비트 데이터는 상기 각 래치에 동시에 인가되는 것을 특징으로 하는 DMD 패널.