KR100450163B1 - 전류피드백을검출하기위한루프제어검출회로및방법 - Google Patents

전류피드백을검출하기위한루프제어검출회로및방법 Download PDF

Info

Publication number
KR100450163B1
KR100450163B1 KR1019970049407A KR19970049407A KR100450163B1 KR 100450163 B1 KR100450163 B1 KR 100450163B1 KR 1019970049407 A KR1019970049407 A KR 1019970049407A KR 19970049407 A KR19970049407 A KR 19970049407A KR 100450163 B1 KR100450163 B1 KR 100450163B1
Authority
KR
South Korea
Prior art keywords
signal
loop
control
control loop
state indicating
Prior art date
Application number
KR1019970049407A
Other languages
English (en)
Other versions
KR19980025076A (ko
Inventor
마지오케네스제이.
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR19980025076A publication Critical patent/KR19980025076A/ko
Application granted granted Critical
Publication of KR100450163B1 publication Critical patent/KR100450163B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/28—Arrangements for controlling current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Control Of Electric Motors In General (AREA)
  • Control Of Direct Current Motors (AREA)

Abstract

전류 피드백 제어 루프 내에서 제어 루프가 제어 가능한지 불가능한지 판단하기 위해 피드백 값들을 검출하기 위한 루프 제어 검출 회로(100)가 제공된다. 루프 제어 검출 회로(100)는 비교 회로와 레지스터 회로를 포함한다. 비교 회로는 하측 구동기(low side driver, 24)의 게이트 또는 게이트-소스간 전압으로서 공급되는 전류 피드백 제어 루프로부터의 피드백 제어 루프 신호를 수신하는 제1 비교기(102) 및 제2 비교기(106)를 포함한다. 제1 비교기(102)는 피드백 제어 루프 신호를 하측 구동기(24)의 임계치 전압에 상당하는 제1 전압 기준 신호와 비교하여, 응답으로 제1 비교 출력 신호를 발생시킨다. 제2 비교기(106)는 피드백 제어 루프 신호를 전류 피드백 제어 루프의 기준 증폭기(28)의 레일(rail) 또는 공급(supply) 전압에 상당하는 제2 전압 기준 신호와 비교하여, 응답으로 제2 비교 출력 신호를 발생시킨다. 레지스터 회로는 제1 플립 플롭(104), 제2 플립 플롭(108) 및 인에이블링 회로(110)를 포함한다. 제1 플립 플롭(104)과 제2 플립 플롭(108)은 정류자(commutator) 제어 신호와 같은 인에이블 상태의 타이밍 신호를 클럭 입력에서 수신하고, 응답으로 전류 피드백 제어 루프가 제어 가능하다는 것을 나타내는 상태의 제1 루프 제어 검출 신호 및 제2 루프 제어 검출 신호를 각각 발생시킨다. 제1 플립 플롭(104)과 제2 플립 플롭(108)은 각각 제1 비교 출력 신호 및 제2 비교 출력 신호를 수신하고 각각 제1 루프 제어 검출 신호 및 제2 루프 제어 검출 신호를 발생시킨다. 제1 기준 신호가 피드백 제어 루프 신호보다 크다는 것을 나타내는 상태의 제1 비교 출력 신호의 수신에 응답하여, 전류 피드백 제어 루프가 제어 불가능하다는 것을 나타내는 상태의 제1 루프 제어 검출 신호가 발생된다. 제2 기준 신호가 피드백 제어 루프 신호보다 작다는 것을 나타내는 상태의 제2 비교 출력 신호의 수신에 응답하여, 전류 피드백 제어 루프가 제어 불가능하다는 것을 나타내는 상태의 제2 루프 제어 검출 신호가 발생된다. 인에이블링 회로(110)는 제1 루프 제어 검출 신호와 제2 루프 제어 검출 신호를 수신하고, 전류 피드백 제어 루프가 제어 불가능하다는 것을 나타내는 상태의 제1 루프 제어 검출 신호 또는 제2 루프 제어 검출 신호의 수신에 응답하여, 전류 피드백 제어 루프가 제어 불가능하다는 것을 나타내는 상태의 루프 제어 검출 신호(120)를 발생시킨다.

Description

전류 피드백을 검출하기 위한 루프 제어 검출 회로 및 방법{LOOP CONTROL DETECTION CIRCUIT AND METHOD FOR DETECTING CURRENT FEEDBACK}
본 발명은 일반적으로 제어 회로 분야에 관한 것으로서, 특히 전류 피드백을 검출하기 위한 루프 제어 검출 회로 및 방법에 관한 것이다.
제어 루프는 전자 회로 내에서 전류 및 전압과 같은 전기적 양을 제어하거나 조정함으로써 여러 가지 값을 모니터링하고 제어하는데 광범위하게 사용된다. 예를 들면, 다상 직류 ("dc") 모터의 고정자 권선을 흐르는 전류는 특정한 상태 또는 정류 동안 권선을 흐르는 전류를 조정하는 다양한 제어 루프를 사용하여 제어될 수 있다.
소정 시간 및 소정 조건 동안에 제어 루프는 전류 또는 전압과 같은 특정 전기량을 제어할 수 없게 되거나 더 이상 조정 또는 제어할 수 없을 수 있다. 이러한 제어의 상실은 회로가 희망하는 대로 동작하지 못하게 하는 바람직스럽지 못한 또는 예기치 못한 회로의 동작(behavior)을 초래할 수 있다. 가끔 이러한 제어의 상실은 조정 작용이 가해지지 않으면 시스템을 완전히 망가지게 할 수도 있다. 제어 루프의 제어 상실이 일정 기간 동안 검출되지 않으면 문제는 더욱 커지게 된다.
많은 경우에 있어서, 만일 알려져 있다면 특정 제어 루프에 의한 제어의 상실은 특정 상태 또는 이벤트(event)의 종말을 의미하며 전기량을 더 제어하거나 조정하기 위해서 다른 회로 또는 제어 루프를 시작하게 할 수 있다. 이러한 제어의상실이 신속히 검출되지 않거나 또는 너무 긴 기간 동안 검출되지 않으면, 전체 시스템 성능은 제어 회로와 같은 다른 회로가 적시에 구현될 수 없어서 악화된다. 예를 들면, 다상 직류 모터의 고정자 권선 내에서 정류가 일어날 때, 전류는 한 코일을 통해서 흐름이 차단되고 다른 코일 내에서 흐르게 된다. 고정자 권선 코일을 통하는 전류는 전류 피드백을 갖는 제어 루프를 사용하여 제어된다. 일단 코일을 통해 흐르는 전류가 차단되면, 제어 루프는 제어를 상실하고 전류가 0로 유지되어 모터 전체 성능은 향상된다. 제어 루프가 그 코일을 통해 흐르는 전류를 다시 제어하려고 하여 코일 내에 바람직하지 않은 전류가 흐르게 될 때 문제가 발생한다.
상술한 내용으로부터 제어 루프가 제어를 상실하거나 특정 회로 파라미터를 더 이상 제어를 할 수 없게 되거나 또는 조정할 수 없게 되는지 여부와 그 때를 판단하기 위해, 제어 루프 내의 전류 피드백을 검출하기 위한 루프 제어 검출 회로 및 방법이 필요하다는 것을 알 수 있다. 본 발명에 따르면, 제어 루프 내의 피드백을 검출하기 위한 루프 제어 검출 회로 및 방법이 제공되는데, 이 회로 및 방법은 제어 루프에 의한 제어의 상실이 검출되지 않을 때 발생되는 단점 및 문제를 실질적으로 제거하거나 감소시킨다.
본 발명에 따르면, 제어 루프가 언제 제어를 상실하였는지를 판단하기 위해 제어 루프 내의 피드백 값을 검출하기 위한 루프 제어 검출 회로가 제공된다. 루프 제어 검출 회로는 비교 회로 및 레지스터 회로를 포함한다. 비교 회로는 제어 루프로부터의 피드백 제어 루프 신호를 기준 신호(reference signal)와 비교하고,그에 응답하여 기준 신호가 피드백 제어 루프 신호보다 큰지의 여부를 표시하는 상태의 비교 출력 신호를 발생시킨다. 다른 방법으로 또는 부가적으로는, 비교 회로가 제어 루프로부터의 피드백 제어 루프 신호를 제2 기준 신호와 비교하고, 그에 응답하여 제2 기준 신호가 피드백 제어 루프 신호보다 작은지의 여부를 나타내는 상태의 비교 출력 신호를 발생시킨다. 레지스터 회로는 정류기 제어 신호와 같은 타이밍(timing) 신호를 인에이블링 상태(enabled state)로 수신하고, 그에 응답하여 제어 루프가 제어되고 있는지를 나타내는 상태의 루프 제어 검출 신호를 발생시킨다. 레지스터 회로는 또한 비교 출력 신호를 수신하고 기준 신호가 피드백 제어 루프 신호보다 크다는 것을 나타내는 상태 또는 제2 기준 신호가 피드백 제어 루프 신호보다 작다는 것을 나타내는 상태의 비교 출력 신호의 수신에 응답하여 제어 루프가 제어를 상실했음을 나타내는 상태의 루프 제어 검출 신호를 발생시킨다.
본 발명은 다양한 기술적인 장점을 제공한다. 본 발명의 기술적인 장점은 제어 루프가 언제 제어를 상실했는지 또는 회로 파라미터를 더 이상 제어할 수 없는지를 판정하는 기능을 포함한다. 본 발명의 다른 기술적 장점은 제어 루프가 제어를 상실했음을 검출하는 것에 응답하여 제어 루프를 해방시키는 기능을 포함한다. 이것은 결국 전체적인 성능과 안정성을 향상시키게 된다. 본 발명의 또 다른 기술적인 장점은 더욱 일관된 회로 성능이 포함된다. 또 다른 기술적인 장점은 제어 루프가 제어를 상실했음을 판정한 것에 응답하여 부가적인 제어 회로와 같은 부가 회로를 구현하는 능력이다. 다른 기술적인 장점들은 다음의 설명 및 청구범위와 첨부된 도면으로부터 당업자라면 충분히 이해될 수 있다.
도 1은 제어 루프에 연결된 루프 제어 검출 회로의 회로 블록도.
도 2는 루프 제어 검출 회로의 회로도.
도 3은 IREGULATE와 루프 제어 검출 신호 간의 관계를 도시한 타이밍도 및 전류를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 루프 제어 검출 회로
102 : 제1 비교 회로
104 : 제1 플립-플롭
106 : 제2 비교 회로
108 : 제2 플립-플롭
110 : 인에이블링 회로
120 : 루프 제어 검출 신호
122 : 단절 스위치
124 : 접지 스위치
도 1은 루프 제어 검출 회로(100)의 회로 블록도이며, 고정자 권선 코일(32)을 흐르는 전류를 조정하거나 제어하기 위해 전류 피드백을 이용하는 전류 피드백 제어 루프에 연결되도록 도시되어 있다. 고정자 권선 코일(32)은 단상이거나 또는 다상 dc 모터에 사용되는 고정자 권선 코일일 수 있다. 루프 제어 검출 회로(100)는 하측 드라이버(low side driver) (LSD)(24) 및 감지 FET(26)의 게이트에 연결되고, 루프 제어 검출 신호(120)를 통해 단절 스위치(122) 및 접지 스위치(124)의 동작을 제어한다. 루프 제어 검출 회로(100)는 제어 루프가 고정자 권선 코일(32)을 통해 전류 IREGULATE를 제어하거나 조정하는 때에 단절 스위치(122)를 폐로 상태로 하고 접지 스위치(124)를 개로 상태로 한다. 제어 루프가 제어를 상실하거나 IREGULATE의 제어를 중단할 때마다, 루프 제어 검출 회로(100)는 루프 제어 검출 신호(120)를 언인에이블링 상태(unenabled state)로 하여, 단절 스위치(122)가 개로 상태가 되고 접지 스위치(124)가 폐로 상태로 되게 함으로써, LSD(24)와 감지 FET(26)의 게이트가 접지되도록 한다. 이것은 LSD(24)의 게이트-소스 간 전압을 0이 되게 하여 LSD(24)를 턴오프시킴으로써 제어 루프가 전류 IREGULATE를 제어하던 것을 효과적으로 해제하게 된다.
제어 루프는 LSD(24)의 게이트-소스 전압을 제어하여 고정자 권선 코일(32)을 통하는 전류 IREGULATE를 조절하는데 사용된다. LSD(24)의 게이트-소스 전압은 기준 증폭기(28)의 출력에 의하여 정해진다. LSD(24)가 포화 영역에서 작동하는 동안은 LSD(24)의 드레인, 소스, 및 채널을 통해 흐르는 전류 IREGULATE를 조절한다. 제어 루프는 먼저 고정자 권선 코일(32)로부터 공급되고 LSD(24)를 통하는 전류 IREGULATE를 감지하거나 미러링(mirroring)함으로써 작용한다. 전류 IREGULATE는 감지 FET(26)를 통해 미러링되고 도 1에 도시된 바와 같이 전류 ISENSE로 도시된다. 이는 감지 FET(26)과 LSD(24)의 게이트들의 결합과 그들의 소스 결합을 접지시킴으로써 달성된다. LSD(24)와 감지 FET(26)의 드레인은 증폭기(25)와 FET(27)를 포함하는 전압 폴로워 장치(voltage follower arrangement)를 통해 결합된다. 이 전압 폴로워 장치는 ISENSE가 IREGULATE에 비례하도록 하기 위하여 LSD(24)와 감지 FET(26)의 드레인에서의 전압이 거의 동일 수준으로 유지되도록 해준다. ISENSE는 전류 피드백 값으로 언급될 수 있다.
ISENSE는 전반적인 전력 소모를 최소화하기 위하여 IREGULATE의 임의 비례값이나 비율값으로 공급된다. 이는 LSD(24)의 채널 폭 대 길이(width-to-length)비와 감지 FET(26)의 채널 폭 대 길이 비 사이에 상대적으로 높은 비를 제공함으로써 달성될 수 있다. 예를들어, 1000:1의 비가 사용될 수 있다. 그 뿐만 아니라, 도 1에 도시된 전류 피드백 제어 루프가 n-채널 MOSFET와 같은 n-채널 FET를 사용하여 구현되더라도, 제어 루프는 p-채널 FET와 바이폴러 접합 트랜지스터와 트랜지스터 기술과 다양한 회로 기술을 사용함으로써 구현될 수 있다.
LSD(24)의 게이트-소스 전압을 제어하는 기준 증폭기(28)의 출력은 다음과같이 생성된다. 기준 증폭기(28)는 반전용 단자에서 ISENSE를 수신하고 비반전용 단자에서 기준 전류 IREF를 수신한다. IREF은 도 1에서 도시되지 않은 회로에 의해 공급되는, IREF제어로서 도시된 외부 제어선을 통해 제어되는 기준 전류 소스(30)에 의해 생성된다. IREF제어는 다상 직류 모터의 고정자 권선에서의 정류(commutation)를 제어하는 정류자 제어 회로에 의해 공급되어질 수 있다. 일단 정류(commutation)가 발생하면, 고정자 권선 코일을 통하여 제공되는 전류를 영으로 감소시키고 유지하는 것이 바람직하다.
기준 전류 IREF는 IREGULATE가 궁극적으로 목표값으로 공급되도록하는 ISENSE의 목표 값 또는 표적 값을 나타낸다. 기준 증폭기(28)는 IREF로부터 ISENSE를 감하고 이득 A에 이 오차 값을 곱하여 출력 제어 신호를 생성한다. 일반적으로, 기준 증폭기(28)는 IREF과 ISENSE의 차를 감지하여 LSD(24)의 게이트-소스 전압을 제어하기 위해 사용되는 대응되는 출력 신호, 궁극적으로는 IREGULATE를 생성한다. LSD(24)의 게이트-소스 전압을 조정함으로써, 고정자 권선 코일(32)을 흐르는 IREGULATE가 제어된다. 이와같이, 기준 증폭기(28)는 LCD(24)의 게이트-소스 전압을 조정하여 IREGULATE이 기준 전류 IREF에 비례하거나 관련되도록 한다.
제어 루프가 전류 IREGULATE을 계속 조절하는 동안, 루프 제어 검출 회로(100)는 LSD(24)와 감지 FET(26)에 공급된 게이트-소스 전압의 모니터(monitor)를 계속한다. 제어 루프가 IREGULATE을 조절하거나 제어하는 것을 계속하는 한, 루프 제어 검출 회로(100)는 인에이블링 상태의 루프 제어 검출 신호(120)를 생성한다. 루프 제어 검출 신호(120)가 인에이블링 상태로 공급되면, 단절 스위치(122)는 기준 증폭기(28)의 출력을 LSD(24)와 감지 FET(26)의 게이트들에 결합시켜 제어 루프가 전류 IREGULATE의 제어를 계속할수 있도록 한다. 접지 스위치(124)는 인에이블링 상태의 루프 제어 검출 신호(120)를 수신하는 동안 개로 상태가 된다.
일단 제어 루프가 더 이상 IREGULATE를 제어할 수 없다고 루프 제어 검출 회로(100)가 판정하면, 루프 제어 검출 회로(100)는 언인에이블링 상태의 루프 제어 검출 신호(120)를 제공한다. 그 결과로, 단절 스위치(122)는 개방되고 기준 증폭기(28)의 출력은 LSD(24)와 감지 FET(26)의 게이트들에 더 이상 결합되지 않는다. LSD(24)와 감지 FET(26)의 게이트들은 접지 스위치(124)를 통하여 접지에 결합되어 게이트-소스 전압이 0으로 된다. 이로써 LSD(24)가 턴오프되어 IREGULATE이 0으로 진행되어 0에 머무르게 됨으로써 전류 피드백 제어 루프를 효과적으로 감결합시키거나 해방시켜, 전류 피드백 루프가 IREGULATE을 제어하는 것을 방지시킨다. 만약 기준 증폭기(28)의 출력이 LSD(24)의 게이트에 결합된 상태로 되어 있으면, 예측할 수 없고 바람직하지못한 IREGULATE전류가 생성될 수 있다.
루프 제어 검출 회로(100)는 LSD(24)의 게이트-소스 전압이 그 임계 전압 이하인지 또는 게이트-소스 전압이 공급 전압 VCC가까이 또는 그 이상으로 공급되는지를 판단하여 제어 회로가 IREGULATE의 제어를 계속할 수 있는지를 판단한다. 루프 제어 검출 회로(100)의 한 실시예가 도 2에 도시되어있고 후술하기로 한다.
도 2는 루프 제어 검출 회로(100)의 회로 다이어그램이다. 루프 제어 검출 회로(100)는 제1 플립-플롭(104)의 클리어 입력에 결합된 제1 비교 회로(102)와, 제2 플립-플롭(108)의 클리어 입력에 결합된 제2 비교 회로(106)를 포함한다. 제1 플립-플롭(104)과 제2 플립-플롭(108)은 레지스터 회로로 언급될 수 있으며,제1 비교 회로(102)와 제2 비교 회로(106)는 비교 회로(comparison circuit)로 언급될 수 있다. 도 2에 도시된 실시예에서, 제1 플립-플롭(104)과 제2 플립-플롭(108)은 지연(delay) 또는 D-형 플립-플롭을 사용하여 구현될 수 있다. 제1 플립-플롭(104)과 제2 플립-플롭(108)의 출력들은 "AND" 게이트로 구현된 인에이블링 회로(enabling circuit)(110)에 입력으로서 공급된다. 인에이블링 회로(110)는 루프 제어 검출 신호(120)를 공급한다. 루프 제어 검출 신호(120)는 도 1에 도시된 전류 피드백 제어 루프가 IREGULATE과 같은 특정한 회로 값을 계속 조절할지를 지시한다. 루프 제어 검출 신호(120)를 이용하여 도 1의 단절 스위치(122)와 접지 스위치(124)에 대해서 위에서 언급된 것 처럼 검출된 제어 손실에 응답하여 목표 동작 또는 적절한 동작을 취할 수 있다.
제1 비교기(102)의 네가티브(-) 단자는 모니터링되는 제어 루프에 결합되며 포지티브(+) 단자는 0.6V 등의 기준 전압에 결합된다. 도 2의 실시예에서, 제2 비교 회로(106)의 포지티브 단자와 함께 제1 비교 회로(102)의 네가티브 단자는LSD(24)와 감지 FET(26)의 게이트에 결합되어 이들 두 FET의 게이트-소스 전압을 제공한다. 이 전압은 피드백 제어 루프 신호로 언급될 수 있다. 0.6 볼트 기준 전압은 LSD(24)의 게이트-소스 임계 전압에 상관되도록 설계되어 게이트-소스 전압이 임계 전압 아래로 떨어지면, LSD(24)가 턴오프되고 전류 IREGULATE의 제어를 중단하게 된다. 동일하게, 제2 비교 회로(106)의 네가티브 단자는 공급 전압 VCC에 상당하는 4.8 볼트와 같은 기준 전압에 결합된다. 만약 기준 증폭기(28)가 제어를 상실하여 레일(rail) 출력이나 전압 VCC를 데공하면, 제2 비교 회로(106)는 이러한 이벤트를 검출할 것이다.
제1 비교 회로(102)와 제2 비교 회로(106)는 도 1의 제어 루프가 언제 제어 루프를 상실하거나 전류 IREGULATE를 더 이상 제어하지 않는가를 판정하기 위해 사용된다. 그 결과로서, 최종적으로 루프 제어 검출 신호(120)가 모니터된 제어 루프에 의해 제어 상실을 지시하는 언인에이블링 상태로 공급될 것이다. 이는 아래와 같은 방식으로 발생된다.
초기에, 플립-플롭(104)과 제2 플립-플롭(108)은 그들의 클록 입력들에서 정류자 제어 신호를 그리고 그들의 입력들에서 VCC를 수신한다. 이 정류자 제어 신호는 타이밍 신호로서 언급되고, 이 실시예에서는 정류가 고정자 권선에서 발생한지를 지시하고, 그 결과로 도 1의 제어 루프가 고정자 권선 코일(32)를 통하여 전류 IREGULATE를 제어할 수 있게 된다. 인에이블링 상태의 타이밍 신호를 수신한 결과로,제1 플립-플롭(104)과 제2 플립-플롭(108)은 그들의 출력 Q에 입력 신호 VCC를 제공하며, 출력 Q는 인에이블링 회로(110)에 제공된다. 제1 플립-플롭(104)과 제2 플립-플롭(108)의 두 출력이 인에이블링 상태로 공급된 결과로, 인에이블링 회로(110)는 초기에 인에이블링 상태의 루프 제어 검출 신호(120)를 공급한다.
제1 비교 회로(102)와 제2 비교 회로(106)는 LSD(24)의 게이트-소스 전압을 그들 각각의 기준 전압 값과 계속적으로 비교함으로써 제어 루프의 상태(status)를 계속해서 모니터링한다. 본 실시예에서는 기준 전압 값들을 사용하였지만, 다른 실시예에서는 기준 전류를 사용할 수 있다는 것에 주목해야 한다. 제1 비교기(102)는 LSD(24)의 게이트-소스 전압이 0.6 볼트보다 높은 상태에 있는 동안 발생되어 인에블링되지 않은 상태로 공급되는 제1 비교 출력 신호를 생성한다. 제1 비교기(102)는 LSD(24)의 게이트-소스 전압이 0.6 볼트보다 낮은 상태에 있을 때는 인에블링 상태의 제1 비교 출력 신호를 생성한다. 제1 비교 출력 신호는 제1 플립-플롭(104)의 클리어 입력에 공급된다. 그리하여, 인에이블링 상태의 제1 비교 출력 신호가 공급되면, 제1 플립-플롭(104)의 출력 Q는 클리어된다. 그 결과로서, 루프 제어 검출 신호(120)는 인에이블링되지 않은 상태로 공급된다.
동일하게, 만일 제2 비교기(106)가 LSD(24)의 게이트-대-소스 전압이 4.8 볼트와 같은 공급 전압 Vcc보다 높은 전압에 있는 것으로 검출하면, 제2 비교기(106)는 제2 플립-플롭(108)의 클리어 입력에 인에이블링된 제2 비교 출력 신호를 공급한다. 그 결과로서, 제2 플립-플롭(108)의 출력 Q는 클리어되고 인에이블링되지않은 상태로 공급된다. 이로 인해, 인에이블링 회로(110)가 루프 제어 검출 신호(120)를 인에이블되지 않은 상태로 공급하게 됨으로써 결과적으로 LSD(24)의 게이트가 접지에 결합되고 IREGULATE는 0로 된다.
도 3은 IREGULATE와 루프 제어 검출 신호(120) 사이의 관계를 나타내는 전류도 및 타이밍도이다. 도 3의 상부에서, IREGULATE은 루프 제어 검출 신호(120)와 함께 도시되어 있다. 이 도면은 만일 LSD(24)의 게이트-대-소스 전압이 임계 전압 이하로 떨어지는 경우의 제1 비교기(102) 및 제1 플립-플롭(104)의 동작의 결과를 도시하기 위한 것이다. IREGULATE는 초기에는 일정 상태값으로 공급되지만 LSD(24)의 게이트-대-소스 전압이 감소될 때 전류 IREGULATE는 점점 더 낮은 값으로 감소하는 것으로 도시되어 있다. LSD(24)의 게이트-대-소스 전압이 임계 전압 레벨 이하로 떨어지는 순간, 제1 비교기(102)는 이를 검출하고 그에 응답하여 제1 플립-플롭(104)의 출력 Q를 클리어한다. 이로 인해, 루프 제어 검출 신호(120)는 인에이블된 상태에서 인에이블되지 않은 상태로 천이하게 된다. 이로써, 루프 제어 검출 신호(120)에 의해 도 1에 도시되어 있는 접지 스위치(124)가 닫혀져 LSD(24)의 게이트-소스 전압이 0으로 감소되고 제어 루프 회로가 턴오프된다.
도 3의 하부는 LSD(24)의 게이트-대-소스 전압이 공급 전압 Vcc를 초과하는 것으로 검출되는 경우의 제2 비교기(106) 및 제2 플립-플롭(108)의 동작의 결과를 도시한다. 도시된 바와 같이, IREGULATE는 초기에는 낮은 값 또는 0의 값으로 공급되지만 IREGULATE를 조절하는 LSD(24)의 게이트-대-소스 전압이 공급 전압 Vcc와 같아지거나 넘을 때까지 그 값이 증가한다. 그러한 때에, 기준 증폭기(28)는 레일 또는 Vcc값 또는 그 이상의 값으로 출력 신호를 공급한다. 이는 제어 루프가 제어를 상실하여 더 이상 효과적으로 IREGULATE를 제어할 수 없다는 것을 나타낸다. 제2 비교기(106) 및 제2 플립-플롭(108)은 이러한 상태를 검출하여 제2 플립-플롭(108)의 출력을 인에이블되지 않거나 클리어된 상태로 공급한다. 이로써, 인에이블링 회로(110)가 루프 제어 검출 신호(120)를 인에이블링되지 않은 상태로 공급함으로써 단절 스위치(122)가 개로되고 접지 스위치(124)가 폐로되어 LSD(24) 및 감지 FET(26)의 게이트-소스 전압이 0 볼트 또는 접지 전압으로 공급되어 진다.
이와 같이, 본 발명에 따르면, 상술한 장점들을 만족하는 루프 제어 검출 회로 및 전류 피드백을 검출하기 위한 방법이 제공되었다. 비록 바람직한 실시예가 상세히 기술되었지만, 다양한 변형, 대체, 및 변경이 본 발명의 범주에서 벗어나지 않고도 가능하다는 점을 이해하여야 한다. 예를 들면, 비록 본 발명은 제어 루프에서 전류 피드백을 검출하여 언제 제어 루프가 제어되지 않는지를 결정하는지에 대하여 기술되고 도시되었지만, 본 발명은 단지 전류 피드백을 검출하는 것에만 제한되는 것은 아니라 전압 및 다른 회로 파라미터를 검출하는데에도 사용될 수 있다. 바람직한 실시예에서 회로는 독립된 회로 또는 개별 회로로서 도시되었지만, 이러한 회로들은 본 발명의 범주를 벗어나지 않고 하나의 회로로 결합되거나 또는독립된 회로로 분리될 수 있다. 더욱이, 여기에 도시되어 있는 직접 연결은 본 기술 분야의 당업자에 의해 두 개의 장치들이 직접 연결되지 않고 중간 장치 또는 장치들을 통해 결합되어 여전히 본 발명에 의해 얻을 수 있는 바람직한 결과를 얻을 수 있도록 변경될 수도 있다. 다른 변형, 대체, 및 변경의 예들은 본 기술 분야의 당업자에 의해 쉽게 확인될 수 있고 이하의 청구항들에 의해 정의되는 본 발명의 사상과 범주에서 벗어나지 않고도 행해질 수 있다.

Claims (7)

  1. 제어 루프가 언제 제어를 상실하는지를 검출하기 위한 루프 제어 검출 회로에 있어서,
    상기 제어 루프로부터의 피드백 제어 루프 신호를 기준 신호와 비교하고, 응답으로 상기 기준 신호가 상기 피드백 제어 루프 신호보다 큰지의 여부를 나타내는 상태의 비교 출력 신호를 발생시키도록 동작하는 비교 회로와,
    인에이블링 상태의 타이밍 신호를 수신하고, 인에이블링 상태의 상기 타이밍 신호를 수신하는 것에 응답하여 상기 제어 루프가 제어 가능하다는 것을 나타내는 상태의 루프 제어 검출 신호를 발생시키도록 동작하며, 상기 비교 출력 신호를 수신하고 상기 기준 신호가 상기 피드백 제어 루프 신호보다 크다는 것을 나타내는 상태의 상기 비교 출력 신호를 수신하는 것에 응답하여 상기 제어 루프가 제어를 상실한 것을 나타내는 상태의 루프 제어 검출 신호를 발생하도록 동작하는 레지스터 회로
    를 포함하고,
    상기 레지스터 회로는 입력 신호를 수신하고 인에이블링 상태의 상기 타이밍 신호를 수신하는 것에 응답하여 상기 루프 제어 검출 신호를 상기 입력 신호에 대응하는 값으로 공급하도록 동작하는 루프 제어 검출 회로.
  2. 제어 루프가 언제 제어를 상실하는지를 검출하기 위한 루프 제어 검출 회로에 있어서,
    상기 제어 루프로부터의 피드백 제어 루프 신호를 기준 신호와 비교하고, 응답으로 상기 기준 신호가 상기 피드백 제어 루프 신호보다 큰지의 여부를 나타내는 상태의 비교 출력 신호를 발생시키도록 동작하는 비교 회로와,
    인에이블링 상태의 타이밍 신호를 수신하고, 인에이블링 상태의 상기 타이밍 신호를 수신하는 것에 응답하여 상기 제어 루프가 제어 가능하다는 것을 나타내는 상태의 루프 제어 검출 신호를 발생시키도록 동작하며, 상기 비교 출력 신호를 수신하고 상기 기준 신호가 상기 피드백 제어 루프 신호보다 크다는 것을 나타내는 상태의 상기 비교 출력 신호를 수신하는 것에 응답하여 상기 제어 루프가 제어를 상실한 것을 나타내는 상태의 루프 제어 검출 신호를 발생하도록 동작하는 레지스터 회로
    를 포함하고,
    상기 제어 루프는 전계 효과 트랜지스터의 게이트-소스간 전압을 제어함으로서 전류를 제어하고, 상기 피드백 제어 루프 신호는 상기 전계 효과 트랜지스터의 게이트-소스간 전압인 루프 제어 검출 회로.
  3. 제어 루프가 언제 제어를 상실하는지를 검출하기 위한 루프 제어 검출 회로에 있어서,
    상기 제어 루프로부터의 피드백 제어 루프 신호를 기준 신호와 비교하고, 응답으로 상기 기준 신호가 상기 피드백 제어 루프 신호보다 큰지의 여부를 나타내는상태의 비교 출력 신호를 발생시키도록 동작하는 비교 회로와,
    인에이블링 상태의 타이밍 신호를 수신하고, 인에이블링 상태의 상기 타이밍 신호를 수신하는 것에 응답하여 상기 제어 루프가 제어 가능하다는 것을 나타내는 상태의 루프 제어 검출 신호를 발생시키도록 동작하며, 상기 비교 출력 신호를 수신하고 상기 기준 신호가 상기 피드백 제어 루프 신호보다 크다는 것을 나타내는 상태의 상기 비교 출력 신호를 수신하는 것에 응답하여 상기 제어 루프가 제어를 상실한 것을 나타내는 상태의 루프 제어 검출 신호를 발생하도록 동작하는 레지스터 회로
    를 포함하고,
    상기 비교 회로는 상기 제어 루프로부터의 상기 피드백 제어 루프 신호를 제1 기준 신호와 비교하고, 응답으로 상기 제1 기준 신호가 상기 피드백 제어 루프 신호보다 큰지 여부를 나타내는 상태의 제1 비교 출력 신호를 발생시키도록 동작하는 제1 비교기를 포함하고, 상기 레지스터 회로는 상기 타이밍 신호를 수신하고, 인에이블 상태의 상기 타이밍 신호의 수신에 응답하여, 상기 제어 루프가 제어 가능하다는 것을 나타내는 상태의 제1 루프 제어 검출 신호를 발생시키도록 동작가능하고, 상기 제1 비교 출력 신호를 수신하고, 상기 제1 기준 신호가 상기 피드백 제어 루프 신호보다 크다는 것을 나타내는 상태의 상기 제1 비교 출력 신호의 수신에 응답하여, 상기 제어 루프가 제어 불가능하다는 것을 나타내는 상태의 제1 루프 제어 검출 신호를 발생시키도록 동작하는 제1 플립-플롭을 포함하며,
    상기 비교 회로는 상기 피드백 제어 루프 신호를 제2 기준 신호와 비교하고,응답으로 상기 피드백 제어 루프 신호가 상기 제2 기준 전압보다 큰지 여부를 나타내는 상태의 제2 비교 출력 신호를 발생시키도록 동작하는 제2 비교기를 포함하고, 상기 레지스터 회로는 상기 타이밍 신호를 수신하고, 인에이블 상태의 상기 타이밍 신호의 수신에 응답하여 상기 제어 루프가 제어 가능하다는 것을 나타내는 상태의 제2 루프 제어 검출 신호를 발생시키도록 동작가능하고, 상기 제2 비교 출력 신호를 수신하고, 상기 피드백 제어 루프 신호가 상기 제2 기준 신호보다 크다는 것을 나타내는 상태의 상기 제2 비교 출력 신호의 수신에 응답하여, 상기 제어 루프가 제어 불가능하다는 것을 나타내는 상태의 제2 루프 제어 검출 신호를 발생시키도록 동작하는 제2 플립-플롭을 포함하며,
    상기 제1 플립 플롭으로부터 상기 제1 루프 제어 검출 신호와 상기 제2 플립 플롭으로부터 상기 제2 루프 제어 검출 신호를 수신하고, 상기 제어 루프가 제어 불가능하다는 것을 나타내는 상태의 상기 제1 루프 제어 검출 신호 또는 상기 제2 루프 제어 검출 신호의 수신에 응답하여, 상기 제어 루프가 제어 불가능하다는 것을 나타내는 상태의 루프 제어 검출 신호를 발생시키도록 동작하는 인에이블링 회로를 더 포함하며,
    상기 인에이블링 회로는 AND 게이트인 루프 제어 검출 회로.
  4. 제어 회로에 있어서,
    전류 제어용 전류 피드백을 사용하는 제어 루프와,
    루프 제어 검출 회로를 포함하고,
    상기 루프 제어 검출 회로는,
    상기 제어 루프로부터의 피드백 제어 루프 신호를 기준 신호와 비교하고, 응답으로 상기 기준 전압이 상기 피드백 제어 루프 신호보다 큰지 여부를 나타내는 상태의 비교 출력 신호를 발생시키도록 동작하는 비교 회로와,
    인에이블 상태의 타이밍 신호를 수신하고, 인에이블 상태의 상기 타이밍 신호의 수신에 응답하여, 상기 제어 루프가 제어 가능하다는 것을 나타내는 상태의 루프 제어 검출 신호를 발생시키도록 동작하는 레지스터 회로
    를 포함하고,
    상기 제어 루프는 전계 효과 트랜지스터의 게이트-소스간 전압을 제어함으로서 전류를 제어하고, 상기 피드백 제어 루프 신호는 상기 전계 효과 트랜지스터의 게이트-소스간 전압인 제어 회로.
  5. 제4항에 있어서, 상기 루프 제어 검출 회로는 상기 전계 효과 트랜지스터로부터 상기 제어 루프를 분리하고 결합하기 위해 스위치를 개방하고 폐쇄하도록 동작가능하고, 상기 스위치는 상기 제어 루프가 제어 가능하다는 것을 나타내는 상태의 상기 루프 제어 검출 신호가 제공될 때 상기 제어 루프를 결합하고, 상기 제어 루프가 제어 불가능하다는 것을 나타내는 상태의 상기 루프 제어 검출 신호가 제공될 때 상기 제어 루프를 분리하도록 동작하는 제어 회로.
  6. 제어 루프 내에서 전류 피드백을 검출하기 위한 방법에 있어서,
    상기 제어 루프로부터의 전류 피드백 파라미터에 연관된 피드백 제어 루프 신호를 기준 신호와 비교하는 단계와,
    상기 기준 신호가 상기 피드백 제어 루프 신호보다 큰지 여부를 나타내는 상태의 비교 출력 신호를 발생시키는 단계와,
    인에이블 상태의 타이밍 신호를 수신하고, 상기 제어 루프가 제어 가능하다는 것을 나타내는 상태의 루프 제어 검출 신호를 발생시키는 단계와,
    상기 기준 신호가 상기 피드백 제어 루프 신호보다 크다는 것을 나타내는 상태의 상기 비교 출력 신호의 발생에 응답하여, 상기 제어 루프가 제어 불가능하다는 것을 나타내는 상태의 루프 제어 검출 신호를 발생시키는 단계
    를 포함하며,
    상기 피드백 제어 루프 신호는 전계 효과 트랜지스터의 게이트-소스 전압인전류 피드백 검출 방법.
  7. 제어 루프 내에서 전류 피드백을 검출하기 위한 방법에 있어서,
    상기 제어 루프로부터의 전류 피드백 파라미터에 연관된 피드백 제어 루프 신호를 기준 신호와 비교하는 단계와,
    상기 기준 신호가 상기 피드백 제어 루프 신호보다 큰지 여부를 나타내는 상태의 비교 출력 신호를 발생시키는 단계와,
    인에이블 상태의 타이밍 신호를 수신하고, 상기 제어 루프가 제어 가능하다는 것을 나타내는 상태의 루프 제어 검출 신호를 발생시키는 단계와,
    상기 기준 신호가 상기 피드백 제어 루프 신호보다 크다는 것을 나타내는 상태의 상기 비교 출력 신호의 발생에 응답하여, 상기 제어 루프가 제어 불가능하다는 것을 나타내는 상태의 루프 제어 검출 신호를 발생시키는 단계
    를 포함하며,
    상기 제어 루프가 제어 불가능하다는 것을 나타내는 상태의 상기 루프 제어 검출 신호의 발생에 응답하여 제어되는 회로로부터 상기 제어 루프를 분리하는 단계를 더 포함하는 전류 피드백 검출 방법.
KR1019970049407A 1996-09-27 1997-09-27 전류피드백을검출하기위한루프제어검출회로및방법 KR100450163B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2738596P 1996-09-27 1996-09-27
US60/027,385 1996-09-27

Publications (2)

Publication Number Publication Date
KR19980025076A KR19980025076A (ko) 1998-07-06
KR100450163B1 true KR100450163B1 (ko) 2004-11-16

Family

ID=21837433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049407A KR100450163B1 (ko) 1996-09-27 1997-09-27 전류피드백을검출하기위한루프제어검출회로및방법

Country Status (6)

Country Link
US (1) US5939905A (ko)
EP (1) EP0833240A3 (ko)
JP (1) JP4044186B2 (ko)
KR (1) KR100450163B1 (ko)
SG (1) SG53084A1 (ko)
TW (1) TW368606B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7711967B2 (en) * 2006-01-17 2010-05-04 Broadcom Corporation Apparatus and method for multi-point detection in power-over ethernet detection mode
CN103197122B (zh) * 2013-04-12 2015-04-08 矽力杰半导体技术(杭州)有限公司 一种电流检测电路以及应用其的开关型调节器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582746A (en) * 1969-06-30 1971-06-01 Borg Warner Motor control system with current limit circuit
US3724433A (en) * 1971-08-13 1973-04-03 Ambac Ind Engine governor system with signal-loss protection and controlled oscillator circuit suitable for use therein
US3955130A (en) * 1974-12-20 1976-05-04 General Electric Company Motor control circuit including motor current limiting means
GB2026796B (en) * 1978-07-14 1982-09-29 Fujitsu Ltd Clock synchronization circuit
US4245167A (en) * 1978-12-08 1981-01-13 Motorola Inc. Pulse generator for producing fixed width pulses
FR2570831B1 (fr) * 1984-09-21 1987-04-24 Efcis Detecteur de niveau de signal analogique
US4606052A (en) * 1984-12-21 1986-08-12 Advanced Micro Devices, Inc. Method for detection of line activity for Manchester-encoded signals
US4847577A (en) * 1985-07-18 1989-07-11 Gerhart Roland T Security and alarm system employing a particular pulse width discriminator
DE3720996C1 (de) * 1987-06-25 1988-07-14 Lenze Gmbh & Co Kg Aerzen Schaltungsanordnung fuer einen analogen,elektronischen Regler
US5210527A (en) * 1989-06-28 1993-05-11 Ceridian Corporation Programmable spike detector
JP2584321B2 (ja) * 1989-07-20 1997-02-26 三洋電機株式会社 高精度モノマルチバイブレータ
US5021937A (en) * 1989-10-18 1991-06-04 Lambda Electronics Inc. Maximum duty cycle limiting of pulse width modulators
FR2707012B1 (ko) * 1993-06-22 1995-09-29 Asulab Sa
US5493189A (en) * 1993-12-17 1996-02-20 Texas Instruments Incorporated Soft switching scheme for driving three-phase brushless DC motor
US5510739A (en) * 1994-03-28 1996-04-23 Motorola, Inc. Circuit and method for enhancing logic transitions appearing on a line
US6201417B1 (en) * 1994-09-02 2001-03-13 Semiconductor Components Industries, Llc. Shaping a current sense signal by using a controlled slew rate
US5757214A (en) * 1995-07-19 1998-05-26 Stoddard; Robert J. PWM driver for an inductive load with detector of a not regulating PWM condition

Also Published As

Publication number Publication date
SG53084A1 (en) 1998-09-28
KR19980025076A (ko) 1998-07-06
US5939905A (en) 1999-08-17
EP0833240A3 (en) 2000-08-23
TW368606B (en) 1999-09-01
EP0833240A2 (en) 1998-04-01
JPH10127085A (ja) 1998-05-15
JP4044186B2 (ja) 2008-02-06

Similar Documents

Publication Publication Date Title
US5929615A (en) Step-up/step-down voltage regulator using an MOS synchronous rectifier
US6894468B1 (en) Control of DC/DC converters having synchronous rectifiers
US5422562A (en) Switching regulator with improved Dynamic response
US6144245A (en) Adaptive leading edge blanking circuit to eliminate spike on power switching transistor current sense signal
JP4405438B2 (ja) スロープ補償型スイッチングレギュレータ及びその補償方法
US5568044A (en) Voltage regulator that operates in either PWM or PFM mode
US7148665B2 (en) Power supplying methods and apparatus that provide stable output voltage
US6696882B1 (en) Transient override circuit for a voltage regulator circuit
US5640084A (en) Integrated switch for selecting a fixed and an adjustable voltage reference at a low supply voltage
US7068022B2 (en) Method and apparatus for a switch mode power supply that generates a high pulse width modulation gain while maintaining low noise sensitivity
KR20070053104A (ko) 스위칭 전원공급장치에서 전류 및 전압을 제어하기 위한제어회로
KR100997588B1 (ko) 전압-모드 스위칭 파워 서플라이 및 이의 스타트-업 방법
KR101389056B1 (ko) 결함 제어 회로 및 이를 형성하기 위한 방법
EP3051378B1 (en) Low dropout regulator circuit and method for controlling a voltage of a low dropout regulator circuit
US20030122595A1 (en) Low voltage amplifying circuit
JP2000032745A (ja) 電圧モ―ドフィ―ドバックバ―ストモ―ド回路
US6472857B1 (en) Very low quiescent current regulator and method of using
TW201340576A (zh) 主動式橋接整流
US7561450B2 (en) Protection device for a converter and related method
EP0851564B1 (en) DC-DC converter for mobile application
US7457138B2 (en) Single pin multi-function signal detection method and structure therefor
JP4282851B2 (ja) 電磁石の制御装置
EP1196981A2 (en) Control of dc/dc converters having synchronous rectifiers
CN101183828A (zh) 具有内部调整的导通时间的集成开关
KR101097031B1 (ko) 저전력의 저전압 검출 방법, 저전력의 전압 검출 회로 및 저전력 전압 검출 회로 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 14

EXPY Expiration of term