KR100450128B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100450128B1
KR100450128B1 KR10-2002-0034498A KR20020034498A KR100450128B1 KR 100450128 B1 KR100450128 B1 KR 100450128B1 KR 20020034498 A KR20020034498 A KR 20020034498A KR 100450128 B1 KR100450128 B1 KR 100450128B1
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
gas
etching
silicon layer
semiconductor device
Prior art date
Application number
KR10-2002-0034498A
Other languages
English (en)
Other versions
KR20030097219A (ko
Inventor
김인수
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2002-0034498A priority Critical patent/KR100450128B1/ko
Publication of KR20030097219A publication Critical patent/KR20030097219A/ko
Application granted granted Critical
Publication of KR100450128B1 publication Critical patent/KR100450128B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법을 제공한다. 이에 의하면, 반도체 기판 상에 다결정 실리콘층을 적층시키고 사진 공정에 의해 다결정 실리콘층의 원하는 부분 상에 감광막의 패턴을 형성시킴과 아울러 다결정 실리콘층의 불필요한 부분을 노출시킨다. 이방성 식각 특성이 높은 식각 가스로서 CH3I 가스, Cl2가스 및 O2가스를 일정 비율로 식각 장치로 유입시킨 상태에서 다결정 실리콘층의 노출된 부분을 식각시킨다.
따라서, 본 발명은 기존의 식각 장치를 그대로 사용하고 단지 식각 가스를 변경시킴으로써 이방성 식각 특성을 향상시킨다. 그 결과, 식각 공정의 신뢰성이 확보될 수 있고, 또한 반도체 소자의 제조 원가 상승이 억제되고 나아가 제품의 가격 경쟁력이 강화될 수 있다.

Description

반도체 소자의 제조 방법{Method For Manufacturing Semiconductor Devices}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 건식 식각 공정의 이방성 식각 특성을 높임으로써 공정 신뢰성을 향상시키도록 한 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화 추세에 따라 설계룰(Design Rule)이 축소되므로 반도체 소자의 게이트 전극, 배선, 콘택홀 및 비아홀 등과 패턴의 사이즈도 미세화되고 있다. 모스 트랜지스터의 경우, 게이트 절연막의 두께가 점차 얇아지고 게이트 전극의 두께가 점차 두꺼워지고 있다. 또한, 게이트 전극의 CD(Critical Dimension)가 점차 축소되고 있다. 따라서, 하부층의 식각 손상을 일으키지 않고 게이트 전극과 같은 층을 원하는 크기의 패턴으로 정확하게 형성시키기 위해서는 해당 층을 높은 이방성 특성을 갖는 건식 식각 공정에 의해 식각시키는 것이 절실히 요구된다.
종래에는 도 1에 도시된 바와 같이, 반도체 기판(10)의 액티브 영역 상에 예를 들어 게이트 절연막으로서 산화막(20)을 열 산화 공정에 의해 100Å 정도의 두께로 성장시키고, 산화막(20)을 포함한 기판(10)의 전면에 예를 들어 게이트 전극용 다결정 실리콘층(30)을 저압 화학 기상 증착 공정에 의해 2000Å 정도의 두께로 적층시키고, 다결정 실리콘층(30) 상에 식각 마스킹층으로서의 감광막(40)의 패턴을 사진 공정에 의해 형성시키고, 다결정 실리콘층(30)의 불필요한 부분을 이방성 식각 특성을 갖는 건식 식각 공정에 의해 선택적으로 식각시킴으로써 그 아래의 산화막(20)을 노출시킨다. 따라서, 다결정 실리콘층(30)이 게이트 전극을 위한 패턴으로 형성된다.
그런데, 종래에는 다결정 실리콘층(30)의 불필요한 부분을 식각 가스, 예를 들어 Cl2, O2, HBr 및 N2등이 혼합된 식각 가스를 이용하여 식각시킴으로써 그 아래의 산화막(20)을 노출시킨다. 여기서, Cl2가 주(Main) 식각 가스로서 사용된다. 이때의 화학 반응식은 식 1과 같다.
2Cl2+ Si →SiCl4
그러나, 최근에 들어 반도체 소자의 초고집적화가 진행됨에 따라 게이트 전극의 CD(Critical Dimension)가 현재의 공정으로 구현하기 어려울 정도로 축소되므로 건식 식각 공정의 신뢰성을 확보하기 위해 더욱 더 높은 이방성 식각 특성이 절실히 요구되고 있는 실정이다. 그렇지만, 종래의 식각 가스를 이용한 건식 식각 공정으로는 이방성 식각 특성을 더욱 높이는데 한계가 있다.
이를 극복하기 위해서는 고가의 건식 식각 장비를 추가로 구입하여야 하는데 이는 반도체 소자의 제조 원가를 크게 상승시키고 나아가 제품의 가격 경쟁력을 약화시킨다.
따라서, 본 발명의 목적은 이방성 식각 특성을 향상시킴으로써 건식 식각 공정의 신뢰성을 확보하도록 한 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 제조 원가를 상승시키지 않으면서도 이방성 식각 특성을 향상시키도록 한 반도체 소자의 제조 방법을 제공하는데 있다.
도 1은 종래의 식각 공정을 설명하기 위한 예시 단면도.
도 2 내지 도 4는 발명에 의한 반도체 소자의 제조 방법을 나타낸 단면 공정도.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조 방법은
반도체 기판 상에 하부층을 형성시키는 단계; 상기 하부층 상에 다결정 실리콘층을 형성시키는 단계; 상기 다결정 실리콘층의 원하는 부분 상에 식각 마스크층을 형성시키고 상기 다결정 실리콘층의 원하지 않는 부분을 노출시키는 단계; 및 상기 다결정 실리콘층의 원하지 않는 부분을, 30~1000 sccm(Standard Cubic Centimeter)의 CH3I 가스, 10~50 sccm의 Cl2가스 및 0~50 sccm의 O2가스를 혼합한 식각 가스에 의해 선택적으로 식각시키는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 의한 반도체 소자의 제조 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.
도 2 내지 도 4는 본 발명에 의해 반도체 소자의 제조 방법을 나타낸 단면 공정도이다.
도 2를 참조하면, 먼저, 반도체 기판(10), 예를 들어 단결정 실리콘 기판의 액티브 영역을 구획시키기 위해 반도체 기판(10)의 아이솔레이션 영역에 아이솔레이션층(도시 안됨)을 형성시킨다. 여기서, 아이솔레이션층은 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation: STI) 공정이나 로코스(LOCOS: Local Oxidation Of Silicon) 공정 등에 의해 형성될 수 있다.
그런 다음, 기판(10)의 액티브 영역 상에 예를 들어 게이트 절연막으로서 산화막(20)을 열 산화 공정에 의해 100Å 정도의 두께로 성장시키고, 산화막(20)을 포함한 기판(10)의 전면에 예를 들어 게이트 전극용 다결정 실리콘층(30)을 저압 화학 기상 증착 공정에 의해 2000Å 정도의 두께로 적층시키고, 다결정 실리콘층(30)의 일부분, 예를 들어 게이트 전극을 위한 부분 상에 식각 마스킹층으로서 감광막(40)의 패턴을 사진 공정에 의해 형성시킨다.
여기서, 다결정 실리콘층(30)을 고농도의 게이트 전극층으로서 사용하기 위해 다결정 실리콘층(30)을 산화막(20) 상에 적층시키는 동안에 원하는 타입의 불순물, 예를 들어 N형 불순물을 도핑시킨다. 물론, 다결정 실리콘층(30)의 적층 완료 후에 이온주입공정을 이용하여 N형 불순물을 도핑시키는 것도 가능하다.
다결정 실리콘층(30)이 적층되고 나면, 기판(10)의 원하는 부분, 예를 들어 게이트 전극을 위한 부분의 다결정 실리콘층(30) 상에 사진 공정을 이용하여 식각 마스크층으로서 감광막(40)의 패턴을 형성시킨다. 따라서, 기판(10)의 원하지 않는 부분의 다결정 실리콘층(30)이 노출된다.
도 3을 참조하면, 감광막(40)의 패턴이 형성되고 나면, 감광막(40)의 패턴을 식각 마스크층으로 이용하여 다결정 실리콘층(30)의 노출된 부분을 이방성 식각 특성을 갖는 건식 식각 공정에 의해 식각시킨다. 이후, 감광막(40)의 패턴을 제거시킴으로써 다결정 실리콘층(30)이 도 4에 도시된 바와 같이, 게이트 전극의 패턴으로 형성시킨다.
이때, 상기 건식 식각 공정은 높은 이방성 식각 특성을 위해 식각 가스로서CH3I 가스, Cl2가스 및 O2가스를 함께 사용하며, 예를 들어 산화막 식각 챔버(도시 안됨)에서 진행될 수 있다.
더욱이, CH3I 가스가 30~1000 sccm(Standard Cubic Centimeter)의 유량으로, Cl2가스가 10~50 sccm의 유량으로, O2가스가 0~50 sccm의 유량으로 상기 식각 장치에 유입되는 것이 바람직하다. 또한, 압력이 3~70mTorr이고, 소스 파워가 400~2000 와트(W)이고, 바이어스 파워가 20~200 와트(W)인 것이 바람직하다.
따라서, 본 발명은 종래에 비하여 훨씬 높은 이방성 식각 특성을 얻을 수가 있으므로 고가의 식각 장치를 구입하지 않고도 미세한 패턴을 용이하게 형성시킬 수가 있다. 이는 식각 공정의 신뢰성을 향상시키고, 또한 고가의 식각 장치 구입에 따른 경제적 부담을 경감시켜 반도체 소자의 원가 상승을 억제시킬 수가 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 소자의 제조 방법은 반도체 기판 상에 다결정 실리콘층을 적층시키고 사진 공정에 의해 다결정 실리콘층의 원하는 부분 상에 감광막의 패턴을 형성시킴과 아울러 다결정 실리콘층의 불필요한 부분을 노출시킨다. 이방성 식각 특성이 높은 식각 가스로서 CH3I 가스, Cl2가스 및 O2가스를 일정 비율로 식각 장치로 유입시킨 상태에서 다결정 실리콘층의 노출된 부분을 식각시킨다.
따라서, 본 발명은 기존의 식각 장치를 그대로 사용하고 단지 식각 가스를 변경시킴으로써 이방성 식각 특성을 향상시킨다. 그 결과, 식각 공정의 신뢰성이 확보될 수 있고, 또한 반도체 소자의 제조 원가 상승이 억제되고 나아가 제품의 가격 경쟁력이 강화될 수 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (4)

  1. 반도체 기판 상에 하부층을 형성시키는 단계;
    상기 하부층 상에 다결정 실리콘층을 형성시키는 단계;
    상기 다결정 실리콘층의 원하는 부분 상에 식각 마스크층을 형성시키고 상기 다결정 실리콘층의 원하지 않는 부분을 노출시키는 단계; 및
    상기 다결정 실리콘층의 원하지 않는 부분을, 30~1000 sccm(Standard Cubic Centimeter)의 CH3I 가스, 10~50 sccm의 Cl2가스 및 0~50 sccm의 O2가스를 혼합한 식각 가스에 의해 선택적으로 식각시키는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
KR10-2002-0034498A 2002-06-20 2002-06-20 반도체 소자의 제조 방법 KR100450128B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0034498A KR100450128B1 (ko) 2002-06-20 2002-06-20 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0034498A KR100450128B1 (ko) 2002-06-20 2002-06-20 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030097219A KR20030097219A (ko) 2003-12-31
KR100450128B1 true KR100450128B1 (ko) 2004-09-30

Family

ID=32387781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0034498A KR100450128B1 (ko) 2002-06-20 2002-06-20 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100450128B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4557796A (en) * 1983-08-02 1985-12-10 International Business Machines Corporation Method of dry copper etching and its implementation
US4705593A (en) * 1985-07-04 1987-11-10 British Telecommunications Etching method
JPH05102094A (ja) * 1991-10-11 1993-04-23 Sony Corp 銅膜のエツチング方法
US5922621A (en) * 1995-03-09 1999-07-13 Fujitsu Limited Quantum semiconductor device and a fabrication process thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4557796A (en) * 1983-08-02 1985-12-10 International Business Machines Corporation Method of dry copper etching and its implementation
US4705593A (en) * 1985-07-04 1987-11-10 British Telecommunications Etching method
JPH05102094A (ja) * 1991-10-11 1993-04-23 Sony Corp 銅膜のエツチング方法
US5922621A (en) * 1995-03-09 1999-07-13 Fujitsu Limited Quantum semiconductor device and a fabrication process thereof

Also Published As

Publication number Publication date
KR20030097219A (ko) 2003-12-31

Similar Documents

Publication Publication Date Title
US7314826B2 (en) Semiconductor device and method of fabricating the same
KR100224700B1 (ko) 반도체장치의 소자분리방법
KR100704475B1 (ko) 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법
US20080079083A1 (en) Semiconductor device and a method of manufacture therefor
US20060011575A1 (en) [method of reducing pattern pitch in integrated circuits]
JP2006253499A (ja) 半導体装置およびその製造方法
JP3407023B2 (ja) 半導体装置の製造方法
JP2008060383A (ja) 半導体装置の製造方法
KR100450128B1 (ko) 반도체 소자의 제조 방법
TW200402099A (en) Method of etching a dielectric material in the presence of polysilicon
US20040092082A1 (en) Semiconductor device fabrication method
KR100881412B1 (ko) 반도체 소자의 격리 방법
KR20010107707A (ko) Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법
KR100520837B1 (ko) 반도체 소자의 제조방법
JP3305270B2 (ja) 半導体装置の製造方法
KR100336567B1 (ko) 반도체장치의소자분리방법
TWI271818B (en) Method for fabricating semiconductor device
KR100267396B1 (ko) 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법
KR100688778B1 (ko) 반도체 소자의 제조 방법
US7309641B2 (en) Method for rounding bottom corners of trench and shallow trench isolation process
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR100974421B1 (ko) 반도체 소자의 디자인 룰 개선방법
KR100688777B1 (ko) 반도체 소자의 제조 방법
KR100652361B1 (ko) 자기정렬 방식에 의한 반도체 소자의 제조방법
KR100726093B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080630

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee