KR100448243B1 - Method for fabricating capacitor - Google Patents
Method for fabricating capacitor Download PDFInfo
- Publication number
- KR100448243B1 KR100448243B1 KR10-2002-0000690A KR20020000690A KR100448243B1 KR 100448243 B1 KR100448243 B1 KR 100448243B1 KR 20020000690 A KR20020000690 A KR 20020000690A KR 100448243 B1 KR100448243 B1 KR 100448243B1
- Authority
- KR
- South Korea
- Prior art keywords
- ruthenium
- film
- seed layer
- forming
- capacitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Abstract
본 발명은 금속유기화학기상증착법의 저온증착에 따른 후속 치밀화를 위한 열처리시 루테늄막의 변질에 따른 소자 특성 저하를 억제하고, 루테늄막을 이용한 전극 두께의 제한을 받지 않는 캐패시터의 제조 방법을 제공하기 위한 것으로, 반도체기판상에 층간절연물을 형성하는 단계, 상기 층간절연막을 관통하여 상기 반도체기판에 접속되는 스토리지노드콘택을 형성하는 단계, 상기 층간절연막상에 희생절연물을 형성하는 단계, 상기 희생절연물을 선택적으로 식각하여 상기 스토리지노드콘택을 노출시키는 오목부를 형성하는 단계, 상기 오목부를 포함한 상기 희생절연물이 표면상에 시드층을 형성하는 단계, 상기 시드층을 열처리하여 상기 시드층 표면을 엠보싱 형태로 변질시키는 단계, 상기 엠보싱 형태의 시드층 상에 전기화학증착법으로 루테늄막을 증착하는 단계, 상기 루테늄막을 열처리하는 단계, 상기 희생절연물의 오목부내에만 상기 시드층과 상기 루테늄막으로 이루어진 하부전극을 잔류시키는 단계, 및 상기 하부전극을 포함한 전면에 유전막과 상부전극을 차례로 형성하는 단계를 포함한다.The present invention is to provide a method for producing a capacitor that is suppressed the deterioration of device characteristics due to the deterioration of the ruthenium film during the heat treatment for subsequent densification following the low temperature deposition of the metal organic chemical vapor deposition method, without being limited by the electrode thickness using the ruthenium film Forming an interlayer insulator on the semiconductor substrate, forming a storage node contact connected to the semiconductor substrate through the interlayer insulating film, forming a sacrificial insulator on the interlayer insulating film, selectively forming the sacrificial insulator Forming a recess to expose the storage node contact by etching, forming a seed layer on a surface of the sacrificial insulator including the recess, and heat treating the seed layer to deteriorate the seed layer surface into an embossed form , By electrochemical deposition on the seed layer of the embossed form Depositing a nium film, heat-treating the ruthenium film, leaving a lower electrode consisting of the seed layer and the ruthenium film only in the recessed portion of the sacrificial insulator, and then sequentially depositing a dielectric film and an upper electrode on the front surface including the lower electrode. Forming a step.
Description
본 발명은 반도체소자의 제조 방법에 관한 것으로서, 특히 캐패시터의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a capacitor.
최근에 메모리 소자의 집적도가 증가하면서 보다 높은 캐패시턴스와 작은 누설전류 특성이 요구됨에 따라 ONO구조에서 누설전류가 작은 MIM(Metal-Insulator-Metal) 구조로 변화되고 있다.Recently, as the degree of integration of memory devices increases, higher capacitance and smaller leakage current characteristics are required, thereby changing from ONO structure to metal-insulator-metal (MIM) structure with low leakage current.
다시 말하면, 집적화되면서 보다 높은 유전상수를 지니는 BLT, BST, Ta2O5등의 고유전 상수를 갖는 유전막이 요구됨과 동시에 누설전류를 감소시키기 위해 일함수값이 큰 금속을 상부전극 및 하부전극으로 적용해야 된다.In other words, a dielectric film having a high dielectric constant such as BLT, BST, Ta 2 O 5, etc. having a higher dielectric constant while being integrated is required, and a metal having a large work function is used as the upper electrode and the lower electrode to reduce leakage current. Should apply.
전극으로 적용되는 금속은 백금(Pt), 이리듐(Ir), 루테늄(Ru), 산화이리듐막(IrO), 산화루테늄막(RuO), 백금합금(Pt-alloy) 등이 있다.Metals applied as electrodes include platinum (Pt), iridium (Ir), ruthenium (Ru), iridium oxide film (IrO), ruthenium oxide film (RuO), platinum alloys (Pt-alloy), and the like.
상기한 전극들 중 루테늄(Ru) 박막 및 산화루테늄 박막을 포함하는 루테늄계 박막은 백금(Pt)과 비교하여 식각 공정이 상대적으로 쉬워, DRAM 및 FeRAM과 같은 메모리 소자(memory device)에 사용되는 강유전체 및 고유전체 재료로 구성되는 박막 캐패시터의 캐패시터 전극으로 적용될 수 있을 것으로 기대된다.Among the electrodes, ruthenium-based thin films including ruthenium (Ru) thin films and ruthenium oxide thin films are relatively easy to etch compared to platinum (Pt), and thus ferroelectrics used in memory devices such as DRAM and FeRAM. And a capacitor electrode of a thin film capacitor composed of a high dielectric material.
최근에 소자의 집적도 증가에 따라 캐패시터의 면적을 최대한 증가시켜 캐패시턴스를 증가시키기 위해서 캐패시터 구조의 종횡비(aspect ratio)를 점점 증가시키고 있어 전극으로 사용할 루테늄 박막도 단차피복성이 우수한 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition; MOCVD)을 이용하여 증착하고 있다.Recently, the aspect ratio of the capacitor structure is gradually increasing to increase the capacitance by increasing the area of the capacitor as much as the integration density of the device, and thus the ruthenium thin film to be used as an electrode has a metal organic chemical vapor deposition method having excellent step coverage. Metal organic chemical vapor deposition (MOCVD).
도 1a 내지 도 1b는 종래기술에 따른 금속유기화학기상증착법에 의한 루테늄막을 구비하는 캐패시터의 제조 방법을 도시한 공정 단면도이다.1A to 1B are cross-sectional views illustrating a method of manufacturing a capacitor having a ruthenium film by a metal organic chemical vapor deposition method according to the prior art.
도 1a에 도시된 바와 같이, 반도체기판(11)에 소자간 분리를 위한 필드산화막(12)을 형성하고, 필드산화막(12)에 의해 정의된 반도체기판(11)의 활성영역에 불순물을 이온주입하여 트랜지스터의 소스/드레인영역과 같은 접합층(junction, 13)을 형성한 후, 반도체기판(11)상에 층간절연막(Inter Layer Dielectric; ILD)(14)을 형성한다.As shown in FIG. 1A, a field oxide film 12 is formed on the semiconductor substrate 11 for isolation between devices, and impurities are implanted into the active region of the semiconductor substrate 11 defined by the field oxide film 12. After the junction layer 13 such as the source / drain region of the transistor is formed, an interlayer dielectric (ILD) 14 is formed on the semiconductor substrate 11.
이때, 접합층(13)은 p형 또는 n형 도전형일 것이며, 도면에 도시되지 않았지만, 층간절연막(14) 형성전에 워드라인, 트랜지스터의 소스/드레인, 비트라인이 기형성되고, 반도체기판(11)은 실리콘기판, 도우프드 실리콘 기판, 에피택셜 실리콘층일 수 있다.At this time, the junction layer 13 may be a p-type or n-type conductive type, and although not shown in the drawing, a word line, a source / drain of a transistor, and a bit line are pre-formed before the interlayer insulating film 14 is formed, and the semiconductor substrate 11 is formed. ) May be a silicon substrate, a doped silicon substrate, or an epitaxial silicon layer.
그리고, 층간절연막(14)상에 감광막을 도포하고 노광 및 현상으로 패터닝한 후, 패터닝된 감광막(도시 생략)을 마스크로 이용하여 층간절연막(14)을 식각하므로써 접합층(13)의 표면 일부분을 노출시키는 스토리지노드콘택홀(도시 생략)을 형성한다.Then, after the photoresist is coated on the interlayer insulating film 14 and patterned by exposure and development, a portion of the surface of the bonding layer 13 is etched by etching the interlayer insulating film 14 using the patterned photosensitive film (not shown) as a mask. A storage node contact hole (not shown) to be exposed is formed.
다음으로, 스토리지노드콘택홀을 통해 접합층(13)에 연결되는 스토리지노드콘택(15)을 형성한 후, 스토리지노드콘택(15)을 포함한 층간절연막(14)상에 하부전극의 높이 및 형태를 결정짓는 산화물(16)을 형성한다.Next, after forming the storage node contact 15 connected to the bonding layer 13 through the storage node contact hole, the height and shape of the lower electrode on the interlayer insulating layer 14 including the storage node contact 15 are formed. Crystalline oxide 16 is formed.
여기서, 스토리지노드콘택(15)은 통상적으로 티타늄실리사이드(Ti-silicide), 폴리실리콘플러그(polysilicon plug) 및 티타늄나이트라이드(TiN)의 순서로 적층되며, 이때 티타늄실리사이드는 오믹콘택층(ohmic contact)이고, 티타늄나이트라이드는 폴리실리콘플러그와 후속 하부전극간 상호확산을 방지하기 위한 확산방지막(diffusion barrier)이다.Here, the storage node contacts 15 are typically stacked in the order of titanium silicide, polysilicon plug, and titanium nitride (TiN), wherein the titanium silicide is an ohmic contact layer. Titanium nitride is a diffusion barrier to prevent interdiffusion between the polysilicon plug and subsequent lower electrodes.
다음으로, 산화물(16)을 선택적으로 식각하여 스토리지노드콘택(15)을 노출시키는 오목부(concave)(17)를 형성한다.Next, the oxide 16 is selectively etched to form a concave 17 exposing the storage node contact 15.
도 1b에 도시된 바와 같이, 오목부(17)를 포함한 산화물(16) 전면에 루테늄막(18)을 금속유기화학기상증착법(MOCVD)으로 증착한 후, 산화물(16)상의 루테늄막(18)을 화학적기계적연마로 산화물(16) 표면이 드러날때까지 제거하여 오목부(17)내에만 루테늄막(18)으로 된 하부전극을 잔류시킨다. 이하, 루테늄막(18)을 루테늄-하부전극(18)이라 약칭한다.As shown in FIG. 1B, a ruthenium film 18 is deposited on the entire surface of the oxide 16 including the recess 17 by a metal organic chemical vapor deposition (MOCVD), followed by the ruthenium film 18 on the oxide 16. Is removed by chemical mechanical polishing until the surface of the oxide 16 is exposed, leaving the lower electrode of the ruthenium film 18 only in the recess 17. Hereinafter, the ruthenium film 18 is abbreviated as ruthenium-lower electrode 18.
이와 같은, 화학적기계적연마를 통해 이웃한 루테늄-하부전극(18)들이 서로 절연된다.As such, neighboring ruthenium-lower electrodes 18 are insulated from each other through chemical mechanical polishing.
계속해서, 루테늄-하부전극(18)을 포함한 전면에 유전막(19)과 상부전극(20)을 차례로 증착한다.Subsequently, the dielectric film 19 and the upper electrode 20 are sequentially deposited on the entire surface including the ruthenium-lower electrode 18.
그러나, 상술한 종래기술에서, 루테늄막을 금속유기화학기상증착법으로 증착하는 경우에는 저온에서 증착이 이루어지므로 루테늄막의 막질이 치밀하지 못하게 되고, 이에 따라 후속 열처리를 통해 루테늄막의 막질을 치밀화시켜야만 하는 단점이 있다.However, in the above-described prior art, when the ruthenium film is deposited by the metal organic chemical vapor deposition method, since the deposition is performed at a low temperature, the film quality of the ruthenium film is not dense, and thus the disadvantage of having to densify the film quality of the ruthenium film through subsequent heat treatment. have.
결국, 루테늄막의 막질을 치밀화하기 위한 열처리시 루테늄막이 뭉치면서 막이 깨지거나 갈라지는 현상이 발생되고, 이는 루테늄막 하부의 스토리지노드콘택의 구성물, 예컨대 배리어막을 노출시키며, 결국 후속 유전막 증착후 이루어지는 열처리시 스토리지노드콘택의 배리어막이 산화되는 문제가 있다.As a result, during the heat treatment to densify the ruthenium film, the ruthenium film agglomerates and breaks or splits, which exposes the components of the storage node contact under the ruthenium film, such as a barrier film, and eventually, storage during heat treatment after subsequent dielectric film deposition. There is a problem that the barrier film of the node contact is oxidized.
이러한 문제는 금속유기화학기상증착법(MOCVD)을 적용한 루테늄막의 단차피복성을 높이기 위하여 저온에서 공정을 진행하는 한 피할 수 없는 실정이다.This problem is unavoidable as long as the process is performed at low temperature in order to increase the step coverage of the ruthenium film to which metal organic chemical vapor deposition (MOCVD) is applied.
더욱이, 루테늄막을 이용하여 하부전극을 형성하는 경우에는 오목부내에 하부전극뿐만 아니라 순차적으로 유전막과 상부전극을 형성하여야 하므로 후속 공정의 경우 높은 단차피복성이 요구된다. 따라서 하부전극인 루테늄막의 두께가 제한을 받게 되며, 너무 얇을 경우에는 하부전극의 전극특성이 저하된다.Furthermore, when the lower electrode is formed using the ruthenium film, not only the lower electrode but also the dielectric film and the upper electrode must be sequentially formed in the concave portion, so that high step coverage is required in the subsequent process. Therefore, the thickness of the ruthenium film, which is the lower electrode, is limited, and when too thin, the electrode characteristics of the lower electrode are degraded.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 저온증착에 따른 후속 치밀화를 위한 열처리시 루테늄막의 변질에 따른 소자 특성 저하를 억제하고, 루테늄막을 이용한 전극 두께의 제한을 받지 않는 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the prior art, and suppresses the deterioration of device characteristics due to deterioration of the ruthenium film during the heat treatment for subsequent densification due to low temperature deposition, of the capacitor not limited by the electrode thickness using the ruthenium film It is an object to provide a manufacturing method.
도 1a 내지 도 1b는 종래기술에 따른 캐패시터의 제조 방법을 도시한 공정 단면도,1a to 1b is a cross-sectional view showing a method of manufacturing a capacitor according to the prior art,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도.2A to 2E are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
31 : 반도체기판 32 : 필드산화막31 semiconductor substrate 32 field oxide film
33 : 접합층 34a : 층간절연막33: bonding layer 34a: interlayer insulating film
34b : 식각정지막 35 : 폴리실리콘플러그34b: etching stop film 35: polysilicon plug
36 : 티타늄실리사이드막 37 : 티타늄나이트라이드막36: titanium silicide film 37: titanium nitride film
38 : 산화물 40a, 40b : 시드층38 oxide 40a, 40b seed layer
41, 41a : 루테늄막 42 : 유전막41, 41a: ruthenium film 42: dielectric film
43 : 상부전극43: upper electrode
상기의 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 반도체기판상에 층간절연물을 형성하는 단계, 상기 층간절연막을 관통하여 상기 반도체기판에 접속되는 스토리지노드콘택을 형성하는 단계, 상기 층간절연막상에 희생절연물을 형성하는 단계, 상기 희생절연물을 선택적으로 식각하여 상기 스토리지노드콘택을 노출시키는 오목부를 형성하는 단계, 상기 오목부를 포함한 상기 희생절연물이 표면상에 시드층을 형성하는 단계, 상기 시드층을 열처리하여 상기 시드층 표면을 엠보싱 형태로 변질시키는 단계, 상기 엠보싱 형태의 시드층 상에 전기화학증착법으로 루테늄막을 증착하는 단계, 상기 루테늄막을 열처리하는 단계, 상기 희생절연물의 오목부내에만 상기 시드층과 상기 루테늄막으로 이루어진 하부전극을 잔류시키는 단계, 및 상기 하부전극을 포함한 전면에 유전막과 상부전극을 차례로 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a capacitor, which includes forming an interlayer insulator on a semiconductor substrate, forming a storage node contact connected to the semiconductor substrate through the interlayer insulating layer, and forming an interlayer insulating layer on the interlayer insulating layer. Forming a sacrificial insulator on the sacrificial insulator, selectively etching the sacrificial insulator to form a recess exposing the storage node contact, and forming a seed layer on the surface of the sacrificial insulator including the recess, the seed layer Heat-treating the seed layer to change the surface of the seed layer into an embossed shape; depositing a ruthenium film on the embossed seed layer by electrochemical deposition; heat treating the ruthenium film; and the seed layer only in a recess of the sacrificial insulator. And leaving a lower electrode composed of the ruthenium film, and It characterized by yirueojim including the step of forming a dielectric film and an upper electrode on the front group including the lower electrode in turn.
바람직하게, 상기 루테늄막을 증착하는 단계는, 상온∼95℃의 온도를 유지하는 루테늄전해질용액에서 이루어짐을 특징으로 하며, 상기 루테늄전해질용액은 루테늄설파메이트, 루테늄니트로실설파메이트 및 [Ru2N(H2O)2X8]-3(X=Cl, Br, I)로 이루어진 그룹중에서 선택된 하나의 알칼리용액을 이용함을 특징으로 하고, 상기 루테늄전해질용액의 pH는 1∼5.5 또는 7.5∼13를 유지하고, 전해질용액에 인가하는 전류파형은 직류, 펄스전류 및 역펄스전류 중에서 선택된 하나이고, 이들 전류의 전류밀도는 2㎃/cm2∼20㎃/cm2이다.Preferably, the step of depositing the ruthenium film, characterized in that the ruthenium electrolyte solution is maintained at a temperature of room temperature to 95 ℃, the ruthenium electrolyte solution is ruthenium sulfamate, ruthenium nitrosilsulfate and Ru 2 N ( H 2 O) 2 X 8 ] -3 (X = Cl, Br, I) characterized in that using an alkaline solution selected from the group consisting of, the pH of the ruthenium electrolyte solution is 1 to 5.5 or 7.5 to 13 The current waveform applied to the electrolyte solution is one selected from direct current, pulse current and reverse pulse current, and the current density of these currents is 2 mA / cm 2 to 20 mA / cm 2 .
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 2a 내지 도 2e는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.2A through 2E are cross-sectional views illustrating a method of manufacturing a capacitor according to an embodiment of the present invention.
도 2a에 도시된 바와 같이, 반도체기판(31)에 소자간 분리를 위한 필드산화막(32)을 형성하고, 필드산화막(32)에 의해 정의된 반도체기판(31)의 활성영역에 불순물을 이온주입하여 트랜지스터의 소스/드레인영역과 같은 접합층(33)을 형성한 후, 반도체기판(31)상에 층간절연막(ILD)(34a)과 식각정지막(34b)을 차례로 형성한다.As shown in FIG. 2A, a field oxide film 32 is formed on the semiconductor substrate 31 for isolation between devices, and impurities are implanted into the active region of the semiconductor substrate 31 defined by the field oxide film 32. After forming the junction layer 33 such as the source / drain regions of the transistor, the interlayer insulating film (ILD) 34a and the etch stop film 34b are sequentially formed on the semiconductor substrate 31.
이때, 접합층(33)은 p형 또는 n형 도전형일 것이며, 도면에 도시되지 않았지만, 층간절연막(34a) 형성전에 워드라인, 트랜지스터의 소스/드레인, 비트라인이 형성되고, 반도체기판(31)은 실리콘기판, 도우프드 실리콘 기판, 에피택셜 실리콘층일 수 있다.In this case, the junction layer 33 may be a p-type or n-type conductive type, and although not shown in the drawing, a word line, a source / drain of a transistor, and a bit line are formed before the interlayer insulating film 34a is formed, and the semiconductor substrate 31 is formed. The silver substrate may be a silicon substrate, a doped silicon substrate, or an epitaxial silicon layer.
그리고, 층간절연막(34a)은 반도체기판과 캐패시터와의 절연을 위해 화학기상증착법(CVD)으로 산화물을 증착하고, 식각정지막(34b)은 산화물과 식각선택비가 우수한 질화물을 증착하고, 층간절연막과 식각정지막의 총두께는 300Å∼1000Å이다.In addition, the interlayer insulating film 34a deposits an oxide by chemical vapor deposition (CVD) to insulate the semiconductor substrate from the capacitor, and the etch stop layer 34b deposits nitride having excellent oxide and etch selectivity. The total thickness of the etch stop film is 300 mW to 1000 mW.
다음으로, 식각정지막(34b)상에 감광막을 도포하고 노광 및 현상으로 패터닝한 후, 패터닝된 감광막(도시 생략)을 마스크로 이용하여 식각정지막(34b)과 층간절연막(34a)을 식각하므로써 접합층(33)의 표면 일부분을 노출시키는 스토리지노드콘택홀(도시 생략)을 형성한다. 이때, 스토리지노드콘택홀은 접합층과 캐패시터를 수직으로 접속시키기 위한 스토리지노드콘택이 형성될 콘택홀이다.Next, after the photoresist film is coated on the etch stop film 34b and patterned by exposure and development, the etch stop film 34b and the interlayer insulating film 34a are etched using the patterned photoresist film (not shown) as a mask. A storage node contact hole (not shown) is formed to expose a portion of the surface of the bonding layer 33. In this case, the storage node contact hole is a contact hole where a storage node contact for vertically connecting the bonding layer and the capacitor is formed.
다음으로, 스토리지노드콘택홀을 완전히 채울때까지 식각정지막(34b)상에 화학기상증착법(CVD)을 이용하여 도우프드 폴리실리콘막을 증착한 후, 리세스 에치백하여 스토리지노드콘택홀에 부분 매립되는 폴리실리콘플러그(35)를 형성한다.Next, the doped polysilicon film is deposited on the etch stop layer 34b by using chemical vapor deposition (CVD) until the storage node contact hole is completely filled, and then the recess is etched back to partially fill the storage node contact hole. The polysilicon plug 35 is formed.
다음으로, 폴리실리콘플러그(35)를 포함한 전면에 티타늄막을 증착한 후, 열처리하여 폴리실리콘플러그(35)의 실리콘원자와 티타늄막의 티타늄원자의 실리사이드반응을 유도하여 폴리실리콘플러그(35)상에 티타늄실리사이드막(36)을 형성한다.Next, a titanium film is deposited on the entire surface including the polysilicon plug 35, and then heat-treated to induce a silicide reaction of the silicon atom of the polysilicon plug 35 and the titanium atom of the titanium film to form a titanium on the polysilicon plug 35. The silicide film 36 is formed.
이후, 미반응 티타늄막을 습식제거하여 폴리실리콘플러그(35)상에만 티타늄실리사이드막(36)을 잔류시킨다.Thereafter, the unreacted titanium film is wet-removed to leave the titanium silicide film 36 only on the polysilicon plug 35.
다음으로, 티타늄실리사이드막(36)이 형성된 스토리지노드콘택홀을 완전히 채울때까지 식각정지막(34b)상에 티타늄나이트라이드막(37)을 증착한 후, 식각정지막(34b)의 표면이 드러날때까지 티타늄나이트라이드막(37)을 화학적기계적연마 (CMP)하여 티타늄실리사이드막(36)상에만 티타늄나이트라이드막(37)을 잔류시킨다.Next, after the titanium nitride layer 37 is deposited on the etch stop layer 34b until the storage node contact hole in which the titanium silicide layer 36 is formed is completely filled, the surface of the etch stop layer 34b is exposed. The titanium nitride film 37 is chemically mechanically polished (CMP) until the titanium nitride film 37 is left only on the titanium silicide film 36.
상술한 공정에 의해, 스토리지노드콘택홀에는 폴리실리콘플러그(35), 티타늄실리사이드막(36) 및 티타늄나이트라이드막(37)의 순서로 적층된 스토리지노드콘택이 매립되며, 티타늄실리사이드막(36)은 폴리실리콘플러그와 티타늄나이트라이드막의 접촉저항을 낮추기 위한 오믹콘택층이며, 티타늄나이트라이드막(37)은 후속 하부전극과 폴리실리콘플러그(35)와의 상호확산을 방지하기 위한 확산방지막이다.By the above-described process, the storage node contacts stacked in the order of the polysilicon plug 35, the titanium silicide layer 36, and the titanium nitride layer 37 are filled in the storage node contact hole, and the titanium silicide layer 36 is filled. Is an ohmic contact layer for lowering the contact resistance between the polysilicon plug and the titanium nitride film, and the titanium nitride film 37 is a diffusion barrier for preventing mutual diffusion between the subsequent lower electrode and the polysilicon plug 35.
한편, 확산방지막으로는 티타늄나이트라이드(37)외에 내산화 특성이 우수한 TiSiN, TiAlN, TaSiN 및 TaAlN로 이루어진 그룹중에서 선택되는 하나를 이용하고, 이러한 확산방지막은 화학기상증착법(CVD) 또는 물리기상증착법(PVD)을 통해 증착된다.On the other hand, as the diffusion barrier film, in addition to titanium nitride 37, one selected from the group consisting of TiSiN, TiAlN, TaSiN, and TaAlN having excellent oxidation resistance is used, and the diffusion barrier is chemical vapor deposition (CVD) or physical vapor deposition method. Deposited via (PVD).
다음으로, 티타늄나이트라이드막(37)을 포함한 식각정지막(34b)상에 후속 하부전극의 높이 및 형태를 결정짓는 산화물(38)을 형성한 후, 산화물(38)을 선택적으로 식각하여 스토리지노드콘택을 노출시키는 즉, 스토리지노드콘택과 후속 하부전극간의 전기적 통로를 제공하기 위한 오목부(39)를 형성한다.Next, an oxide 38 is formed on the etch stop layer 34b including the titanium nitride layer 37 to determine the height and shape of the subsequent lower electrode, and then the oxide 38 is selectively etched to form a storage node. A recess 39 is formed to expose the contact, ie to provide an electrical path between the storage node contact and the subsequent lower electrode.
여기서, 오목부(39)를 형성하기 위한 물질로는 산화물(38)외에 감광막(photoresist), 실리콘나이트라이드(silicon nitride)와 같은 부도체를 이용하고, 산화물(38)은 화학기상증착법(CVD) 또는 스핀온글래스법(Spin On Glass)에 의해 증착 또는 도포되며, 산화물(38)의 두께는 5000Å∼20000Å이다.In this case, a material for forming the concave portion 39 may be a non-conductor such as photoresist or silicon nitride in addition to the oxide 38, and the oxide 38 may be formed by chemical vapor deposition (CVD) or Deposited or coated by spin on glass, the oxide 38 has a thickness of 5000 kPa to 20000 kPa.
한편, 오목부(39)가 형성되는 산화물(38)을 포함한 위 물질들은 후속 공정에서 제거되므로 희생절연물이라 할 수 있다.Meanwhile, the above materials including the oxide 38 in which the recesses 39 are formed are removed in a subsequent process and thus may be referred to as sacrificial insulators.
도 2b에 도시된 바와 같이, 오목부(39)를 포함한 산화물(38) 전면에 시드층(40)을 금속유기화학기상증착법(MOCVD)으로 50Å∼200Å의 두께로 증착한 후, 치밀화를 1차 열처리를 진행한다.As shown in FIG. 2B, the seed layer 40 is deposited on the entire surface of the oxide 38 including the recesses 39 to a thickness of 50 kPa to 200 kPa by metal organic chemical vapor deposition (MOCVD), and then densification is first performed. Proceed with heat treatment.
여기서, 시드층(40)은 후속 전기화학증착법(Electro Chemical Deposition)에 의해 루테늄막이 증착될 전도막으로서, 이러한 시드층(40)으로는 루테늄, 백금 또는 이리듐을 이용하며, 화학기상증착법(CVD) 또는 스퍼터링법을 통해 증착된다.Here, the seed layer 40 is a conductive film on which a ruthenium film is to be deposited by subsequent electrochemical deposition, and the seed layer 40 uses ruthenium, platinum, or iridium, and is chemical vapor deposition (CVD). Or by sputtering.
한편, 1차 열처리는 550℃∼800℃와 아르곤, 질소 및 암모니아중에서 선택되는 하나의 기체분위기에서 10초∼180초동안 실시한다.On the other hand, the primary heat treatment is carried out for 10 seconds to 180 seconds in a gas atmosphere selected from 550 ℃ to 800 ℃ and argon, nitrogen and ammonia.
도 2c에 도시된 바와 같이, 1차 열처리후 시드층(40)은 뭉치면서 막이 깨지거나 갈라져 엠보싱(embossing) 형태의 시드층(40a)로 변질되고, 엠보싱 형태의 시드층(40a)상에 전기화학증착법(ECD)으로 루테늄막(41)을 50Å∼200Å의 두께로 증착시킨다.As shown in FIG. 2C, after the first heat treatment, the seed layer 40 is agglomerated and the film is cracked or cracked into an embossed seed layer 40a, and the seed layer 40a is emulsified on the seed layer 40a. The ruthenium film 41 is deposited to a thickness of 50 kPa to 200 kPa by chemical vapor deposition (ECD).
여기서, 전기화학증착법(ECD)으로 루테늄막(41)을 증착하는 방법은, 시드층(40)이 형성된 반도체기판(31)을 상온∼95℃의 온도를 유지하는 루테늄전해질용액에 담그어 루테늄전해질용액의 루테늄만을 추출하여 시드층(40)상에 증착시킨다.Here, in the method of depositing the ruthenium film 41 by electrochemical vapor deposition (ECD), the ruthenium electrolyte solution is immersed by dipping the semiconductor substrate 31 on which the seed layer 40 is formed in a ruthenium electrolyte solution maintained at room temperature to 95 ° C. Only ruthenium is extracted and deposited on the seed layer 40.
이때, 루테늄전해질용액은 루테늄염을 수용액에 녹여 제작하는데, 루테늄전해질용액으로는 루테늄설파메이트(Ruthenium sulfamate), 루테늄니트로실설파메이트(Ruthenium nitrosyl sulfamate) 및 [Ru2N(H2O)2X8]-3(X=Cl, Br, I)로 이루어진 그룹중에서 선택된 하나의 알칼리용액을 사용한다. 여기서, 이러한 루테늄전해질용액의 pH는 1∼5.5 또는 7.5∼13를 유지한다.At this time, the ruthenium electrolyte solution is prepared by dissolving the ruthenium salt in an aqueous solution, ruthenium sulfamate (Ruthenium sulfamate), ruthenium nitrosyl sulfamate and (Ru 2 N (H 2 O) 2 X 8 ] One alkaline solution selected from the group consisting of -3 (X = Cl, Br, I) is used. Here, the pH of the ruthenium electrolyte solution is maintained at 1 to 5.5 or 7.5 to 13.
그리고, 루테늄막(41)의 전기화학증착법(ECD)시 전류밀도는 2㎃/cm2∼20㎃/cm2,이고, 전해질용액에 인가하는 전류파형은 직류(direct current), 펄스전류(pulse current) 및 역펄스전류(reverse pulse current) 중에서 선택된 하나이다.In the electrochemical deposition method (ECD) of the ruthenium film 41, the current density is 2 mA / cm 2 to 20 mA / cm 2 , and the current waveforms applied to the electrolyte solution are direct current and pulse current. current and reverse pulse current.
한편, 상온∼95℃의 온도를 유지하는 루테늄전해질용액내에서 루테늄막(41)의 증착이 이루어지므로 증착이 빠르다. 바람직한 루테늄전해질용액의 온도는 66℃∼77℃이다.On the other hand, since the ruthenium film 41 is deposited in the ruthenium electrolyte solution which maintains the temperature of normal temperature -95 degreeC, vapor deposition is fast. Preferred ruthenium electrolyte solutions have a temperature of 66 ° C to 77 ° C.
상술한 공정에 의해 루테늄막(41)을 증착하는 경우, 엠보싱 형태의 시드층(40a)상에 증착되는 루테늄막(41)도 엠보싱 형태를 갖고, 2차 열처리를 실시하여 루테늄막(41)의 치밀화를 유도한다.When the ruthenium film 41 is deposited by the above-described process, the ruthenium film 41 deposited on the embossed seed layer 40a also has an embossed shape, and is subjected to secondary heat treatment to the ruthenium film 41. Induces densification.
한편, 2차 열처리는 전술한 1차 열처리와 동일한 조건하에서 이루어지는데, 즉, 550℃∼800℃와 아르곤, 질소 및 암모니아중에서 선택되는 하나의 기체분위기에서 10초∼180초동안 실시한다.On the other hand, the secondary heat treatment is carried out under the same conditions as the above-described primary heat treatment, that is, it is carried out for 10 seconds to 180 seconds in one gas atmosphere selected from 550 ℃ to 800 ℃ and argon, nitrogen and ammonia.
도 2d에 도시된 바와 같이, 산화물(38)상의 루테늄막(41)과 엠보싱 형태의 시드층(40a)을 화학적기계적연마로 산화물(38) 표면이 드러날때까지 제거하여 오목부내에만 루테늄막(41a)과 엠보싱 형태의 시드층(40b)으로 된 하부전극을 잔류시킨다. 이때, 이웃한 하부전극들이 서로 절연된다.As shown in FIG. 2D, the ruthenium film 41 on the oxide 38 and the embossed seed layer 40a are removed by chemical mechanical polishing until the surface of the oxide 38 is exposed, thereby ruthenium film 41a only in the recess. ) And a lower electrode made of the embossed seed layer 40b. At this time, neighboring lower electrodes are insulated from each other.
이하, 루테늄막(41a)과 엠보싱 형태의 시드층(40b)을 통칭하여 하부전극(40b/41a)이라 한다.Hereinafter, the ruthenium film 41a and the embossed seed layer 40b are collectively referred to as lower electrodes 40b / 41a.
도 2e에 도시된 바와 같이, 하부전극(40b/41a)을 포함한 전면에 유전막(42)과 상부전극(43)을 차례로 증착한다.As shown in FIG. 2E, the dielectric layer 42 and the upper electrode 43 are sequentially deposited on the entire surface including the lower electrodes 40b / 41a.
이때, 유전막(42)은 금속유기화학기상증착법(MOCVD) 또는 원자층증착법(ALD)을 통해 증착되며, Al2O3, Ta2O5, Ta2O5-TiO2, SrTiO3및 (Ba,Sr)TiO3로 이루어진 그룹중에서 선택된 하나를 이용하며, 400℃∼600℃의 온도범위에서 50Å∼200Å의 두께로 증착된다.At this time, the dielectric film 42 is deposited by metal organic chemical vapor deposition (MOCVD) or atomic layer deposition (ALD), Al 2 O 3 , Ta 2 O 5 , Ta 2 O 5 -TiO 2 , SrTiO 3 and (Ba And one selected from the group consisting of Sr) TiO 3 and deposited at a thickness of 50 kPa to 200 kPa in a temperature range of 400 ° C to 600 ° C.
그리고, 증착후 유전막(42)의 품질개선을 위해 결정화시키는데, 한 방법으로급속열처리(RTP)를 통하여 550℃∼800℃와 아르곤과 산소의 혼합기체, 질소와 산소의 혼합기체 및 N2O 중에서 선택되는 하나의 기체분위기에서 10초∼180초동안 실시한다.In addition, crystallization is performed to improve the quality of the dielectric film 42 after deposition. In one method, rapid heat treatment (RTP) is performed at 550 ° C to 800 ° C, a mixture of argon and oxygen, a mixture of nitrogen and oxygen, and N 2 O. It is carried out for 10 seconds to 180 seconds in one selected gas atmosphere.
결정화시키는 다른 방법으로 300℃∼600℃의 온도와 아르곤과 산소의 혼합기체, 질소와 산소의 혼합기체 및 N2O 중에서 선택되는 하나의 기체분위기에서 10초∼180초동안 플라즈마 처리한다.Another method of crystallization is plasma treatment for 10 seconds to 180 seconds in a gas atmosphere selected from a temperature of 300 ℃ to 600 ℃, a mixed gas of argon and oxygen, a mixed gas of nitrogen and oxygen, and N 2 O.
그리고, 상부전극(43)은 금속유기화학기상증착법(MOCVD) 또는 원자층증착법(ALD)을 이용하여 루테늄, 백금 및 이리듐으로 이루어진 그룹중에서 선택된 하나를 50Å∼200Å의 두께로 증착한 후, 추가로 루테늄, 백금 및 이리듐으로 이루어진 그룹중에서 선택된 하나를 스퍼터링법에 의해 500Å∼1000Å의 두께로 증착한다.Then, the upper electrode 43 is deposited by a metal organic chemical vapor deposition (MOCVD) or atomic layer deposition (ALD) one selected from the group consisting of ruthenium, platinum and iridium to a thickness of 50 ~ 200Å, and further One selected from the group consisting of ruthenium, platinum and iridium is deposited to a thickness of 500 kV to 1000 kV by the sputtering method.
상술한 바와 같이, 전기화학증착법(ECD)에 의한 루테늄막의 형성은 전해질용액내에 존재하는 루테늄만을 추출하여 웨이퍼상의 시드층에 증착되며, 루테늄전해질의 재활용이 언제나 가능하기 때문에 금속유기화학기상증착법(MOCVD)에 비해 총 루테늄막의 증착 두께를 기준으로 생산단가가 월등히 저렴하여 루테늄과 같은 귀금속(noble metal)을 전극으로 사용하는 향후 캐패시터에 유리하다.As described above, the ruthenium film is formed by electrochemical vapor deposition (ECD), and only ruthenium present in the electrolyte solution is extracted and deposited on the seed layer on the wafer, and since the ruthenium electrolyte is always available for recycling, metal organic chemical vapor deposition (MOCVD) is performed. Compared to), the production cost is much lower based on the total thickness of the ruthenium film, which is advantageous for future capacitors using noble metals such as ruthenium as electrodes.
특히, 전기화학증착법(ECD)에 의해 형성된 루테늄막은 막질이 단단하며, 부식에 강하고, 저항이 낮아 반도체소자의 스토리지노드로 매우 적합하다.In particular, the ruthenium film formed by electrochemical vapor deposition (ECD) is very suitable as a storage node of a semiconductor device because of its hard film quality, strong corrosion resistance, and low resistance.
그리고, 전기가 통하고 증착이 가능한 금속만 노출되어 있으면 화학기상증착법(CVD)과 같이 표면 단차 피복성을 확보할 수 있고, 스퍼터링법과 같은 물리기상증착법처럼 원자층단위로 막이 형성할 수 있기 때문에 매우 치밀한 박막을 확보할 수 있다. 이로 인해 금속유기화학기상증착법(MOCVD)과는 달리 후속 열처리에 의해 박막이 변질되는 특성이 없다.If only the electrically conductive and depositable metal is exposed, it is possible to secure surface step coverage like chemical vapor deposition (CVD), and the film can be formed in atomic layer units as in physical vapor deposition such as sputtering. Dense thin film can be secured. Thus, unlike metal organic chemical vapor deposition (MOCVD), the thin film is not deteriorated by subsequent heat treatment.
더욱이, 전기를 통하기 위한 시드층으로 금속유기화학기상증착법(MOCVD)에 의한 루테늄막이 적용되어 열처리후 비록 깨지거나 갈라지더라도 전기화학증착법(ECD)을 적용하면 변질된 공간마저도 치밀하게 채울 수 있다.Furthermore, ruthenium membranes by metal organic chemical vapor deposition (MOCVD) are applied to the seed layer for conducting electricity, and even if cracked or cracked after the heat treatment, electrochemical vapor deposition (ECD) can be used to precisely fill even the deteriorated space.
이러한 장점으로 인해 전기화학증착법(ECD)에 의한 루테늄막의 형성은 차세대 캐패시터를 위한 매우 유용한 방법이다.Due to these advantages, the formation of ruthenium films by electrochemical vapor deposition (ECD) is a very useful method for next generation capacitors.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.
상술한 본 발명은 변질된 시드층상에 추가로 전기화학증착법으로 루테늄막을 증착하므로써 1차 열처리후 변질된 시드층으로 인해 유전막과 확산방지막의 직접접촉을 차단하여 누설전류 특성을 향상시킬 수 있는 효과가 있다.The present invention described above has the effect of improving the leakage current characteristics by blocking direct contact between the dielectric film and the diffusion barrier due to the modified seed layer after the first heat treatment by depositing a ruthenium film on the modified seed layer by electrochemical deposition. have.
그리고, 엠보싱 형태를 갖는 하부전극을 형성할 수 있어 캐패시터의 용량 증대를 위한 면적을 충분히 확보할 수 있고, 이로써 하부전극의 높이를 감소시켜 공정 마진을 확보하므로 소자의 신뢰성을 개선시킬 수 있는 효과가 있다.In addition, it is possible to form a lower electrode having an embossed shape, thereby sufficiently securing an area for increasing the capacitance of the capacitor, thereby reducing the height of the lower electrode to secure a process margin, thereby improving the reliability of the device. have.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0000690A KR100448243B1 (en) | 2002-01-07 | 2002-01-07 | Method for fabricating capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0000690A KR100448243B1 (en) | 2002-01-07 | 2002-01-07 | Method for fabricating capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030060154A KR20030060154A (en) | 2003-07-16 |
| KR100448243B1 true KR100448243B1 (en) | 2004-09-13 |
Family
ID=32217112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0000690A KR100448243B1 (en) | 2002-01-07 | 2002-01-07 | Method for fabricating capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100448243B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110058296A (en) * | 2009-11-26 | 2011-06-01 | 삼성전자주식회사 | Capacitor structure, semiconductor device including the same, method of forming a capacitor and method of manufacturing a semiconductor device using the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707802B1 (en) * | 2005-11-18 | 2007-04-17 | 주식회사 하이닉스반도체 | Method for forming capacitor |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066883A (en) * | 1999-04-21 | 2000-11-15 | 윤종용 | Method for manufacturing self-aligned stack capacitor using electroplating method |
| KR20010059002A (en) * | 1999-12-30 | 2001-07-06 | 박종섭 | A method for forming capacitor in semiconductor device |
| KR20010061151A (en) * | 1999-12-28 | 2001-07-07 | 박종섭 | A method for forming storage node in semiconductor device |
| KR20010065296A (en) * | 1999-12-29 | 2001-07-11 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20010113324A (en) * | 2000-06-19 | 2001-12-28 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
-
2002
- 2002-01-07 KR KR10-2002-0000690A patent/KR100448243B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000066883A (en) * | 1999-04-21 | 2000-11-15 | 윤종용 | Method for manufacturing self-aligned stack capacitor using electroplating method |
| KR20010061151A (en) * | 1999-12-28 | 2001-07-07 | 박종섭 | A method for forming storage node in semiconductor device |
| KR20010065296A (en) * | 1999-12-29 | 2001-07-11 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
| KR20010059002A (en) * | 1999-12-30 | 2001-07-06 | 박종섭 | A method for forming capacitor in semiconductor device |
| KR20010113324A (en) * | 2000-06-19 | 2001-12-28 | 박종섭 | Method of manufacturing a capacitor in a semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110058296A (en) * | 2009-11-26 | 2011-06-01 | 삼성전자주식회사 | Capacitor structure, semiconductor device including the same, method of forming a capacitor and method of manufacturing a semiconductor device using the same |
| KR101586361B1 (en) | 2009-11-26 | 2016-01-18 | 삼성전자주식회사 | Capacitor structure semiconductor device including the same method of forming a capacitor and method of manufacturing a semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030060154A (en) | 2003-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449949B1 (en) | Method for fabricating capacitor in ferroelectric memory device | |
| KR100190111B1 (en) | Fabricating method for capacitor in semiconductor device | |
| JP4088052B2 (en) | Manufacturing method of semiconductor device | |
| US20030057445A1 (en) | Semiconductor device and method for fabricating the same | |
| KR100413606B1 (en) | Method for fabricating capacitor | |
| KR100428658B1 (en) | Method for fabricating capacitor using electro chemical deposition and wet etching | |
| KR100406549B1 (en) | Method for fabricating capacitor having zirconium oxide | |
| KR100342821B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR20030025672A (en) | Method for fabricating capacitor in semiconductor device | |
| KR100448243B1 (en) | Method for fabricating capacitor | |
| JP2003133440A (en) | Manufacturing method of capacitor | |
| KR100614576B1 (en) | Method for forming capacitor | |
| KR100376268B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| US20040147088A1 (en) | Capacitor | |
| KR100624904B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100443361B1 (en) | Method for fabricating capacitor using electro chemical deposition | |
| KR20030060602A (en) | Method for fabricating capacitor | |
| KR100414869B1 (en) | Method for fabricating capacitor | |
| KR100418585B1 (en) | Method for fabrication of ferroelectric random access memory | |
| KR100438673B1 (en) | Method for fabricating capacitor | |
| KR100846384B1 (en) | Method for fabricating semiconductor device | |
| KR100403952B1 (en) | Method for fabricating capacitor | |
| KR20030024301A (en) | Semiconductor and method for fabricating the same | |
| KR100334529B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR20020094176A (en) | Method of forming memory device having electroplating electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |