KR100436459B1 - Analog signal amplifying method in analog signal amplifier, semiconductor ic device using the same, several kinds of analog amplifiers, and tooth saw wave oscillator and power amplifier device for being used in the analog amplifier - Google Patents

Abstract

본 발명에 따른 아날로그 신호 증폭방법 및 증폭소자는 입력신호와, 이 입력신호의 최대진폭과 같거나 보다 큰 제1톱니파를 비교하여 이 입력신호보다 제1톱니파가 큰 구간 동안에 대해 출력을 하이(HIGH)로 하는 제1 펄스를 출력하고, 제1펄스의 하이 구간의 시작점 마다 좁은 폭의 원쇼트형 제2펄스를 출력하며, 제1톱니파와 주기가 같은 제2톱니파와 제2펄스의 각 하이 시점부분을 대응시켜 이 대응된 부분에서의 제2톱니파 전압 위치를 표본으로 하여 출력전압을 연속으로 추출하고, 이 추출된 전압을 고속 스위치에 의하여 콘덴서에 충전시켜 추출된 전압을 유지하며, 출력파형의 골자기를 제거하여 필터링을 용이하게 한다.The analog signal amplifying method and amplifying device according to the present invention compares an input signal with a first sawtooth wave which is equal to or greater than the maximum amplitude of the input signal and outputs a high output for a period in which the first sawtooth wave is larger than this input signal. Outputs a first pulse of (), outputs a narrow one-shot second pulse at each start point of the high period of the first pulse, and each high time point of the second sawtooth wave and the second pulse having the same period as the first sawtooth wave. The output voltages are continuously extracted by sampling the second sawtooth wave voltage positions in the corresponding portions, and the extracted voltage is charged to a capacitor by a high-speed switch to maintain the extracted voltage. Eliminate bone pores to facilitate filtering.

이러한 구성에 따라 본 발명은 제1톱니파의 선형성을 매우 용이하고도 양호하게 생성할 수 있으면서도 입력전압범위에 제한이 없고, 부궤환을 사용하지 않기 때문에 시간지연에 의한 왜곡을 근본적으로 해소할 수 있으며, 고주파 성분의 포함 비율이 낮아 필터링이 쉽고 파형 자체가 큰 변화 없이 변환되므로 왜곡 현상이 아주 적다.According to this configuration, the present invention can generate the linearity of the first sawtooth wave very easily and satisfactorily, and there is no limitation in the input voltage range, and since the negative feedback is not used, the distortion due to time delay can be fundamentally eliminated. Because of the low content of high frequency components, filtering is easy and the waveform itself is transformed without any significant change.

또한, 현재의 디지털재생장치(예; CDP) 내부에서 D/A 변환 부분을 생략하고 디지털 신호를 직접 본발명에 의한 증폭기로 직결함으로서 변형이 없는 신호를 재생하며, 회로절감을 도모한다.In addition, by omitting the D / A conversion part in the current digital reproducing apparatus (e.g., CDP) and directly connecting the digital signal to the amplifier according to the present invention, a signal without distortion is reproduced and circuits are reduced.

Description

아날로그 신호 증폭기에서의 아날로그 신호증폭 방법 및 이 방법을 이용하여 반도체로 집적 화한 증폭 소자, 그리고 여러 응용 아날로그 증폭기 및 이 증폭기에 사용되는 톱니파발진기 및 전력증폭소자{ANALOG SIGNAL AMPLIFYING METHOD IN ANALOG SIGNAL AMPLIFIER, SEMICONDUCTOR IC DEVICE USING THE SAME, SEVERAL KINDS OF ANALOG AMPLIFIERS, AND TOOTH SAW WAVE OSCILLATOR AND POWER AMPLIFIER DEVICE FOR BEING USED IN THE ANALOG AMPLIFIER}ANALOG SIGNAL AMPLIFYING METHOD IN ANALOG SIGNAL AMPLIFIER, SEMICONDUCTOR IC DEVICE USING THE SAME, SEVERAL KINDS OF ANALOG AMPLIFIERS, AND TOOTH SAW WAVE OSCILLATOR AND POWER AMPLIFIER DEVICE FOR BEING USED IN THE ANALOG AMPLIFIER}

본 발명은 한국특허출원 제2001-24301호를 우선권으로 하는 계속출원이다.The present invention is a continuation application with priority in Korean Patent Application No. 2001-24301.

본 발명은 디지탈 증폭기 분야에서의 아날로그 신호를 증폭하는 방법에 관한 것으로서, 특히 출력파형의 왜곡율을 억제하여 오디오 앰프 등에서 출력이 현저하게 개선된 아날로그 신호 증폭방법에 관한 것이다. 또한 본 발명은 이 증폭방법을 이용하여 집적회로화한 증폭소자에 관한 것이다. 그 밖에도 본 발명은 증폭기의 입력신호로서 PWM신호, 또는 PCM신호를 포함하는 각종 디지털정보를 이용하는 증폭기에 관한 것이다. 또한 본 발명은 여러 증폭기에서 사용하는 톱니파발진기 및 전력증폭소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for amplifying analog signals in the field of digital amplifiers, and more particularly, to an analog signal amplification method in which an output is remarkably improved in an audio amplifier by suppressing distortion of an output waveform. The present invention also relates to an amplifying device integrated into a circuit using this amplification method. In addition, the present invention relates to an amplifier using various digital information including a PWM signal or a PCM signal as an input signal of the amplifier. The present invention also relates to sawtooth oscillators and power amplifiers for use in various amplifiers.

종래, 오디오 앰프의 증폭소자는 통상 트랜지스터를 기초로 한 것이 주종을 이룬다. 트랜지스터를 이용하는 증폭소자의 경우 가장 큰 문제점은 허용되는 입력 바이어스 전압(통상 베이스전압)의 크기(통상 0.6V 이하)가 낮다는 점에 있다. 즉 트랜지스터의 경우는 허용 입력전압 이하에서는 출력(통상 콜렉터 전류 또는 전압)이 목표로 하는 값으로 생성되지만 0.6V를 초과할 경우는 파형왜곡이 현저하게 커지는 특성을 갖는다. 도 3a는 0.6V 이하의 베이스 입력전압에 대해 정상적인 출력상태(도면은 전류출력의 파형을 나타내지만 부하저항과 결합된 상태에서는 이에 대응하는 출력전압이 된다)를 보여주는 도면이고, 도 3b는 베이스 입력전압이 0.6V를 초과한 경우의 출력에 대한 파형왜곡을 나타내는 도면이다.Conventionally, amplification elements of audio amplifiers are usually based on transistors. In the case of an amplifier using a transistor, the biggest problem is that the magnitude of the allowable input bias voltage (normal base voltage) (typically 0.6V or less) is low. In other words, in the case of transistors, the output (usually collector current or voltage) is generated at a target value below the allowable input voltage. However, when the transistor exceeds 0.6V, the waveform distortion is significantly increased. FIG. 3A shows a normal output state (the figure shows a waveform of current output but becomes a corresponding output voltage when coupled with a load resistor) for a base input voltage of 0.6 V or less, and FIG. 3B shows a base input. A diagram showing waveform distortion with respect to the output when the voltage exceeds 0.6V.

이와같이 입력 바이어스 전압의 불균형에 따른 목표 출력의 파형왜곡 문제를 해소하기 위해 출력신호의 일부를 역위상으로 한 신호를 부궤환회로를 거쳐 입력 바이어스 전압에 보상하는 방법이 있으나 이 경우는 부궤환회로를 거쳐가는 시간상의 지연(Td)으로 인해(도 4c 참조), 실제 합성되어 보상이 이루어진 입력파형 자체가 찌그러짐이 발생한 파형이되고, 그에 따른 출력파형도 어쩔 수 없이 찌그러진 파형이 될 수 밖에 없는 문제가 있다. 도 4a 및 도 4b는 대표적인 입력 바이어스 전압을 보상하는 증폭기의 예이며, 도 4c는 입력파형과 부궤환 파형이 합성된 왜곡형 입력파형과, 이 입력파형에 대응하는 왜곡형 출력파형을 나타내는 도면이다. 그리고, 이와같은 부궤환 보상방식의 경우는 증폭도가 낮기 때문에 증폭단을 다단계로 형성해야 하는 문제가 있고, 그에 따른 각 단마다 가지고 있는 파형변형도가 단수의 증가에 따라 비례적으로 증대할 수 밖에 없는 문제가 있다.In order to solve the waveform distortion problem of the target output due to the imbalance of the input bias voltage, there is a method of compensating the input bias voltage through the negative feedback circuit with a part of the output signal reversed in this case. Due to the time delay (Td) passing through (see FIG. 4C), the input waveform itself, which is actually synthesized and compensated, becomes a waveform in which distortion occurs, and the output waveform inevitably becomes a distortion waveform inevitably. have. 4A and 4B are exemplary amplifiers for compensating for an input bias voltage, and FIG. 4C is a diagram illustrating a distorted input waveform obtained by combining an input waveform and a negative feedback waveform, and a distorted output waveform corresponding to the input waveform. . In the case of such a negative feedback compensation method, the amplification stage is low, and thus, the amplification stage must be formed in multiple stages. Accordingly, the waveform deformation of each stage is inevitably increased as the number of stages increases. there is a problem.

트랜지스터의 좁은 범위의 바이어스 입력전압 특성을 보완하는 방법으로 게이트전압이 1.5V 정도가 되는 FET(Field Effect Transistor)를 사용하는 방식이 있다. 그러나, FET의 경우는 온도변화와 FET 자체의 특성오차로 인해 동작이 불안정하여 일부 특수 회로에만 사용하고 있는 실정이다.As a complement to the bias input voltage characteristics of the transistor, there is a method using a field effect transistor (FET) having a gate voltage of about 1.5V. However, in the case of the FET, due to the temperature change and the characteristic error of the FET itself, the operation is unstable and is used only in some special circuits.

과거에 사용하던 진공관 증폭기는 바이어스 전압이 1.5V 이상이고, 증폭이득이 크기 때문에 증폭단의 수가 적다. 따라서, 진공관을 사용하는 오디오 증폭회로에서 혼변조 찌그러짐 현상이 거의 없으므로 특히 전문가 영역의 음악 전문가들이 진공관 앰프로 음악감상을 하는 예를 종종 목격할 수 있다. 그러나 이러한 장점에도 불구하고 진공관앰프는 공지된 바와같이 전력소모가 크고, 부피가 많으며, 시간에 따라 음질이 변하는 현상, 제조, 유지비용 등의 단점으로 인해 현대에는 거의 실용성이 없다.The tube amplifier used in the past has a bias voltage of 1.5V or more and amplification gain, so the number of amplifier stages is small. Therefore, since there is almost no intermodulation distortion in an audio amplifier circuit using a vacuum tube, it is often observed that music specialists, especially in the professional domain, listen to music with a tube amplifier. Despite these advantages, however, vacuum tube amplifiers are not practical in modern times due to disadvantages such as power consumption, volume, and sound quality that change with time, manufacturing, and maintenance costs, as is known.

이러한 진공관의 장점을 살리면서 단점을 보완한 디지털회로로서 "D급 증폭기"라 불리우는 PWM(Pulse Width Modulation) 방식의 오디오 증폭기가 있다. 도 5는 "D급 증폭기"의 일예를 나타내는 것이다. 도 5를 참조하면, D급 증폭기는 자체에 톱니파 발진기를 내장하고 있으며 이 톱니파(W1)와 입력신호(Vi6)를 콤파레이터(COMP6)에서 비교하여 입력신호(Vi6)가 톱니파전압(W1)보다 높은 동안(도 6, P 참조) 출력을 하이(HIGH)로 한다(W2)(도 6, Q참조). 이 구형파는 입력신호와 톱니파 간의 크기 변화 시간에 대응하여 변환된 펄스 폭을 갖는다(PWM변조). 이 콤파레이터 출력(W2)에 의하여 출력 단의 MOSFET를 스위칭 시킨다(W3)(도 6, R 실선). 이 때의 출력신호(W3)는 출력 단에 공급된 전원전압을 ON/OFF하는 스위칭된 구형파이기 때문에 많은 고조파를 포함하고 있으며 입력전압의 크기에 따라 듀티비가 변하는 신호이다. 이 출력신호(W3)는 ON신호의 폭이 넓으면 평균전압이 높고, ON신호의 폭이 좁으면 평균전압이 낮게 된다(도 6, R의 점선). 이 출력신호(W3)를 로패스필터(LPF : Low Pass Filter)에 통과시켜 적분하고, 고조파를 제거하여 아날로그 출력신호을 얻을 수 있다(도 6, S).As a digital circuit that makes use of the advantages of the vacuum tube and supplements the disadvantages, there is a PWM (Pulse Width Modulation) type audio amplifier called "class D amplifier". 5 shows an example of a "class D amplifier". Referring to FIG. 5, the class-D amplifier has a sawtooth oscillator built in, and compares the sawtooth wave W1 and the input signal Vi6 with the comparator COMP6 to compare the input signal Vi6 with the sawtooth voltage W1. While high (see Fig. 6, P), the output is high (W2) (see Fig. 6, Q). This square wave has a pulse width converted corresponding to the magnitude change time between the input signal and the sawtooth wave (PWM modulation). The comparator output W2 switches the MOSFET at the output stage (W3) (FIG. 6, R solid line). At this time, the output signal W3 includes a large number of harmonics because of the switched square pie which turns ON / OFF the power supply voltage supplied to the output terminal, and the duty ratio changes according to the magnitude of the input voltage. When the width of the ON signal is wide, the output signal W3 has a high average voltage, and when the width of the ON signal is narrow, the average voltage is low (dashed line in Fig. 6, R). The output signal W3 is passed through a low pass filter (LPF: Low Pass Filter) to integrate and remove harmonics to obtain an analog output signal (FIG. 6, S).

그러나, 이 "D급 증폭기"의 문제점은 출력신호인 구형파를 평탄화 하는데(즉 고조파성분을 제거하기 위해) LC필터를 다단으로 연결시켜야만 하므로 코일의 부피가 커지게 되고, 또한 외부로 방출되는 전자파를 차단하는 작업에 고도의 기술을 요구하는 문제가 있다. 또, MOSFET를 스위칭 할 수 있는 최대주파수까지 톱니파 발진주파수를 높여야 음질이 좋아지며, 이러한 이유로 고도의 필터링 기술과 스위칭 기술이 필요하다.However, the problem with this "class D amplifier" is that the LC filter has to be connected in multiple stages to flatten the square wave (that is, to remove the harmonic content) of the output signal, thereby increasing the volume of the coil and There is a problem that requires a high level of skill in the blocking operation. In addition, the sawtooth oscillation frequency must be increased to the maximum frequency at which the MOSFET can be switched to improve sound quality, which is why high filtering and switching techniques are required.

본 발명은 상기와 같은 문제점을 해소하기 위한 것으로서, 출력파형의 왜곡현상을 제거할 수 있어, 원래 음 또는 아날로그 신호에 가까운 출력을 발생하면서도 다단계 필터가 불필요하여 부피가 작고, 또한 부담스러운 고도의 필터링 기술과 스위칭 기술을 요하지 않아 간단하고도 제작이 용이한 아날로그 신호 증폭방법 및이 방법을 이용한 반도체로 집적화한 증폭소자를 제공하는 것을 목적으로 한다.The present invention is to solve the above problems, it is possible to eliminate the distortion of the output waveform, while generating an output close to the original sound or analog signal, while eliminating the multi-stage filter, small volume and burdensome high filtering It is an object of the present invention to provide an analog signal amplification method which is simple and easy to manufacture and does not require any technology and switching technology, and an amplification device integrated with a semiconductor using this method.

그 밖에도 본 발명은 현시대의 CDP등과 같은 디지털기기와 파워앰프와의 결합상태에서 중간의 D/A변환과정을 생략하고 디지털정보를 본 발명의 앰프와 직결시킴으로서 D/A 변환과정에서 발생하는 여러 문제를 해소할 수 있는 PWM신호를 포함하는 디지털정보신호를 입력하기 위한 증폭기를 제공하는 것을 목적으로 한다.In addition, the present invention omits the intermediate D / A conversion process in the combined state of a digital device such as a CDP and a modern power amplifier, and directly connects the digital information to the amplifier of the present invention. An object of the present invention is to provide an amplifier for inputting a digital information signal including a PWM signal capable of solving the problem.

그 밖에도 본 발명은 상기 증폭기 또는 증폭소자에 사용되는 톱니파발진기를 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a sawtooth oscillator used in the amplifier or amplifying element.

그 밖에도 본 발명은 상기 증폭기 또는 증폭소자에 사용되는 전력증폭소자를 제공하는 것을 목적으로 한다.In addition, an object of the present invention is to provide a power amplifier for use in the amplifier or amplifier.

도 1은 본 발명에 따른 아날로그 신호 증폭기의 일실시예를 나타내는 개략도.1 is a schematic diagram illustrating one embodiment of an analog signal amplifier according to the present invention;

도 2a는 도 1에 따른 증폭기의 각 단계에서의 파형을 보여주는 도면.2a shows a waveform at each stage of the amplifier according to FIG. 1;

도 2b는 도 2a의 파형중 입력신호와 출력신호 간의 대응관계를 보여주는 확대 상세도.FIG. 2B is an enlarged detailed view showing a correspondence relationship between an input signal and an output signal in the waveform of FIG. 2A; FIG.

도 2c는 출력신호를 배로 증대시킬 경우 입력신호와 제2톱니파의 역위상의 관계를 나타내는 도면.2C is a diagram showing an inverse relationship between an input signal and a second sawtooth wave when the output signal is doubled.

도 2d는 제1톱니파의 진폭 변화에 따른 출력신호의 증폭도 변화를 나타내는 도면.2D is a view showing a change in amplification degree of an output signal according to a change in amplitude of a first sawtooth wave.

도 2e는 톱니파 발생회로의 일실시예.2E illustrates one embodiment of a sawtooth wave generating circuit.

도 3a는 종래 기술로서 작은 입력신호인 경우의 트랜지스터의 입출력변환 특성도.Fig. 3A is an input / output conversion characteristic diagram of a transistor in the case of a small input signal in the prior art.

도 3b는 종래 기술로서 큰 입력신호인 경우의 트랜지스터의 입출력변환 특성도.3B is an input / output conversion characteristic diagram of a transistor in the case of a large input signal in the prior art.

도 4a는 종래기술로서 트랜지스터 1단 증폭회로에서의 부궤환 개념도.4A is a conceptual diagram of negative feedback in a transistor one-stage amplification circuit as a prior art;

도 4b는 종래기술로서 트랜지스터로 구성된 집적회로소자의 부궤환 개념도.4B is a negative feedback conceptual diagram of an integrated circuit device including transistors according to the prior art;

도 4c는 종래기술로서 부궤환신호 지연에 따른 출력파형의 왜곡에 관한 개념도.4c is a conceptual diagram of distortion of an output waveform according to a negative feedback signal delay in the prior art;

도 5는 종래기술로서 D급 증폭기의 계통도.5 is a system diagram of a class-D amplifier in the prior art.

도 6은 종래기술로서 D급증폭기에서의 동작파형도.6 is an operational waveform diagram of a class-D amplifier in the prior art;

도 7은 본 발명의 일시예에 따른 아날로그 신호 증폭기의 전체회로도.7 is an overall circuit diagram of an analog signal amplifier according to one embodiment of the invention.

도 8은 본 발명의 일 실시 예에 따른 것으로서 증폭기에 사용되는 전력증폭소자의 회로도.8 is a circuit diagram of a power amplifier used in the amplifier according to an embodiment of the present invention.

도 9는 본 발명의 일시예에 따른 것으로서 PWM신호입력용으로 사용되는 증폭기의 회로도.9 is a circuit diagram of an amplifier used for PWM signal input as in accordance with an embodiment of the present invention.

도 10은 종래 디지털기기의 구성을 나타내는 블록도(예; CD PLAYER).10 is a block diagram (example: CD player) showing the structure of a conventional digital apparatus.

도 11은 본 발명에 따른 PWM신호 증폭기의 구성을 나타내는 블록도.11 is a block diagram showing a configuration of a PWM signal amplifier according to the present invention.

도 12는 본 발명에 따른 디지털정보(PCM신호) 증폭기의 구성도.12 is a block diagram of a digital information (PCM signal) amplifier according to the present invention.

도 13은 본 발명에 따른 디지탈정보(PCM신호)입력용 증폭기를 나타내는 회로도.Fig. 13 is a circuit diagram showing an amplifier for digital information (PCM signal) input according to the present invention.

도 14는 본 발명에 따른 아날로그 출력파형과 관련 여러파형을 비교설명하기위한 곡선도.14 is a curve diagram illustrating a comparison between analog output waveforms and related waveforms according to the present invention;

도 15는 본 발명에 따른 아날로그 입력파형과 출력파형과의 관계를 설명하기 위한 곡선도.15 is a curve diagram illustrating the relationship between an analog input waveform and an output waveform according to the present invention;

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

-제1도 내지 제6도-1 to 6

101 : 기준 톱니파발진회로,101: reference tooth wave oscillation circuit,

제1톱니파(Win) : 입력신호 전압레벨의 톱니파 출력,First sawtooth wave (Win): Sawtooth wave output of the input signal voltage level,

제2톱니파(Wout) : 출력신호 전압레벨의 톱니파 출력,Second sawtooth wave (Wout): Sawtooth wave output of the output signal voltage level,

102 : 콤파레이터(COMP), 103 : 원쇼트 바이브레이터,102: comparator (COMP), 103: one-shot vibrator,

104 : 제1버퍼증폭기(BUF1), 105 : 아날로그 스위치(또는 고속 스위치),104: first buffer amplifier BUF1, 105: analog switch (or high speed switch),

106 : 제2버퍼증폭기(BUF2), 107 : 푸시풀 증폭회로(전류부스터),106: second buffer amplifier (BUF2), 107: push-pull amplification circuit (current booster),

108 : 로패스필터(LPF), 109 : 출력단자 0점 제어회로108: low pass filter (LPF), 109: output terminal 0 point control circuit

A : 입력신호와 제1톱니파의 입력파형A: Input waveform of input signal and first sawtooth wave

B : 도 2a의 A의 콤파레이터 출력파형B: comparator output waveform of A of FIG. 2A

C : 원쇼트 바이브레이터의 출력파형(아날로그 스위치의 콘트롤 입력신호)C: Output waveform of one short vibrator (control input signal of analog switch)

D : 도 2a의 C의 펄스에 의한 제2톱니파에서의 전압 추출점D: voltage extraction point in second sawtooth wave by pulse of C of FIG. 2A

E : C2에 충전되는 전압파형E: Voltage waveform charged to C2

F : LPF를 통과하여 필터링된 파형F: Waveform filtered through LPF

P : D급 증폭기에서 입력신호(Vi6)와 톱니파(W1)의 입력파형P: Input waveform of input signal (Vi6) and sawtooth wave (W1) in class D amplifier

Q : 도 6, P의 콤파레이터 출력파형Q: Comparator output waveform of Fig. 6, P

R : D급 증폭기에서의 출력파형R: Output waveform from class D amplifier

S : LPF를 통과하여 필터링된 출력파형S: Output waveform filtered through LPF

-제7도 내지 제15도-7 to 15

(도 7)(Figure 7)

7-A : 클럭 발진회로7-A: Clock Oscillator

7-B : 제2톱니파 발진회로7-B: Second sawtooth wave oscillator circuit

7-C : 제3톱니파 발진회로7-C: Third Sawtooth Oscillator Circuit

7-D : 콤파레이터 회로7-D: Comparator Circuit

7-E : 아날로그 스위치 회로(또는 고속스위치 회로)7-E: Analog switch circuit (or high speed switch circuit)

7-F : 원쇼트바이브레이터부7-F: One short vibrator

7-G : 펄스 딜레이 회로7-G: Pulse Delay Circuit

PTL : 입력신호 레벨의 제1톱니파 신호PTL: First sawtooth wave signal of input signal level

PTH : 출력신호 레벨의 제2톱니파 신호PTH: Second sawtooth wave signal at output signal level

NTH : 출력신호 레벨의 제3톱니파 신호NTH: Third sawtooth signal at output signal level

A-SW1 : 아날로그 스위치(또는 고속스위치) 1A-SW1: Analog Switch (or High Speed Switch) 1

A-SW2 : 아날로그 스위치(또는 고속스위치) 2A-SW2: Analog Switch (or High Speed Switch) 2

LPF1 : 로패스필터 1LPF1: Low Pass Filter 1

LPF2 : 로패스필터 2LPF2: Low Pass Filter 2

CBST1 : 전력증폭소자(전류부스터)CBST1: Power Amplifier (Current Booster)

P-OUT : 입력신호와 동상의 증폭된 출력신호P-OUT: Amplified output signal of input signal and in phase

N-OUT : 입력신호와 역상의 증폭된 출력신호N-OUT: Amplified output signal reversed from input signal

SP1 : 스피커 1SP1: Speaker 1

(도 8)(Figure 8)

IN : 아날로그 입력신호IN: Analog Input Signal

(도 9)(Figure 9)

9-A : 진폭변조(PWM)된 입력신호9-A: amplitude modulated (PWM) input signal

9-B : 로레벨(L)에서 하이레벨(H)로 상승시점 검출부9-B: Ascending time detector from low level (L) to high level (H)

RESET : PWM의 상승시점에서 하이레벨 펄스 출력 단자RESET: High level pulse output terminal when PWM rises

9-C : 하이레벨(H)에서 로레벨(L)로 하강시점 검출부9-C: Falling point detector from high level (H) to low level (L)

QHL : PWM의 하강시점에서 하이레벨 펄스 출력 단자QHL: High level pulse output terminal when PWM falls

9-D : 제2톱니파발생 및 톱니파 리셋 회로부9-D: Second sawtooth wave generation and sawtooth wave reset circuit part

9-E : 원쇼트 바이브레이터부9-E: One short vibrator section

9-F : 아날로그 스위치 및 버퍼회로9-F: Analog switch and buffer circuit

LPF4 : 로패스필터4LPF4: Low Pass Filter 4

CBST4 : 전력증폭소자4(전류부스터)CBST4: Power Amplifier 4 (Current Booster)

(도 13)(Figure 13)

13-A : 펄스코드변조(PCM)된 입력신호13-A: Pulse Code Modulated (PCM) Input Signal

13-B : 디지털정보(PCM신호)처리제어부13-B: Digital Information (PCM Signal) Processing Control Unit

13-C : 저장비교부13-C: Storage Comparison

13-D : 제2톱니파발생 및 톱니파 리셋 회로부13-D: Second sawtooth wave generation and sawtooth wave reset circuit

13-E : 원쇼트 바이브레이터부13-E: One short vibrator section

13-F : 아날로그 스위치 및 버퍼회로13-F: Analog Switch and Buffer Circuit

LPF5 : 로패스필터5LPF5: Low Pass Filter 5

LPF6 : 로패스필터6LPF6: Low Pass Filter 6

CBST5 : 전력증폭소자5(전류부스터)CBST5: Power Amplifier 5 (Current Booster)

CBST6 : 전력증폭소자6(전류부스터)CBST6: Power Amplifier 6 (Current Booster)

(도 14)(Figure 14)

A : 제1톱니파 와 입력신호A: first sawtooth wave and input signal

B : 콤파레이터 출력인 제1펄스B: First pulse which is comparator output

C : 이상적인 제2펄스C: ideal second pulse

D : 실제상의 지연된 제2펄스D: actual delayed second pulse

E : 이상적인 아날로그 파형E: ideal analog waveform

F : 상부가 급격히 반전된 아날로그 파형F: Analog waveform with inverted top

O : 제1톱니파 와 입력신호O: First sawtooth wave and input signal

P : 콤파레이터 출력인 제1펄스P: 1st pulse which is comparator output

Q : 블랭킹 펄스Q: blanking pulse

R : 생성되지 않는 이상적인 제2펄스R: ideal second pulse not generated

S : 생성되지 않는 지연된 제2펄스S: delayed second pulse not generated

T : 이상적인 아날로그 파형T: ideal analog waveform

U : 상부가 리미트 된 아날로그 파형U: Analog waveform with upper limit

(도 15)(Figure 15)

a : 입력 아날로그 신호와 제1톱니파a: input analog signal and first sawtooth wave

b : 제1펄스b: first pulse

c : 이상적인 제2펄스c: ideal second pulse

d : 딜레이된 실제의 제2펄스d: actual second pulse delayed

e : 펄스지연이 없을때의 제2톱니파e: second sawtooth wave without pulse delay

f : 이상적인 제2펄스에 의한 증폭된 출력파형f: Amplified output waveform by ideal second pulse

g : 딜레이된 제2펄스에 의한 상부가 리미트된 출력파형g: Output waveform of which upper limit is limited by delayed second pulse

h : 펄스지연에 의한 지연된 제2톱니파h: second sawtooth wave delayed by pulse delay

i : 지연된 제2톱니파에 의해 보정된 출력파형i: Output waveform corrected by delayed second sawtooth wave

이러한 목적을 실현하기 위해 본 발명의 제1특징구성에 따른 아날로그 신호 증폭기에서의 아날로그 신호 증폭방법은, 상기 증폭기의 입력신호의 최대주파수 보다 주파수가 충분히 크고, 입력신호의 최대 진폭과 같거나 다소 큰 진폭을 가지며, 일정 주기를 갖는 제1톱니파를 출력하는 단계와, 상기 제1톱니파와 입력신호를 비교하여 이 입력신호보다 제1톱니파가 큰 구간 동안에 대해 출력을 하이로 하는 제1 펄스를 출력하는 단계와, 상기 제1펄스의 하이 구간의 시작점 마다 좁은 폭의 원쇼트형 제2펄스를 출력하는 단계와, 상기 증폭기의 출력신호의 최대 진폭과 같거나 다소 큰 진폭을 가지며, 상기 제1톱니파와 주기가 같은 제2톱니파를 출력하는 단계와, 상기 제2펄스의 각 하이 시점부분과 상기 제2톱니파를 대응시켜 이 대응된 부분에서의 제2톱니파 전압 위치를 표본으로 하여 출력전압을 연속으로 추출하는 단계와, 상기 추출된 전압을 고속 스위치에 의하여 콘덴서에 충전시켜 추출된 전압을 유지하고, 출력파형의 골자기를 제거하여 필터링을 용이하게 하는 단계를 구비한다.In order to realize this object, the analog signal amplification method in the analog signal amplifier according to the first aspect of the present invention is sufficiently large in frequency than the maximum frequency of the input signal of the amplifier, and is equal to or slightly larger than the maximum amplitude of the input signal. Outputting a first sawtooth wave having an amplitude and having a predetermined period; and comparing the first sawtooth wave with an input signal and outputting a first pulse having the output high for a period in which the first sawtooth wave is larger than the input signal. And outputting a narrow one-shot second pulse at each start point of the high period of the first pulse, and having an amplitude equal to or slightly larger than the maximum amplitude of the output signal of the amplifier, Outputting a second sawtooth wave having the same period, and a second sawtooth wave at the corresponding portion by matching each high viewpoint portion of the second pulse with the second sawtooth wave; Extracting the output voltage continuously using the voltage position as a sample, and charging the extracted voltage to a capacitor by a high-speed switch to maintain the extracted voltage, and removing the corrugation of the output waveform to facilitate filtering. Equipped.

상기 목적을 실현하기 위한 본 발명의 제2구성특징에 따른 아날로그 신호 증폭기에서의 아날로그 신호 증폭방법은, 상기 증폭기의 입력신호의 최대주파수 보다 주파수가 충분히 크고, 입력신호의 최대진폭과 같거나 다소 큰 진폭을 가지며, 일정 주기를 갖는 제1톱니파를 출력하는 단계와, 상기 제1톱니파와 입력신호를 비교하여 이 입력신호보다 제1톱니파가 큰 구간 동안에 대해 출력을 하이로 하는 제1 펄스를 출력하는 단계와, 상기 제1펄스의 하이 구간의 시작점 마다 좁은 폭의 원쇼트형 제2펄스를 출력하는 단계와, 상기 증폭기의 출력신호의 최대진폭과 같거나 다소 큰 진폭을 가지며, 상기 제1톱니파와 주기가 같은 제2톱니파를 출력하는 단계와, 상기 제2펄스의 각 하이 시점부분과 상기 제2톱니파를 대응시켜 이 대응된 부분에서의 제2톱니파 전압 위치를 표본으로 하여 제1출력전압을 연속으로 추출하는 단계와, 상기 제2톱니파의 역위상인 제3톱니파를 출력하는 단계와, 상기 제2펄스의 각 하이 시점부분과 상기 제3톱니파를 대응시켜 이 대응된 부분에서의 제3톱니파 전압 위치를 표본으로 하여 제2출력전압을 연속으로 추출하는 단계와, 상기 추출된 제1출력전압과 제2출력전압으로 아날로그 스위치에 의하여 콘덴서에 충전시켜 추출된 전압을 유지하고, 출력파형의 골자기를 제거하여 필터링을 용이하게 하는 단계와, 상기 필터링된 제1출력과 제2출력를 이용하여 2배의 출력신호를 얻도록 하는 단계를 구비한다.The analog signal amplification method in the analog signal amplifier according to the second aspect of the present invention for achieving the above object is sufficiently larger in frequency than the maximum frequency of the input signal of the amplifier, and is equal to or slightly larger than the maximum amplitude of the input signal. Outputting a first sawtooth wave having an amplitude and having a predetermined period; and comparing the first sawtooth wave with an input signal and outputting a first pulse having the output high for a period in which the first sawtooth wave is larger than the input signal. And outputting a narrow one-shot second pulse at each start point of the high period of the first pulse, and having an amplitude equal to or slightly larger than the maximum amplitude of the output signal of the amplifier, Outputting a second sawtooth wave having the same period, and transmitting the second sawtooth wave at the corresponding portion by matching each high view point portion of the second pulse with the second sawtooth wave; Extracting a first output voltage continuously using a sample as a position; outputting a third sawtooth wave that is an inverse phase of the second sawtooth wave; and corresponding each high viewpoint portion of the second pulse and the third sawtooth wave Continuously extracting the second output voltage using the third sawtooth wave voltage position in the corresponding portion as a sample, and charging the capacitor by the analog switch with the extracted first output voltage and the second output voltage. Maintaining a regulated voltage, removing the corrugation of the output waveform to facilitate filtering, and obtaining a double output signal using the filtered first and second outputs.

본 발명의 제3특징구성은, 상기 제1특징구성 또는 제2특징구성에 있어서, 상기 제1톱니파의 진폭을 조정하여 증폭기의 이득을 조정하는 단계를 더 구비한다.The third feature feature of the present invention further includes the step of adjusting the gain of the amplifier by adjusting the amplitude of the first sawtooth wave in the first feature feature or the second feature feature.

또한 본 발명의 제4특징구성은 상기 제1특징구성 또는 제2특징구성에 있어서, 상기 입력신호와는 별도의 제2입력신호를 통해 상기 제1톱니파의 진폭을 조정함으로써 입력신호를 진폭변조하는 단계를 더 구비한다.In addition, the fourth feature configuration of the present invention, in the first feature configuration or the second feature configuration, amplitude-modulating the input signal by adjusting the amplitude of the first sawtooth wave through a second input signal separate from the input signal. It further comprises a step.

또한 본 발명의 제5구성특징은 상기 제1 내지 제4특징구성을 이용한 반도체로 집적화한 증폭소자를 제공한다.In addition, the fifth aspect of the present invention provides an amplifying element integrated with a semiconductor using the first to fourth aspect.

다음에, 본 발명에 따른 바람직한 실시예에 대하여 첨부도면을 참조하여 설명한다.Next, a preferred embodiment according to the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 아날로그 신호 증폭기 소자로서, 101의 톱니파 발진회로에서 발진되는 톱니파 신호는 입력신호의 최대주파수보다 충분히 높은 주파수이며, 일정주기를 가지면서 선형성이 양호한 톱니파이고, 두 가지의 레벨로 출력된다. 하나는 입력신호의 최대 피크전압보다 조금 큰 제1톱니파(Win)로 출력되어 콤파레이터(102)의 비반전입력(+)에 입력되고, 다른 하나는 출력신호에서 필요한 최대진폭 보다 약간 큰 제2톱니파(Wout) 전압으로 출력되며, 제1버퍼 증폭기(BUF1)(104)에 의하여 아날로그 스위치(또는 고속스위치, 본명세서는 아날로그 스위치가 실질적으로 고속스위치로서 작용하므로 2가지를 혼용하여 쓴다)(105)가 ON될 경우 C2를 신속히 충전하기에 충분한 전력으로 변환한 후 아날로그 스위치(105)의 입력으로 접속된다.1 is an analog signal amplifier device according to an embodiment of the present invention, wherein the sawtooth signal oscillated in the sawtooth oscillator circuit of 101 is a frequency sufficiently higher than the maximum frequency of the input signal, has a constant period and has good linearity, There are two levels of output. One is output as a first sawtooth wave Win slightly larger than the maximum peak voltage of the input signal and is input to the non-inverting input (+) of the comparator 102, and the other is a second slightly larger than the maximum amplitude required in the output signal. It is output as a sawtooth wave (Wout) voltage, and is used by the first buffer amplifier (BUF1) 104 to use an analog switch (or a high speed switch, the present specification uses a mixture of two types because the analog switch acts as a high speed switch). When is turned on, C2 is converted into sufficient power to quickly charge and then connected to the input of the analog switch 105.

입력신호(Vi)는 콤파레이터(COMP)(102)의 반전입력(-)에 입력되고, 제1톱니파(Win)는 비반전입력(+)에 접속됨으로써 이들 두 신호가 비교되어 결국은 입력신호의 크기에 따라 펄스 폭이 가변 되는 PWM변조된 신호로서 제1펄스를 출력한다. 콤파레이터(102)에서 나오는 제1펄스는 원쇼트 바이브레이터(103)의 트리거 입력에 접속되어 입력된 PWM신호의 펄스 시작 위치에서 일정한 좁은 폭의 펄스로 변환하여 제2펄스를 출력시킨다. 이 출력은 아날로그 스위치(105)의 콘트롤 단자로 접속되어 펄스기간 동안 아날로그 스위치(105)를 ON 시킨다. 아날로그 스위치(105)의 출력은 푸시풀 전력 증폭회로(107)를 구동 하기 위한 제2버퍼 증폭기(BUF2)(106)의 비반전입력(+)으로 접속되며, 여기에 콘덴서(C2)가 접속되어 아날로그 스위치(105)가 ON일 때의 제1버퍼 증폭기(104)의 전압을 충전하고 아날로그 스위치(105)가 OFF되어도 그 전압을 유지시키는 역할을 한다. 제2버퍼 증폭기(106)의 반전입력단자(-)는 푸시풀 전력 증폭회로(107)의 출력단자가 항상 공통(COMMON)접지 전압과 같도록 제어하는 출력0점 제어회로(109)의 출력과 접속된다. 제2버퍼 증폭기(106)의 출력이 푸시풀 전력 증폭회로(107)와 접속되고, 푸시풀 전력 증폭회로(107)의 출력은 출력0점 제어회로(109)의 입력과 LPF(108)입력으로 접속되며, LPF(108)의 출력은 다시 출력단자(Vo)로 연결된다.The input signal Vi is input to the inverting input (-) of the comparator COMP 102 and the first sawtooth wave Win is connected to the non-inverting input (+) so that these two signals are compared and eventually the input signal. The first pulse is output as a PWM modulated signal whose pulse width varies according to the size of. The first pulse coming out of the comparator 102 is connected to the trigger input of the one-shot vibrator 103 and is converted into a pulse having a constant narrow width at the pulse start position of the input PWM signal to output the second pulse. This output is connected to the control terminal of the analog switch 105 to turn on the analog switch 105 during the pulse period. The output of the analog switch 105 is connected to the non-inverting input (+) of the second buffer amplifier (BUF2) 106 for driving the push-pull power amplification circuit 107, to which the capacitor C2 is connected. It charges the voltage of the first buffer amplifier 104 when the analog switch 105 is ON, and maintains the voltage even when the analog switch 105 is OFF. The inverting input terminal (-) of the second buffer amplifier 106 is connected to the output of the output zero point control circuit 109 which controls the output terminal of the push-pull power amplifier circuit 107 to always be equal to the common ground voltage. do. The output of the second buffer amplifier 106 is connected to the push-pull power amplifying circuit 107, and the output of the push-pull power amplifying circuit 107 is connected to the input of the output zero point control circuit 109 and the input of the LPF 108. The output of the LPF 108 is connected to the output terminal Vo again.

이와 같은 본 발명의 회로방식을 "E급 증폭기(CLASS-E AMPLIFIER)" 또는 "진 증폭기(JIN AMPLIFIER)"라고 칭한다.Such a circuit scheme of the present invention is referred to as "CLASS-E AMPLIFIER" or "JIN AMPLIFIER".

다음은 도 1 내지 도 2를 참조하여 본 발명에 따른 E급 증폭기 즉, 진 증폭기의 동작을 설명한다.Next, an operation of an E-class amplifier, that is, a true amplifier, according to the present invention will be described with reference to FIGS.

아날로그 입력신호(Vi)와 제1톱니파(Win)를 콤파레이터(102)에서 비교하여(도 2a의 A) 입력신호(Vi)보다 톱니파신호(Win)가 큰 기간동안을 하이(HIGH) 상태로 하고, 그 반대를 로(LOW) 상태로 하는 제1펄스를 생성한다(도2a의 B). 이 제1펄스를 원쇼트 바이브레이터(103)의 입력에 공급하여 제1펄스의 시작 시점에서 좁은 폭의 펄스 상태인 제2펄스로 정형한다(도2a의 C). 이 제2펄스 폭은 아날로그 스위치(105)가 ON 되어 콘덴서C2를 충전하기에 충분한 시간이면 된다. 이 동작에서 아날로그 입력신호(Vi)전압과 제1톱니파(Win)의 상승구간(RAMP) 전압을 상호 비교함으로서 입력신호전압의 변화를 시간의 변화로 변환하며, 이 시간변화는 제1톱니파 상승구간(RAMP) 내에서 제2펄스의 위치가 변화하여 발생한다. 즉 제2펄스는 입력신호 전압이 낮으면 톱니파 시작점에 가까운 위치에 발생하고, 입력 신호전압이 높으면 톱니파 시작점에서 먼 위치에 발생한다. 즉 입력신호(Vi)의 크기와 제2펄스의 발생 위치는 상호 일정한 대응 관계에 있다.The analog input signal Vi and the first sawtooth wave Win are compared by the comparator 102 (A in FIG. 2A), and the period of time when the sawtooth signal Win is larger than the input signal Vi is set to HIGH. And a first pulse having the opposite state to the LOW state (B in Fig. 2A). The first pulse is supplied to the input of the one-shot vibrator 103 and shaped into a second pulse in a narrow pulse state at the start of the first pulse (C in Fig. 2A). This second pulse width may be a time sufficient for the analog switch 105 to be turned on to charge the capacitor C2. In this operation, the change in the input signal voltage is converted into a change in time by comparing the input voltage of the analog input signal Vi and the rise period RAMP of the first sawtooth wave Win, and the change in time is the first sawtooth rise period. It occurs because the position of the second pulse changes in (RAMP). In other words, when the input signal voltage is low, the second pulse is generated near the start point of the sawtooth wave, and when the input signal voltage is high, the second pulse is generated far from the start point of the sawtooth wave. That is, the magnitude of the input signal Vi and the generation position of the second pulse have a constant correspondence with each other.

제2톱니파는 제1톱니파와 주기가 동일하고 출력신호에서 필요한 최대진폭 크기의 톱니파로서 제1버퍼 증폭기(BUF1)(104)에 의하여 아날로그 스위치(105)의 입력에 공급된다. 제2펄스에 의하여 아날로그 스위치(105)의 콘트롤 단자를 제어하여 아날로그 스위치(105)를 ON/OFF 한다. 아날로그 스위치(105)는 제2펄스의 펄스발생 기간 동안만 ON하여 제2톱니파의 전압을 추출 할 수 있다(도 2a, D의 작은 원 표시위치 참조)(동작2).The second sawtooth wave is a sawtooth wave having the same period as the first sawtooth wave and having the maximum amplitude required in the output signal, and is supplied to the input of the analog switch 105 by the first buffer amplifier BUF1 104. The control terminal of the analog switch 105 is controlled by the second pulse to turn on / off the analog switch 105. The analog switch 105 can be turned on only during the pulse generation period of the second pulse to extract the voltage of the second sawtooth wave (see the small circle display position in Figs. 2A and D) (operation 2).

도 2b를 참조하여 입력신호(Vi)와 출력신호의 생성과정을 보다 자세히 설명한다. 도 2b에서 입력신호(Vi)가 a 위치인 경우 제1톱니파(Win)가 상승하여 a'를 지나는 시점에서 콤파레이터(102) 출력은 a1과 같이 제1펄스가 발생하며 원쇼트 바이브레이터(103)에서 a2 와 같이 좁은 제2펄스로 정형되고 아날로그 스위치(105)의 콘트롤 단자에 공급되어 제2톱니파(Wout)의 a"의 전압을 콘덴서(C2)에 충전한다. 다음으로 입력신호(Vi)가 하강하여 b 위치인 경우 제1톱니파(Win)가 상승하여 b'를 지나는 시점에서 콤파레이터(102) 출력은 b1과 같이 제1펄스가 발생하며 원쇼트 바이브레이터(103)에서 b2 와 같이 좁은 제2펄스로 정형되고 아날로그 스위치(105)의 콘트롤 단자에 공급되어 제2톱니파(Wout)의 b"의 전압을 콘덴서(C2)에 충전한다.A process of generating the input signal Vi and the output signal will be described in more detail with reference to FIG. 2B. In FIG. 2B, when the input signal Vi is in the a position, when the first sawtooth wave Win rises and passes a ', the output of the comparator 102 generates a first pulse as in a1, and the one-shot vibrator 103 Is shaped into a narrow second pulse, such as a2, and is supplied to the control terminal of the analog switch 105 to charge the capacitor C2 with the voltage of a " of the second sawtooth wave Wout. When the b position is lowered and the first sawtooth wave Win rises and passes b ', the output of the comparator 102 generates a first pulse like b1 and a second narrow like b2 in the one-shot vibrator 103. A pulse is shaped and supplied to the control terminal of the analog switch 105 to charge the capacitor C2 with the voltage of b "of the second sawtooth wave Wout.

다음으로 입력신호(Vi)가 하강하여 c 위치인 경우 제1톱니파(Win)가 상승하여 c'를 지나는 시점에서 콤파레이터(102) 출력은 c1과 같이 제1펄스가 발생하며 원쇼트 바이브레이터(103)에서 c2 와 같이 좁은 제2펄스로 정형되고 아날로그 스위치(105)의 콘트롤 단자에 공급되어 제2톱니파(Wout)의 c"의 전압을 콘덴서(C2)에 충전한다.Next, when the input signal Vi descends and is at the c position, when the first sawtooth wave Win rises and passes c ', the output of the comparator 102 generates a first pulse as in c1 and the one-shot vibrator 103 ) Is shaped into a narrow second pulse, such as c2, and supplied to the control terminal of the analog switch 105 to charge the capacitor C2 with the voltage of c "of the second sawtooth wave Wout.

상기 동작2에서 추출된 전압은 콘덴서(C2)에 충전된다. 이 충전 전압은 다음 충전 때까지 콘덴서(C2)에 의하여 유지된다(도 2a, E). 콘덴서C2에 충전되는 전압은 제2버퍼 증폭기(BUF2)(106)에 의하여 푸시풀 전력 증폭회로(107)를 구동한다. 또한 필요에 따라 제2버퍼 증폭기(106)에는 예를들어 저역필터(LPF)를 연결할 수도 있다.The voltage extracted in the operation 2 is charged in the capacitor C2. This charging voltage is maintained by the capacitor C2 until the next charging (FIGS. 2A, E). The voltage charged in the capacitor C2 drives the push-pull power amplifier circuit 107 by the second buffer amplifier (BUF2) 106. Also, for example, a low pass filter (LPF) may be connected to the second buffer amplifier 106 as necessary.

푸시풀 전력 증폭회로(107)는 부하를 구동하기 위한 전력증폭기로서 통상 AB급 증폭회로를 많이 사용한다. 출력단의 LPF(108)는 콘덴서(C2)의 전압 파형이 도 2a의 E와 같이 구형파와 유사하므로 적분하여 고주파 성분을 제거하고 오디오 신호만 출력시키기 위한 것이다.The push-pull power amplification circuit 107 generally uses a class AB amplification circuit as a power amplifier for driving a load. Since the voltage waveform of the capacitor C2 is similar to the square wave as shown in E of FIG. 2A, the LPF 108 of the output terminal is integrated to remove the high frequency component and output only the audio signal.

이 변환과정에서 선형성이 양호한 제1톱니파를 기준으로 입력신호에 비례한 시간변화를 제2펄스로 발생하고, 출력신호의 최대진폭과 같은 제2톱니파에서 제2펄스 발생 위치의 전압을 추출하여 콘덴서(C2)에 충전하고 이 전압을 푸시풀 전력 증폭회로(107)에서 전력증폭 하여 출력시킴으로써 입력신호(Vi)를 출력신호전압(Vo)으로 증폭하는 효과를 얻게 된다.In this conversion process, a time change proportional to the input signal is generated as the second pulse based on the first sawtooth wave having good linearity, and the capacitor is extracted by extracting the voltage at the second pulse generating position from the second sawtooth wave equal to the maximum amplitude of the output signal. Charging to C2 and amplifying the voltage by the push-pull power amplifying circuit 107 outputs the input signal Vi to the output signal voltage Vo.

여기서 증폭기의 증폭도 A 는 다음 식으로 표시된다.Here, the amplification degree A of the amplifier is represented by the following equation.

(식 1)(Equation 1)

A=[제2톱니파진폭/제1톱니파진폭](배)A = [second tooth amplitude / first tooth amplitude] (times)

즉 제1톱니파 진폭과 제2톱니파 진폭의 비로 증폭율이 결정된다. 도 2d의 좌측도면과 같이 제1톱니파(Win1)의 진폭이 작을 때 제2톱니파에 대응하는 출력신호가 상대적으로 커져 증폭도가 크게 되며, 도 2d의 우측도면과 같이 제1톱니파(Win2)의 진폭이 클 경우는 제2톱니파에 대응하는 출력파형이 상대적으로 작아지므로 증폭도가 작다. 즉, 제1톱니파의 상하 진폭의 크기와 증폭도는 상호 반비례 관계를 갖는다.That is, the amplification factor is determined by the ratio of the first sawtooth wave amplitude to the second sawtooth wave amplitude. When the amplitude of the first sawtooth wave Win1 is small as shown in the left side of FIG. 2D, the output signal corresponding to the second sawtooth wave becomes relatively large, resulting in a large amplification degree, and the amplitude of the first sawtooth wave Win2 as shown in the right side of FIG. 2D. In this case, since the output waveform corresponding to the second sawtooth wave becomes relatively small, the amplification degree is small. That is, the magnitude of the vertical amplitude of the first sawtooth wave and the degree of amplification have an inverse relationship with each other.

상기 제1톱니파의 진폭의 크기를 조정하는 회로의 일예를 도 2e에서 나타내고 있다. 즉 도 2e를 참조하면, Q1의 에미터저항(Re)의 값을 변경함으로서 정전류 회로의 전류를 변경 할 수 있고, 이 전류 변경에 따라 콘덴서에 충전시간이 변하게 되어 제1톱니파의 진폭을 조정할 수 있다. 이에 따라 제1톱니파의 진폭을 가감하는 것으로(톱니파의 경사면 기울기를 조정하는 효과와 동일함) 증폭기 이득을 조정할 수 있으며, 이 조정기능은 오디오 기기의 경우 외관적으로는 예를들어 볼륨 컨트롤에 상당한다.An example of a circuit for adjusting the amplitude of the first sawtooth wave is shown in FIG. 2E. That is, referring to FIG. 2E, the current of the constant current circuit can be changed by changing the value of the emitter resistance Re of Q1, and the charging time of the capacitor changes according to the change of the current, so that the amplitude of the first sawtooth wave can be adjusted. have. This allows the amplifier gain to be adjusted by adding or subtracting the amplitude of the first sawtooth wave (equivalent to the effect of adjusting the slope of the sawtooth wave), which in the case of audio equipment is apparently equivalent to, for example, volume control. do.

도 2c와 같이 제2톱니파의 위상을 반전시킨 제3톱니파를 만들고 제2펄스에 의하여 제3톱니파에서 전압을 추출하여 반전된 출력을 얻을수 있다. 반전되지 않은 제1출력과 반전된 제2출력을 전력증폭하여 부하를 구동 할 경우에는 2배의 출력전압을 얻을 수 있어 BTL(Bridge Tied Load) 증폭기로 구성하는 것이 용이하다.As shown in FIG. 2C, a third sawtooth wave in which the phase of the second sawtooth wave is inverted may be made, and an inverted output may be obtained by extracting a voltage from the third sawtooth wave by the second pulse. When driving the load by amplifying the uninverted first output and the inverted second output, a double output voltage can be obtained, and thus it is easy to configure a BTL (Bridge Tied Load) amplifier.

이상과 같이 본 발명은 입력신호(Vi)와 제1톱니파(Win)를 콤파레이터(COMP) (102)에서 비교동작에 의하여 제1펄스를 발생하여(동작3) 제2펄스로 정형하고, 제2톱니파에서 제2펄스 발생시점의 전압을 추출하여(동작4) 콘덴서(C2)에 충전하고, 푸시풀 전력 증폭회로(107)에서 전력증폭을 행하여(동작5) Vo로 출력된다. 동작3은 변환동작으로서 톱니파의 선형성이 양호한 회로의 구성을 가능하게 하며, 그 결과 혼변조 왜곡에 의한 찌그러짐 현상을 없애는 효과를 얻을 수 있고, 동작4는 동작3에서 발생한 제2펄스를 출력에 그대로 사용하는 것이고, 동작5의 푸시풀 전력 증폭회로(107)는 현재 통상 사용하는 회로로 적용이 가능하다. 푸시풀 전력 증폭회로(107)는 증폭도가 1이므로 트랜지스터의 입력바이어스 전압특성에 문제가 거의 없다. 이와 같이 본 발명은 직접적으로 트랜지스터에 의한 증폭동작을 이용하지 않기 때문에 이에 따른 출력파형의 왜곡 요인을 근본적으로 해소할 수 있고, 특히 입력신호(Vi)가 트랜지스터의 입력바이어스 전압특성과 관계없이 제1톱니파(Win)와 제2톱니파(Wout)의 선형성에만 관계가 되므로 이러한 점에서도 출력파형의 왜곡요인을 주는 트랜지스터 소자의 특성과는 무관하게 된다.As described above, the present invention generates the first pulse by the comparison operation of the input signal Vi and the first sawtooth wave Win in the comparator COMP 102 (operation 3), and forms the second pulse. The voltage at the point of occurrence of the second pulse is extracted from the two sawtooth waves (operation 4), charged to the capacitor C2, and amplified by the push-pull power amplification circuit 107 (operation 5) and output as Vo. Operation 3 enables the construction of a circuit having a good linearity of the sawtooth wave as a conversion operation. As a result, an effect of eliminating the distortion caused by intermodulation distortion can be obtained. In operation 4, the second pulse generated in operation 3 remains at the output. The push-pull power amplifying circuit 107 in operation 5 can be applied to a circuit currently used in general. Since the push-pull power amplifier circuit 107 has an amplification degree of 1, there is almost no problem in the input bias voltage characteristic of the transistor. As described above, since the present invention does not directly use the amplification operation by the transistor, it is possible to fundamentally solve the distortion factor of the output waveform. In particular, the input signal Vi is the first irrespective of the input bias voltage characteristic of the transistor. Since it is only related to the linearity of the sawtooth wave Win and the second sawtooth wave Wout, it is irrelevant to the characteristics of the transistor device which gives distortion factors of the output waveform.

다음에, 본 발명의 또 다른 실시예들에 따른 여러 가지 아날로그 신호 증폭기 및 여기에 사용되는 소자들에 관하여 설명한다.Next, various analog signal amplifiers and elements used therein will be described according to still other embodiments of the present invention.

도7의 7-A 는 저항R1과 콘덴서C1의 시정수에 의한 클럭 발진회로이며 출력단자OUT로 펄스가 출력된다. 클럭 발진회로(7-A)의 저항R2 는 콘덴서C1 의 충전전압 방전용 저항이다. 클럭 발진회로(7-A)의 출력단자(OUT)에 연결된 인버터 (IC2A) 와 다른 인버터(IC2B)는 클럭 발진회로(7-A)의 IC1 출력의 버퍼링과 반전용으로 사용된다. 인버터(IC2A)에서 반전된 정펄스는 제2톱니파 발진회로(7-B)의 제2톱니파(PTH)를 발생하는데 동기용으로 사용되며, 펄스 딜레이회로(7-G)와 인버터(IC2B)를 경유하여 출력되는 부펄스는 제3톱니파 발진회로(7-C)의 제3톱니파(NTH)를 발생하는데 동기용으로 이용된다.7-A of FIG. 7 is a clock oscillation circuit by the time constant of the resistor R1 and the capacitor C1, and a pulse is output to the output terminal OUT. The resistor R2 of the clock oscillating circuit 7-A is a resistor for charging voltage discharge of the capacitor C1. The inverter IC2A and the other inverter IC2B connected to the output terminal OUT of the clock oscillating circuit 7-A are used for buffering and inverting the IC1 output of the clock oscillating circuit 7-A. The positive pulse inverted by the inverter IC2A is used for synchronizing the second sawtooth wave PTH of the second sawtooth oscillating circuit 7-B. The pulse delay circuit 7-G and the inverter IC2B The sub-pulse output via is used for synchronization to generate the third sawtooth wave NTH of the third sawtooth oscillation circuit 7-C.

도 7의 제2톱니파 발진회로(7-B)에서 인버터IC2A의 출력 단이 하이(HIGH) 레벨로 되면, 저항R3, 콘덴서C2, 트랜지스터Q1의 베이스와 에미터, 다시 콘덴서C2로 이루어지는 경로로 전류가 흐르면서 콘덴서C2를 충전한다. 이때 트랜지스터Q1의 콜렉터와 에미터 간이 턴온 상태로 되어 콘덴서C3의 전압을 방전시킨다. 즉 톱니파를 리셋 하는 동작을 한다. 다시 인버터IC2A의 출력 단이 로(LOW) 레벨이 되면 제2톱니파 발진회로(7-B)의 콘덴서C2에 충전된 전압이 저항R3, 인버터(IC2A)의 출력단, 제2톱니파 발진회로(7-B)의 다이오드D1을 경유하여 방전하게 되며(통상, C2와 D1으로 구성된 회로를 클램프 회로라 한다), 제2톱니파 발진회로(7-B)의 트랜지스터Q1의 베이스와 에미터 간이 -0.6V로 역전압으로 되어 트랜지스터Q1의 콜렉터와 에미터 간이 턴 오프 된다. 이 때부터는 제2톱니파 발진회로(7-B)의 콘덴서C3에 트랜지스터Q2의 정전류회로에서 공급하는 정전류에 의하여 일정한 속도로 콘덴서C3이 충전을 시작한다. 트랜지스터Q2의 베이스에 접속된 정전압 다이오드Z1에 의하여 저항R6 양단의 전압은 항상 일정하도록 트랜지스터Q2가 제어하기 때문에 저항R6에 흐르는 전류는 정전류이며 트랜지스터Q2의 콜렉터로 흐르는 전류도 정전류이다. 콘덴서C3에 정전류를 공급하여 직선성이 양호한 톱니파를 발생시키며 트랜지스터Q1에 의하여 콘덴서C3의 충전전압을 순간적으로 방전 시켜 연속되는 톱니파를 생성한다. 여기서 콘덴서C2는 인버터IC2A의 회로와 트랜지스터Q1회로를 교류적으로 접속시키는 기능을 하며 직류는 차단한다. 콘덴서C2에 의해서 +-V2의 전압을 변동시켜도 클럭 발진회로(7-A)의 +-V1회로에는 영향을 주지 않으며 정상 동작을 한다. 그러므로 제2톱니파 발진회로(7-B)의 +-V2의 전압을 변경시키는 것이 가능하게 되며, 이 +-V2 전압은 톱니파의 피크-투-피크(peak-to-peak)전압과 비례하며, 또 앰프의 최대출력전압과도 비례한다. 제2톱니파 발진회로(7-B)의 +-V2 전압을 바꿈으로서 회로 변경 없이 앰프출력을 변경 할 수 있다. 제2톱니파 발진회로(7-B)에서 트랜지스터Q3은 콘덴서C3에 발생된 톱니파 전압을 버퍼링하여 출력임피던스를 낮추고 저항R7, 저항R8을 구동한다. 트랜지스터Q3의 출력인 PTH는 앰프의 출력레벨의 제2톱니파로 사용하며 이 톱니파를 저항R7과 저항R8로 분압하여 주기와 위상이 동일한 입력신호레벨의 제1톱니파(PTL) 로 변환한다.When the output stage of the inverter IC2A becomes the HIGH level in the second sawtooth wave oscillating circuit 7-B of FIG. 7, the current flows in a path composed of the resistor R3, the capacitor C2, the base and the emitter of the transistor Q1, and again the capacitor C2. Charges the capacitor C2. At this time, the collector and the emitter of transistor Q1 are turned on to discharge the voltage of capacitor C3. In other words, the sawtooth wave is reset. When the output stage of the inverter IC2A becomes the low level again, the voltage charged in the capacitor C2 of the second sawtooth oscillating circuit 7-B becomes the resistor R3, the output stage of the inverter IC2A, and the second sawtooth oscillating circuit 7-. Discharge via diode D1 of B) (normally, the circuit composed of C2 and D1 is called clamp circuit), and the base and emitter gap of transistor Q1 of second sawtooth oscillator circuit 7-B is -0.6V. The reverse voltage causes the collector and emitter of transistor Q1 to turn off. From this point on, the capacitor C3 starts charging at a constant speed by the constant current supplied from the constant current circuit of the transistor Q2 to the capacitor C3 of the second sawtooth oscillating circuit 7-B. Since the transistor Q2 is controlled so that the voltage across the resistor R6 is always constant by the constant voltage diode Z1 connected to the base of the transistor Q2, the current flowing through the resistor R6 is a constant current, and the current flowing through the collector of the transistor Q2 is also a constant current. A constant current is supplied to the capacitor C3 to generate a sawtooth wave having good linearity. The transistor Q1 discharges the charging voltage of the capacitor C3 instantaneously to generate a continuous sawtooth wave. The capacitor C2 functions to connect the circuit of the inverter IC2A and the transistor Q1 circuit in an alternating current, and cuts off the direct current. Even if the voltage of + -V2 is changed by the capacitor C2, it does not affect the + -V1 circuit of the clock oscillation circuit 7-A and operates normally. Therefore, it is possible to change the voltage of + -V2 of the second sawtooth wave oscillating circuit 7-B, which is proportional to the peak-to-peak voltage of the sawtooth wave. It is also proportional to the maximum output voltage of the amplifier. The amplifier output can be changed without changing the circuit by changing the + -V2 voltage of the second sawtooth oscillator circuit 7-B. In the second sawtooth wave oscillating circuit 7-B, the transistor Q3 buffers the sawtooth wave voltage generated in the capacitor C3 to lower the output impedance and drive the resistors R7 and R8. PTH, the output of transistor Q3, is used as the second sawtooth wave of the output level of the amplifier. The sawtooth wave is divided into resistors R7 and R8 to convert the first sawtooth wave PTL of the same input signal level with the same period.

도 7의 7-C는 제2톱니파가 생성될 때 동시에 제3톱니파를 생성하는 제3톱니파 발진회로이다. 인버터(IC2B)의 출력 단이 로(LOW) 레벨로 되면, 제3톱니파 발진회로(7-C)에서 트랜지스터Q4의 에미터와 베이스, 콘덴서C4, 저항R9를 경유하여 콘덴서C4를 충전하면서 전류가 흐른다. 이때 트랜지스터Q4의 콜렉터와 에미터 간이 턴온 상태로 되어 콘덴서C5의 전압을 방전시킨다. 즉 톱니파를 리셋 하는 동작을 한다. 다시 인버터IC2B의 출력단이 하이(HIGH) 레벨이 되면 콘덴서C4의 충전전압이 다이오드D2, 인버터IC2B의 출력단, 저항R9를 경유하여 방전하게 되며(통상, 콘덴서C4와 D2으로 구성된 회로를 클램프 회로라 한다), 트랜지스터Q4의 베이스와 에미터 간이 +0.6V로 역전압으로 되어 트랜지스터Q4의 콜렉터와 에미터간이 턴 오프 된다. 이때부터는 제3톱니파 발진회로(7-C)의 콘덴서C5에 트랜지스터Q5의 정전류회로에서 공급하는 정전류에 의하여 일정한 속도로 콘덴서C5가 충전을 시작한다. 트랜지스터Q5의 베이스에 접속된 정전압 다이오드Z2에 의하여 저항R12 양단의 전압은 항상 일정하도록 트랜지스터Q5가 제어하기 때문에 저항R12에 흐르는 전류는 정전류이며 트랜지스터Q5의 콜렉터로 흐르는 전류도 정전류이다. 콘덴서C5에 정전류를 공급하여 직선성이 양호한 톱니파를 발생시키며 트랜지스터Q4에 의하여 콘덴서C5의 충전전압을 순간적으로 방전시켜 연속되는 톱니파를 생성한다. 여기서 콘덴서C4는 인버터IC2B의 회로와 트랜지스터Q4회로를 교류적으로 접속시키는 기능을 하면서 직류는 차단한다. 콘덴서C4에 의해서 제3톱니파 발진회로(7-C)의 +-V2의 전압을 변동시켜도 클럭 발진회로(7-A)의 +-V1회로에는 영향을 주지 않으며 정상 동작을 한다. 그러므로 제3톱니파 발진회로(7-C)의 +-V2의 전압을 변경시키는 것이 가능하게 되며, 이 +-V2 전압은 톱니파의 피크-투-피크전압과 비례하며, 또 앰프의 최대출력전압과도 비례한다. +-V2 전압을 바꿈으로서 회로 변경 없이 앰프출력을 변경 할 수 있다. 제3톱니파 발진회로(7-C)에서 트랜지스터Q6은 콘덴서C5에 발생된톱니파 전압을 버퍼링하여 출력임피던스를 낮추고 저항R13을 구동한다. 트랜지스터Q6의 출력인 NTH는 앰프의 출력레벨의 제3톱니파로 사용한다.7-C of FIG. 7 is a third sawtooth oscillation circuit which simultaneously generates a third sawtooth wave when the second sawtooth wave is generated. When the output stage of the inverter IC2B is at the LOW level, the third sawtooth oscillator 7-C charges the capacitor C4 via the emitter and base of the transistor Q4, the capacitor C4, and the resistor R9. Flow. At this time, the collector and the emitter of transistor Q4 are turned on to discharge the voltage of capacitor C5. In other words, the sawtooth wave is reset. When the output terminal of the inverter IC2B becomes the high level again, the charging voltage of the capacitor C4 is discharged via the diode D2, the output terminal of the inverter IC2B, and the resistor R9 (usually a circuit composed of the capacitors C4 and D2 is called a clamp circuit). ), The base and emitter of transistor Q4 become reverse voltage at + 0.6V, and the collector and emitter of transistor Q4 are turned off. At this time, the capacitor C5 starts charging at a constant speed by the constant current supplied from the constant current circuit of the transistor Q5 to the capacitor C5 of the third sawtooth oscillation circuit 7-C. Since the transistor Q5 is controlled so that the voltage across the resistor R12 is always constant by the constant voltage diode Z2 connected to the base of the transistor Q5, the current flowing through the resistor R12 is a constant current, and the current flowing through the collector of the transistor Q5 is also a constant current. A constant current is supplied to the capacitor C5 to generate a sawtooth wave having good linearity, and a continuous sawtooth wave is generated by instantaneously discharging the charging voltage of the capacitor C5 by the transistor Q4. Here, the capacitor C4 functions to connect the circuit of the inverter IC2B and the transistor Q4 circuit in an alternating current while cutting off the direct current. Even if the voltage of + -V2 of the third sawtooth oscillation circuit 7-C is changed by the capacitor C4, it does not affect the + -V1 circuit of the clock oscillation circuit 7-A and operates normally. Therefore, it is possible to change the voltage of + -V2 of the third sawtooth wave oscillating circuit 7-C, which is proportional to the peak-to-peak voltage of the sawtooth wave, and also to the maximum output voltage of the amplifier. Is also proportional. By changing the + -V2 voltage, the amplifier output can be changed without changing the circuit. In the third sawtooth oscillation circuit 7-C, the transistor Q6 buffers the sawtooth wave voltage generated in the capacitor C5 to lower the output impedance and drive the resistor R13. NTH, the output of transistor Q6, is used as the third sawtooth wave of the output level of the amplifier.

도7의 7-D는 콤파레이터IC3에서 입력단자IN 에 공급되는 아날로그신호와 제1톱니파(PTL)를 비교하여 입력신호보다 제1톱니파(PTL)신호가 큰 기간동안 출력을 하이로 발생시키는 콤파레이터로서 동작한다. 이 하이신호는 입력신호의 크기에 따라 펄스 폭이 가변 되는 것으로서 원쇼트 바이브레이터부(7-F)의 IC4에 의하여 펄스 시작 시점에서 폭이 좁은 펄스로 정형화 된다.7-D of FIG. 7 compares the analog signal supplied from the comparator IC3 to the input terminal IN and the first sawtooth wave PTL to generate an output high for a period in which the first sawtooth wave PTL is larger than the input signal. Act as a radar This high signal has a variable pulse width in accordance with the magnitude of the input signal, and is shaped into a narrow pulse at the start of the pulse by the IC4 of the one-shot vibrator unit 7-F.

즉, 도 7의 원쇼트 바이브레이터(7-F)는 콤파레이터IC3에서 출력되는 제1펄스를 입력하여 폭이 좁은 제2펄스로 정형하는 작용을 한다. 여기서 저항R16과 콘덴서C7에 의하여 펄스 폭이 결정된다. 원쇼트 바이브레이터부(7-F)에서 IC4의 좁은 펄스는 Q 단자에서 정펄스로 출력되며 아날로그 스위치 회로(7-E)의 아날로그 스위치A-SW1와 다른 아날로그 스위치A-SW2의 콘트롤단자(C)에 공급된다. 제1펄스의 상승시점에서 제2펄스를 원쇼트 바이브레이터부(7-F)에서의 저항R16과 콘덴서C7의 시정수의 펄스 폭으로 생성한다. 제1펄스의 상승 시점에서부터 제2펄스의 상승 시점까지는 얼마간의 시간이 소요된다. 이것을 원쇼트 바이브레이터의 입출력간 지연시간(Tplh)이라고 하며, 통상 CMOS에서 300nS 정도 지연된다. 도 14의 B와 같이 콤파레이터에서 아날로그 입력신호가 최대값 부근일 때 제1펄스가 생성되고, 이 제1펄스는 원쇼트 바이브레이터(7-F)의 IC4에 입력된다. 여기서 IC4에 입출력간 지연시간(Tplh)이 없다면(0nS) 도 14의 C와 같이 제2펄스가 생성되며 이때의 아날로그 출력 파형은 도14의 E 와 같이 최대전압으로 출력된다. 그러나 IC4의 지연시간(Tplh)이 있기 때문에 도 14의 D와 같이 지연시간(Tplh) 뒤에 제2펄스가 생성된다. 이때 제2톱니파(도 14의 F)는 톱니파의 최고점을 지나 최저점 부근이라면, 제2펄스(도 14의 D)에 의하여 최저전압이 추출되며, 아날로그 출력이 최저전압으로 급격히 변경된다(도14의 F). 이 출력이 전력증폭소자를 통해서 스피커를 구동 할 때 스피커를 손상 시킬 수 있다. 어떠한 일이 있어도 출력의 파형이 급격한 변화가 지속되는 일은 없어야 한다. 이러한 현상을 방지하기 위한 방법을 이하에 설명한다.That is, the one-shot vibrator 7-F of FIG. 7 functions to input the first pulse output from the comparator IC3 to form a narrow second pulse. Here, the pulse width is determined by the resistor R16 and the capacitor C7. In the one-shot vibrator section 7-F, the narrow pulse of IC4 is output as a constant pulse from the Q terminal, and the control terminal C of analog switch A-SW1 and analog switch A-SW2 of the analog switch circuit 7-E is different. Supplied to. At the time when the first pulse rises, the second pulse is generated with the pulse width of the resistance R16 and the time constant of the capacitor C7 in the one-shot vibrator portion 7-F. It takes some time from the time when the first pulse rises to the time when the second pulse rises. This is called the input / output delay time Tplh of the one-shot vibrator, and is usually delayed by about 300 nS in CMOS. As shown in Fig. 14B, when the analog input signal is near the maximum value in the comparator, the first pulse is generated, and the first pulse is input to IC4 of the one-shot vibrator 7-F. If there is no delay time Tplh between the input and output (0nS) in the IC4, the second pulse is generated as shown in C of FIG. 14, and the analog output waveform is output at the maximum voltage as shown in E of FIG. 14. However, since there is a delay time Tplh of IC4, a second pulse is generated after the delay time Tplh as shown in FIG. At this time, if the second sawtooth wave (F of FIG. 14) passes the highest point of the sawtooth wave and is near the lowest point, the lowest voltage is extracted by the second pulse (D of FIG. 14), and the analog output is rapidly changed to the lowest voltage (FIG. 14). F). This output can damage the speakers when driving them through the power amplifier. No matter what happens, the output waveform should not sustain any drastic changes. A method for preventing this phenomenon is described below.

제2톱니파(도 14의 O)의 최고점에서 최저점으로 전환되는 시점에서 지연시간(Tplh) 만큼 이전에서부터 하이로 발생하는 블랭킹펄스(도 7의 7-H, 도 14의 Q)를 원쇼트 바이브레이터의 IC4의 리셋단자(RESET)(도 7의 7-F)에 가한다. 리셋단자(RESET)에 블랭킹 펄스가 가해지는 동안에는 원쇼트 바이브레이터의 IC4의 입력(A)에 제1펄스가 입력되어도 제2펄스가 출력되지 않는다. 원쇼트 바이브레이터의 IC4의 입력(A)에 도14-P와 같이 입력신호의 최대값 부근의 제1펄스가 입력된다면 제1펄스가 블랭킹펄스 기간에 속하므로 제2펄스는 출력되지 않는다(도 14의 S). 이때에는, 이전에 추출된 전압으로 유지하게 되며(도14의 U; 리미트 됨), 출력전압이 급격히 반전되는 것을 방지한다.The blanking pulse (7-H of FIG. 7, Q of FIG. 14) generated from the previous high by the delay time Tplh at the time of the transition from the highest point to the lowest point of the second sawtooth wave (O in FIG. 14) is obtained. It is applied to the reset terminal (RESET) of IC4 (7-F of FIG. 7). While the blanking pulse is applied to the reset terminal RESET, the second pulse is not output even when the first pulse is input to the input A of the IC4 of the one-short vibrator. If the first pulse near the maximum value of the input signal is input to the input A of the IC4 of the one-short vibrator as shown in Fig. 14-P, the second pulse is not output because the first pulse belongs to the blanking pulse period (Fig. 14). S). At this time, it is maintained at the previously extracted voltage (U in FIG. 14; is limited), and prevents the output voltage from suddenly inverting.

도 15를 참조하여 제2톱니파 또는 제3톱니파를 딜레이 하여 출력 동작범위를 보정하는 것에 관하여 설명한다.With reference to Fig. 15, the second sawtooth wave or the third sawtooth wave is delayed to correct the output operation range.

도 7의 콤파레이터 회로(7-D)에 있어 그 콤파레이터IC3에서 IN 단자에 공급되는 아날로그신호와 제1톱니파(PTL)를 비교하여 입력신호IN보다 제1톱니파(PTL)신호가 큰 기간동안 출력을 하이로 발생시키는 콤파레이터로서 동작한다. 이 하이 신호는 입력신호의 크기에 따라 펄스 폭이 가변 되는 것으로서 도 7에서 원쇼트 바이브레이터(7-F)의 IC4에 의하여 펄스 시작 시점에서 폭이 좁은 펄스로 정형화 된다.In the comparator circuit 7-D of Fig. 7, the analog signal supplied from the comparator IC3 to the IN terminal is compared with the first sawtooth wave PTL for a period in which the first sawtooth wave PTL is larger than the input signal IN. It acts as a comparator that generates the output high. This high signal has a pulse width that varies depending on the magnitude of the input signal, and is shaped into a narrow pulse at the start of the pulse by IC4 of the one-shot vibrator 7-F in FIG.

도 7과 도 15를 참조하여 설명하면, 입력신호레벨의 제1톱니파와 입력신호(IN)에 의하여 콤파레이터회로(7-D)의 콤파레이터IC3에서 출력되는 제1펄스(도 15의 b)를 입력으로 폭이 좁은 제2펄스로 정형화하는 원쇼트 바이브레이터이다. 제1펄스의 상승시점에서 제2펄스가 발생하는 것이 이상적이나(도 14의 c), 제1펄스의 상승 시점에서부터 제2펄스의 상승 시점까지는 얼마간의 시간이 소요된다(도 14의 d). 이것을 원쇼트 바이브레이터의 입출력간 지연시간(Tplh)이라고 하며, 통상 CMOS에서 300nS 정도 지연된다. 이 지연시간(Tplh)은 아날로그 스위치(도7의 7-E)에서 제2톱니파 또는 제3톱니파의 전압을 추출 할 때 추출점이 편심되고(도15의 g), 출력 파형의 상부가 찌그러져 최대출력 범위가 좁아지게 된다. 이 현상은 톱니파 주파수가 높을 때는 더욱 무시할 수 없게 된다. 이러한 현상을 없애려해도, 원쇼트 바이브레이터의 지연시간을 줄이는 것에 한계가 있으므로, 도7의 펄스딜레이회로(7-G)에 의하여 톱니파발진기의 리셋펄스를 지연시간(Tplh)만큼 딜레이 시킨 후 톱니파발진기의 리셋회로에 가해줌으로서 도15-h와 같이 출력레벨의 톱니파(제2 또는 제3톱니파)가 지연되어 발생하고, 실제 출력된 제2펄스(도15의 d)에 의하여 아날로그 스위치회로에서 추출된 출력이 찌그러짐 없는 최대 출력전압을 추출 할 수 있다(도15의 I)(도 7에서는 제3톱니파 발진회로(7-C)이지만 도15에서는 제2톱니파로 설명하였음).Referring to FIGS. 7 and 15, a first pulse output from the comparator IC3 of the comparator circuit 7-D by the first sawtooth wave of the input signal level and the input signal IN (b of FIG. 15). This is a one-shot vibrator shaping the narrow second pulse as the input. Ideally, the second pulse is generated at the time when the first pulse is raised (FIG. 14C), but it takes some time from the time when the first pulse is raised to the time when the second pulse is raised (D in FIG. 14). This is called the input / output delay time Tplh of the one-shot vibrator, and is usually delayed by about 300 nS in CMOS. This delay time Tplh is eccentric in the extraction point when extracting the voltage of the second sawtooth wave or the third sawtooth wave from the analog switch (7-E in FIG. 7) (g in FIG. 15), and the upper part of the output waveform is distorted to maximize the output. The range becomes narrower. This phenomenon becomes even more negligible at high sawtooth frequencies. Even if this phenomenon is eliminated, there is a limit in reducing the delay time of the one-short vibrator. Therefore, the pulse delay circuit 7-G of FIG. 7 delays the reset pulse of the sawtooth oscillator by the delay time Tplh, and then the As a result of applying to the reset circuit, a sawtooth wave (second or third sawtooth wave) of the output level is delayed as shown in Fig. 15-h, and extracted from the analog switch circuit by the second pulse (d of Fig. 15) actually output. The maximum output voltage without distortion of the output can be extracted (I in FIG. 15) (the third sawtooth oscillation circuit 7-C in FIG. 7 is described as the second sawtooth wave in FIG. 15).

다음에, 도 7의 아날로그 스위치(또는 고속스위치)로 구성된샘플/홀드회로(7-E)에 관하여 설명한다. 제2톱니파 발진회로(7-B)에서 출력레벨의 제2톱니파(PTH)가 샘플홀드회로(7-E)의 아날로그스위치 (A-SW1)의 I단자에 공급되고 콘트롤단자(C)의 펄스기간 동안 콘덴서C10과 콘덴서C8을 충전하게되며(C8 은 C10보다 충분히 큰 용량이다), 이어서 트랜지스터Q7에 의하여 버퍼링과정을 거쳐 로패스필터LPF1(도 7에서 볼 때 샘플/홀드회로(7-E) 외부의 우측 상부에 위치함)에서 필터링하여 입력신호와 동일한 위상의 증폭된 아날로그 신호가 P-OUT 단자로 출력된다. 또한 제3톱니파 발진회로(7-C)로부터 출력레벨의 제3톱니파(NTH)가 아날로 그스위치(A-SW2)의 I단자에 공급되고 콘트롤단자(C)의 펄스기간 동안 콘덴서C13과 콘덴서C9를 충전하게되며(C9 은 C13보다 충분히 큰 용량이다), 다시 트랜지스터Q8에 의하여 버퍼링하고, 다른 로패스필터LPF2(도 7에서 볼 때 샘플/홀드회로(7-E) 외부 우측 하부에 위치함)에서 필터링하여 입력신호와 역위상의 증폭된 아날로그 신호가 N-OUT 단자로 출력된다. 콘덴서C10에 충전된 전압은 다음 충전 때까지 일정한 상태로 유지하고 있어야 하나, 콘덴서C10의 회로임피던스가 매우 큰 관계로 아날로그 스위치(A-SW1)의 입력(I)과 출력(O)간 정전용량 또는 PCB의 패턴간 용량에 의하여 제2톱니파 발진회로(7-B)의 제2톱니파(PTH)와 같은 모양의 리플로 나타나게 된다. 이 리플은 로패스필터LPF1을 통과시켜도 완전히 제거가 되지 않아 노이즈로 발생하게 된다. 그래서 제2톱니파 발진회로(7-B)의 제2톱니파(PTH)와 역위상인 제3톱니파 발진회로(7-C)의 제3톱니파(NTH) 신호를 아날로그 스위치회로(7-E)의 TC2와 콘덴서C8에 의하여 작은 전압으로 분압하여 콘덴서C10에 중첩 시킨다. 콘덴서C8 양단에 분압된 역위상의 전압을 리플전압과 같도록 트리머 콘덴서TC2를 조정하면 리플을 상쇄시킬 수 있다.Next, the sample / hold circuit 7-E composed of the analog switch (or the high speed switch) in Fig. 7 will be described. In the second sawtooth oscillator circuit 7-B, the second sawtooth wave PTH of the output level is supplied to the I terminal of the analog switch A-SW1 of the sample hold circuit 7-E and the pulse of the control terminal C is applied. The capacitor C10 and the capacitor C8 are charged during the period (C8 is a sufficiently large capacity than C10), and then buffered by transistor Q7 to pass-through filter LPF1 (sample / hold circuit 7-E in FIG. 7). Located in the upper right side of the outside), the amplified analog signal having the same phase as the input signal is output to the P-OUT terminal. In addition, the third sawtooth wave NTH of the output level is supplied from the third sawtooth oscillator circuit 7-C to the terminal I of the analog switch A-SW2 and the capacitor C13 and the capacitor during the pulse period of the control terminal C. Charge C9 (C9 is larger than C13), again buffered by transistor Q8, and located at the lower right outside of the other low pass filter LPF2 (see FIG. 7 outside the sample / hold circuit 7-E). ), The amplified analog signal out of phase with the input signal is output to the N-OUT terminal. The voltage charged in the capacitor C10 should be kept constant until the next charge, but due to the large circuit impedance of the capacitor C10, the capacitance between the input (I) and the output (O) of the analog switch (A-SW1) or Due to the inter-pattern capacitance of the PCB, a reflow of the same shape as the second sawtooth wave PTH of the second sawtooth wave oscillation circuit 7 -B appears. This ripple is not completely eliminated even though the low pass filter LPF1 is passed, resulting in noise. Therefore, the third sawtooth wave (NTH) signal of the third sawtooth wave oscillation circuit (7-C) that is out of phase with the second sawtooth wave (PTH) of the second sawtooth wave oscillation circuit (7-B) is connected to the analog switch circuit 7-E. The voltage is divided by a small voltage by TC2 and capacitor C8 and superimposed on capacitor C10. By adjusting the trimmer capacitor TC2 so that the voltage of the reversed phase divided across the capacitor C8 is equal to the ripple voltage, the ripple can be canceled out.

아날로그 스위치회로(7-E)의 콘덴서C13에 충전된 전압도 다음 충전 때까지 일정한 상태로 유지하고 있어야 하나, 콘덴서C13의 회로임피던스가 매우 큰 관계로 아날로그 스위치A-SW2의 입력(I)과 출력(O)간 정전용량 또는 PCB의 패턴간 용량에 의하여 제3톱니파(NTH)와 같은 모양의 리플로 나타나게 된다. 이 리플은 로패스필터LPF2를 통과시켜도 완전히 제거가 되지 않아 노이즈로 발생하게 된다. 그래서 제3톱니파(NTH)와 역위상인 제2톱니파(PTH) 신호를 아날로그 스위치 회로(7-E)의 TC1과 콘덴서C9에 의하여 작은 전압으로 분압하여 콘덴서C13에 중첩시킨다. 콘덴서C9 양단에 분압된 역위상의 전압을 리플전압과 같도록 트리머콘덴서TC1을 조정하면 리플을 상쇄시킬 수 있다. 콤파레이터회로(7-D)의 입력신호(IN)와 동위상으로 증폭된 로패스필터LPF1의 출력신호(P-OUT)는 로패스필터LPF1에 연결된 전력증폭소자(CBST1 : 전류부스터)로 입력되고 전력증폭을 하여 전력증폭소자(CBST1)에 연결된 스피커(SP1)를 구동한다.The voltage charged to the capacitor C13 of the analog switch circuit (7-E) must also remain constant until the next charge, but the input (I) and output of the analog switch A-SW2 are very large because the circuit impedance of the capacitor C13 is very large. Reflow of the same shape as the third sawtooth wave (NTH) is caused by the capacitance between the (O) or the capacitance between the patterns of the PCB. This ripple is not completely eliminated even though the low pass filter LPF2 is passed, resulting in noise. Thus, the second sawtooth wave PTH signal, which is in phase with the third sawtooth wave NTH, is divided by a small voltage by TC1 and the capacitor C9 of the analog switch circuit 7-E and superimposed on the capacitor C13. Ripple can be canceled by adjusting trimmer capacitor TC1 such that the voltage of the reversed phase divided across capacitor C9 is equal to the ripple voltage. The output signal P-OUT of the low pass filter LPF1 amplified in phase with the input signal IN of the comparator circuit 7-D is input to a power amplifier (CBST1: current booster) connected to the low pass filter LPF1. The power amplifier is amplified to drive the speaker SP1 connected to the power amplifier CBST1.

도 8은 전력증폭소자(CBST1)의 회로도이며, 이 회로의 출력단자(OUT)와 공통접지단자간에 스피커가 접속되게 되므로 출력단자(OUT)는 직류특성을 갖는 0V 전위를 항상 유지해야 한다. 이것의 제어방법은 연산증폭기IC30을 이용한다. 연산증폭기IC30의 비반전단자(+)는 공동접지단자에 접속하고 반전단자(-)는 R31에 의하여 전력증폭소자(CBST1 :전류부스터)의 출력단자(OUT)와 접속하며, 연산증폭기IC30의 출력을 R30에 의하여 트랜지스터Q30의 베이스에 접속하여 트랜지스터Q30의 바이어스전압을 제어한다. 연산증폭기IC30의 반전단자(-)와 출력간에 콘덴서C31을 접속하여 신호전압은 제어하지 않고 직류상태만 제어하도록 R31 x C31의 시정수를 큰 값이 되게 한다.8 is a circuit diagram of the power amplifier CBST1. Since the speaker is connected between the output terminal OUT and the common ground terminal of the circuit, the output terminal OUT should always maintain the 0V potential having the DC characteristic. Its control method uses an operational amplifier IC30. The non-inverting terminal (+) of the operational amplifier IC30 is connected to the common ground terminal, and the inverting terminal (-) is connected to the output terminal (OUT) of the power amplifier (CBST1: current booster) by R31, and the output of the operational amplifier IC30 is Is connected to the base of transistor Q30 by R30 to control the bias voltage of transistor Q30. The capacitor C31 is connected between the inverting terminal (-) of the operational amplifier IC30 and the output so that the time constant of R31 x C31 is set to a large value so as to control the DC state without controlling the signal voltage.

전력증폭소자(CBST1)의 동작에 있어서는, 만일 출력단자(OUT)가 +방향으로 높아 졌다면, 연산증폭기(IC30)의 반전단자(-)가 +로 높아지고, 출력이 -방향으로 낮아지며, 이변화가 트랜지스터Q30의 베이스전압을 낮추게 되므로 트랜지스터Q31, 트랜지스터Q33의 에미터 전압이 낮아져 출력단자(OUT)가 다시 0전위로 된다. 또한 출력단자(OUT)가 -방향으로 낮아 졌다면, 연산증폭기IC30의 반전단자(-)가 -로 낮아져 출력은 +방향으로 높아지고, 이변화가 트랜지스터Q30의 베이스전압을 높이게 되므로 트랜지스터Q31, 트랜지스터Q33의 에미터 전압이 높아져 출력단자(OUT)가 다시 0전위로 된다.In the operation of the power amplifier CBST1, if the output terminal OUT is increased in the + direction, the inverting terminal (-) of the operational amplifier IC30 is increased to +, the output is lowered to the-direction, and this change is a transistor. Since the base voltage of Q30 is lowered, the emitter voltages of transistors Q31 and Q33 are lowered, and the output terminal OUT is brought back to zero potential. In addition, if the output terminal OUT is lowered in the negative direction, the inverting terminal (-) of the operational amplifier IC30 is lowered to-so that the output becomes higher in the positive direction, and this change increases the base voltage of the transistor Q30. The output voltage (OUT) is brought back to zero potential because of high voltage.

도 9는 증폭기의 입력신호가 펄스폭변조(PWM)신호로 입력되는 경우의 증폭방법을 나타내는 개념도를 나타낸다. 요즘은 CDP 와 같이 디지털로 녹음된 것을 재생하는 디지털 기기가 많다. 가청음으로 출력되기 까지의 신호를 처리하는 방식에 있어 디지털방식을 채용하는 기기들이 많다. 도 10은 종래 디지털 방식의 신호처리용 기기 CD PLAYER의 일예이며, 이 기기 내부에서 디지털방식으로 처리한 신호는 마지막으로 사람이 듣기 위하여 디지털신호의 아날로그신호 변환(D/A), 필터링(FILTER), 증폭(AMP) 과정을 거쳐 가청음으로 출력하게 된다. 이 디지털/아날로그 변환과정 및 증폭과정에서 신호의 변형이 있을 수 있고, 또 회로부품이 많이 필요하게 된다.9 is a conceptual diagram illustrating an amplification method when an input signal of an amplifier is input as a pulse width modulation (PWM) signal. Nowadays, many digital devices play digital recordings such as CDP. Many devices employ digital methods in processing signals until they are output as an audible sound. FIG. 10 is an example of a conventional digital signal processing device CD PLAYER, and the digitally processed signal in this device is analog signal conversion (D / A) and filtering (FILTER) of a digital signal for the last person to hear. After amplification (AMP), the audible sound is output. In this digital / analog conversion process and amplification process, there may be deformation of the signal, and a lot of circuit components are required.

도 11은 PWM신호 증폭기의 구성도이며, 이와같이 디지털 기기내부에서 PWM신호로 처리하는 기기라면, 이 PWM 신호를 바로 본 발명에 따른 도 9의 PWM입력 증폭기로 연결시킴으로써 증폭기가 간단하게 구성되어, 디지털/아날로그 변환회로가 필요하지 않게 되며, 증폭소자와 같은 신호의 변형요소가 없으므로 왜곡 없는 신호로 증폭이 가능하다.FIG. 11 is a schematic diagram of a PWM signal amplifier. In the case of a device for processing a PWM signal inside a digital device, the amplifier is simply configured by connecting the PWM signal directly to the PWM input amplifier of FIG. 9 according to the present invention. There is no need for an analog conversion circuit and there is no distortion component of the signal, such as an amplification element, so that the signal can be amplified without distortion.

이하, 본 발명에 따른 PWM입력 증폭기 동작에 관하여 도 9를 참조하여 설명한다.Hereinafter, a PWM input amplifier operation according to the present invention will be described with reference to FIG.

도 9에서 PWM신호(9-A)가 입력단자IN로 들어온다.. 이 PWM 신호(9-A)는 로(LOW)레벨에서 하이(HIGH)레벨로 상승하는 시점의 주기가 항상 일정하며, 이 시점은 PWM 신호의 기준이 되는 곳이다. PWM 신호(9-A)의 하이펄스 기간의 폭이 신호의 크기와 비례하는 신호이다. 그리고 하이레벨에서 로레벨로 하강하는 시점이 주기마다 변하게 된다. 입력단자IN에 PWM 신호(9-A)가 입력되면 상승시점 검출부(9-B)에서 로레벨에서 하이레벨로 전환되는 시점을 검출하여 출력단 리셋단자(RESET)로 하이펄스를 출력 한다. 이 펄스는 제2톱니파발생 및 톱니파 리셋 회로부(9-D)의 저항R41, 콘덴서C41을 경유하여 트랜지스터Q41의 베이스와 에미터로 전류가 흘러 트랜지스터Q41의 콜렉터와 에미터가 턴온되고 출력레벨의 제2톱니파 발진회로의 콘덴서C42를 순간적으로 방전시킨다. 이어서 리셋단자(RESET)의 출력펄스가 로레벨로 하강함으로써 트랜지스터Q41가 턴오프하여 콘덴서C42가 충전을 시작한다.In Fig. 9, the PWM signal 9-A enters the input terminal IN. The PWM signal 9-A always has a constant period at which it rises from the low level to the high level. The time point is where the PWM signal is referenced. The width of the high pulse period of the PWM signal 9-A is a signal proportional to the magnitude of the signal. Then, the point of descending from the high level to the low level changes every cycle. When the PWM signal 9-A is input to the input terminal IN, the rising point detection unit 9-B detects a point of time from the low level to the high level and outputs a high pulse to the output terminal reset terminal RESET. This pulse causes current to flow through the resistor R41 and the capacitor C41 of the second sawtooth wave generation and sawtooth reset circuit section 9-D to the base and emitter of the transistor Q41 to turn on the collector and emitter of the transistor Q41. The capacitor C42 of the two-tooth wave oscillation circuit is instantaneously discharged. Subsequently, the output pulse of the reset terminal RESET drops to the low level, so that the transistor Q41 turns off and the capacitor C42 starts charging.

정전압다이오드Z41의 정전압에 의하여 트랜지스터Q42의 에미터에 연결된 저항R44에는 항상 일정한 전류가 흐르며, 이 전류가 콘덴서C42를 일정한 속도로 충전함으로서 직선성이 좋은 톱니파가 생성된다. 이 톱니파는 트랜지스터Q43에 의하여 버퍼링 되어 아날로그 스위치A-SW4의 입력단자I로 공급된다. 또, 하강시점 검출부(9-C)에서는 입력단자IN에 입력된 PWM 신호(9-A)의 하이레벨에서 로레벨로 하강하는 시점을 검출하여 출력 QHL로 하이펄스를 출력한다. 이 QHL펄스의 발생 시점은 PWM 신호(9-A)의 하이펄스 구간에 비례하여 발생한다. 즉 PWM 신호(9-A)의 하이레벨 폭이 좁으면 앞서 리셋단자(RESET)에 의해 생성되는 제2톱니파PTH의 시작시점에 가까운 곳에 생성되고, PWM 하이레벨 폭이 넓으면 앞서 리셋단자(RESET)에 의해 생성되는 제2톱니파PTH의 시작시점에서 먼 위치에 생성된다. 이 QHL 펄스는 원쇼트바이브레이터부(9-E)의 원쇼트 바이브레이터IC41에 입력되어 좁은 폭의 펄스로 정형되며, 아날로그 스위치 및 버퍼회로부(9-F)의 아날로그스위치A-SW4의 콘트롤단자C에 입력된다. 이 좁은 펄스(IC41의 Q)가 공급되는 동안 아날로그스위치A-SW4는 온 되어 제2톱니파PTH의 전압을 콘덴서C44로 충전하게 된다. 콘덴서C44에 충전되는 전압은 PWM 신호(9-A)의 하이레벨 폭에 비례한 전압이며, 출력레벨의 제2톱니파PTH를 원쇼트 바이브레이터부(9-E)의 좁은 펄스(IC41의 Q)의 발생시점에서 추출, 유지 및 증폭된 아날로그신호로서, 이 신호는 골짜기가 없는 연속된 아날로그신호이다. 이 아날로그신호는 버퍼회로부(9-F)의 트랜지스터Q44에 의하여 버퍼링되고 버퍼회로부(9-F)에 연결된 로패스필터LPF4에서 필터링되고, 이 로패스필터LPF4에 연결된 전력증폭소자4 CBST4(전류부스터)에 의하여 스피커SP4를 구동하게 된다. 이상의 동작이 PWM 신호의 매 주기마다 반복 실행된다.A constant current always flows through the resistor R44 connected to the emitter of the transistor Q42 by the constant voltage of the constant voltage diode Z41, and this current charges the capacitor C42 at a constant speed to generate a sawtooth wave having good linearity. The sawtooth wave is buffered by transistor Q43 and supplied to input terminal I of analog switches A-SW4. Further, the falling time detection unit 9-C detects the time when the voltage signal falls to the low level from the high level of the PWM signal 9-A input to the input terminal IN and outputs a high pulse to the output QHL. The generation time point of this QHL pulse is generated in proportion to the high pulse section of the PWM signal 9-A. That is, if the high level width of the PWM signal 9-A is narrow, it is generated near the starting point of the second sawtooth wave PTH previously generated by the reset terminal RESET. If the PWM high level width is wide, the reset terminal RESET is earlier. Is generated at a position far from the start of the second sawtooth wave PTH. This QHL pulse is input to the one-shot vibrator IC41 of the one-shot vibrator section 9-E and shaped into a narrow pulse, and is connected to the control terminal C of the analog switch A-SW4 of the analog switch and buffer circuit section 9-F. Is entered. While this narrow pulse (Q of IC41) is supplied, the analog switches A-SW4 are turned on to charge the voltage of the second sawtooth wave PTH to the capacitor C44. The voltage charged to the capacitor C44 is a voltage proportional to the high level width of the PWM signal 9-A, and the second sawtooth wave PTH of the output level is applied to the narrow pulse (Q of IC41) of the one-shot vibrator section 9-E. An analog signal extracted, held, and amplified at the time of occurrence, which is a continuous analog signal without valleys. This analog signal is buffered by transistor Q44 of the buffer circuit section 9-F and filtered by a low pass filter LPF4 connected to the buffer circuit section 9-F, and a power amplifier 4 CBST4 (current booster) connected to the low pass filter LPF4. ) To drive the speaker SP4. The above operation is repeated every cycle of the PWM signal.

도 13은 본 발명에 따른 일실시예로서 증폭기의 입력신호가 펄스코드변조(PCM)신호로 입력되는 경우의 증폭방법을 나타내는 개념도이다. 전술한 바와같이 근래들어 오디오 신호 처리에는 디지털방식을 채용하는 기기들이 많다. 그 종래예로서 도 10의 기기는 신호처리를 디지털방식으로 행하는 대표적인 CD PLAYER의 예로서, 이 기기에서 처리된 신호는 통상 마지막으로 사람이 듣기 위하여 디지털신호를 아날로그신호로 변환하고(D/A) 필터링하고(FILTER) 증폭하여(AMP) 출력하게 된다. 이 디지털/아날로그 변환과정과 증폭과정에서 신호의 변형이 있을 수 있고, 또 회로부품이 많이 필요하게 된다. 도12와 같이 디지털 기기내부에서 PCM 신호로 처리하는 기기일 경우는, 이 PCM 신호를 바로 본 발명에 따른 도 13의 PCM입력 증폭기로 연결시킴으로써 증폭기가 간단하게 구성되어, 디지털/아날로그 변환회로가 필요하지 않게 되며, 증폭소자와 같은 신호의 변형요소가 없으므로 왜곡 없는 신호로 증폭이 가능하다.FIG. 13 is a conceptual diagram illustrating an amplification method when an input signal of an amplifier is input as a pulse code modulation (PCM) signal according to an embodiment of the present invention. As described above, in recent years, many devices employing a digital method for audio signal processing. As a conventional example, the device of Fig. 10 is an example of a representative CD player which performs signal processing digitally, and the signal processed by this device usually converts a digital signal into an analog signal for the last human hearing (D / A). It filters and amplifies the output. In this digital / analog conversion process and amplification process, there may be deformation of the signal, and a lot of circuit components are required. In the case of a device processing a PCM signal inside a digital device as shown in FIG. 12, the amplifier is simply configured by directly connecting the PCM signal to the PCM input amplifier of FIG. 13 according to the present invention, and a digital / analog conversion circuit is required. Since there is no distortion component of the signal such as an amplifying device, it is possible to amplify the signal without distortion.

이하, 본 발명에 따른 도 13의 PCM입력 증폭기의 동작에 대하여 설명한다.Hereinafter, the operation of the PCM input amplifier of FIG. 13 according to the present invention will be described.

도 13에서 펄스코드변조(PCM)신호(13-A)가 입력단자IN로 입력된다. 이 펄스코드변조(PCM)신호(13-A)는 아날로그 신호를 일정한 주기(예; 44.1KHZ)로 샘플링 하여 얻은 디지털값(예를들면 24 비트 값)을 일정한 규칙으로 직렬 전송하는 신호이며, 이 신호에는 우측신호, 좌측신호, 제어신호, 기타정보 등이 포함되어 있다. 여기에서 PCM신호(13-A)의 예를 들었지만 PCM이외에 옵티칼(OPTICAL)출력, DSD(SUPER AUDIO)포멧, 적외선(IrDA)통신, IEEE1394통신에 의한 정보를 수신하여 처리하는 것도 가능하므로 이를 디지털정보라고 통칭한다. 입력단자IN으로 입력된 PCM신호(13-A)는 디지털정보(여기서는 "PCM신호")처리제어부(13-B)에서 각 정보를 분리하고 처리하며 제어신호를 발생하게 된다. 디지털정보(PCM신호)처리제어부(13-B)에서 분석된 우측신호 데이터를 RDTO 단자로 출력한 후 RCK 단자로 하이펄스를 출력하여 저장비교부(13-C)의 우측래치(R-CH LATCH)에 값을 래치 시킨다. 여기서 저장비교부(13-C)는 우측래치(R-CH LATCH), 좌측래치(L-CH LATCH), 콤파레이터1(24bit COM1), 콤파레이터2(24bit COM2), 및 카운터(24BIT COUNTER)를 포함한다. 한편 디지털정보 처리제어부(도13-B)에서 분석된 좌측신호 데이터는 LDTO 단자로 출력한 후 LCK 단자로 하이펄스를 출력하여 저장비교부(13-C)의 좌측래치(L-CH LATCH)에 값을 래치 시킨다. 이 래치된 값들은 우측 및 좌측의 아날로그 크기에 해당하는 디지털 값이다. 디지털정보(PCM신호)처리제어부(13-B)에서 CCLR단자로 하이펄스를 출력하여 24 비트 카운터(24 BIT COUNTER)를 리셋 한다. 이때 24비트 콤파레이터1(24 BIT COMP 1)과 24비트 콤파레이터2(24 BIT COMP 2)의 출력단자 B>AL와 B>AR는 모두 로(LOW) 레벨로 출력한다. 왜냐하면 24비트 콤파레이터의 B단자의 24 비트 카운터(24 BIT COUNTER) 값은 0으로 클리어 되었으며, A단자의 래치는 PCM 데이터 값으로 설정되었기 때문에 B가 A보다 크지 않으므로 B>AL, B>AR 단자는 부정이 되어 로 레벨로 출력되기 때문이다. 동시에 디지털정보(PCM신호)처리제어부(13-B)에서 데이터 시작 제어신호가 있을때 스타트단자(START)로 하이펄스를 출력하면, 제2톱니파발생 및 톱니파 리셋회로부(13-D)의 저항R51, 콘덴서C51, 트랜지스터Q51의 베이스와 에미터 사이에 전류가 흘러 트랜지스터Q51의 콜렉터와 에미터 간이 온 되고, 콘덴서C52를 방전시킨 후 스타트단자(START)가 로레벨로 되면 콘덴서C52가 충전을 시작한다. 이때 디지털정보(PCM신호)처리제어부(도13-B)의 CCK로 클럭을 출력하고, 이어서 저장비교부(13-C)의 24비트 카운터(24 BIT COUNTER)가 업카운트 동작을 시작한다. 24비트 카운터(24 BIT COUNTER)가 업카운트를 시작한 후, 각 래치 값보다 카운터 값이 크게되면 해당 콤파레이터의 B>AL, B>AR 단자가 하이레벨로 출력하게 된다. 즉 우측래치(R-CH LATCH)보다 24비트 카운터(24 BIT COUNTER)값이 크면 B>AR 단자가 하이로 출력되고 원쇼트 바이브레이터부(13-E)의 원쇼트 바이브레이터IC51의 A단자에 입력되어 좁은 폭의 펄스로 정형화되며, 이 정형화된 신호는 아날로그 스위치 및 버퍼회로부(13-F)에서 아날로그스위치A-SW5의 콘트롤단자C에 입력된다. 좁은 펄스가 원쇼트 바이브레이터IC51의 Q단자를 통해 공급되는 동안 아날로그스위치A-SW5는 온 되어 제2톱니파PTH의 전압을 콘덴서C54로 충전하게 된다. 콘덴서C54에 충전되는 전압은 PCM 신호의 우측 신호 값에 비례한 전압이면서, 동시에 출력레벨의 제2톱니파PTH를 이 좁은 펄스(IC51의 Q단자에서 발생되는 신호)의 발생시점에서 추출된 후 유지 및 증폭된 아날로그신호이며, 골짜기가 없는 연속된 아날로그신호이다. 이 아날로그신호는 트랜지스터Q54에 의하여 버퍼링되고 아날로그 스위치 및 버퍼회로부(13-F)에 연결된 로패스휠터LPF5에서 필터링 되어 이 로패스필터LPF5에 연결된 전력증폭소자5 CBST5(전류부스터)에의하여 스피커SP5를 구동하게 된다. 저장비교부(13-C)의 좌측래치(L-CH LATCH)보다 24비트 카운터(24 BIT COUNTER)값이 크면 B>AL 단자가 하이로 출력되고 원쇼트 바이브레이터부(13-E)의 원쇼트 바이브레이터IC52의 A에 입력되어 좁은 폭의 펄스로 정형화되며, 이 정형화된 펄스는 아날로그 스위치 및 버퍼회로(13-F)의 아날로그스위치A-SW6의 콘트롤단자(C)에 입력된다. 원쇼트 바이브레이터IC52의 Q에서 좁은 폭의 펄스가 공급되는 동안 아날로그스위치A-SW6는 온 되어 제2톱니파PTH의 전압을 콘덴서C56로 충전하게 된다. 콘덴서C56에 충전되는 전압은 PCM 신호의 좌측 신호값에 비례한 전압이며, 출력레벨의 제2톱니파PTH를 원쇼트 바이브레이터부(13-E)의 좁은 펄스(IC52의 Q)의 발생시점에서 추출된 후 유지 및 증폭된 아날로그신호이며, 골짜기가 없는 연속된 아날로그신호이다. 이 아날로그신호를 아날로그 스위치 및 버퍼회로부(13-F)의 트랜지스터Q55에 의하여 버퍼링하고 이어서 로패스필터LPF6에서 필터링 하여 전력증폭소자6 CBST6(전류부스터)에 의하여 스피커SP6를 구동하게 된다. 이 동작이 PCM 신호의 매 주기마다 반복 실행된다.In Fig. 13, the pulse code modulation (PCM) signal 13-A is input to the input terminal IN. The pulse code modulation (PCM) signal 13-A is a signal that serially transmits a digital value (eg, 24-bit value) obtained by sampling an analog signal at a constant period (for example, 44.1 KHZ) according to a predetermined rule. The signal includes a right signal, a left signal, a control signal, and other information. Although PCM signal 13-A is an example, it is possible to receive and process information by optical output, DSD (SUPER AUDIO) format, infrared (IrDA) communication, and IEEE1394 communication in addition to PCM. Collectively. The PCM signal 13-A input to the input terminal IN separates and processes each piece of information from the digital information (here, "PCM signal") processing control unit 13-B and generates a control signal. R-CH LATCH of the storage comparator 13-C by outputting the right signal data analyzed by the digital information (PCM signal) processing control unit 13-B to the RDTO terminal and then outputting a high pulse to the RCK terminal. ) To latch the value. The storage comparison unit 13-C includes a right latch (R-CH LATCH), a left latch (L-CH LATCH), a comparator 1 (24bit COM1), a comparator 2 (24bit COM2), and a counter (24BIT COUNTER). It includes. On the other hand, the left signal data analyzed by the digital information processing controller (Fig. 13-B) is output to the LDTO terminal, and then a high pulse is output to the LCK terminal to the left latch (L-CH LATCH) of the storage comparator 13-C. Latch the value. These latched values are digital values corresponding to the right and left analog magnitudes. The digital information (PCM signal) processing control unit 13-B outputs a high pulse to the CCLR terminal to reset the 24-bit counter. At this time, the output terminals B> AL and B> AR of the 24-bit comparator 1 (24 BIT COMP 1) and the 24-bit comparator 2 (24 BIT COMP 2) are both output at the low level. Because the 24-bit counter value of terminal B of the 24-bit comparator is cleared to 0 and the latch of terminal A is set to the PCM data value, so B is not greater than A, so B> AL, B> AR terminals Is negative and is output at the low level. At the same time, when the digital information (PCM signal) processing control unit 13-B outputs a high pulse to the start terminal START when there is a data start control signal, the resistances R51 of the second sawtooth wave generation and the sawtooth wave reset circuit unit 13-D, When current flows between the base and the emitter of the capacitor C51 and the transistor Q51, the collector and the emitter of the transistor Q51 are turned on. After the capacitor C52 is discharged, the capacitor C52 starts charging when the start terminal START is at a low level. At this time, the clock is output to the CCK of the digital information (PCM signal) processing control section (Fig. 13-B), and then the 24-bit counter of the storage comparator 13-C starts the up count operation. After the 24-bit counter starts up counting, if the counter value is larger than the latch value, the B> AL and B> AR terminals of the corresponding comparator output high level. That is, if the 24-bit counter value is larger than the right latch (R-CH LATCH), the B> AR terminal is output high and is input to the A terminal of the one short vibrator IC51 of the one short vibrator unit 13-E. The shaped signal is shaped into a narrow pulse, and the shaped signal is input from the analog switch and the buffer circuit 13-F to the control terminal C of the analog switches A-SW5. While a narrow pulse is supplied through the Q terminal of the one-short vibrator IC51, the analog switch A-SW5 is turned on to charge the voltage of the second sawtooth wave PTH to the capacitor C54. The voltage charged to the capacitor C54 is a voltage proportional to the value of the right signal of the PCM signal, and at the same time, the second sawtooth wave PTH of the output level is extracted from the point of occurrence of this narrow pulse (signal generated at the Q terminal of IC51), and then maintained. It is an amplified analog signal and is a continuous analog signal without valleys. The analog signal is filtered by a low pass filter LPF5 buffered by the transistor Q54 and connected to the analog switch and the buffer circuit 13-F, and the speaker SP5 is driven by the power amplifier 5 CBST5 (current booster) connected to the low pass filter LPF5. To drive. If the 24-bit counter value is larger than the L-CH LATCH of the storage comparison unit 13-C, the B> AL terminal is output high and the one-shot vibrator unit 13-E is one short. It is inputted to A of the vibrator IC52 and shaped into a narrow pulse, which is inputted to the control terminal C of the analog switches A-SW6 of the analog switch and the buffer circuit 13-F. While a narrow pulse is supplied from Q of the one-short vibrator IC52, the analog switches A-SW6 are turned on to charge the voltage of the second sawtooth wave PTH to the capacitor C56. The voltage charged in the capacitor C56 is a voltage proportional to the left signal value of the PCM signal, and the second sawtooth wave PTH of the output level is extracted at the time of generation of the narrow pulse (Q of the IC52) of the one-shot vibrator unit 13-E. It is a sustained and amplified analog signal, and is a continuous analog signal without valleys. The analog signal is buffered by the transistor Q55 of the analog switch and the buffer circuit unit 13-F, and then filtered by the low pass filter LPF6 to drive the speaker SP6 by the power amplifier 6 CBST6 (current booster). This operation is repeated every cycle of the PCM signal.

이상과 같은 구성에 따라 본 발명은 다음과 같은 효과를 갖는다.According to the above configuration, the present invention has the following effects.

첫째, 종래 도 3a의 베이스전압과 콜랙터전압 특성이 비선형적이고, 전압범위가 좁은 관계로 쉽게 왜곡 현상이 발생하고 또한 선형 범위도 좁은 구성임에 반해, 본 발명은 제1톱니파의 선형성을 매우 용이하고도 양호하게 생성할 수 있고 또한 전압범위에 제한이 없다. 따라서, 선형범위가 톱니파의 상승구간(RAMP) 전체진폭(전압범위 전체)을 모두 사용하므로 직선범위 이내의 신호에 대해서 혼변조 왜곡현상이 발생하지 않는다.First, while the base voltage and the collector voltage characteristics of FIG. 3A are non-linear and the voltage range is narrow, distortion is easily generated, and the linear range is also narrow, whereas the linearity of the first sawtooth wave is very easy. It can be produced well and there is no limitation on the voltage range. Therefore, since the linear range uses the full amplitude of the sawtooth wave ramp (RAMP), the intermodulation distortion does not occur for signals within the linear range.

둘째, 종래 도 4b와 같은 IC 증폭회로에서는 출력 파형을 반전입력(-)으로 Rf 에 의하여 부궤환 하여 증폭도를 결정하므로, 부궤환 회로에 의하여 시간지연(Td) 등의 원인으로 출력 파형의 왜곡이 발생한다. 그러나 본 발명은 부궤환을 사용하지 않기 때문에 상기와 같은 시간지연에 의한 왜곡을 근본적으로 해소할 수 있다.Second, in the conventional IC amplifier circuit as shown in FIG. 4B, the output waveform is negatively feedbacked by Rf to the inverting input (-) to determine the amplification degree. Thus, the distortion of the output waveform is caused by the time delay Td by the negative feedback circuit. Occurs. However, since the present invention does not use a negative feedback, it is possible to fundamentally solve the distortion caused by the above time delay.

셋째, 종래 도 5와 같은 D급 증폭기로 구성된 증폭회로에서는 입력신호(Vi6)와 톱니파(W1)에 의하여 PWM변조한 구형파를 사용하므로, 파형의 골짜기가 깊어(도 6의 R) 이것을 메우기 위한 필터링에 부담스러운 고도의 기술과 설비가 요구된다. 또한 출력단 LPF에서 필터링을 해야하므로 전력증폭 단에서 방사하는 노이즈 문제를 해소하기가 어렵다. 그리고 아날로그로서의 입력신호를 PWM 신호로서의 구형파로 만들어 다시 아날로그 신호로 변환하는 과정에서의 변화가 지나치게 커서 완전한 원래의 파형으로 환원 하기가 실질적으로 불가능하다.Third, in the amplification circuit composed of the class D amplifier shown in FIG. 5, since the square wave modulated by the PWM by the input signal Vi6 and the sawtooth wave W1 is used, the valley of the waveform is deep (R in FIG. 6) and filtering to fill it. It requires a lot of high technology and equipment. In addition, it is difficult to solve the noise problem radiated from the power amplification stage because the filtering at the output stage LPF. In addition, the change in the process of converting an input signal as an analog into a square wave as a PWM signal and converting it back into an analog signal is so large that it is practically impossible to reduce it to a complete original waveform.

그러나 본 발명은 제2펄스에 의하여 제2톱니파에서 전압을 추출하여 콘덴서에 충전함으로써 파형의 골짜기가 없는 연속된 파형으로 변환이 이루어지기 때문에 고주파 성분의 포함 비율이 낮아 필터링이 쉽고 파형 자체가 큰 변화 없이 변환되므로 왜곡 현상이 거의 없다.However, in the present invention, since the voltage is extracted from the second sawtooth wave by the second pulse and charged in the condenser, the conversion is performed to the continuous waveform without the valley of the waveform. It is transformed without, so there is little distortion.

넷째, 현시대의 고급앰프로도 대편성 교향곡을 충실히 재생하는 것이 어려운 상황인 것이 사실이며, 본 발명에 의하여 첫째 항과 둘째 항의 효과로 인해 입력신호를 원음그대로 증폭해 줌으로서 대편성 교향곡을 충실히 재현 할 수 있다.Fourth, it is true that even today's high-end amplifiers are difficult to faithfully reproduce the syllabus, and the present invention can faithfully reproduce the syllabus by amplifying the input signal as it is due to the effects of the first and second terms. have.

다섯째, 앰프의 최대 출력을 변경 할 경우에는 기존의 앰프 방식에서는 초단 증폭단에서부터 스피커 출력단 까지 모두를 재 설계해야 했으나, 본 발명에서는 출력레벨의 제2톱니파 또는 제3톱니파의 피크투피크 전압을 변경하기 위한 전원 전압을 높여주는 것과, 전력증폭소자의 전력용량 변경을 하는 것으로 최대 출력 변경이용이하다.Fifth, in the case of changing the maximum output of the amplifier, the conventional amplifier method had to redesign everything from the ultra-amplified stage to the speaker output stage, but in the present invention to change the peak-to-peak voltage of the second sawtooth wave or the third sawtooth wave of the output level It is easy to change the maximum output by increasing the power supply voltage and changing the power capacity of the power amplifier.

여섯째, 기존의 앰프 방식으로 BTL 회로를 구성하려면 2체널의 앰프를 한쪽체널 출력의 역위상 신호를 다른 앰프의 입력으로 입력되는 구성으로 되어, 두 체널의 위상차가 더욱 심하여 신호의 왜곡이 더욱 악화된다. 본 발명에서는 출력신호 레벨의 제2톱니파와 제3톱니파를 동시에 생성함으로서 역위상의 출력신호를 동시에 생성 할 수 있어 그 구성이 간단하고 두 채널의 위상지연이 동일하여 왜곡이 적다.Sixth, in order to construct a BTL circuit using the conventional amplifier method, the two-channel amplifier is inputted with the reverse phase signal of one channel output to the input of the other amplifier, and the phase difference between the two channels is more severe, which further worsens the signal distortion. . In the present invention, since the second sawtooth wave and the third sawtooth wave of the output signal level are simultaneously generated, the output signal of the inverse phase can be generated at the same time. The configuration is simple and the phase delay of the two channels is the same, so that the distortion is small.

일곱째, 기존에는 CDP등의 디지털기기에서 재생되는 디지털신호를 아날로그신호로 변환하고 필터링된 출력신호를 앰프에서 증폭하여 재생하였으나, 본 발명에 의하여 디지털기기 내부에서 처리되는 디지털신호를 직접 본 발명의 앰프로 입력하여 재생함으로서 디지털/아날로그 변환시의 신호 의 왜곡 없이 재생이 가능하고 회로 절감효과가 있다. 또한 노이즈 없이 원거리 접속이 가능하다.Seventh, in the past, the digital signal reproduced in a digital device such as a CDP and the like converted to an analog signal, and the filtered output signal is amplified and reproduced by the amplifier, but the digital signal processed in the digital device according to the present invention directly By inputting and reproducing the signal, it can be reproduced without distortion of the signal during digital / analog conversion and there is a circuit saving effect. In addition, long distance connection is possible without noise.

여덟째, 즉 본 발명은 출력 파형에 대해 부정적인 영향을 미치는 트랜지스터의 특성과는 무관하기 때문에 이러한 구성 및 장점을 충분히 이용하면 아날로그 신호의 소신호 증폭기, 아날로그 신호의 전력증폭기, 스피커 구동용 증폭기, 집적회로화한 반도체 소자 등에서 기존의 제품에 비해 우수한 성능을 얻을 수 있다.Eighth, that is, the present invention is not related to the characteristics of transistors that have a negative effect on the output waveform, and thus, if such configuration and advantages are utilized, the small signal amplifier of the analog signal, the power amplifier of the analog signal, the amplifier for driving the speaker, the integrated circuit Excellent performance can be obtained in the semiconductor devices, etc., compared to existing products.

이상과 같이 바람직한 실시예와 그 작용효과를 설명했지만 본 발명은 이에 한정되지 않으며, 다음의 특허청구범위 및 그 기술적 사상을 일탈하지 않고도 당분야의 통상의 기술자에 의해 여러 가지 변경 및 변형이 가능함은 물론이다.Although the preferred embodiments and the effects thereof have been described as described above, the present invention is not limited thereto, and various changes and modifications can be made by those skilled in the art without departing from the following claims and their technical ideas. Of course.

Claims (19)

아날로그 신호 증폭기에서의 아날로그 신호 증폭방법으로서,As an analog signal amplification method in an analog signal amplifier, 상기 증폭기의 입력신호의 최대주파수 보다 주파수가 충분히 크고, 입력신호의 최대 진폭과 같거나 다소 큰 진폭을 가지며, 일정 주기를 갖는 제1톱니파를 출력하는 단계와,Outputting a first sawtooth wave having a frequency sufficiently larger than the maximum frequency of the input signal of the amplifier, having an amplitude equal to or slightly larger than the maximum amplitude of the input signal, and having a predetermined period; 상기 제1톱니파와 입력신호를 비교하여 이 입력신호보다 제1톱니파가 큰 구간 동안에 대해 출력을 하이로 하는 제1 펄스를 출력하는 단계와,Comparing the first sawtooth wave with the input signal and outputting a first pulse that makes the output high for a period in which the first sawtooth wave is larger than the input signal; 상기 제1펄스의 하이 구간의 시작점 마다 좁은 폭의 원쇼트형 제2펄스를 출력하는 단계와,Outputting a narrow one-shot second pulse at each start point of the high period of the first pulse; 상기 증폭기의 출력신호의 최대 진폭과 같거나 다소 큰 진폭을 가지며, 상기 제1톱니파와 주기와 위상이 같은 제2톱니파를 출력하는 단계와,Outputting a second sawtooth wave having an amplitude equal to or slightly greater than the maximum amplitude of the output signal of the amplifier, and having a period and a phase equal to the first sawtooth wave; 상기 제2펄스의 각 하이 시점부분과 상기 제2톱니파를 대응시켜 이 대응된 부분에서의 제2톱니파 전압 위치를 표본으로 하여 출력전압을 연속으로 추출하는 단계와,Associating each high time point portion of the second pulse with the second sawtooth wave and continuously extracting the output voltage using the second sawtooth wave position at the corresponding portion as a sample; 상기 추출된 전압을 고속 스위치에 의하여 콘덴서에 충전시켜 추출된 전압을 유지하고, 출력파형의 골자기를 제거하여 필터링을 용이하게 하는 단계를Charging the extracted voltage to a capacitor by a high speed switch to maintain the extracted voltage, and removing the corrugation of the output waveform to facilitate filtering. 구비하는 것을 특징으로 하는 아날로그 신호 증폭방법.Analog signal amplification method characterized in that it comprises. 아날로그 신호 증폭기에서의 아날로그 신호 증폭방법으로서,As an analog signal amplification method in an analog signal amplifier, 상기 증폭기의 입력신호의 최대주파수 보다 주파수가 충분히 크고, 입력신호의 최대 진폭과 같거나 다소 큰 진폭을 가지며, 일정 주기를 갖는 제1톱니파를 출력하는 단계와,Outputting a first sawtooth wave having a frequency sufficiently larger than the maximum frequency of the input signal of the amplifier, having an amplitude equal to or slightly larger than the maximum amplitude of the input signal, and having a predetermined period; 상기 제1톱니파와 입력신호를 비교하여 이 입력신호보다 제1톱니파가 큰 구간 동안에 대해 출력을 하이로 하는 제1 펄스를 출력하는 단계와,Comparing the first sawtooth wave with the input signal and outputting a first pulse that makes the output high for a period in which the first sawtooth wave is larger than the input signal; 상기 제1펄스의 하이 구간의 시작점 마다 좁은 폭의 원쇼트형 제2펄스를 출력하는 단계와,Outputting a narrow one-shot second pulse at each start point of the high period of the first pulse; 상기 증폭기의 출력신호의 최대 진폭과 같거나 다소 큰 진폭을 가지며, 상기 제1톱니파와 주기와 위상이 같은 제2톱니파를 출력하는 단계와,Outputting a second sawtooth wave having an amplitude equal to or slightly greater than the maximum amplitude of the output signal of the amplifier, and having a period and a phase equal to the first sawtooth wave; 상기 제2펄스의 각 하이 시점부분과 상기 제2톱니파를 대응시켜 이 대응된 부분에서의 제2톱니파 전압 위치를 표본으로 하여 제1출력전압을 연속으로 추출하는 단계와,Associating each high time point portion of the second pulse with the second sawtooth wave and continuously extracting a first output voltage using a sample of the second sawtooth wave position at the corresponding portion; 상기 제2톱니파의 역위상인 제3톱니파를 출력하는 단계와,Outputting a third sawtooth wave which is an inverse phase of the second sawtooth wave; 상기 제2펄스의 각 하이 시점부분과 상기 제3톱니파를 대응시켜 이 대응된 부분에서의 제3톱니파 전압 위치를 표본으로 하여 제2출력전압을 연속으로 추출하는 단계와,Associating each high viewpoint portion of the second pulse with the third sawtooth wave and continuously extracting a second output voltage using a sample of the third sawtooth voltage position at the corresponding portion; 상기 각각 제1출력전압, 제2출력전압으로 추출된 전압을 고속 스위치에 의하여 콘덴서에 충전시켜 이들 추출된 전압을 유지하고, 출력파형의 골자기를 제거하여 필터링을 용이하게 하는 단계와Charging each of the voltages extracted as the first output voltage and the second output voltage to a capacitor by a high-speed switch to maintain these extracted voltages, and removing the corrugations of the output waveform to facilitate filtering; 상기 제1출력과 제2출력의 반대위상의 2출력을 이용하여 2배의 출력신호를 형성하는 단계를,Forming a double output signal using the two outputs in phase opposite to the first output and the second output; 구비하는 것을 특징으로 하는 아날로그 신호 증폭방법.Analog signal amplification method characterized in that it comprises. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제1톱니파의 진폭을 조정하여 증폭기의 이득을 조정하는 단계를 더 구비하는 것을 특징으로 하는 아날로그 신호 증폭방법.And adjusting the gain of the amplifier by adjusting the amplitude of the first sawtooth wave. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 입력신호와는 별도의 제2입력신호를 통해 상기 제1톱니파의 진폭을 조정함으로써 입력신호를 진폭변조하는 단계를 더 구비하는 것을 특징으로 하는 아날로그 신호 증폭방법.And modulating the amplitude of the first sawtooth wave by adjusting the amplitude of the first sawtooth wave through a second input signal separate from the input signal. 제1항 또는 제2항에 따른 방법을 이용하여 반도체로 집적화한 증폭소자.An amplifying device integrated into a semiconductor using the method according to claim 1 or 2. 제3항에 따른 방법을 이용하여 반도체로 집적화한 증폭소자.An amplifier integrated into a semiconductor by using the method according to claim 3. 제4항에 따른 방법을 이용하여 반도체로 집적화한 증폭소자.An amplifier integrated into a semiconductor using the method according to claim 4. 아날로그 신호 증폭회로에 사용되는 톱니파 발진회로에 있어서,In the sawtooth oscillator circuit used in the analog signal amplifier circuit, 클럭을 발생시키는 클럭발진기(7-A)와;A clock oscillator 7-A for generating a clock; 상기 클럭발진기(7-A)에서 발생한 펄스를 정펄스와 부펄스로 만들고, 정펄스로 출력전압 레벨의 콘덴서(C3) 방전회로(Q1)를 구동하여 정펄스 때마다 톱니파를 리셋 하여 연속한 출력신호레벨의 제2톱니파를 얻는 동시에 이 제2톱니파를 이용하여 입력신호레벨의 제1톱니파를 생성하기 위한 제2톱니파 발진기(7-B)와;The pulse generated from the clock oscillator 7-A is made into a positive pulse and a negative pulse, and the capacitor C3 discharge circuit Q1 of the output voltage level is driven with the constant pulse to reset the sawtooth wave every constant pulse to continuously output the pulse. A second sawtooth wave oscillator 7-B for obtaining a second sawtooth wave of a signal level and generating a first sawtooth wave of an input signal level using the second sawtooth wave; 이 제2톱니파 출력을 버퍼회로(Q3)에 의하여 출력임피던스를 낮추고, 동시에 클럭발진기에서 발생한 부펄스로 출력전압 레벨의 콘덴서(C5) 방전용회로(Q4)를 구동하여 부펄스 때마다 톱니파를 리셋 하여 연속한 제3톱니파를 얻는 제3톱니파 발진기(7-C)를 구비하며,The output of the second sawtooth wave is reduced by the buffer circuit Q3, and at the same time, the capacitor C5 discharge circuit Q4 of the output voltage level is driven by the negative pulse generated by the clock oscillator to reset the sawtooth wave at every negative pulse. And a third sawtooth oscillator 7-C which obtains a continuous third sawtooth wave, 이 제3톱니파 출력을 버퍼회로(Q6)에 의하여 출력임피던스를 낮추어 출력하여, 주기가 같은 반대위상의 두 톱니파를 동시에 생성하는 것을 특징으로 하는 톱니파 발진회로.A sawtooth wave oscillator circuit comprising: outputting the third sawtooth wave output by lowering the output impedance by a buffer circuit (Q6) to simultaneously generate two sawtooth waves of the same phase with the same period. 제8항에 있어서, 제2톱니파발진기(7-B)에서 발생된 출력전압레벨의 제2톱니파전압을 감쇠시켜 위상과 주기가 같은 입력신호전압 레벨의 상기 제1톱니파를 생성하는 것을 특징으로 하는 톱니파 발진회로.9. The method according to claim 8, characterized in that the first sawtooth wave of the input signal voltage level having the same phase and period is generated by attenuating the second sawtooth wave voltage of the output voltage level generated by the second sawtooth oscillator 7-B. Sawtooth oscillation circuit. 제8항에 있어서,The method of claim 8, 클럭발진기(7-A)의 출력에 연결되어 정펄스를 출력하는 정펄스회로(IC2A)와, 이 정펄스회로에 연결되어 역위상의 부펄스를 출력하는 부펄스회로(IC2B)를 더 포함하고,A constant pulse circuit (IC2A) connected to the output of the clock oscillator (7-A) for outputting a constant pulse, and a negative pulse circuit (IC2B) connected to the constant pulse circuit for outputting a negative phase of an antiphase; , 상기 정펄스회로(IC2A)의 출력과 상기 제2톱니파발진기(7-B)에서 클램프회로를 구성하는 콘덴서 방전회로(Q1, D1, R4) 사이를 콘덴서(C2)로 결합하고, 상기 부펄스회로(IC2B)의 출력과 상기 제3톱니파발진기(7-C)에서 클램프회로를 구성하는 콘덴서 방전회로(Q4, D2, R10) 사이를 콘덴서(C4)로 결합하여, 상기 제2톱니파발진기(7-B) 및 상기 제3톱니파발진기(7-C)의 회로용 전원전압(+-V2)을 변경함으로써 앰프의 최대출력을 변경이 용이하도록 하는 것을 특징으로 하는 톱니파 발진회로.A capacitor C2 is coupled between the output of the constant pulse circuit IC2A and the capacitor discharge circuits Q1, D1, and R4 constituting the clamp circuit in the second sawtooth oscillator 7-B, and the negative pulse circuit. Between the output of the IC2B and the capacitor discharge circuits Q4, D2, and R10 constituting the clamp circuit in the third sawtooth oscillator 7-C with a capacitor C4, the second sawtooth oscillator 7- B) and sawtooth oscillator circuit, characterized in that it is easy to change the maximum output of the amplifier by changing the circuit power supply voltage (+ -V2) of the third sawtooth oscillator (7-C). 클럭을 발생시키는 클럭발진회로(7-A)와,A clock oscillation circuit 7-A for generating a clock; 상기 클럭발진회로(7-A)로부터의 클럭을 이용하여 출력신호레벨의 제2톱니파를 발생시키는 동시에 이 제2톱니파를 이용하여 입력신호레벨의 제1톱니파를 생성하기 위한 제2톱니파발진기(7-B)와,A second sawtooth oscillator 7 for generating a second sawtooth wave of an output signal level using the clock from the clock oscillator circuit 7-A and at the same time generating a first sawtooth wave of an input signal level using the second sawtooth wave; -B) 상기 제2톱니파발진기(7-B)로부터의 제2톱니파와 역위상으로서 출력레벨의 제3톱니파를 발생시키는 제3톱니파발진기(7-C)와,A third sawtooth oscillator 7-C which generates a third sawtooth wave of an output level as an inverse phase with the second sawtooth wave from the second sawtooth oscillator 7-B; 입력단자(IN)와 콤파레이터(IC3)를 가지고 상기 제2톱니파발진기로부터(7-B)로 부터의 제1톱니파와, 상기 입력단자(IN)로부터 들어오는 아날로그 신호를 상기 콤파레이터(IC3)에서 비교하여 제1톱니파신호가 아날로그 입력신호 보다 큰 경우 출력을 하이(HIGH)로 하여 제1펄스를 발생시키는 콤파레이터회로(7-D)와,The first sawtooth wave from the second sawtooth oscillator (7-B) with an input terminal (IN) and the comparator (IC3), and the analog signal coming from the input terminal (IN) to the comparator (IC3) A comparator circuit 7-D for generating a first pulse when the first sawtooth wave signal is larger than the analog input signal, and generating an output HIGH; 상기 콤파레이터회로(7-D)로부터의 제1펄스를 정형화하여 제1펄스보다 폭이 좁은 제2펄스를 생성하는 원쇼트 바이브레이터(7-F)와,A one-shot vibrator 7-F for shaping the first pulse from the comparator circuit 7-D to generate a second pulse having a narrower width than the first pulse; 상기 원쇼트 바이브레이터의 제2펄스 및 상기 제2톱니파발진기로부터의 제2톱니파 그리고 제3톱니파발진기로부터의 제3톱니파를 이용하여 입력신호와 동일한 위상의 아날로그 출력으로서의 제1출력(P-OUT)과, 입력신호와는 역위상의 아날로그출력으로서의 제2출력(N-OUT)을 생성하는 아날로그 스위치회로(7-E)를 구비하여 이루어지는 아날로그 증폭회로.A first output P-OUT as an analog output having the same phase as an input signal using a second pulse of the one-shot vibrator, a second sawtooth wave from the second sawtooth oscillator and a third sawtooth wave from the third sawtooth oscillator; And an analog switch circuit (7-E) for generating a second output (N-OUT) as an analog output out of phase with the input signal. 제11항에 있어서,The method of claim 11, 상기 아날로그 스위치회로(7-E)는 입력신호와 동위상인 출력레벨의 제2톱니파(PTH) 신호를 입력하는 아날로그스위치1(A-SW1)과,The analog switch circuit 7-E comprises an analog switch 1 (A-SW1) for inputting a second sawtooth wave (PTH) signal having an output level in phase with the input signal; 입력신호와 역위상인 출력레벨의 제3톱니파(NTH) 신호를 입력하는 아날로그스위치2(A-SW2)와,An analog switch 2 (A-SW2) for inputting a third sawtooth wave (NTH) signal having an output level that is in phase with the input signal; 상기 아날로그스위치1(A-SWI)의 출력단에 연결된 콘덴서(C10)와 상기 제3톱니파(NTH) 신호에 연결되어 이 제3톱니파를 분압하는 제1분압수단(TC2, C8)을 가지고 분압수단에서 분압된 신호를 상기 콘덴서(C10)에서 중첩하여 리플을 상쇄시키는 제1리플상쇄수단과,The capacitor C10 connected to the output terminal of the analog switch 1 (A-SWI) and the first sawing means (TC2, C8) connected to the third sawtooth wave (NTH) signal to divide the third sawtooth wave, First ripple canceling means for overlapping the divided signal in the condenser C10 to cancel the ripple; 상기 아날로그스위치2(A-SW2)의 출력단에 연결된 콘덴서(C13)와 상기 제2톱니파(NTH) 신호에 연결되어 이 제2톱니파를 분압하는 제2분압수단(TC1, C9)을 가지고 이 제2분압수단에서 분압된 신호를 상기 콘덴서(C10)에서 중첩하여 리플을 상쇄시키는 제2리플상쇄수단를And a second voltage dividing means (TC1, C9) connected to an output terminal of the analog switch 2 (A-SW2) and the second sawtooth wave (NTH) to divide the second sawtooth wave. A second ripple canceling means for overlapping a signal divided by the voltage dividing means in the condenser C10 to cancel the ripple; 구비하는 것을 특징으로 하는 아날로그 증폭회로.An analog amplification circuit comprising: 제11항에 따른 아날로그 증폭회로의 상기 제1출력에 로패스필터1(LPF1)을 통해 연결된 전력증폭소자(CBST1)로서,A power amplifier CBST1 connected to the first output of the analog amplifying circuit according to claim 11 via a low pass filter 1 LPF1, 이 전력증폭소자(CBST1)에서는 그 출력단(OUT)과 연산증폭기(IC30)의 반전입력단(-)이 저항R31을 통해 접속되고, 연산증폭기(IC30)의 반전입력단(-)과 연산증폭기(IC30)의 출력단을 연결하는 통로에는 콘덴서 C31를 접속하며, 또한 연산증폭기(IC30)의 출력단에서 전력증폭기 초단 트랜지스터Q30의 베이스 사이에는 저항R30이 접속되고, 상기 저항R31과 상기 콘덴서C31의 시정수를 크게 하여 직류분만 피드백 시킴으로서 전력증폭기 출력단(OUT)을 항상 0V 전위로 제어하는 것을 특징으로 하는 전력증폭소자In this power amplifier CBST1, the output terminal OUT and the inverting input terminal (-) of the operational amplifier IC30 are connected through the resistor R31, and the inverting input terminal (-) and the operational amplifier IC30 of the operational amplifier IC30 are connected. A capacitor C31 is connected to a passage connecting the output terminal of the resistor. A resistor R30 is connected between the output terminal of the operational amplifier IC30 and the base of the first stage transistor Q30 of the power amplifier, and the time constant of the resistor R31 and the capacitor C31 is increased. Power amplifier device, characterized in that the power amplifier output stage (OUT) is always controlled to 0V potential by feeding back only DC 제11항에 있어서,The method of claim 11, 상기 원쇼트 바이브레이터부(7-F)에서 제1펄스를 제2펄스로 정형화 할 경우, 제2톱니파의 최고점에서 최저점으로 전환되는 시점에서 원쇼트바이브레이터(7-F)의 입출력간 지연시간(Tplh) 만큼 이전부터 하이(HIGH)레벨로 발생하는 블랭킹펄스(BLANKING PULSE)를 원쇼트바이블레이터(IC4)의 리셋단자(RESET)에 가하여, 입력신호의 최대값 부근의 제1펄스가 입력되었을 때 제2펄스는 출력되지 않도록 하여 출력전압이 급격히 반전되는 것을 방지하도록 하는 것을 특징으로 하는 아날로그 증폭회로.When shaping the first pulse to the second pulse in the one-shot vibrator unit 7-F, the delay time between input and output of the one-shot vibrator 7-F (Tplh) at the point of switching from the highest point to the lowest point of the second sawtooth wave. When the first pulse near the maximum value of the input signal is inputted by applying the blanking pulse generated at the HIGH level to the reset terminal RESET of the one short vibrator IC4 by 2. The analog amplification circuit for preventing two pulses from being outputted to prevent the output voltage from being reversed abruptly. 제11항에 있어서,The method of claim 11, 입력신호레벨의 제1톱니파와 입력단자(IN)로부터의 입력신호에 의한 콤파레이터(IC3) 출력인 제1펄스의 발생시점부터 상기 원쇼트 바이브레이터(IC4)에서 펄스 폭이 정형된 제2펄스가 출력될 때까지 사이의 지연시간이 발생할 때, 톱니파 구동펄스를 상기 지연시간만큼 지연시키고, 이 지연된 구동펄스에 의하여 출력레벨의 톱니파를 발생시켜, 아날로그 스위치회로(7-E)에서 추출된 출력이 찌그러짐 없는 최대 출력전압이 되도록 보정하는 것을 특징으로 하는 아날로그 신호 증폭회로.From the time when the first sawtooth wave of the input signal level and the first pulse which is the output of the comparator IC3 by the input signal from the input terminal IN generate | occur | produce, When a delay time between outputs occurs, the sawtooth drive pulse is delayed by the delay time, and the sawtooth wave of the output level is generated by the delayed drive pulse, and the output extracted from the analog switch circuit 7-E An analog signal amplifying circuit, characterized in that it is corrected so as to be the maximum output voltage without distortion. PWM 신호를 입력으로 하는 증폭기로서,An amplifier that takes a PWM signal as an input, PWM 신호의 상승구간을 검출하여 이 상승구간에서 하이펄스를 발생하는 상승구간검출기(9-B)와,A rising section detector 9-B which detects a rising section of the PWM signal and generates a high pulse in the rising section; PWM신호의 하강구간을 검출하여 이 하강구간에서 하이펄스를 발생하는 하강구간 검출기(9-C)와,A falling section detector (9-C) that detects a falling section of the PWM signal and generates a high pulse in the falling section; 상기 상승구간검출기로부터의 하이펄스로 초기화하여 출력레벨의 톱니파를 발생하는 톱니파발진기(9-D)와,A sawtooth oscillator 9-D which initializes with a high pulse from the rising section detector and generates a sawtooth wave of an output level; 상기 하강구간 검출기로부터의 하이펄스를 좁은폭의 펄스로 정형화하는 원쇼트 바이브레이터(9-E)와,A one-shot vibrator 9-E for shaping the high pulse from the falling section detector into a narrow pulse; 상기 원쇼트 바이브레이터로(9-E)로부터의 정형화된 좁은 폭의 펄스로 턴 온되고, 상기 톱니파발진기(9-D)로부터의 톱니파 전압을 추출하여 콘덴서에 충전시킴으로써 골짜기가 없는 연속된 아날로그 신호를 생성하는 것을 특징으로 하는 PWM신호 입력용 증폭기.A continuous analog signal without valleys is turned on by shaping pulses of narrow width from the one-shot vibrator furnace 9-E and extracting the sawtooth voltage from the sawtooth oscillator 9-D to charge the capacitor. PWM signal input amplifier, characterized in that for generating. CD 플레이어 등과 같이 아날로그 신호를 디지털방식으로 처리하여 디지털정보(PCM신호)를 출력하는 장치로부터 이 디지털보정보를 입력으로 하는 증폭기로서,An amplifier which inputs this digital beam information from a device which digitally processes an analog signal such as a CD player and outputs digital information (PCM signal). 우측신호, 좌측신호, 제어신호, 기타정보를 포함하는 상기 디지털정보를 입력하여 분석함으로써 이들 분석된 각 신호를 제어신호로 출력하는 디지털정보 제어처리부(13-B)와,A digital information control processor 13-B for inputting and analyzing the digital information including a right signal, a left signal, a control signal, and other information to output each analyzed signal as a control signal; 상기 디지털정보 제어처리부(13-B)로부터의 제어신호를 저장 및 비교하여 아날로그신호 값에 상당하는 하이 펄스를 출력하는 저장비교부(13-C)와,A storage comparator 13-C for storing and comparing control signals from the digital information control processor 13-B and outputting high pulses corresponding to analog signal values; 상기 저장비교부(13-C)로부터의 하이펄스의 시작시점에서 좁은 폭의 펄스로 정형화하는 원쇼트 바이브레이터부(13-E)와,A one-shot vibrator section 13-E for shaping a narrow pulse at the start of the high pulse from the storage comparison section 13-C, 상기 디지털정보 제어처리부(13-B)로부터 데이터 시작 제어신호에 의해 출력된 하이펄스에 의해서 리셋동작 및 톱니파발생을 행하는 톱니파발생 및 리셋회로부(13-D)와,A sawtooth generation and reset circuit section 13-D for performing a reset operation and a sawtooth generation by a high pulse output from the digital information control processing section 13-B by the data start control signal; 상기 원쇼트 바이브레이터부(13-E)로부터의 정형화된 좁은 펄스로 제어되는 한편 상기 톱니파발생 및 리셋회로부(13-D)로부터의 톱니파를 이용하여 이 톱니파에 해당하는 전압을 추출함으로써 각 콘덴서(C54, C56)에 충전하고 유지시켜 골짜기가 없는 연속된 우측 및 좌측 아날로그신호를 생성하는 아날로그 스위치(13-F)를 구비하는 것을 특징으로 하는 디지털정보 입력용 증폭기Each capacitor C54 is controlled by the narrow narrow pulse from the one-shot vibrator portion 13-E, and the voltage corresponding to the sawtooth wave is extracted using the sawtooth wave from the sawtooth wave generation and reset circuit portion 13-D. And an analog switch (13-F) for charging and holding at C56 to generate continuous right and left analog signals without valleys. 제16항에 따른 증폭기를 반도체로 집적화한 증폭소자.An amplifying element integrating the amplifier according to claim 16 in a semiconductor. 제17항에 따른 증폭기를 반도체로 집적화한 증폭소자.An amplifying element integrating the amplifier according to claim 17 in a semiconductor.