KR100436166B1 - 버스트 신호 검출 장치 및 그 방법 - Google Patents

Abstract

본 발명은 버스트 신호 검출 장치 및 그 방법에 관한 것으로, 특히 그 검출 장치는 디지털 전송신호를 수신하는 신호수신부; 상기 신호수신기에서 수신된 전송신호와 기설정된 프리앰블과의 상관값을 산출하는 상관부; 상기 산출된 상관값과 기설정된 임계값을 비교하는 비교부; 및 상기 산출된 상관값이 상기 임계값을 초과하는 경우 기설정된 제1 기간동안 상기 상관부에 의해 연속적으로 산출되는 상관값 중 최대값인 제1 피크값을 추출하고, 상기 제1 기간이 경과한 때로부터 기설정된 제2 기간동안 상기 상관부에 의해 연속적으로 산출되는 상관값 중 최대값인 제2 피크값을 추출하며, 상기 제1 피크값 및 상기 제2 피크값에 기초하여 상기 수신된 전송신호의 프리앰블의 시작점을 산출하는 시작점산출부를 포함한다. 본 발명에 따르면, 실시간으로 프레임의 전송유무를 파악할 뿐만 아니라, 프레임의 시작위치 또한 정확하게 산출할 수 있으며, 이를 위하여 필요한 장치의 메모리 용량을 최소화할 수 있게 한다.

Description

버스트 신호 검출 장치 및 그 방법{APPARATUS FOR DETECTING BURST SIGNAL AND METHOD THEREOF }

본 발명은 디지털 통신에 관한 것으로, 더욱 상세하게는, 디지털 통신을 위하여 수신기에서 수신되는 버스트 신호(burst signal)를 검출하는 장치 및 그 방법에 관한 것이다.

일반적으로, 시분할 다중화 (Time Division Duplex; TDD) 방식의 통신 시스템의 성능을 높이기 위해서는 프레임의 존재 유무와 프레임의 시작점을 빠르고 정확하게 판별해야 한다.

디지털 신호 송수신에 있어 고속 데이터 전송과 할당 주파수 대역을 최소화하기 위해서, 시분할 다중화 방식으로 프레임을 전송하거나, 복수의 가입자에 관하여는 시분할 다중접속(Time Division Multiple Access; TDMA) 방식으로 데이터를 전송하는 것을 예로 들어보자.

상기 두 통신 전송 방식에 있어, 각 가입자 단말기와 기지국에서 받아들이는 데이터 프레임(frame)은 연속적이지 않게 된다. 따라서 각 가입자 단말기와 기지국은 불연속적인 프레임을 수신함에 있어, 프레임의 존재유무와 프레임의 시작점을 찾아야 할 필요가 있다.

만약 프레임의 존재를 인식하지 못하는 경우에는 다음 프레임 전송까지 데이터 전송을 기다리게 되는 불편이 있으며, 프레임의 시작점을 잘못 인식하는 경우에는 단말기/기지국 시스템의 오작동이 유발될 수 있다.

따라서, 데이터 프레임이 존재하는가의 판단의 정확성을 높이고, 프레임의 시작점을 보다 정확하게 판단하기 위한 방법 및 장치는 항상 연구과제가 되고 있다.

통상적으로 고속으로 전송되는 버스트 신호 검출의 정확성을 높이기 위한 방식으로는, (1) 대용량의 메모리를 이용하는 방식과, (2) 실시간 계산에 의해 버스트 신호를 검출하는 방식으로 나뉜다.

대용량의 메모리를 이용하는 방식은, 잡음(noise)을 포함한 버스트 신호를 메모리에 연속적으로 저장한 후 에너지 값의 변화를 감지하여 버스트 신호를 검출하는 방식으로서, 검출방식의 신뢰도를 높이기 위해서 메모리의 대용량화가 필요하게 된다.

실시간 계산에 의해 버스트 신호를 검출하는 방식은, 입력 신호와 프리앰블(preamble)과의 상관(correlation)값을 구하고, 이 상관값과 특정 임계값을 비교하여 이를 기초로 버스트 신호를 검출하는 방식이다.

그런데, 이런 실시간 계산에 의한 버스트 신호 검출방식에서는, 버스트 신호가 입력되는 경우에도 그 상관값이 임계값보다 작은 것으로 계산되거나, 데이터 프레임 구간에서 임계값을 초과하는 것으로 계산될 가능성이 있으므로, 이를 배제할 수 있는 방법 및 장치의 개발이 연구과제라 할 것이다.

따라서, 본 발명의 목적은 상기한 문제점을 해결하기 위해 고속의 입력 신호를 실시간 계산하여 버스트 신호를 검출하고, 이에 따라 데이터 프레임의 존재 유무와 그 시작점의 판단에 대한 정확도를 높일 수 있는 장치 및 그 방법을 제공하는 데 있다.

도 1은 본 발명의 실시예에 의한 버스트 신호 검출 장치의 구성도이다.

도 2는 본 발명의 실시예에 의한 버스트 신호 검출 방법의 흐름도이다.

도 3은 본 발명의 실시예에 의한 버스트 신호 검출 방법에 의하여 추출되는 입력신호의 상관계수의 시간에 따른 그래프로서, 일예로 32 심볼의 CAZAC(Constant Amplitude and Zero-Auto-Correlation) 프리앰블과 입력되는 버스트 신호와의 상관계수를 도시한 그래프이다.

도 4는 본 발명의 실시예에 따른 버스트 신호 검출장치의 성능을 테스트한 결과를 도시한 그래프로서, 가로축은 Eb/N 값을, 세로축은 검출확률(Detection Probability)을 각각 의미한다.

상기 목적을 달성하기 위한 본 발명의 특징에 따른 버스트 신호 검출 장치는,

디지털 전송신호를 수신하는 신호수신부; 상기 신호수신기에서 수신된 전송신호와 기설정된 프리앰블과의 상관값을 산출하는 상관부; 상기 산출된 상관값과 기설정된 임계값을 비교하는 비교부; 및 상기 산출된 상관값이 상기 임계값을 초과하는 경우 기설정된 제1 기간동안 상기 상관부에 의해 연속적으로 산출되는 상관값 중 최대값인 제1 피크값을 추출하고, 상기 제1 기간이 경과한 때로부터 기설정된 제2 기간동안 상기 상관부에 의해 연속적으로 산출되는 상관값 중 최대값인 제2 피크값을 추출하며, 상기 제1 피크값 및 상기 제2 피크값에 기초하여 상기 수신된 전송신호의 프리앰블의 시작점을 산출하는 시작점산출부를 포함한다.

상기 시작점산출부는 상기 산출된 상관값이 상기 임계값을 초과하는 경우, 상기 제1 기간동안 상기 상관값에 의해 연속적으로 산출되는 상관값을 저장하는 제1 윈도우; 및 상기 제1 기간이 경과한 때로부터 상기 제2 기간동안 상기 상관부에 의해 연속적으로 산출되는 상관값을 저장하는 제2 윈도우 를 포함하고, 상기 제1 피크값 및 제2 피크값이 상기 제1 윈도우에 저장된 상관값들 및 상기 제2 윈도우에 저장된 상관값들 중에서 각각 추출되는 것을 특징으로 한다.

상기 시작점산출부가는 상기 수신된 전송신호를 FIFO 방식으로 저장하는 메모리; 및 특정 설정된 시점에서 상기 메모리에의 전송신호 저장을 종료시키는 스위칭 제어부를 더 포함하고, 상기 제1 및 제2 피크값을 기초로 한 전송신호의 프리앰블 시작점 산출이 상기 스위칭 제어부에 의해 상기 메모리에의 전송신호 저장이 종료된 후에, 상기 메모리의 LSB 영역, 상기 프리엠블 패턴의 길이 및 제1, 2피크값의 발생위치에 기초하여 산출되는 것을 특징으로 한다.

본 발명의 다른 특징에 따른 버스트 신호 검출 방법은,

a) 디지털 전송신호를 수신하는 단계; b) 상기 수신된 전송신호와 기설정된 프리앰블과의 상관값을 산출하는 단계; c) 상기 산출된 상관값과 기설정된 임계값과 비교하는 단계; d) 상기 산출된 상관값이 상기 임계값을 초과하는 경우에, 기설정된 제1 기간동안 상기 단계 b)에서 연속적으로 산출되는 상관값 중 최대값인 제1 피크값을 추출하는 단계; e) 상기 제1 기간이 경과한 때로부터 기설정된 제2 기간동안 상기 단계 b)에서 연속적으로 산출되는 상관값 중 최대값인 제2 피크값을 추출하는 단계; 및 f) 상기 추출된 제1 피크값 및 제2 피크값에 기초하여 상기 수신된 전송신호의 프리앰블의 시작점을 산출하는 단계를 포함한다.

상기 디지털 전송신호에는 프리앰블 패턴이 2번 연속하여 프레임의 시작부분에 첨가되는 것을 특징으로 한다.

상기 프리앰블 패턴은 CAZAC(Constant Amplitude and Zero-Auto-Correlation) 프리앰블 패턴인 것을 특징으로 한다.

상기 방법은 i) 상기 산출된 상관값이 상기 임계값을 초과하는 경우, 상기 제1 기간동안 상기 단계 b)에서 연속적으로 산출되는 상관값을 저장하는 단계; 및 ii) 상기 단계 i)가 종료된 때로부터 상기 제2 기간동안 상기 단계 b)에서 연속적으로 산출되는 상관값을 저장하는 단계를 더 포함하고, 상기 제1 피크값 및 제2 피크값이 상기 단계 i)에서 저장된 상관값들 및 상기 단계 ii)에서 저장된 상관값들 중에서 각각 추출되는 것을 특징으로 한다.

상기 제1 기간은 상기 프리앰블 패턴 길이에 해당하는 기간으로 설정되는 것을 특징으로 한다.

상기 방법은 iii) 상기 입력된 전송신호를 FIFO(First In First Outpur) 방식으로 메모리에 저장하는 단계; 및 iv) 상기 설정된 시점에서 상기 메모리에의 전송신호 저장을 종료하는 단계를 더 포함하고, 상기 단계 f)가 상기 단계 ii) 후에, 메모리의 LSB 영역, 프리엠블 패턴의 길이 및 상기 제1, 제2피크값의 발생위치에 기초하여 상기 프리앰블의 시작위치를 산출하는 것을 특징으로 한다.

상기 설정된 시점은 상기 제1 피크값이 상기 제2 피크값보다 큰 경우에는 상기 단계 i)를 종료한 때로 설정되고, 상기 제2 피크값이 상기 제1 피크값보다 큰 경우에는 상기 단계 ii)를 종료한 때로부터 설정기간 경과된 때로 설정되는 것을 특징으로 한다.

이하, 본 발명의 일 실시예를 첨부된 도면의 의거하여 상세히 설명하면 다음과 같다.

도 1은 본 발명의 실시예에 의한 버스트 신호 검출 장치의 구성도이다.

도 1에 도시된 바와 같이 본 발명의 실시예에 의한 버스트 신호 검출 장치는 오실레이터(105), 정합필터(matched filter)(110), 상관기(correlator)(120), 비교기(130), 제1 윈도우(135), 제2 윈도우(145), 제1 계수기(140), 스위칭 제어기(150), 제2 계수기(155), OR게이트(160), 스위치(170) 및 큐(queue)(180)를 포함한다.

오실레이터(105)는 데이터 처리속도를 높이기 위해 입력신호를 심볼당 2배의 고정 샘플링 간격으로 샘플링한다.

오실레이터(105)에 입력되는 입력신호는 상관 특성이 좋은 프리앰블 패턴을2번 연속하여 프레임의 시작부분에 첨가된 것으로 할 수 있으며, 상기 첨가되는 프리앰블 패턴으로는, 일예로 32 심볼의 CAZAC(Constant Amplitude and Zero-Auto-Correlation) 프리앰블로 하는 것이 바람직하다.

오실레이터(105)에서 샘플링된 신호는 그 신호대잡음비(Signal to Noise Ratio; SNR)를 높이기 위해 정합필터(110)에 의해 정합된다.

정합필터(110)에 의해 정합된 신호는 실시간으로 큐(180)에 저장되고, 스위치(170)는 상기 정합된 신호의 큐(180)로의 전송을 제어한다.

정합된 입력신호가 실시간으로 큐(180)에 저장되므로, 버스트 신호가 검출되기까지 입력신호를 저장하기 위해 필요한 메모리의 크기를 줄일 수 있으며, 상기 큐(180)는 정합필터(110)로부터 입력되는 신호를 스위치(170)가 오프(off) 될 때까지 FIFO(First-In First-Out) 방식으로 처리한다.

상기 큐(180)의 길이는 프리앰블 심볼을 모두 저장하고, 상관 결과의 전체길이가 고려된 심볼 길이, 설정된 프리앰블 패턴의 길이, 제1 및 제2 윈도우(135,145)의 크기를 고려하여 당업자에 의해 자명하게 설정될 수 있다.

상관기(120)는 정합필터(110)에 의해 정합된 신호를 기설정된 프리앰블과 비교하여 상관값을 계산하여 출력한다.

보다 구체적으로 설명하면, 상관기(120)는 입력되는 신호와 기설정된 프리앰블의 공액(conjugate)값을 상관 연산하는데, 이를 위하여, I위상에 대한 상관 연산을 수행하는 제1 상관기(121), Q위상에 대한 상관 연산을 수행하는 제2 상관기(122)를 포함한다.

제1 상관기(121) 및 제2 상관기(122)는 각각 I위상 상관기(1210, 1220) 및 Q 위상 상관기(1212, 1222)를 구비한다.

제1 상관기(121)의 I위상 상관기(1210) 및 제2 상관기(122)의 Q위상 상관기(1222)는 실수를 출력하고, 제1 상관기(121)의 Q위상 상관기(1212) 및 제2 상관기(122)의 I위상 상관기(1220)는 허수를 출력한다.

제1 가산기(123)는 제1 상관기(121)의 Q위상 상관기(1212)의 출력과 제2 상관기(122)의 I위상 상관기(1220)의 출력을 더하여 출력한다.

감산기(124)는 제2 상관기(122)의 Q위상 상관기(1222)의 출력에서 제1 상관기(121)의 I위상 상관기(1210)의 출력을 빼서 출력한다.

제1 제곱기(125)는 제1 가산기(123)의 출력을 제곱하여 출력하고, 제2 제곱기(126)는 감산기(124)의 출력을 제곱하여 출력한다.

제2 가산기(127)는 제1 제곱기(125)의 출력과 제2 제곱기(126)의 출력을 더하여 비교기(130)로 출력한다.

비교기(130)는 상관기(120)에서 출력되는 상관값과 기설정된 임계값을 비교한다. 비교 결과, 상관값이 임계값보다 큰 경우에는 제1 윈도우(135)를 구동시킨다.

상기 임계값은 시스템에서 기준으로 하는 신호대잡음비(Eb/N)와 상관되는 프리엠블의 길이를 고려하여 설정된다.

제1 윈도우(135)는 비교기(130)의 결과 신호에 따라 구동되어 비교기(130)에서 연속적으로 출력되는 상관값을 특정의 레지스터에 저장한다. 이와 같이 제1 윈도우(135)가 동작하는 동안 큐(180)는 FIFO 방식으로 데이터를 계속 처리함은 물론이다.

제1 윈도우(135)의 동작 기간이 경과되면 동일 버스트 내 반복된 버스트 신호의 검출을 방지하기 위해 오프 신호를 출력하여 동작을 멈춘다.

제1 계수기(140)는 제1 윈도우(135)의 동작 정지와 동시에 프리엠블의 상관값의 다음 예상 피크 지점을 검출하기 위하여, 프리앰블 패턴의 길이만큼의 샘플링 클럭을 계수한다.

제1 계수기(140) 또한 제1 윈도우(135)의 동작과 마찬가지로 반복된 버스트 신호의 검출을 방지하기 위하여 오프(off) 신호를 발생하여 동작을 멈춘다.

제1 계수기(140)의 계수가 종료됨과 동시에 제2 윈도우(145)에 대한 구동신호가 제2 윈도우(145)로 전송되고, 이에 따라 제2 윈도우(145)는 비교기(130)에서의 임계값과의 비교결과와는 무관하게 상관값을 저장한다.

제2 윈도우(145)의 동작 또한 제1 윈도우(135)에서와 마찬가지로 일정 시간 후에 오프 신호가 생성되어 그 동작이 종료된다.

스위칭 제어기(150)는 제1 윈도우(135)에 저장된 상관값 중의 피크값(이하 "제1 피크값"이라고 함)과 제2 윈도우(145)에 저장된 상관값 중의 피크값(이하 "제2 피크값"이라고 함)을 비교하여, 그 비교 결과에 따라 스위치(170)를 제어한다.

보다 상세하게 설명하면, 제1 피크값이 제2 피크값보다 더 큰 경우에는 첨부한 도 3에 도시된 바와 같이 세개의 피크 지점에서 첫 번째 피크 지점을 놓치고 두 번째 피크 지점에서 버스트 신호의 포착이 이루어졌다고 판단하여, 현재의 상관값이 입력된 버스트 신호내 프리엠블과 상관기(120) 내부의 공액값의 상관이 완성된 결과로 가정하고, 큐(180)로 입력되어 데이터가 저장되는 것을 방지하기 위해 스위치(170)를 제어하는 신호(151)를 출력한다.

이와는 반대로 제2 피크값이 제1 피크값보다 더 큰 경우에는 도 3에 도시된 바와 같이 첫 번째 및 두 번째 피크 값이 모두 제1 및 2윈도우(135, 145)에 저장되어 있는 것으로 판단하여, 현재 시점이 버스트 신호내 프리엠블과 프리엠블의 공액값의 상관이 끝나기 이전이라는 가정 하에 프리엠블 패턴의 길이만큼의 샘플링 시간 계수를 시작하는 신호를 제2 계수기(155)로 출력한다.

따라서, 제2 계수기(155)는 프리엠블 패턴의 길이만큼의 샘플링 시간을 계수한 후 규(180)로 입력되어 데이터가 저장되는 것을 방지하기 위해 스위치(170)를 제어하는 신호(153)를 출력한다.

OR게이트(160)는 스위칭 제어부(150)에서 출력되는 신호(151, 153)을 받아서 두 신호 중 하나의 오프 신호에 의해 스위치(170)를 오프시키는 신호를 출력한다. 따라서 스위치(170)는 제1 피크값이 제2 피크값보다 크게 되었을 때, 또는 제2 피크값이 제1 피크값보다 큰 시점으로부터 제2 계수기(155)의 계수기간이 경과된 때에 오프(off)되며, 이에 따라 큐(180)는 FIFO 동작을 종료한다.

FIFO 동작을 종료한 큐(180) 내의 실제 프리앰블의 시작점은, 큐의 LSB(Least Significant Bit)로부터 프리엠블 패터의 길이와 윈도우 내 피크값의 주소값만큼 떨어진 거리의 계산에 의해 정할 수 있다.

도 2는 본 발명의 실시에의 버스트 신호 검출 장치에서 수행되는 버스트 신호 검출 방법을 도시한 흐름도이다.

먼저, 입력신호가 저장될 수 있도록 상기 큐(180)가 온(ON) 됨으로써 시작된다(S210).

따라서 입력신호가 오실레이터(105)에 수신(S220)되는 경우에 실시간으로 그 입력신호는 연속적으로 큐(180)에 저장된다.

입력신호가 수신(S220)된 후에는, 입력신호와 기설정된 프리앰블과의 상관이 상관기(120)에 의해 취해저 그 상관값이 산출된다(S230).

산출된 상관값은 비교기(130)에서 임계값보다 큰가 비교되고(S240), 임계값보다 크지 않은 경우에는 신호수신(S220) 내지 상관값 산출 단계(S230)가 반복된다.

산출된 상관값이 임계값보다 큰 경우에는, 제1 윈도우(135)가 구동되어 연속적으로 출력되는 상관값이 기설정된 제1 기간동안 저장된다(S250).

상기 제1 기간이 경과한 후에는 제2 윈도우(145)가 구동되어 기설정된 제2 기간동안 상기 계산된 상관값이 저장된다(S260).

제1 윈도우(135) 및 제2 윈도우(145)에 상관값이가 저장된 후에는, 제1 윈도우(135) 내의 상관값 중에서 제1 피크값을, 제2 윈도우(145) 내의 상관값 중에서 제2 피크값을 추출한다(S270).

상기 제1 피크값 및 제2 피크값을 기초로 입력신호의 프리앰블의 시작점을 산출하게 되는데, 이는 구체적으로 다음과 같다.

즉, 제1 피크값 및 제2 피크값을 기초로 결정되는 설정시점에서, 입력신호의큐(180)에의 실시간 저장을 종료하고(S280), 이에 따라 정해지는 큐(180)내의 데이터 배열로부터 입력신호의 프리앰블의 시작점을 산출한다(S290).

상기 설정시점은, 제1 피크값이 제2 피크값보다 큰 경우에는 제2 저장단계를 종료한 때로, 제2 피크값이 제1 피크값보다 큰 경우에는 제2 저정단계의 종료시로부터 설정기간 경과된 때로 결정된다.

상기 입력신호의 프리앰블 시작점 산출은, 메모리의 LSB 영역, 프리엠블 패턴의 길이 및 제1 ,2피크값의 발생위치를 기초로 프리앰블의 시작위치을 산출할 수 있다.

이상으로 본 발명의 버스트 신호 검출 방법 및 장치에 관한 바람직한 실시예를 설명하였으나, 본 발명은 상기 실시예에 한정되지 아니하며, 본 발명의 실시예로부터 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의한 용이하게 변경되어 균등하다고 인정되는 범위의 모든 변경을 포함한다.

본 발명에 따르면, 실시간으로 프레임의 전송유무를 파악할 뿐만 아니라, 프레임의 시작위치 또한 정확하게 산출할 수 있으며, 이를 위해 사용되는 메모리 용량을 최소화 할 수 있다.

또한, 신호대잡음비가 향상되고, 반송파 주파수, 위상 에러, 타이밍 에러, 멀티 패스 채널에 대한 기능이 강화된다.

또한 본 발명의 실시예는 큐에 저장된 정합필터의 출력신호를 기초로 정확한 프리앰블의 시작점을 찾을 수 있으므로 DA(Digital Access) 방식의 동기 파라미터추출회로에 사용될 수 있다.

또한, 프레임 내에서 데이터 프레임 이전에 선행하는 프리앰블의 정확한 시작점 포착은 데이터 프레임의 동기 알고리즘을 결정할 수 있는 방향결정에 주요 요인이 되는 바, 프레임 내 프리앰블의 정확한 시작 위치를 포착함으로써 프레임 포착 이후의 동기 알고리즘의 활용성을 높인다.

Claims (10)

1. 디지털 전송신호를 수신하는 신호수신부;

   상기 신호수신기에서 수신된 전송신호와 기설정된 프리앰블과의 상관값을 산출하는 상관부;

   상기 산출된 상관값과 기설정된 임계값을 비교하는 비교부; 및

   상기 산출된 상관값이 상기 임계값을 초과하는 경우 기설정된 제1 기간동안 상기 상관부에 의해 연속적으로 산출되는 상관값 중 최대값인 제1 피크값을 추출하고, 상기 제1 기간이 경과한 때로부터 기설정된 제2 기간동안 상기 상관부에 의해 연속적으로 산출되는 상관값 중 최대값인 제2 피크값을 추출하며, 상기 제1 피크값 및 상기 제2 피크값에 기초하여 상기 수신된 전송신호의 프리앰블의 시작점을 산출하는 시작점산출부

   를 포함하는 버스트 신호 검출 장치.
2. 제1항에 있어서,

   상기 시작점산출부가,

   상기 산출된 상관값이 상기 임계값을 초과하는 경우, 상기 제1 기간동안 상기 상관값에 의해 연속적으로 산출되는 상관값을 저장하는 제1 윈도우; 및

   상기 제1 기간이 경과한 때로부터 상기 제2 기간동안 상기 상관부에 의해 연속적으로 산출되는 상관값을 저장하는 제2 윈도우

   를 포함하고,

   상기 제1 피크값 및 제2 피크값이 상기 제1 윈도우에 저장된 상관값들 및 상기 제2 윈도우에 저장된 상관값들 중에서 각각 추출되는

   것을 특징으로 하는 버스트 신호 검출 장치.
3. 제1항에 있어서,

   상기 시작점산출부가,

   상기 수신된 전송신호를 FIFO 방식으로 저장하는 메모리; 및

   특정 설정된 시점에서 상기 메모리에의 전송신호 저장을 종료시키는 스위칭 제어부

   를 더 포함하고,

   상기 제1 및 제2 피크값을 기초로 한 전송신호의 프리앰블 시작점 산출이

   상기 스위칭 제어부에 의해 상기 메모리에의 전송신호 저장이 종료된 후에, 상기 메모리의 LSB 영역, 상기 프리엠블 패턴의 길이 및 제1, 2피크값의 발생위치에 기초하여 산출되는

   것을 특징으로 하는 버스트 신호 검출 장치.
4. 제1항에 있어서,

   상기 신호수신부에서 수신된 전송신호를 정합하여 상기 상관부에 제공하는 정합필터를 더 포함하는 버스트 신호 검출 장치.
5. a) 디지털 전송신호를 수신하는 단계;

   b) 상기 수신된 전송신호와 기설정된 프리앰블과의 상관값을 산출하는 단계;

   c) 상기 산출된 상관값과 기설정된 임계값과 비교하는 단계;

   d) 상기 산출된 상관값이 상기 임계값을 초과하는 경우에, 기설정된 제1 기간동안 상기 단계 b)에서 연속적으로 산출되는 상관값 중 최대값인 제1 피크값을 추출하는 단계;

   e) 상기 제1 기간이 경과한 때로부터 기설정된 제2 기간동안 상기 단계 b)에서 연속적으로 산출되는 상관값 중 최대값인 제2 피크값을 추출하는 단계; 및

   f) 상기 추출된 제1 피크값 및 제2 피크값에 기초하여 상기 수신된 전송신호의 프리앰블의 시작점을 산출하는 단계

   를 포함하는 버스트 신호 검출 방법.
6. 제5항에 있어서,

   상기 디지털 전송신호에서 상관관계 특성이 좋은 프리앰블 패턴이 2번 연속하여 프레임의 시작부분에 첨가되는 것을 특징으로 하는 버스트 신호 검출 방법.
7. 제5항에 있어서,

   i) 상기 산출된 상관값이 상기 임계값을 초과하는 경우, 상기 제1 기간동안 상기 단계 b)에서 연속적으로 산출되는 상관값을 저장하는 단계; 및

   ii) 상기 단계 i)가 종료된 때로부터 상기 제2 기간동안 상기 단계 b)에서 연속적으로 산출되는 상관값을 저장하는 단계

   를 더 포함하고,

   상기 제1 피크값 및 제2 피크값이 상기 단계 i)에서 저장된 상관값들 및 상기 단계 ii)에서 저장된 상관값들 중에서 각각 추출되는

   것을 특징으로 하는 버스트 신호 검출 방법.
8. 제5항에 있어서,

   상기 제1 기간이 상기 프리앰블 패턴 길이에 해당하는 기간으로 설정되는 것을 특징으로 하는 버스트 신호 검출 방법.
9. 제7항에 있어서,

   iii) 상기 입력된 전송신호를 FIFO(First In First Outpur) 방식으로 메모리에 저장하는 단계; 및

   iv) 상기 설정된 시점에서 상기 메모리에의 전송신호 저장을 종료하는 단계

   를 더 포함하고,

   상기 단계 f)가 상기 단계 ii) 후에, 메모리의 LSB 영역, 프리엠블 패턴의 길이 및 상기 제1, 제2피크값의 발생위치에 기초하여 상기 프리앰블의 시작위치를 산출하는

   것을 특징으로 하는 버스트 신호 검출 방법.
10. 제9항에 있어서,

    상기 설정된 시점은

    상기 제1 피크값이 상기 제2 피크값보다 큰 경우에는 상기 단계 i)를 종료한 때로 설정되고,

    상기 제2 피크값이 상기 제1 피크값보다 큰 경우에는 상기 단계 ii)를 종료한 때로부터 설정기간 경과된 때로 설정되는

    것을 특징으로 하는 버스트 신호 검출 방법.