KR100434287B1 - 초전도 조셉슨 접합 소자 제조 방법 - Google Patents

Abstract

본 발명은 초전도체에 관한 것으로, 특히 얇은 계면을 형성하는 초전도 조셉슨 접합 소자 제조에 관한 것이다. 이와 같은 본 발명에 따른 초전도 조셉슨 접합 소자 제조는 기판 위에 초전도 박막과 비정질막을 순차적으로 형성하는 단계와, 상기 비정질막의 가장자리에 금속물질을 형성하는 단계와, 상기 금속물질이 형성된 비정질막을 열처리하므로 상기 금속물질에 의하여 비정질막을 결정화하는 단계와, 상기 결정층의 일부분을 에칭하는 단계와, 상기 에칭된 결정층에 이온을 주입하여 상기 초전도 박막의 계면을 형성하는 단계를 포함하여 이루어진다.

Description

초전도 조셉슨 접합 소자 제조 방법{Manufacturing method for divice junction Josephson superconductor}

본 발명은 초전도체에 관한 것으로, 특히 얇은 계면을 형성하는 초전도 조셉슨 접합 소자 제조에 관한 것이다.

일반적으로 초전도체는 완전도체성질, 완전반자성성질 그리고 조셉슨 현상을 가진 물질로서, 수십 년 전부터 주목을 받아왔으나 초전도현상이 시작되는 임계온도가 4k 정도의 극저온이어서 산업화의 길은 요원한 것으로 인식되었다.

그러나, 1986년 산화물 고온초전도체가 발견된 이후, 값싼 액체질소를 이용하여 충분히 임계온도 이하로 냉각시킬 수 있게 되면서 초전도 현상을 이용한 응용 연구가 산업화에 적용될 수 있을 것이라는 예상이 나오면서, 고온초전도체를 이용한 다양한 소자 제작이 활발히 전개되었다.

또한, 고온초전도체는 간섭길이(coherence length)가 짧고, 이방성이 커서 조셉슨 접합을 제작하는 것이 대단히 어렵다. 따라서, 저온초전도체에서 사용되던 부도체 절연막을 이용한 샌드위치 접합의 제작에는 아무도 성공하지 못하고 있다.

샌드위치 접합이 성공하기만 한다면 제작의 간편성, 재현성 측면에 우수한 결과를 기대할 수 있다.

이하 첨부된 도면을 참조하여 종래 기술에 따른 조셉슨 접합 소자 제조 방법을 설명하기로 한다.

도 1a 내지 도 1f는 종래 기술에 따른 조셉슨 접합 소자 제조 공정 단계를 순차적으로 나타낸 도면이다.

먼저 도 1a와 같이 기판(1) 위에 초전도 박막(2)을 형성하고 상기 초전도 박막(2) 위에 절연막(3)을 형성한다.

그리고, 상기 초전도 박막(2)과 절연막(3)의 일부분을 이온 밀링(ionmilling)을 이용하여 경사지게 에칭하여 제거한다. (도 1b)

상기 도 1b 와 같이 에칭한 후, SrTiO₃나 CuRuO₃와 같이 초전도 물질이 자라고, 초전도성이 아닌 물질을 증착하여 계면막(4)을 형성한다. (도 1c)

그 다음 상기 계면막(4) 위에 YBa₂Cu₃O₇과 같은 초전도 물질(5)을 형성한 다음 패터닝 한다. (도 1d)

상기와 같이 패터닝 한 후, 보호막(6)을 형성한 후, 상기 초전도 박막(2)과 초전도 물질(5)의 일부분을 제거한 후 컨택 홀(contact hole)을 형성한다. (도 1e)

그리고, 상기 컨택 홀 위에 금과 같은 물질을 형성하여 패드(7)를 제작한다. (도 1f)

이와 같은, 조셉슨 접합 소자는 계면막이 수 Å으로 매우 얇고, 복잡한 구조를 갖는 물질이기 때문에 초전도체를 형성하기 매우 어려우며, 초전도체 전체를 균일하게 형성하기 어렵기 때문에 재현성 있고, 신뢰성 있는 디바이스 제작이 거의 불가능하다.

그리고, 경사지게 에칭한 초전도체의 표면특성이 아주 좋아야 하는데, 에칭시 표면이 손상을 입어 표면특성이 저하되는 문제점이 있다.

따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 아주 얇은 계면막을 형성하여 재현성 있고, 신뢰성 있는 초전도 조셉슨 접합 소자 제조 방법을 제공하기 위한 것이다.

도 1a 내지 도 1f는 일반적인 초전도 조셉슨 접합 소자 제조 공정을 순차적으로 나타낸 도면

도 2a 내지 도 2g는 본 발명에 따른 초전도 조셉슨 접합 소자 제조 공정을 순차적으로 나타낸 제 1 실시예

도 3a 내지 도 3g는 본 발명에 따른 초전도 조셉슨 접합 소자 제조 공정을 순차적으로 나타낸 제 2 실시예

*도면의 주요 부분에 대한 부호의 설명*

10 : 기판 11 : 초전도막

12 : 비정질막 13 : 금속물질

14 : 결정막 15 : 계면막

16 : 보호막 17 : 골드 패드

이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 기판 위에 초전도 박막과 비정질막을 순차적으로 형성하는 단계와, 상기 비정질막의 가장자리에 금속물질을 형성하는 단계와, 상기 금속물질이 형성된 비정질막을 열처리하므로 상기 금속물질에 의하여 비정질막을 결정화하는 단계와, 상기 결정층의 일부분을 에칭하는 단계와, 상기 에칭된 결정층에 이온을 주입하여 상기 초전도 박막의 계면을 형성하는 단계를 포함하여 이루어진다.

바람직하게, 상기 비정질막 형성은 LPCVD(Low Pressure Chemical Vapor Deposition)법이나 PECVD(Plasma Enhanced Chemical Vapor Deposition)법, 그리고 sputtering 법 중 어느 한 방법을 이용한다.

그리고, 상기 금속물질은 몰리브덴(Mo)이나 니켈(Ni) 중 어느 하나를 이용한다.

또한, 상기 열처리는 400℃ ~ 950℃ 이며, 상기 결정화는 상기 금속물질에 의하여 상기 비정질막이 측면으로 결정화가 이루어져 가운데 부분에 GB(grain boundary)가 형성된다.

그리고, 상기 GB(grain boundary)는 상기 금속물질이 모여있을 뿐 아니라 결합력이 약한 비정질 물질이 모여 있기 때문에 다른 부분보다 먼저 에칭된다.

또한, 상기 이온 주입의 물질은 아르곤(Ar)이나 실리콘(Si) 중 어느 하나로 주입된다.

이상과 같은 다른 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 기판 위에 초전도 박막과 비정질막을 순차적으로 형성하는 단계와, 상기 비정질막의 가장자리에 금속물질을 형성하는 단계와, 상기 금속물질이 형성된 비정질막을 열처리하므로 상기 금속물질에 의하여 비정질막을 결정화하는 단계와, 상기 결정층의 일부분을 산화시키는 단계와, 상기 산화막을 제거하고, 상기 결정층에 이온을 주입하여 상기 초전도 박막의 계면을 형성하는 단계를 포함하여 이루어진다.

바람직하게, 상기 산화막 제거는 불산(HF)을 이용한다.

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.

먼저, 본 발명의 개념은 다양한 초전도 박막에 응용될 수 있지만 최근 가장 주목받고 있는 YBCO 박막 초전도체와 STO 기판을 이용한 것에 대해서 기술한다.

통상 YBCO 박막이라고 기술하는 박막의 조성은 YBa₂Cu₃O_7-x이며 x<0.1이하일 때 약 90K이하에서 초전도 특성이 나타나고, x>0.4일 경우 부도체가 된다.

도 2a 내지 도 2g는 본 발명에 따른 초전도 조셉슨 접합 소자 제조 공정을 순차적으로 나타낸 제 1 실시예이다.

도 2a에 도시된 바와 같이 먼저 기판(10)위에 약 200nm의 초전도 박막(11)을 증착 시킨다.

그리고, 상기 초전도 박막(11)위에 비정질실리콘막(12)을 형성한 다음 패터닝 한다.

여기서 상기 비정질실리콘막(12)의 형성은 LPCVD(Low Pressure ChemicalVapor Deposition)법이나 PECVD(Plasma Enhanced Chemical Vapor Deposition)법, 그리고 sputtering 법 등을 이용한다.

그리고, 상기 초전도 박막(11)의 물질은 산소 함량에 따라 그 특성이 변하는 YBCO, RBCO(R은 rare earth 물질), BSCCO, TIBCCO, LSCO, NCCO 중 하나를 사용하며, 증착 방법은 PLD, sputtering, CVD, coevaporation, MBE 등을 이용한다.

또한, 상기 기판(10)은 상기 초전도 박막(11)이 에피택시 성장하는 STO, SAO, NGO, MgO, YSZ, 샤파이어, 실리콘, LSAT 등이다.

이어서, 상기 비정질실리콘(12)막의 가장자리부분에 몰리브덴(Mo) 이나 니켈(Ni)같은 금속 물질(13)을 수Å ~ 수십Å 증착 한다. (도 2b)

그 다음 상기 금속물질(13) 위에 400℃ ~ 950℃ 로 열처리를 한다. (도 2c)

상기와 같이 열처리를 하면, 상기 증착 한 금속물질(13)에 의해 상기 비정질실리콘(12)이 측면으로 결정화가 이루어져, 도시된 도 2c와 같이 가운데 부분에 GB(grain boundary)가 형성되고, 그 외 부분은 결정성의 실리콘막(14)이 된다.

이때, 상기 금속 물질(13)로 사용된 몰리브덴(Mo) 이나 니켈(Ni)과 같은 물질은 GB(grain boundary)에 모이게 된다.

그 다음, 실리콘 에칭용액을 사용하여 상기 형성한 결정질실리콘(14)의 일부분을 원하는 만큼 에칭 한다. (도 2d)

이때, GB(grain boundary) 부분은 상기 사용한 금속 물질(13)이 모여 있을 뿐 아니라 결합력이 매우 약한 실리콘들이 모여 있기 때문에 다른 부분보다 먼저 에칭이 이루어져 제거되기 때문에 도시된 도 2d와 같은 모양으로 실리콘막의 에칭이 이루어진다.

그 다음 상기 결정질 실리콘막(14)을 마스크로 하여 Ar이나, Si과 같은 물질로 이온 주입(ion implantation)을 하여 초전도 박막의 일부분에 손상을 가하여 경계면(15)을 형성한다.(도 2e)

그리고, 상기 사용한 결정질 실리콘막(14)을 제거하고, 초전도체박막(11)을 원하는 모양대로 패터닝 한 다음 전면에 보호막(16)을 형성한다. (도 2f)

여기서, 상기 보호막을 형성하는 단계에서, 상기 결정질 실리콘막(12)을 제거하기 어려울 때에는 제거하지 않고, 원하는 모양으로 패터닝 한 다음 상기 결정질 실리콘막(12) 위에 보호막을 형성하여도 된다.

그리고 초전도체 위의 보호막의 일부분을 제거하여 컨택 홀을 형성한다.

그 다음 공정으로 상기 컨택 홀에 골드 패드(17)를 형성하여 초전도 조셉슨 접합 소자 제작을 마무리한다.

도 3a 내지 도 3g는 본 발명에 따른 초전도 조셉슨 접합 소자 제조 공정을 순차적으로 나타낸 제 2 실시예이다.

도 3a에 도시된 바와 같이 먼저 기판(20)위에 약 200nm의 초전도 박막(21)을 증착 시킨다.

그리고, 상기 초전도 박막(21)위에 비정질실리콘막(22)을 형성한 다음 패터닝 한다.

여기서 상기 비정질실리콘막(22)의 형성은 LPCVD(Low Pressure Chemical Vapor Deposition)법이나 PECVD(Plasma Enhanced Chemical Vapor Deposition)법,그리고 sputtering 법 등을 이용한다.

그리고, 상기 초전도 박막(22)의 물질은 산소 함량에 따라 그 특성이 변하는 YBCO, RBCO(R은 rare earth 물질), BSCCO, TIBCCO, LSCO, NCCO 중 하나를 사용하며, 증착 방법은 PLD, sputtering, CVD, coevaporation, MBE 등을 이용한다.

또한, 상기 기판(20)은 상기 초전도 박막(21)이 에피택시 성장하는 STO, SAO, NGO, MgO, YSZ, 샤파이어, 실리콘, LSAT 등이다.

이어서, 상기 비정질실리콘(22)막의 가장자리부분에 몰리브덴(Mo) 이나 니켈(Ni)같은 금속 물질(23)을 수Å ~ 수십Å 증착 한다. (도 3b)

그 다음 상기 금속물질(22) 위에 400℃ ~ 950℃ 로 열처리를 한다. (도 3c)

상기와 같이 열처리를 하면, 상기 증착 한 금속물질(23)에 의해 상기 비정질실리콘(22)이 측면으로 결정화가 이루어져, 도시된 도 3c와 같이 가운데 부분에 GB(grain boundary)가 형성되고, 그 외 부분은 결정성의 실리콘막(24)이 된다.

이때, 상기 금속 물질(23)로 사용된 몰리브덴(Mo) 이나 니켈(Ni)과 같은 물질은 GB(grain boundary)에 모이게 된다.

이어서, 상기 결정성 실리콘막(24) 위에 산소 분위기에서 열처리하여 상기 형성한 결정질 실리콘막(24)의 일부분을 산화시킨다.

여기서, 상기 GB(grain boundary)부분은 상기 사용한 금속물질(23)이 모여 있을 뿐 아니라 결합력이 매우 약한 실리콘들이 모여 있기 때문에 다른 부분보다 먼저 산화가 이루어져 도 3d와 같은 모양으로 실리콘 산화막(25)이 형성된다.

그 다음 불산(HF)을 사용하여 상기 형성한 실리콘 산화막(25)을 제거한 다음상기 결정질 실리콘막(24)을 마스크로 하여 Ar이나, Si과 같은 물질로 이온 주입(ion implantation)을 하여 초전도 박막의 일부분에 손상을 가하여 경계면(26)을 형성한다.(도 3e)

그리고, 상기 사용한 결정질 실리콘막(24)을 제거하고, 초전도체박막(21)을 원하는 모양대로 패터닝 한 다음 전면에 보호막(27)을 형성한다. (도 3f)

여기서, 상기 보호막을 형성하는 단계에서, 상기 결정질 실리콘막(24)을 제거하기 어려울 때에는 제거하지 않고, 원하는 모양으로 패터닝 한 다음 상기 결정질 실리콘막(24) 위에 보호막을 형성하여도 된다.

그리고 초전도체 위의 보호막의 일부분을 제거하여 컨택 홀을 형성한다.

그 다음 공정으로 상기 컨택 홀에 골드 패드(28)를 형성하여 초전도 조셉슨 접합 소자 제작을 마무리한다. (도 3g)

이상의 설명에서와 같이 본 발명은 이온 주입법을 통해 균일하고 매우 얇은 조셉슨 계면을 형성할 수 있기 때문에 성능이 우수하고, 재현성 및 신뢰성이 뛰어나며, 대면적 적용이 쉬워 양산 적용이 쉬운 효과가 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims (9)

1. 기판 위에 초전도 박막과 비정질막을 순차적으로 형성하는 단계와;

   상기 비정질막의 가장자리에 금속물질을 형성하는 단계와;

   상기 금속물질이 형성된 비정질막을 열처리하므로 상기 금속물질에 의하여 비정질막을 결정화하는 단계와;

   상기 결정층의 일부분을 에칭하는 단계와;

   상기 에칭된 결정층에 이온을 주입하여 상기 초전도 박막의 계면을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고온 초전도 조셉슨 접합 소자 제조 방법
2. 제 1항에 있어서,

   상기 비정질막 형성은 LPCVD(Low Pressure Chemical Vapor Deposition)법이나 PECVD(Plasma Enhanced Chemical Vapor Deposition)법, 그리고 sputtering 법 중 어느 한 방법을 이용하는 것을 특징으로 하는 고온 초전도 조셉슨 접합 소자 제조 방법.
3. 제 1항에 있어서,

   상기 금속물질은 몰리브덴(Mo)이나 니켈(Ni) 중 어느 하나로 이루어지는 것을 특징으로 하는 고온 초전도 조셉슨 접합 소자 제조 방법
4. 제 1항에 있어서,

   상기 열처리는 400℃ ~ 950℃ 인 것을 특징으로 하는 고온 초전도 조셉슨 접합 소자 제조 방법.
5. 제 1항에 있어서,

   상기 결정화는 상기 금속물질에 의하여 상기 비정질막이 측면으로 결정화가 이루어져 가운데 부분에 GB(grain boundary)가 형성되는 것을 특징으로 하는 고온 초전도 조셉슨 접합 소자 제조 방법.
6. 제 5항에 있어서,

   상기 GB(grain boundary)는 상기 금속물질이 모여있을 뿐 아니라 결합력이 약한 비정질 물질이 모여 있기 때문에 다른 부분보다 먼저 에칭되는 것을 특징으로 하는 고온 초전도 조셉슨 접합 소자 제조 방법.
7. 제 1항에 있어서,

   상기 이온 주입의 물질은 아르곤(Ar)이나 실리콘(Si) 중 어느 하나로 주입되는 것을 특징으로 하는 고온 초전도 조셉슨 접합 소자 제조 방법.
8. 기판 위에 초전도 박막과 비정질막을 순차적으로 형성하는 단계와;

   상기 비정질막의 가장자리에 금속물질을 형성하는 단계와;

   상기 금속물질이 형성된 비정질막을 열처리하므로 상기 금속물질에 의하여 비정질막을 결정화하는 단계와;

   상기 결정층의 일부분을 산화시키는 단계와;

   상기 산화막을 제거하고, 상기 결정층에 이온을 주입하여 상기 초전도 박막의 계면을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고온 초전도 조셉슨 접합 소자 제조 방법
9. 제 8항에 있어서,

   상기 산화막 제거는 불산(HF)을 이용하는 것을 특징으로 하는 고온 초전도 조셉슨 접합 소자 제조 방법.