KR100431306B1 - 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법 - Google Patents

알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법 Download PDF

Info

Publication number
KR100431306B1
KR100431306B1 KR10-2002-0051776A KR20020051776A KR100431306B1 KR 100431306 B1 KR100431306 B1 KR 100431306B1 KR 20020051776 A KR20020051776 A KR 20020051776A KR 100431306 B1 KR100431306 B1 KR 100431306B1
Authority
KR
South Korea
Prior art keywords
oxide film
gate
film
heat treatment
semiconductor device
Prior art date
Application number
KR10-2002-0051776A
Other languages
English (en)
Other versions
KR20040020242A (ko
Inventor
안병권
이상무
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0051776A priority Critical patent/KR100431306B1/ko
Publication of KR20040020242A publication Critical patent/KR20040020242A/ko
Application granted granted Critical
Publication of KR100431306B1 publication Critical patent/KR100431306B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 알루미늄산화막(Al2O3)과 이트륨질산화막(YON)의 이중막으로 이루어진 게이트산화막을 이용한 게이트 형성방법을 개시한다. 개시된 본 발명의 게이트 형성방법은, 실리콘기판 상에 알루미늄산화막(Al2O3)을 증착하는 단계; 상기 알루미늄산화막을 열처리하는 단계; 상기 열처리된 알루미늄산화막 상에 이트륨질산화막(YON)을 증착하는 단계; 상기 이트륨질산화막을 열처리하여 상기 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진 게이트산화막을 형성하는 단계; 상기 게이트산화막 상에 텅스텐막을 증착하는 단계; 및 상기 텅스텐막 및 게이트산화막을 패터닝하는 단계를 포함한다. 본 발명에 따르면, 실리콘산화막 대신에 상기 실리콘산화막 보다 유전율이 2배 정도 높고 내산화성이 우수한 알루미늄산화막과 고유전율을 갖는 이트륨질산화막의 이중막으로 게이트산화막을 형성하기 때문에 낮은 유효 두께를 갖는 게이트산화막을 구현할 수 있으며, 아울러, 게이트산화막의 누설 전류 특성을 개선시킬 수 있다.

Description

알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진 게이트산화막을 이용한 반도체 소자의 게이트 형성방법{METHOD FOR FORMIG GATE OF SEMICONDUCTOR DEVICE USING GATE OXIDE MADE OF DOUBLE FILM OF ALUMINIUM OXIDE AND YTTRIUM OXYNITRIDE}
본 발명은 반도체 소자의 게이트 형성방법에 관한 것으로, 보다 상세하게는, 유효 두께 및 누설 전류 특성 모두를 만족시킬 수 있는 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진 게이트산화막을 이용한 반도체 소자의 게이트 형성방법에 관한 것이다.
일반적으로 모스펫 소자에서의 게이트산화막은 주로 열산화에 의한 실리콘산화막(이하, SiO2막)이 이용되어져 왔다. 그런데, 반도체 소자의 고집적화가 진행되면서 게이트산화막의 박막화도 요구되고 있는데, 이때, 게이트산화막 물질로 상기 SiO2막을 적용하면서 그 두께를 너무 얇게 하면, 게이트산화막을 통해 다이렉트 터널링(direct tunneling)에 의한 누설 전류(leakage current)가 커지므로 안정된 소자 특성을 얻지 못하게 된다.
특히, 반도체 소자의 고집적화 추세에 따라 SiO2막의 다이렉트 터널링 한계인 30Å 이하의 유효 두께를 갖는 게이트산화막이 요구됨으로써, 상기 SiO2막으로는 고집적 소자에서 요구하는 특성, 즉, 누설 전류 특성을 만족시키는데 어려움을 겪고 있다.
따라서, 최근에는 게이트산화막 물질로서 SiO2막 보다 높은 유전율을 갖는 고유전 물질막을 이용함으로써 게이트산화막의 물리적인 두께 증가를 통해 누설 전류 특성을 개선시키려는 연구가 많이 진행되고 있다.
한 예로, 상기 SiO2막 보다 유전율이 5∼6배 이상인 이트륨질산화막(Yttrium OxyNitride : 이하, YON막)에 대한 연구가 현재 활발하게 진행되고 있으며, 이와 같은 YON막은 고유전율을 갖는 것과 관련해서 게이트산화막의 유효 두께를 손쉽게 감소시킬 수 있으며, 그래서, 고집적 소자의 제조에 유리하게 적용할 수 있을 것으로 예상된다.
그러나, 상기 YON막은 물질 특성상 높은 누설 전류 특성을 가지므로, 게이트산화막 물질로의 적용시 그 증착 후에 막질 개선을 위해 열처리가 필수적으로 수행되어야 하는데, 상기 막질 개선을 위한 후속 열처리시, YON막과 실리콘기판의 계면에 저유전율 물질인 SiOx가 형성되며, 이러한 SiOx가 막 전체의 유효 두께를 증가시키는 요인으로 작용하는 바, 실질적으로 YON막은 낮은 유효 두께를 갖지 못한다.
한편, 상기 SiOx의 형성을 방지하기 위해 후속 열처리를 하지 않을 경우, 누설 전류가 증가하여 소자 특성이 취약해진다.
결국, 상기 YON막을 게이트산화막 물질로 적용함에 있어서, 종래 기술로는 유효 두께 및 누설 전류 특성 모두를 만족시킬 수 없는 바, 상기 YON막의 게이트산화막 물질로의 적용에 어려움이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 유효 두께 및 누설 전류 특성 모두를 만족시킬 수 있는 게이트산화막을 이용한 게이트 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 게이트 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 실리콘기판 2 : 알루미늄산화막
3 : 이트륨질산화막 4 : 게이트산화막
5 : 텅스텐막 10 : 게이트
상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘기판 상에 알루미늄산화막(이하, Al2O3막)을 증착하는 단계; 상기 Al2O3막을 열처리하는 단계; 상기 열처리된 Al2O3막 상에 YON막을 증착하는 단계; 상기 YON막을 열처리하여 Al2O3과 YON의 이중막으로 이루어진 게이트산화막을 형성하는 단계; 상기 게이트산화막 상에텅스텐막을 증착하는 단계; 및 상기 텅스텐막 및 게이트산화막을 패터닝하는 단계를 포함하는 반도체 소자의 게이트 형성방법을 제공한다.
여기서, 상기 Al2O3막은 기판 온도를 200∼450℃로 유지하고 반응로의 압력을 0.1∼1torr로 유지하며 RF 파워를 10∼500W로 하는 조건하에서 반응 물질로서 H2O를 10∼500sccm으로 흘려주면서 (CH3)3Al을 소오스로 하여 기화시키는 방식을 이용해서 50∼150Å의 두께로 증착한다.
상기 Al2O3막을 열처리하는 단계는 막 내의 탄소 및 불순물 제거를 위한 N2O 플라즈마 열처리 단계와 결정화를 위한 N2분위기의 열처리 단계로 구성되며, 상기 N2O 플라즈마 열처리는 300∼400℃의 온도에서 수행하고, 상기 N2분위기의 열처리는 600∼650℃의 온도에서 10∼30분 동안 수행한다.
상기 YON막은 챔버 내의 압력을 0.1∼1.2torr로 유지하고, 기판 온도를 250∼500℃로 유지하며, RF 파워를 10∼500W로 하는 조건하에서 챔버 내에 이트륨 가스를 소정 양만큼 흘려주면서 반응가스인 NH3가스 및 O2가스를 각각 10∼100sccm 흘려주는 방식을 이용해서 10∼100Å의 두께로 증착한다.
상기 YON막의 열처리는 막 내의 질소(N2) 함량 증가를 위한 열처리 단계와 막 내의 탄소(C) 제거 및 증가된 질소(N2) 함량을 유지하기 위한 열처리 단계로 구성되며, 상기 질소 함량 증가를 위한 열처리는 온도를 700∼850℃로 유지하고 N2O가스의 양을 1∼10slm으로 하는 조건하에서 60∼180초 동안 급속열처리로 수행하고, 상기 탄소 제거 및 증가된 질소 함량을 유지하기 위한 열처리는 500∼650℃의 온도에서 5∼60분 동안 퍼니스 진공(Furnace Vaccum) N2열처리로 수행한다.
상기 텅스텐막은 기판 히터의 온도를 300∼500℃로 유지하고, 챔버 내의 압력을 20∼60torr로 유지하는 조건하에서 소오스 가스인 WF6가스를 200∼600sccm으로 흘려주면서 반응 가스인 H2가스를 5∼15slm으로 흘려주는 방식을 이용하여 500∼1500Å 두께로 증착한다.
본 발명에 따르면, SiO2막대신에 상기 SiO2막 보다 유전율이 2배 정도 높고 내산화성이 우수한 Al2O3막과 고유전율을 갖는 YON막의 이중막으로 게이트산화막을 형성하기 때문에 낮은 유효 두께를 갖는 게이트산화막을 구현할 수 있으며, 아울러, 게이트산화막의 누설 전류 특성을 개선시킬 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 게이트 형성방법을 설명하기 위한 공정별 단면도이다.
도 1a를 참조하면, 소자분리막 및 웰 등이 형성된 실리콘기판(1) 상에 박막의 Al2O3막(2)을 증착한다. 여기서, 상기 Al2O3막의 증착은 기판 온도를 200∼450℃로 유지하고, 반응로의 압력을 0.1∼1torr로 유지하며, RF 파워를 10∼500W로 하는 조건하에서 반응 물질로서 H2O를 10∼500sccm으로 흘려주면서 (CH3)3Al을 소오스로 하여 기화시키는 방식으로 수행하며, 바람직하게, 50∼150Å의 두께로 증착한다.
그 다음, 상기 Al2O3막(2) 내의 탄소(C) 및 불순물을 제거하기 위해 상기 Al2O3막(2)이 증착된 기판 결과물에 대해 300∼400℃의 온도에서 N2O 플라즈마 열처리를 수행하고, 이어서, 상기 Al2O3막(2)을 결정화시키기 위해 600∼650℃의 온도 및 N2분위기에서 10∼30분 동안 재차 열처리를 수행한다.
도 1b를 참조하면, PECVD(Plasma Enhanced Chemcial Vapor Deposition) 공정으로 상기 Al2O3막(2) 상에 25 정도의 고유전율을 갖는 YON막(3)을 증착한다. 여기서, 상기 YON막(3)의 증착은 챔버 내의 압력을 0.1∼1.2torr로 유지하고, 기판 온도를 250∼500℃로 유지하며, RF 파워를 10∼500W로 하는 조건하에서 챔버 내에 이트륨 가스를 소정 양만큼 흘려주면서 반응가스인 NH3가스 및 O2가스를 각각 10∼100sccm 흘려주는 방식으로 수행하며, 바람직하게, 10∼100Å의 두께로 증착한다. 이때, 상기 PECVD 공정 대신에 ALD(Atomic Layer Deposition) 공정 또는 ICE(Ionized Cluster Beam) 증착 공정을 이용하는 것도 가능하다.
그 다음, 상기 YON막(3) 내의 질소(N2) 함량을 증가시키기 위해 기판 결과물에 대해 급속열처리(Rapid Thermal Anneal)를 수행한다. 이때, 상기 급속열처리는 온도를 700∼850℃로 유지하고 N2O 가스의 양을 1∼10slm으로 하는 조건하에서60∼180초 동안 수행한다.
연이어, 상기 YON막(3) 내의 탄소(C) 제거 및 증가된 질소(N2) 함량을 유지하기 위해 기판 결과물에 대해 500∼650℃의 온도에서 5∼60분 동안 퍼니스 진공 N2열처리를 수행하고, 이 결과로서, Al2O3막(2)과 YON막(3)의 이중막으로 이루어진 게이트산화막(4)을 형성한다.
도 1c를 참조하면, Al2O3막(2)과 YON막(3)의 이중막으로 이루어진 게이트산화막(4) 상에 게이트용 도전막, 예컨데, 텅스텐막(5)을 증착한다. 이때, 상기 텅스텐막(5)은 기판 가열을 위한 챔버 내의 히터(heater) 온도를 300∼500℃로 유지하고, 그리고, 챔버 내의 압력을 20∼60torr로 유지하는 조건하에서 소오스 가스인 WF6가스를 200∼600sccm 정도 흘려주면서 반응 가스인 H2가스를 5∼15slm 정도 흘려주는 방식으로 수행하며, 바람직하게, 500∼1500Å 두께로 증착한다.
여기서, 게이트용 도전막으로서 상기 텅스텐막(5) 대신에 텅스텐실리사이드막(WSix) 또는 텅스텐질화막(WN)을 이용할 수 있다.
도 1d를 참조하면, 텅스텐막(5)과 게이트산화막(4)을 공지의 포토리소그라피 공정에 따라 패터닝하고, 이 결과로서, 본 발명에 따른 Al2O3막(2)과 YON막(3)의 이중막으로 이루어진 게이트산화막(4)을 구비한 게이트(10)를 형성한다.
본 발명에 따른 게이트에 있어서, 게이트산화막은 유전율이 SiO2막의 2배 정도가 되고 내산화성이 우수한 Al2O3막과 25 정도의 고유전율을 갖는 YON막의 이중막구조로 형성된다.
이때, 상기 Al2O3막은 상기 YON막의 후속 열처리시 발생되는 실리콘기판의 산화를 방지하는 기능을 하게 되는 바, 낮은 유효 두께의 게이트산화막을 구현할 수 있다. 또한, 상기 Al2O3막은 우수한 누설 전류 특성을 가지며, 이러한 Al2O3막이 YON막 하부에 배치되는 바, 누설 전류 특성 또한 크게 개선된다.
결국, 본 발명의 게이트는 게이트산화막을 Al2O3와 YON의 이중막으로 구성함으로써, 유효 두께 및 누설 전류 특성 모두를 만족시킬 수 있다.
이상에서와 같이, 본 발명은 게이트산화막 물질로서 고유전율의 YON막을 이용하면서 그 하부에 누설 전류 특성이 우수하고 기판 산화를 방지할 수 있는 Al2O3막을 배치시킨 Al2O3와 YON의 이중막으로 형성함으로써, 고집적화 추세에 부합하는 10∼15Å의 낮은 유효 두께를 갖는 게이트산화막을 제공할 수 있으며, 아울러, 누설 전류 특성 또한 1×10-8A/㎠ 정도로 개선시킬 수 있다.
따라서, 본 발명은 낮은 유효 두께를 가지면서 개선된 누설 전류를 갖는 게이트산화막을 구현할 수 있는 바, 고집적 소자의 제조에 유리하게 적용할 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (12)

  1. 실리콘기판 상에 알루미늄산화막(Al2O3)을 증착하는 단계;
    상기 알루미늄산화막을 열처리하는 단계;
    상기 열처리된 알루미늄산화막 상에 이트륨질산화막(YON)을 증착하는 단계;
    상기 이트륨질산화막을 열처리하여 상기 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진 게이트산화막을 형성하는 단계;
    상기 게이트산화막 상에 텅스텐막을 증착하는 단계; 및
    상기 텅스텐막 및 게이트산화막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  2. 제 1 항에 있어서, 상기 알루미늄산화막을 증착하는 단계는
    기판 온도를 200∼450℃로 유지하고, 반응로의 압력을 0.1∼1torr로 유지하며, RF 파워를 10∼500W로 하는 조건하에서 반응 물질로서 H2O를 10∼500sccm으로 흘려주면서 (CH3)3Al을 소오스로 하여 기화시키는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 알루미늄산화막은 50∼150Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  4. 제 1 항에 있어서, 상기 알루미늄산화막을 열처리하는 단계는
    막 내의 탄소 및 불순물 제거를 위한 N2O 플라즈마 열처리 단계와, 결정화를 위한 N2분위기의 열처리 단계로 구성되는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  5. 제 4 항에 있어서, 상기 N2O 플라즈마 열처리는 300∼400℃의 온도에서 수행하고, 상기 N2분위기의 열처리는 600∼650℃의 온도에서 10∼30분 동안 수행하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  6. 제 1 항에 있어서, 상기 이트륨질산화막을 증착하는 단계는
    챔버 내의 압력을 0.1∼1.2torr로 유지하고, 기판 온도를 250∼500℃로 유지하며, RF 파워를 10∼500W로 하는 조건하에서 챔버 내에 이트륨 가스를 소정 양만큼 흘려주면서 반응가스인 NH3가스 및 O2가스를 각각 10∼100sccm 흘려주는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  7. 제 1 항 또는 제 6 항에 있어서, 상기 이트륨질산화막은
    10∼100Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  8. 제 1 항에 있어서, 상기 이트륨질산화막의 열처리는
    상기 이트륨질산화막 내의 질소(N2) 함량 증가를 위한 열처리 단계와, 상기 이트륨질산화막 내의 탄소(C) 제거 및 증가된 질소(N2) 함량을 유지하기 위한 열처리 단계로 구성되는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  9. 제 8 항에 있어서, 상기 질소 함량 증가를 위한 열처리 단계는
    온도를 700∼850℃로 유지하고, N2O 가스의 양을 1∼10slm으로 하는 조건하에서 60∼180초 동안 급속열처리로 수행하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  10. 제 8 항에 있어서, 상기 탄소 제거 및 증가된 질소 함량을 유지하기 위한 열처리 단계는
    500∼650℃의 온도에서 5∼60분 동안 퍼니스 진공(Furnace Vaccum) N2열처리로 수행하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  11. 제 1 항에 있어서, 상기 텅스텐막을 증착하는 단계는
    기판 히터의 온도를 300∼500℃로 유지하고, 챔버 내의 압력을 20∼60torr로 유지하는 조건하에서 소오스 가스인 WF6가스를 200∼600sccm으로 흘려주면서 반응가스인 H2가스를 5∼15slm으로 흘려주는 방식으로 수행하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
  12. 제 1 항 또는 제 11 항에 있어서, 상기 텅스텐막은
    500∼1500Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법.
KR10-2002-0051776A 2002-08-30 2002-08-30 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법 KR100431306B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0051776A KR100431306B1 (ko) 2002-08-30 2002-08-30 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0051776A KR100431306B1 (ko) 2002-08-30 2002-08-30 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법

Publications (2)

Publication Number Publication Date
KR20040020242A KR20040020242A (ko) 2004-03-09
KR100431306B1 true KR100431306B1 (ko) 2004-05-12

Family

ID=37324727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0051776A KR100431306B1 (ko) 2002-08-30 2002-08-30 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법

Country Status (1)

Country Link
KR (1) KR100431306B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666917B1 (ko) * 2005-12-02 2007-01-10 삼성전자주식회사 텅스텐 탄소 질화막을 포함하는 반도체 장치의 제조 방법.

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0374878A (ja) * 1989-08-16 1991-03-29 Hitachi Ltd 半導体装置の製造方法
JPH03234025A (ja) * 1990-02-09 1991-10-18 Fujitsu Ltd 絶縁薄膜の形成方法
KR930003383A (ko) * 1991-07-03 1993-02-24 김광호 반도체 장치 및 그의 제조방법
KR970018530A (ko) * 1995-09-11 1997-04-30 김광호 반도체 메모리소자의 커패시터 제조방법
KR20010004969A (ko) * 1999-06-30 2001-01-15 김영환 반도체 소자의 게이트 산화막 형성 방법
KR20010095838A (ko) * 2000-04-12 2001-11-07 윤종용 반도체 소자의 유전막 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0374878A (ja) * 1989-08-16 1991-03-29 Hitachi Ltd 半導体装置の製造方法
JPH03234025A (ja) * 1990-02-09 1991-10-18 Fujitsu Ltd 絶縁薄膜の形成方法
KR930003383A (ko) * 1991-07-03 1993-02-24 김광호 반도체 장치 및 그의 제조방법
KR970018530A (ko) * 1995-09-11 1997-04-30 김광호 반도체 메모리소자의 커패시터 제조방법
KR20010004969A (ko) * 1999-06-30 2001-01-15 김영환 반도체 소자의 게이트 산화막 형성 방법
KR20010095838A (ko) * 2000-04-12 2001-11-07 윤종용 반도체 소자의 유전막 제조 방법

Also Published As

Publication number Publication date
KR20040020242A (ko) 2004-03-09

Similar Documents

Publication Publication Date Title
KR100545706B1 (ko) 반도체 소자 제조방법
KR100313091B1 (ko) 반도체장치의 ＴａＯＮ 게이트절연막 형성방법
US7211506B2 (en) Methods of forming cobalt layers for semiconductor devices
JP2003297814A (ja) 薄膜形成方法および半導体装置の製造方法
US6825538B2 (en) Semiconductor device using an insulating layer having a seed layer
KR100539278B1 (ko) 코발트 실리사이드막 형성 방법 및 반도체 장치의 제조방법.
JP4955848B2 (ja) 電子素子用基板製造方法
KR100431306B1 (ko) 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법
KR100540246B1 (ko) 반도체 소자의 제조 방법
KR100497474B1 (ko) 반도체소자의 게이트전극 형성방법
KR20050106250A (ko) 플라즈마를 이용한 다결정 박막 트랜지스터의 제조 방법
KR100451507B1 (ko) 반도체 소자의 제조방법
KR100329745B1 (ko) 알루미나를 사용한 게이트 절연막 형성방법
KR100395912B1 (ko) 반도체소자의 게이트전극 형성방법
KR100541674B1 (ko) 게이트 절연막 형성 방법
KR100447979B1 (ko) 반도체 소자의 게이트 형성방법
KR100321702B1 (ko) 탄탈륨 산화막 형성 방법 및 그를 이용한 탄탈륨 산화막 캐패시터 제조 방법
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
KR100434709B1 (ko) 반도체 소자의 캐패시터 형성방법
KR950007671B1 (ko) 텅스텐 박막의 증착방법
KR100380163B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100338819B1 (ko) 반도체장치의 Ｔａ２Ｏ５ 게이트절연막 형성방법
KR100650758B1 (ko) 반도체 소자의 게이트 형성방법
KR100650756B1 (ko) 반도체 소자의 게이트 형성방법
JPH05291179A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee