KR100430369B1 - 초고주파 디프랜셜 스위치회로 - Google Patents

초고주파 디프랜셜 스위치회로 Download PDF

Info

Publication number
KR100430369B1
KR100430369B1 KR10-2002-0024404A KR20020024404A KR100430369B1 KR 100430369 B1 KR100430369 B1 KR 100430369B1 KR 20020024404 A KR20020024404 A KR 20020024404A KR 100430369 B1 KR100430369 B1 KR 100430369B1
Authority
KR
South Korea
Prior art keywords
switch
terminal
fet
transmission
receiving
Prior art date
Application number
KR10-2002-0024404A
Other languages
English (en)
Other versions
KR20030086050A (ko
Inventor
김민건
이정호
김충환
이재진
Original Assignee
(주) 텔트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 텔트론 filed Critical (주) 텔트론
Priority to KR10-2002-0024404A priority Critical patent/KR100430369B1/ko
Publication of KR20030086050A publication Critical patent/KR20030086050A/ko
Application granted granted Critical
Publication of KR100430369B1 publication Critical patent/KR100430369B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Electronic Switches (AREA)
  • Transceivers (AREA)

Abstract

본 발명은 FET로 이루어진 동일한 구조를 갖는 한 쌍의 스위치회로에 이들 각각의 접지단자를 서로 연결하여 가상 접지단자를 형성한 디프랜셜 스위치회로를 구성하고 그 입력신호로 서로 크기가 같고 위상이 반대인 상보적인 신호를 인가함으로써 디프랜셜 스위치회로에 별도의 외부 접지단자없이 우수한 분리도 특성을 갖는 스위치이다.

Description

초고주파 디프랜셜 스위치회로{RF Differential Switch Circuit}
본 발명은 무선 통신에 이용되는 스위치회로에 관한 것으로, 상세하게는 FET로 이루어진 동일한 구조를 갖는 한 쌍의 스위치회로에 이들 각각의 접지단자를 서로 연결하여 가상 접지단자를 형성한 디프랜셜 스위치회로를 구성하고 그 입력신호로 서로 크기가 같고 위상이 반대인 상보적인 신호를 인가함으로써 디프랜셜 스위치회로에 별도의 외부 접지단자를 생략할 수 있도록 하는 것이다.
스위치회로는 전계효과트랜지스터(이하, FET라 함.)를 이용하여 전기적으로 두 단자사이를 연결하거나 단락시키는 회로로서, FET의 드레인 단자와 소오스 단자를 입,출력단자로 삼고 게이트 단자에 임계전압보다 높은 조절전압을 가하면 입,출력단자가 전기적으로 연결되고 게이트 단자에 임계전압보다 낮은 조절전압을 가하면 입,출력단자가 전기적으로 끊어지는 특성을 이용한 것으로, 이 스위치회로는 안테나 단자를 송신단자나 수신단자 중 어느 한 단자로만 연결하고 나머지 한 단자로는 연결하지 않게 된다. 그러나 이 스위치회로에서는 연결한 단자로 대부분의 입력신호가 전달되지만 연결하지 않은 단자로도 미약한 신호가 새어 나간다.
통상 연결한 단자로 입력신호에 비하여 얼마 만큼의 신호가 전달되는지를 삽입 손실로 나타내고, 연결하지 않은 단자로 새어 나가는 입력신호의 비율을 분리도로 나타낼 수 있다.
이러한 스위치회로는 FET가 전기적으로 끊어진 상태일 경우 그 드레인 단자와 소오스 단자 사이에 직렬로 작은 커패시턴스 성분이 남아 있게 되는데 입력신호의 작은 부분이 출력단자로 새기 때문에 스위치의 분리도 특성이 나빠진다.
이러한 점을 감안하여 종래에는 도 1과 같이 FET를 3개 사용한 T자로 배열된 스위치회로가 제시된 바 있다.
도 1을 참조하면, 부호 100은 안테나 단자,101은 송신단자, 102는 수신단자이다. 110-112는 T형태의 송신부 스위치를, 120-122는 T형태의 수신부 스위치를 구성한다.
송신부 스위치는 T형태의 FET(110-112), 각 FET를 여닫는 조절전압을 가하는 조절단자(110a-112a), FET(112)의 접지단자(113)로 구성한다.
이와 같은 구조를 갖는 스위치회로는 송신부 스위치가 연결된 상태인 경우 조절단자(110a)(111a)에 임계전압 보다 높은 조절전압을 걸어 FET(110)(111)의 채널을 열고, 조절단자(112a)에 임계전압 보다 낮은 조절전압을 걸어 FET(112)의 채널을 닫는다.
반대로 송신부 스위치가 끊어진 상태인 경우 조절단자(110a)(111a)에 임계전압 보다 낮은 조절전압을 걸어 FET(110)(111)의 채널을 닫고, 조절단자(112a)에 임계전압 보다 높은 조절전압을 걸어 FET(112)의 채널을 연다.
수신부 스위치는 FET(120-122), 각 FET(120-122)를 여닫는 조절전압을 가하는 조절단자(120a-122a), FET(122)의 접지단자(123)로 구성한다.
이러한 구조를 갖는 수신부 스위치는 그 스위치가 연결된 상태인 경우 조절단자(121a)(121a)에 임계전압 보다 높은 조절전압을 걸어 FET(120)(121)의 채널을 열고, 조절단자(122a)에 임계전압 보다 낮은 조절전압을 걸어 FET(122)의 채널을 닫는다.
반대로, 수신부 스위치가 끊어진 상태인 경우 조절단자(120a)(121a)에 임계전압 보다 낮은 전압을 걸어 FET(120)(121)의 채널을 닫고, 조절단자(122a)에 임계전압 보다 높은 조절전압을 걸어 FET(122)의 채널을 연다.
수신모드인 경우 안테나 단자(100)로 들어온 신호는 연결된 수신부 스위치를 통해 수신단자(102)로 전달되고 끊어진 송신 스위치에 의해 송신단자(101)로는 전달되지 않는다.
반대로, 송신모드인 경우 송신단자(101)로 들어온 신호는 연결된 송신부 스위치를 통해 안테나 단자(100)로 전달되고 끊어진 수신 스위치에 의해 수신단자 (102)로는 전달되지 않는다.
따라서 상기 구조를 갖는 스위치회로는 전기적으로 끊어진 상태일 때 두 직렬 FET는 닫힌 상태가 되어 커패시터 성분을 통해 신호가 새어 나가지만 전기적으로 연결 상태인 병렬 FET가 두 직렬 FET사이를 접지시키고 있기 때문에 분리도를 향상시킬 수 있다.
도 2는 종래 패키징한 스위치회로이며, 이하 도 1과 동일한 부분에 대한 설명은 생략한다. 도 1과 도 2의 차이점은 송신부 스위치를 구성하는 FET(112)와 그 접지단(113) 사이에 추가한 기생성분 단자114와, 수신부 스위치를 구성하는 FET(122)와 그 접지단(123) 사이에 추가한 기생성분 단자124이다.
칩으로 제작한 스위치회로를 실제 사용을 위해 패키징할 때 스위치회로의 FET(112)(122)단자와 접지단자(113)(123) 사이를 금선(Au wire)과 패키지의 리드선을 연결하는데, 이들로 인해 기생 인덕턴스 성분이 생겨난다. 초고주파 영역에서는 이러한 기생성분 114와 124가 스위치 성능을 심하게 저하시키는 요인이 되며, 이 결과 스위치회로의 분리도 특성을 저하시키는 문제가 있다.
본 발명의 목적은 초고주파 스위치회로에서 불완전한 접지특성으로 인해 발생하는 분리도 특성의 저하를 방지하기 위한 것으로, 상세하게는 외부 접지단자를 생략할 수 있는 초고주파 디프랜셜 스위치회로를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 초고주파 디프랜셜 스위치회로는 제1 및 제2 FET를 직렬로 연결하고, 제3 FET를 병렬로 연결하여 형성한 T자형상의 (+)송신스위치를 갖고, 상기 (+)송신스위치와 동일한 구조로 각각 (-)송신스위치, (+)수신스위치 및 (-)수신스위치를 포함하며;
상기 (+)송신스위치의 제3 FET와 상기 (-)송신스위치의 제3 FET를 전기적으로 연결하여 그 연결점에 가상적인 접지단자(G1)(G2)를 형성하고;
상기 (+)수신스위치의 제3 FET와 상기 (-)수신스위치의 제3 FET를 전기적으로 연결하여 그 연결점에 가상적인 접지단자(G3)(G4)를 형성하고;
상기 (+)송신스위치의 제1 FET와 상기 (+)수신스위치의 제1 FET를 전기적으로 연결하여 (+)안테나로 이용하고,
상기 (-)송신스위치의 제1 FET와 상기 (-)수신스위치의 제1 FET를 전기적으로 연결하여 (-)안테나로 이용하고,
상기 (+)송신스위치의 제2 FET와 상기 (-)송신스위치의 제2 FET를 전기적으로 연결하여 송신단자로 이용하며;
상기 (+)수신스위치의 제2 FET와 상기 (-)수신스위치의 제2 FET를 전기적으로 연결하여 수신단자로 이용하고;
상기 (+)안테나와 상기 (-)안테나를 전기적으로 연결하여 안테나 단자를 형성함으로써 상기 안테나 단자를 통해 수신된 신호를 서로 크기가 같고 위상이 반대인 (+)와 (-)수신신호로 분할하여 수신하거나 또는 위상이 반대인 (+)와 (-)송신신호를 합성하여 송신하며; 및
수신신호나 또는 송신신호를 분할하거나 합성하는 과정에서 서로 위상이 반대이고 크기가 같은 두 상보 신호의 상쇄현상을 이용하여 가상적인 접지단자를 형성함으로써 외부 접지단자를 생략하는 것;을 특징으로 한다.
이러한 구성에 의하면, 본 발명은 동일한 구조를 갖는 한 쌍의 스위치회로에서 이들 각각의 접지단자를 서로 연결하고 외부 접지단자를 없앤 디프랜셜 스위치회로를 구성하고 그 입력신호로 서로 크기가 같고 위상이 반대인 상보적인 신호를 인가함으로써 디프랜셜 스위치회로에 가상적인 접지단자를 만들어 별도의 외부 접지단자없이 분리도 특성을 향상시킬 수 있다.
도 1은 종래 초고주파 스위치회로도,
도 2는 종래의 패키징한 초고주파 스위치회로도,
도 3은 본 발명의 초고주파 디프랜셜 스위치회로도,
도 4는 스위치의 송신모드시 송,수신 단자 사이의 분리특성도,
도 5는 스위치의 수신모드시 안테나, 송신단자 사이의 분리특성도.
*도면의 주요부분에 대한 부호의 설명*
10;(+)송신스위치 20;(-)송신스위치
30;(+)수신스위치 40;(-)수신스위치
50;안테나 단자 60;송신단자
61;수신단자
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 통해 설명한다. 도 3은 본 발명의 디프랜셜 스위치회로도이다.
본 발명은 3개의 FET를 하나의 그룹으로 형성하되, 그중 2개의 FET 즉, 제1 FET와 제2 FET를 직렬로 연결하고, 나머지 하나인 제3 FET를 병렬로 연결하여 접지단자로 이용한 스위치회로를 형성한다.
이러한 구조를 갖는 그룹스위치회로 한 쌍에서 각각의 접지단자로 이용하고 있는 FET를 서로 연결함으로써 외부 접지단자를 없앤 디프랜셜 스위치구조를 개시하고자 하는 것이다.
도면을 참조하며, 부호 50은 안테나 단자, 51은 (+)안테나 단자, 52는 (-)안테나 단자, 54은 (+)송신단자, 55는 (-)송신단자, 56은 (+)수신단자, 57은 (-)수신단자, 60은 송신단자, 61은 수신단자이다.
본 발명에서 3개의 FET(11-13)는 (+)송신스위치(10), 3개의 FET(21-23)는 (-)송신스위치(20), 3개의 FET(31-33)는 (+)수신스위치(30), 3개의 FET(31-33)는 (-)수신스위치(40)를 포함하며, 각각의 스위치(10-40)는 3개의 FET로 이루어져 T자 형태를 이루고 있다.
상기 (+)송신스위치(10)는 각각의 FET(11-13)를 여닫기 위한 조절전압을 인가하는 조절단자(11a-13a)들을 갖고, 상기 (+)송신스위치(10)는 제3 FET(13)의 단자(G1)와 (-)송신스위치(20)의 제3 FET(23)의 단자(G2)를 통해 전기적으로 연결되며, 이 단자(G1)(G2)는 본 발명에서 개시하고 있는 가상적인 접지단자로 이용된다.
이러한 구조를 갖는 본 발명은 (+)송신스위치(10)가 연결된 상태의 경우 조절단자(11a)(12a)에 임계전압 보다 높은 조절전압을 걸어 제1,2 FET(11)(12)의 채널을 열고, 조절단자(13a)에 임계전압 보다 낮은 조절전압을 걸어 제3 FET(13)의 채널을 닫는다.
반대로, (+)송신스위치(10)가 끊어진 상태의 경우 조절단자(11a)(12a)에 임계전압 보다 낮은 조절전압을 걸어 제1,2 FET(11)(12)의 채널을 닫고,조절단자(13a)에 임계전압 보다 높은 조절전압을 걸어 제3 FET(13)의 채널을 열게 된다.
상기 (-)송신스위치(20)는 3개의 FET(21-23)로 구성되고, 각 FET(21-22)를 여닫는 조절전압을 가하는 조절단자(21a-22a), FET(23)의 신호단자(23a)로 구성한다.
(-)송신스위치(20)가 연결된 상태인 경우 조절단자(21a)(22a)에 임계전압 보다 높은 조절전압을 걸어 제1,2 FET(21)(22)의 채널을 열고, 조절단자(23a)에 임계전압 보다 낮은 조절전압을 걸어 제3 FET(23)의 채널을 닫는다.
(-)송신스위치(20)가 끊어진 상태인 경우 조절단자(21)(22)에 임계전압 보다 낮은 조절전압을 걸어 제1,2 FET(21)(22)의 채널을 닫고, 조절단자(23a)에 임계전압 보다 높은 조절전압을 걸어 제3 FET(23)의 채널을 연다.
(+)수신스위치(30)는 (+)송신스위치(10)와 동일한 구조로 이루어진 것으로, 3개의 FET(31-33)로 T형의 스위치를 구성하고, 각 제1,2 FET(31)(32)를 여닫기 위해 조절전압을 인가하는 조절단자(31a)(32a), 제3 FET(33)의 신호단자(33a)로 구성한다.
이러한 구조를 갖는 본 발명은 (+)수신스위치(30)가 연결된 상태의 경우 조절단자(31a)(32a)에 임계전압 보다 높은 조절전압을 걸어 제1,2 FET(31)(32)의 채널을 열고, 조절단자(33a)에 임계전압 보다 낮은 조절전압을 걸어 제3 FET(33)의 채널을 닫는다.
반대로, (+)수신스위치(30)가 끊어진 상태인 경우 조절단자(31a)(32a)에 임계전압 보다 낮은 조절전압을 걸어 제1,2 FET(31)(32)의 채널을 닫고, 조절단자(33a)에 임계전압 보다 높은 조절전압을 걸어 제3 FET(33)의 채널을 열게 된다.
상기 (-)수신스위치(40)는 FET(41-43)으로 구성되고, 제1,2 FET(41)(42)를 여닫기 위한 조절전압을 가하는 조절단자(41a-42a)를 가지며, 제3 FET(43)의 신호단자(43a)로 구성한다.
(-)수신스위치(40)가 연결된 상태인 경우 조절단자(41a)(42a)에 임계전압 보다 높은 조절전압을 걸어 제1,2 FET(41)(42)의 채널을 열고, 조절단자(43a)에 임계전압 보다 낮은 조절전압을 걸어 제3 FET(43)의 채널을 닫는다.
(-)수신스위치(40)가 끊어진 상태인 경우 조절단자(41a)(42a)에 임계전압 보다 낮은 조절전압을 걸어 제1,2 FET(41)(42)의 채널을 닫고, 조절단자(43a)에 임계전압 보다 높은 조절전압을 걸어 제3 FET(43)의 채널을 연다.
이하, 상기한 실시예와 같이 구성된 디프랜셜 스위치의 동작을 설명한다.
디프랜셜 스위치에 있어서, 수신모드인 경우, 안테나 단자(50)로 들어온 수신신호는 발룬(balun;53)을 거치면서 서로 크기가 같고 위상이 반대인 (+)와 (-)의 수신신호로 분리되고, 여기서 분리되어 (+)안테나 단자(51)로 들어온 (+)수신신호는 연결된 (+)수신스위치(30)를 통해 (+)수신단자(56)로 전달되고, 끊어진 (+)송신스위치(10)에 의해 (+)송신단자(54)로는 전달되지 않으며, 동시에 (-)안테나단자(52)로 들어온 (-)수신신호는 연결된 (-)수신스위치(40)를 통해 (-)수신단자(57)로 전달되고, 끊어진 (-)송신스위치(20)에 의해 (-)송신단자(55)으로는 전달되지 않는다.
이와 같이 수신모드로 전환된 상태에서는 (+)수신스위치(30)의 제1,2 FET (31)(32)의 조절단자(31a)(32a)에 임계전압 보다 높은 전압을 걸어 전기적으로 제1,2 FET(31)(32)를 통전시켜 (+)수신단자(56)을 개방시키고, 동시에 (-)수신스위치(40)의 제1,2 FET(41)(42)의 조절단자(41a)(42a)에도 임계전압 보다 높은 전압을 걸어 전기적으로 제1,2 FET(41)(42)를 통전시키는 것에 의해 (-)수신단자(57)를 개방시키게 된다.
이와는 반대로 수신모드일 경우 (+)송신스위치(10)의 제1,2 FET(11)(12)의 조절단자(11a)(12a)에 임계전압 보다 낮은 전압을 걸어 전기적으로 제1,2 FET(11) (12)를 단락시키고, 동시에 (-)송신스위치(20)의 제1,2 FET(21)(22)의 조절단자(21a)(22a)에도 임계전압 보다 낮은 전압을 걸어 전기적으로 제1,2 FET(21)(22)를 단락시키게 된다.
이 결과 (+)수신단자(56)로 전달된 (+)수신신호와 (-)수신단자(57)로 전달된 (-)수신신호는 발룬(59)를 거치면서 같은 위상으로 서로 합쳐져 수신단자(61)로 전달된다.
반대로 송신모드인 경우, 송신단자(60)로 들어온 송신신호는 발룬(58)을 거치면서 서로 크기가 같고 위상이 반대인 (+)와 (-)의 송신신호로 나누어지고, (+)송신단자(54)로 들어온 (+)송신신호는 연결된 (+)송신스위치(10)를 통해 (+)안테나단자(51)으로 전달되고 끊어진 (+)수신스위치(30)에 의해 (+)수신단자 (56)로는 전달되지 않으며, 동시에 (-)송신단자(55)로 들어온 (-)송신신호는 열린 (-)송신스위치(20)를 통해 (-)안테나 단자(52)로 전달되고 닫힌 (-)수신스위치(40)에 의해 (-)수신단자(57)로는 전달되지 않는다.
이와 같이 송신모드로 전환된 상태에서는 (+)송신스위치(10)의 제1,2 FET (11)(12)의 조절단자(11a)(12a)에 임계전압 보다 높은 전압을 걸어 전기적으로 제1,2 FET(11)(12)를 통전시켜 (+)안테나 단자(51)로 전달되게 하고, 동시에 (-)송신스위치(20)의 제1,2 FET(21)(22)의 조절단자(21a)(22a)에도 임계전압 보다 높은 전압을 걸어 전기적으로 제1,2 FET(21) (22)를 통전시키는 것에 의해 (-)안테나 단자(52)로 전달되게 한다.
이와는 반대로 송신모드일 경우 (+)수신스위치(30)의 제1,2 FET(31)(32)의 조절단자(31a)(32a)에 임계전압 보다 낮은 전압을 걸어 전기적으로 제1,2 FET(31) (32)를 단락시키고, 동시에 (-)수신스위치(40)의 제1,2 FET(41)(42)의 조절단자(41a)(42a)에도 임계전압 보다 낮은 전압을 걸어 전기적으로 제1,2 FET(41)(42)를 단락시키게 된다.
이 결과 (+)안테나 단자(51)로 전달된 (+)송신신호와 (-)안테나 단자(52)로 전달된 (-)송신신호는 발룬(53)을 거치면서 같은 위상으로 서로 합해져 안테나 단자(50)로 전달된다.
(+)송신스위치(10)를 구성하는 FET(13)의 신호단자(G1)와 (-)송신스위치(20)를 구성하는 FET(23)의 신호단자(G2)는 서로 연결되어 있는데 (+)송신스위치(10)에 (+)신호가 (-)송신스위치(20)에 크기가 같고 위상이 반대인 (-)신호가 걸리면 단자(G1)(G2)는 가상적인 접지단자가 된다.
또한 (+)수신스위치(30)를 구성하는 FET(33)의 신호단자(G3)와 (-)수신스위치(40)를 구성하는 FET(43)의 신호단자(G4)는 서로 연결되어 있는데 (+)수신스위치(30)에 (+)신호가 (-)수신스위치(40)에 크기가 같고 위상이 반대인 (-)신호가 걸리면 단자(G3)(G4)는 가상적인 접지단자가 된다.
따라서 단자 G1, G3 또는 단자 G2, G4가 자체적으로 접지단자이므로 외부에서 접지신호를 따로 걸 필요가 없어 패키지에 의한 기생성분의 영향을 받지 않으므로 종래의 회로에 비해 분리도 특성을 높여 성능을 향상시킬 수 있다.
도 4 및 도 5는 종래 스위치회로와 본 발명의 디프랜셜 스위치회로의 특성을 비교한 것으로, 패키지 기생성분 인덕턴스를 0-3nH로 변환시켰을 때 스위치의 분리도 특성 저하를 보인 것이다.
도 4는 스위치가 송신모드로 동작할 때 송신단자(54)(55)로 들어온 송신신호가 수신단자(56)(57)를 통해 어느 정도의 비율로 새는지를 나타낸 것으로, 패키지 기생성분을 2nH로 가정할 경우 -40.3dB에서 -20.8dB로 나빠짐을 알 수 있다.
도 5는 스위치가 수신모드로 동작할 때 안테나 단자(50)로 들어온 수신신호가 송신단자(54)(55)를 통해 어느 정도의 비율로 새는지를 나타낸 것으로, 패키지 기생성분을 2nH로 가정할 경우 -41.5dB에서 -23.0dB로 나빠짐을 알 수 있다.
이상에서 설명한 바와 같이 본 발명의 디프랜셜 스위치회로는 가상접지단자를 가짐으로써 패키지 기생성분이 전혀 없어 분리도 특성 저하 현상이 발생하지 않아 종래의 스위치회로에 비해 그 분리도 특성이 우수함을 알 수 있다.

Claims (1)

  1. 제1 및 제2 FET를 직렬로 연결하고, 제3 FET를 병렬로 연결하여 형성한 T자형상의 (+)송신스위치를 갖고, 상기 (+)송신스위치와 동일한 구조로 각각 (-)송신스위치, (+)수신스위치 및 (-)수신스위치를 포함하며;
    상기 (+)송신스위치의 제3 FET와 상기 (-)송신스위치의 제3 FET를 전기적으로 연결하는 것에 의해 그 연결점에 가상적인 접지단자(G1)(G2)를 형성하고;
    상기 (+)수신스위치의 제3 FET와 상기 (-)수신스위치의 제3 FET를 전기적으로 연결하는 것에 의해 그 연결점에 가상적인 접지단자(G3)(G4)를 형성하고;
    상기 (+)송신스위치의 제1 FET와 상기 (+)수신스위치의 제1 FET를 전기적으로 연결하여 (+)안테나로 이용하고,
    상기 (-)송신스위치의 제1 FET와 상기 (-)수신스위치의 제1 FET를 전기적으로 연결하여 (-)안테나로 이용하고;
    상기 (+)송신스위치의 제2 FET와 상기 (-)송신스위치의 제2 FET를 전기적으로 연결하여 송신단자로 이용하며,
    상기 (+)수신스위치의 제2 FET와 상기 (-)수신스위치의 제2 FET를 전기적으로 연결하여 수신단자로 이용하고;
    상기 (+)안테나와 상기 (-)안테나를 전기적으로 연결하여 안테나 단자를 형성함으로써 상기 안테나 단자를 통해 수신된 신호를 서로 크기가 같고 위상이 반대인 (+)와 (-)수신신호로 분할하여 수신하거나 또는 위상이 반대인 (+)와 (-)송신신호를 합성하여 송신하며; 및
    수신신호나 또는 송신신호를 분할하거나 합성하는 과정에서 서로 위상이 반대이고 크기가 같은 두 상보 신호의 상쇄현상을 이용하여 가상적인 접지단자를 형성함으로써 외부 접지단자를 생략하는 것;을 포함한 초고주파 디프랜셜 스위치회로.
KR10-2002-0024404A 2002-05-03 2002-05-03 초고주파 디프랜셜 스위치회로 KR100430369B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024404A KR100430369B1 (ko) 2002-05-03 2002-05-03 초고주파 디프랜셜 스위치회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0024404A KR100430369B1 (ko) 2002-05-03 2002-05-03 초고주파 디프랜셜 스위치회로

Publications (2)

Publication Number Publication Date
KR20030086050A KR20030086050A (ko) 2003-11-07
KR100430369B1 true KR100430369B1 (ko) 2004-05-04

Family

ID=32381418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0024404A KR100430369B1 (ko) 2002-05-03 2002-05-03 초고주파 디프랜셜 스위치회로

Country Status (1)

Country Link
KR (1) KR100430369B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211071A (ja) * 1994-01-11 1995-08-11 Oki Electric Ind Co Ltd 半導体記憶回路
JPH0964715A (ja) * 1995-08-21 1997-03-07 Mitsubishi Electric Corp 半導体集積回路
KR20000004886A (ko) * 1998-06-01 2000-01-25 아끼구사 나오유끼 출력 회로, 레벨 컨버터 회로, 논리 회로 및 오퍼레이션 앰프회로
JP2001298351A (ja) * 2000-02-25 2001-10-26 Texas Instr Inc <Ti> カレントモード・デジタル−アナログ変換器のためのスキューレス差動スイッチング構成

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211071A (ja) * 1994-01-11 1995-08-11 Oki Electric Ind Co Ltd 半導体記憶回路
JPH0964715A (ja) * 1995-08-21 1997-03-07 Mitsubishi Electric Corp 半導体集積回路
KR20000004886A (ko) * 1998-06-01 2000-01-25 아끼구사 나오유끼 출력 회로, 레벨 컨버터 회로, 논리 회로 및 오퍼레이션 앰프회로
JP2001298351A (ja) * 2000-02-25 2001-10-26 Texas Instr Inc <Ti> カレントモード・デジタル−アナログ変換器のためのスキューレス差動スイッチング構成

Also Published As

Publication number Publication date
KR20030086050A (ko) 2003-11-07

Similar Documents

Publication Publication Date Title
US6882829B2 (en) Integrated circuit incorporating RF antenna switch and power amplifier
US6496684B2 (en) SPST switch, SPDT switch, and communication apparatus using the SPDT switch
US9143184B2 (en) Radio frequency multi-port switches
US6970718B2 (en) Switch apparatus and mobile communications terminal apparatus
US10153803B2 (en) Receiving circuit, wireless communication module, and wireless communication device
US7738841B2 (en) Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure
US7221207B2 (en) Semiconductor switching circuit for switching the paths of a high frequency signal in a mobile communications unit
US5477184A (en) Fet switching circuit for switching between a high power transmitting signal and a lower power receiving signal
US20010040479A1 (en) Electronic switch
JPH1093471A (ja) 信号切換えスイッチ
US20060119451A1 (en) Switching circuits
CN107743686A (zh) 具有旁路拓扑的射频开关
US20050107043A1 (en) Integration of diversity switch in combination with a T/R switch for a radio transceiver on a single chip
US10686440B2 (en) RF switch with digital gate threshold voltage
US20060022526A1 (en) Asymmetric radio-frequency switch
JPH11274804A (ja) 高周波スイッチ
US20200169248A1 (en) High power silicon on insulator switch
US8135357B1 (en) Integrated transmitter/receiver switch with impedance matching network
US10511344B1 (en) Transceiver resonant receive switch
KR100430369B1 (ko) 초고주파 디프랜셜 스위치회로
US7254371B2 (en) Multi-port multi-band RF switch
US6856187B2 (en) High frequency switch module
JP5192900B2 (ja) スイッチ半導体集積回路
TWI790053B (zh) 射頻開關
US11722134B2 (en) Radio frequency communication system and radio frequency switch thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080423

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee