KR100426474B1 - 교환 시스템의 티-에스 스위치 구조에서 수신 데이터 감시장치 - Google Patents

Abstract

교환 시스템의 T-S(Time-Space)스위치 네트워크 구조에서 T-스위치와 연동되는 블록에서 특정 채널을 통해 수신되는 HDLC(High level Data Link Control) 프레임(Frame)의 데이터 손실을 감시하여 손실 현상을 상위 프로세서측에 보고하도록 하는 것이다.

본 발명은 HDLC 프레임 레벨을 감시하고자 하는 타임 슬롯 주기의 데이터와 해당 타임 슬롯 주기의 샘플링 클럭을 추출하는 채널 추출수단과, 추출된 샘플링 클럭으로 수신 데이터의 비트 스트림을 추출한 후 비트 스트림의 결과에 따라 수신 데이터의 HDLC 프레임 레벨 검색 시작 및 종료를 선택하는 제어신호를 출력하는 HDLC 플래그 검출수단과, HDLC 플래그 검출수단에서 인가되는 제어신호에 따라 상기 추출된 수신 데이터의 비트 스트림을 추출한 후 추출되는 결과에 따라 블록간 전송되는 데이터의 HDLC 프레임 레벨 에러 발생 여부를 상위 프로세서측에 보고하는 수신 데이터 검색수단을 구비하는 것을 특징으로 한다.

따라서, 교환 시스템의 스위치 네트워크에서 T-스위치를 경유하여 입력되는 HDLC 프레임 레벨의 데이터 상태를 감시하므로 블록간 데이터 송수신에 안정성과 신뢰성을 제공한다.

Description

교환 시스템의 티-에스 스위치 구조에서 수신 데이터 감시장치{Apparatus For Receiving Data Monitoring In Time-Space Switch Structure Of Switching System}

본 발명은 교환 시스템에서 타임 슬롯(Time Slot)에 수신되는 데이터를 감시하는 장치에 관한 것으로, 더 상세하게는 T-S(Time-Space)스위치 네트워크의 구조에서 T-스위치와 연동되는 블록에서 특정 채널을 통해 수신되는 HDLC(High level Data Link Control) 프레임(Frame)의 데이터 손실을 감시하여 손실 현상을 상위 프로세서측에 보고하도록 하는 교환 시스템의 티-에스 스위치 구조에서 수신 데이터 감시장치에 관한 것이다.

일반적으로 교환 시스템내의 T-S 스위치 네트워크는 첨부된 도 1에서 알 수 있는 바와 같이, 동일한 데이터 스트림 상의 두 타임 슬롯을 서로 교환하여 주는 T-스위치(2a)(2b)와, 여러개의 T-스위치(2a)(2b)를 공간 매트릭스로 상호 접속하여 서로 다른 데이터 스트림 상의 동일 타임 슬롯을 교환하여 주는 S-스위치(3)로 구성된다.

상기와 같이 T-스위치(2a)(2b)와 S-스위치(3)로 이루어지는 교환 시스템 내의 스위치 네트워크에서 블록간 데이터 송수신을 수행하는 경우 T-스위치(2a)와 S-스위치(3) 및 T-스위치(2b)를 경유하여 상대측 블록(1c)으로 연결되는 A 경로와 T-스위치(2a) 자신 만을 경유하여 상대측 블록(1b)으로 연결되는 B 경로를 갖는다.

상기와 같이 교환 시스템 내의 스위치 네트워크는 블록간의 데이터 전송시 반드시 T-스위치를 경유하도록 되어 있으며, 전송되는 데이터의 안정성을 유지하기 위하여 HDLC 프레임의 형태로 전송한다.

이때, 여러 블럭들은 같은 타임 슬롯으로 데이터를 전송하고 있어 송수신 데이터가 폭주하거나 송수신 주체간의 내부적인 동기가 서로 일치되지 않아 임의의 한 블록에서 데이터를 전송하고 있는 중에 다른 블록이 잘못하여 데이터를 전송하게 되는 경우 먼저 전송한 데이터는 물리적인 충돌에 의하여 전송이 중단되고 나중에 전송한 데이터 만이 상대측 블록으로 전송되어 지므로 임의의 블록에서 전송한 송신 데이터는 T-스위치를 경유하여 최종 목적지의 블록으로 정상적으로 전송되다가 갑자기 전송이 중단되어 데이터의 유실이 발생되는 경우 발발한다.

그러나, 종래 교환 시스템의 T-S 스위치 네트워크에서는 이와 같이 내외부적인 요인에 의해 송수신되는 신호의 이상 또는 상대편 블록에서의 오류로 인하여 전송되는 데이터의 손실이 발생하더라도 손실 발생에 대한 원인을 명확하게 규명할 수 없는 문제점이 있었다.

반면에 각 블록별로 하드웨어의 로직으로 T-스위치를 경유하는 신호의 이상 현상을 검출하는 회로가 제공되어 T-스위치와 정합하는 신호중에서 프레임 동기신호(Frame Sync)와 클럭 및 에러 발생 여부를 검출하여 보고하는 기능이 제공되고 있으나, 블록에 실제 전송되어 오는 수신 데이터의 HDLC 프레임 레벨에서의 에러 검출 기능이 제공되고 있지 않아 HDLC 프레임 레벨로 수신되는 데이터의 손실 여부를 정확하게 검출할 수 없는 문제점이 있었다.

본 발명은 전술한 바와 같은 제반적인 문제점을 감안한 것으로, 그 목적은 T-스위치와 연동하는 불록에서 특정 채널로 수신되는 HDLC 프레임 레벨의 데이터 손실 여부를 항상 감시하여 상위 프로세서측에 보고함으로써 전송되는 데이터의 손실 발생을 배제하도록 한 것이다.

도 1은 일반적인 T-S 스위치 네트워크의 개략적인 구성도.

도 2는 본 발명에 따른 교환 시스템의 티-에스 스위치 구조에서 수신 데이터 감시장치의 구성도.

도 3은 본 발명에 따른 교환 시스템의 티-에스 스위치 구조에서 수신 데이터 감시장치에 수신되는 시그널의 파형도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 채널 추출부 20 : HDLC 플래그 검출부

30 : 수신 데이터 검색부

상기한 바와 같은 목적을 달성하기 위한 본 발명은 교환 시스템의 스위치 네트워크에 있어서, HDLC 프레임 레벨을 감시하고자 하는 타임 슬롯 주기의 데이터와 해당 타임 슬롯 주기의 샘플링 클럭을 추출하는 채널 추출수단과, 상기 추출된 샘플링 클럭으로 수신 데이터의 비트 스트림 플래그를 검출하여 HDLC 프레임 레벨 검색 시작 및 종료를 제어하는 HDLC 플래그 검출수단과, 상기 HDLC 플래그 검출수단에서 인가되는 제어신호에 따라 상기 추출된 수신 데이터의 비트 스트림을 추출한 후 추출되는 결과에 따라 블록간 전송되는 데이터의 HDLC 프레임 레벨 에러 발생 여부를 상위 프로세서측에 보고하는 수신 데이터 검색수단을 구비하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명하면 다음과 같다.

도 2에서 알 수 있는 바와 같이 본 발명에 따른 교환 시스템의 티-에스 스위치 구조에서 수신 데이터 감시장치는 채널 선택부(10)와, HDLC 플래그 검출부(20), 수신 데이터 검색부(30)로 이루어지는데, 채널 선택부(10)는 도 3에 도시된 클럭신호(CLK)가 인가되는 상태에서 프레임 동기신호(FS)에 따라 수신되는 데이터(RxD) 중에서 감시하고자 하는 특징 채널, 즉 특정 타임 슬롯의 수신 데이터와 수신 데이터의 주기와 동일한 주기의 샘플링 클럭을 추출한다.

HDCL 플래그 검출부(20)는 상기 채널 선택부(10)에서 입력되는 수신 데이터를 샘플링 클럭으로 샘플링하여 비트 스트림에서 플래그를 검출한 다음 수신 데이터 검색부(30)측에 수신되는 데이터의 HDLC 프레임 레벨에서의 에러 발생 감시를 위한 제어신호를 출력한다.

수신 데이터 검색부(30)는 상기 HDLC 플래그 검출부(20)에서 인가되는 HDLC 플래그 신호(HDLC Start)에 따라 채널 추출부(10)에서 인가되는 특정 채널의 수신 데이터를 샘플링 클럭으로 샘플링하여 데이터 비트 스트림을 검출하는 동작을 수행하고, HDLC 플래그 검출부(20)로부터의 HDLC 플래그 신호(HDLC End)에 따라 데이터 비트 스트림 검출에 대한 동작의 종료를 수행하며, 전송 중단된 비트 스트림이 검출되는 경우 데이터 비트 프레임의 이상에 대한 신호를 상위 프로세서 또는 운영자측에 출력한다.

전술한 바와 같은 기능을 구비하여 이루어지는 본 발명의 수신 데이터 감시 동작은 다음과 같다.

T-스위치로부터 도 3에 도시된 프레임 동기신호(FS)와 클럭신호(CLK) 및 수신 데이터(RxD)가 채널 추출부(10)에 입력되면 채널 추출부(10)는 프레임 동기신호(FS)의 한 주기 동안 지정한 타임 슬롯의 수신 데이터만을 추출하기 위한 윈도우 시그널(Window Signal)을 생성한다.

상기의 윈도우 시그널의 경우 도 3에 도시된 바와 같이 원하는 타임 슬롯기간 동안만 '1'의 신호를 출력하도록 하고, 다른 타임 슬롯의 기간에서는 '0'의 상태를 유지하도록 하며, 윈도우 시그널을 생성하는 동작은 다음과 같다.

채널 추출부(10)는 T-스위치로부터 입력되는 프레임 동기신호(FS)를 클리어신호로 하고, 클럭신호(CLK)를 카운터하여 분주한 다음 수신 데이터 추출을 원하는 타임 슬롯을 지정하는데, 일 예를들어 입력되는 클럭신호(CLK)가 4MHz라 하고 클럭신호(CLK)의 2주기 동안 수신 데이터가 1비트 전송된다고 가정하면, 입력 클럭신호(CLK)를 2분주하게 되면 수신 데이터의 1비트에 유효 시간을 갖게 된다.

그리고, 입력 클럭신호(CLK)를 4분주하면 수신 데이터의 2비트에 유효 시간을 갖게 되고, 입력 클럭신호(CLK)를 8분주하면 수신 데이터의 4비트에 유효 시간을 갖게 되며, 입력 클럭신호(CLK)를 16분주하면 수신 데이터의 8비트에 유효 시간을 갖게 되므로, 전체적으로 보면 하나의 타임 슬롯 주기 동안 32개의 타임 슬롯을 갖게 된다.

따라서, 원하는 타임 슬롯의 유효 시간 동안 윈도우 시그널을 생성하기 위해서는 32,64,128,256 분주를 하면 '2⁵'인 경우 32 타임 슬롯을 구분할 수 있으므로, 하기의 표 1과 같은 조합을 통해 원하는 타임 슬롯에서의 수신 데이터에 대한 유효 시간을 생성하여 이를 윈도우 시그널로 사용한다.

256분주	128분주	64분주	32분주	16분주	TS
0	0	0	0	0	0
0	0	0	0	1	1
...	...	...	...	...	...
1	1	1	1	1	31

상기와 같은 동작을 통해 지정한 타임 슬롯에서의 수신 데이터 만을 추출하기 위한 도 3에 도시된 바와 같은 윈도우 시그널(Window Signal)을 생성하면 이를 입력되는 수신 데이터와 도시되지 않은 채널 추출부(10)내의 논리 연산수단을 통한연산으로 원하는 타임 슬롯의 8비트 데이터만 추출하고, 클럭신호(CLK)와 상기 생성한 윈도우 시그널(Window Signal)을 도시되지 않은 논리 연산수단을 통한 연산으로 원하는 타임 슬롯에서의 클럭신호를 추출한 다음 수신 데이터 한 비트의 주기와 동일한 주기를 갖는 샘플링 클럭으로 변형하여 추출한다.

상기와 같이 수신되는 데이터에서 HDLC 프레임 레벨의 데이터를 검색하기 위하여 원하는 타임 슬롯의 추출과 샘플링 클럭의 추출이 완료되면, 추출된 타임 슬롯에서의 수신 데이터와 상기 추출된 샘플링 클럭을 HDLC 플래그 검출부(20) 및 수신 데이터 검색부(30)측에 인가한다.

HDLC 플래그 검출부(20)는 상기 추출된 타임 슬롯에서의 수신된 데이터를 추출된 샘플링 클럭으로 샘플링하여 8개 비트 단위로 입력되는 시리얼 데이터를 설정된 비트 스트림 '01111110'과 비교하여 플래그 값을 검출한다.

이때, 상기의 비교를 통해 검출되는 플래그 값이 '1'로 검출되면 수신 데이터의 감시 수행을 위한 동작의 시작인 것으로 판단하여 플래그 신호(HDLC Start)를 '1'로 하여 수신 데이터 검색부(30)측에 인가하고, 나중에 비교되는 플래그 값이 비트 스트림 '01111110'과 서로 일치하여 '1'로 검출되는 경우 감시 수행을 위한 동작의 종료인 것으로 판단하여 플래그 신호(HDLC End)를 '1'로 하여 수신 데이터 검색부(30)측에 인가한다.

수신 데이터 검색부(30)는 상기 HDLC 플래그 검출부(20)에서 인가되는 플래그 신호(HDLC Start)가 '1'인 경우 채널 추출부(10)에서 인가되는 추출된 타임 슬롯에서의 수신된 데이터를 추출된 샘플링 클럭을 통해 상기 HDLC 플래그검출부(20)에서 인가되는 감시 수행 종료를 위한 플래그 신호(HDLC End)가 '1'로 되는 시점까지 샘플링한 다음 8개 비트 단위로 '1'이 7개 이상이면 블록간에 전송되는 HDLC 프레임 레벨의 데이터가 중단이 발생한 것으로 판단하여 에레 프레임의 발생 사실을 상위 프로세서측에 보고하여 상위 프로세서로 하여금 적절한 조치를 취할 수 있도록 하여 준다.

이상에서 설명한 바와 같이 본 발명은 교환 시스템의 스위치 네트워크에서 T-스위치를 경유하여 입력되는 HDLC 프레임 레벨의 물리적인 오류로 발생되는 데이터 전송의 중단 여부를 검출한 다음 상위 프로세서에 보고하여 상위 프로세서로 하여금 현재의 에러 발생 원인의 분석과 그에 대한 적절한 대처를 수행할 수 있도록 함으로써 교환 시스템의 블록간 데이터 송수신에 안정성과 신뢰성을 제공한다.

Claims (7)

1. 교환 시스템의 T-S 스위치에 있어서,

   클럭 신호를 분주하여 생성한 소정의 윈도우 시그널을 통해 HDLC 프레임 레벨을 감시하고자 하는 특정 타임 슬롯을 결정하고, 상기 결정된 타임 슬롯 주기에 해당하는 수신 데이터와 상기 수신 데이터의 데이터 비트 주기와 동일한 주기의 샘플링 클럭을 추출하는 채널 추출수단과;

   상기 추출된 샘플링 클럭으로 상기 수신 데이터를 샘플링하여 해당 샘플링된 수신 데이터의 비트 스트림에서 플래그를 검출하고 대응하는 플래그 신호를 출력하는 HDLC 플래그 검출수단과;

   상기 플래그 신호에 따라 상기 추출된 샘플링 클럭으로 상기 수신 데이터를 샘플링하여 해당 샘플링된 수신 데이터의 비트 스트림을 추출하여 HDLC 프레임 레벨 데이터의 에러 발생 여부를 상위 프로세서측에 보고하는 수신 데이터 검색수단을 구비하는 것을 특징으로 하는 교환 시스템의 티-에스 스위치 구조에서 수신 데이터 감시장치.
2. 삭제
3. 삭제
4. 청구항 1에 있어서,

   상기 HDLC 플래그 검출수단은 상기 비트 스트림의 8개 비트 단위의 결과가 설정된 값과 일치하는 경우 검색 시작을 통지하는 플래그 신호를 출력하고, 이후에 상기 비트 스트림의 결과가 설정된 값과 일치하는 경우 검색 종료를 통지하는 플래그 신호를 출력하는 것을 특징으로 하는 교환 시스템의 티-에스 스위치 구조에서 수신 데이터 감시장치.
5. 청구항 1에 있어서,

   상기 수신 데이터 검색수단은 상기 샘플링을 통해 추출되는 8개 비트 단위의 비트 스트림에서 '1'이 7개 이상인 경우 HDLC 프레임 레벨 데이터에 물리적인 오류가 발생한 것으로 판단하는 것을 특징으로 하는 교환 시스템의 티-에스 스위치 구조에서 수신 데이터 감시장치.
6. 삭제
7. 청구항 1에 있어서,

   상기 타임 슬롯은 상기 윈도우 시그널과 수신 데이터의 연산으로 결정되고, 상기 샘플링 클럭은 상기 윈도우 시그널과 클럭신호의 연산으로 추출되는 것을 특징으로 하는 교환 시스템의 티-에스 스위치 구조에서 수신 데이터 감시장치.