KR100425434B1 - 플라즈마 디스플레이 패널의 하판 제조방법 - Google Patents

Abstract

본 발명은 구동 IC를 별도의 장비없이 실장할 수 있는 플라즈마 디스플레이 패널의 하판 제조방법에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 패널의 하판 제조방법은 금속기판 상에 그린시트를 형성하는 제1 단계와; 상기 그린시트 상에 전극층을 형성하는 제2 단계와; 상기 전극층의 일부를 노출하는 비아홀을 가지는 전극보호막을 상기 전극층과 상기 그린시트 상에 인쇄하는 제3 단계와; 상기 제2 단계와 상기 제3 단계를 다수번 반복하여 상기 비아홀을 통해 상기 전극층들을 서로 연결시키는 제4 단계와; 상기 그린시트를 금형으로 가압하여 격벽을 형성하는 제5 단계와; 상기 다수의 전극층과 전극보호막이 형성된 그린시트와 상기 격벽를 동시에 소성하는 제6 단계와; 상기 그린시트 상에 형성된 전극층에 접속되도록 단일의 입력단을 상기 금속기판 상에 형성하는 제7 단계를 포함하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 하판 제조방법{METHOD OF FABRICATING BACK PLATE OF PLASMA DISPLAY PANEL}

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 구동 IC를 별도의 장비없이 실장할 수 있는 플라즈마 디스플레이 패널의 하판 제조방법에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다.

도 1을 참조하면, 어드레스전극(2)이 실장되어진 하부 기판(14)과 유지전극쌍(4)이 실장되어진 상부 기판(16)을 구비하는 교류 구동방식의 PDP가 도시되어 있다. 어드레스전극(2)이 실장된 하부 기판(14) 상에는 유전체 후막(18)과 방전셀들을 분할하는 격벽(8)이 형성된다. 유전체 후막(18)과 격벽(8)의 표면에는 형광체(6)가 도포된다. 형광체(6)는 플라즈마 방전시 발생되는 자외선에 의해 발광함으로써 가시광선이 발생되게 한다. 유지전극쌍(4)이 실장된 상부 기판(16)에는 유전층(12)과 보호막(10)이 순차적으로 형성된다. 유전층(12)은 플라즈마 방전시 벽전하를 축적하게 되고, 보호막(10)은 플라즈마 방전시 가스 이온의 스퍼터링으로부터 유지전극쌍(4)과 유전층(12)을 보호함과 아울러 2차전자의 방출효율을 높이는 역할을 한다. 이러한 PDP의 방전셀들에는 He+Xe 또는 Ne+Xe의 혼합가스가 봉입된다.

격벽(8)은 방전셀간의 전기적·광학적 크로스토크(Crosstalk)를 방지하는 역할을 한다. 따라서, 격벽(8)은 표시품질과 발광효율을 위한 가장 중요한 요소이며 패널이 대형화ㆍ고정세화됨에 따라 격벽(8)에 대한 다양한 연구가 이루어지고 있다. 격벽(8)의 제조방법으로는 스크린 프린팅(Screen printing)법, 샌드 블라스팅(Sand blasting)법, 첨가(Additive), 감광성 페이스트법 및 LTCC-M(Low Temperature Cofired Ceramic on Metal) 방법 등이 적용되고 있다.

스크린 프린팅법은 공정이 간단하고 제조단가가 낮은 장점이 있으나, 매 인쇄시 스크린과 유리기판(14)의 정렬, 글라스 페이스트의 인쇄 및 건조를 수회 되풀이하는 문제점이 있다. 또한, 스크린과 유리기판의 위치가 어긋나게 되면 격벽이 변형되므로 격벽의 형상 정밀도가 떨어지는 단점이 있다.

샌드 블라스팅법은 대면적의 기판에 격벽을 형성할수 있는 장점이 있지만 연마재(샌드입자)에 의해 제거되는 글라스 페이스트의 양이 많게 되므로 재료의 낭비와 제조비용이 큰 단점이 있다. 또한, 연마재에 의해 유리기판(14)이 충격을 받게 되어 유리기판(14)이 균열 또는 손상되는 단점이 있다.

첨가법은 대면적의 기판 상에 격벽들(8)을 형성하기에 적합한 장점이 있으나, 포토레지스트와 글라스 페이스트의 분리가 어려워 잔류물이 남게되거나 격벽 성형시 격벽이 허물어지는 문제점이 있다.

감광성 페이스트법은 감광성 페이스트의 하부까지 감광성 페이스트를 노광하기 어려울 뿐 아니라 감광성 페이스트 가격이 고가인 단점이 있다.

LTCC-M 방법은 다른 격벽 제조방법에 비하여, 저온공정이며 공정이 단순한 장점이 있다.

도 2a 내지 도 2g는 LTCC-M법을 이용한 격벽 제조방법을 단계적으로 나타낸다. 먼저, 도 2a와 같은 그린시트(30)가 제작된다. 그린시트(30)는 유리분말, 유기용액, 가소제, 결합제, 첨가제 등이 소정 비율로 혼합된 슬러리를 폴리 에스테르 필름 위에 올려 놓고 닥터 블레이딩(Doctor Blading)으로 시트 형태로 성형한 후에 건조함으로써 제작된다. 그린시트(30)가 접합되는 기판(32)의 재료로는 통상 금속예를 들면, 티타늄(Titanum)이 주로 사용된다. 티타늄은 글라스 또는 세라믹 계열의 기판보다 강도, 내열온도가 크기 때문에 다른 글라스, 세라믹 재료보다 얇은 두께로 제작될 수 있으며, 기판(32)의 열적·기계적 변형을 줄일 수 있다. 또한, 티타늄은 반사율이 높기 때문에 기판(32) 쪽으로 투과되는 즉, 백스캐터링(Back scattering)되는 가시광을 표시면 쪽으로 반사시킴으로써 발광효율과 휘도를 높일 수 있는 장점이 있다.

이어서, 도 2b와 같이 기판(32) 상에 그린시트(30)를 라미네이팅하여 접합하고 도 2c와 같이 그린시트(30) 상에 어드레스전극(2)이 형성된다.

어드레스전극(2)이 형성된 기판(30) 상에는 도 2d와 같이 유전체 페이스트가 전면 인쇄된 후 건조됨으로써 전극보호층(36)이 형성된다. 전극보호층(36)이 형성된 후에 어드레스전극(2)이 형성된 그린시트(30)와 전극보호층(36)의 접착력을 높이기 위하여 2차 라미네이팅을 실시한다. 이어서, 기판(32) 상에 접합된 그린시트(30)의 유동성을 높이기 위하여 결합제로 사용되는 유기물의 연화점 이하로 기판(32)을 가열하게 된다.

그린시트(30)의 유동성이 높아진 상태에서 도 2e와 같이 격벽 반대 형상의 홈(38a)이 형성된 금형(38)이 기판(32) 상에 정렬된다.

그리고 금형(38)은 도 2f와 같이 대략 150 kgf/cm2 이상의 압력으로 기판(32) 상에 가압된다. 금형(38)의 가압시 그린시트(30)와 전극보호층(36)이 금형(38)의 홈(38a) 내로 이동되어 솟아 오르게 된다.

금형(38)이 도 2g와 같이 그린시트(30) 및 전극보호층(36)로부터 분리된 후에 격벽(8)은 승온, 유지, 냉각 존을 거치면서 소성된다. 이와 같은 소성과정에서 그린시트(30) 내의 유기물들이 타서 없어지는 번아웃(Binder burn out)을 거친 후, 번아웃 이상의 온도에서 무기물들 상에 결정핵이 생성 및 성장된다.

PDP의 어드레스 전극(2)과 유지전극쌍(4)은 도시하지 않은 드라이버 집적회로들(Integrated Circuit ; 이하, "IC"라 함)로부터 공급되는 신호에 의해 구동된다. 이러한 드라이버 IC들은 인쇄회로기판(Printed Circuit Board : 이하, "PCB"라 함) 기판 상에 실장되어 가요성 인쇄회로 필름(Flexible Printed Circuit ; 이하, "FPC"라 함)를 경유하여 기판(32) 상의 어드레스전극(2)과 유지전극쌍(4)에 접속되는 것이 일반적이다.

최근에는 LTCC-M 방법을 이용하여 도 3과 같이 금속기판(32) 상에 드라이버 IC들이 실장되거나 도 4와 같이 금속기판(32)과 구동회로가 일체화되는 방법이 제안되고 있다.

도 3을 참조하면, 드라이버 IC 패키지들(44)이 볼 그리드 어레이(Ball Grid Array) 방식으로 금속기판(32) 상에 접합되는 PDP의 하판이 도시되어 있다. 표시영역에는 격벽을 성형하기 위한 저온 소성용 그린시트가 금속기판(32) 상에 접합된다. 금속기판(32) 상에 실장되는 드라이버 IC 패키지들(44)의 입력단자는 FPC(42) 또는 입력 배선들을 경유하여 외부의 메인 PCB에 연결된다.

도 3과 같은 PDP의 하판에 의하면, 드라이버 IC 패키지들(44)의 실장공정이 필요할 뿐 아니라, 금속기판(32) 상에 드라이버 IC 패키지들(44)의 외부신호 입력단이 개별로 구성된다. 드라이버 IC 패키지들(44)과 외부의 메인 PCB를 연결하기위한 다수의 FPC(42)가 필요하게 된다. 또한, 고해상도에 따라 하판 상의 전극 배선 수가 증가하게 되면 한정된 하판 상에 많은 드라이버 IC 패키지(44)들이 설치되어야 하기 때문에 부품 설치 공간이 제약되고 입력단과 입력 배선수가 많기 때문에 입력 배선이 단선되거나 단락될 수 있다.

도 4를 참조하면, 본원 출원인에 의해 기출원된 한국 특허출원 10-1998-0050911호(1998.11.26)에서 제안된 PDP의 하판에는 구동회로가 금속기판(32)과 일체화되며 드라이버 IC 패키지(44)가 접합된다. 금속기판(32)의 전면에는 어드레스전극(2)과의 절연을 위한 상부 세라믹층(46A)이 형성되며, 금속기판(32)의 배면에는 어드레스전극(2)을 구동하기 위한 구동회로가 실장되는 제1 및 제2 하부 세라믹층(46B,46C)이 적층된다. 상/하부 세라믹층들(46A,46B,46C)은 그린시트를 금속기판(32) 상에 라미네이팅하고 동시에 소성함으로써 형성된다. 어드레스전극(2)과 구동회로는 세라믹층(46A,46B,46C)과 금속기판(32)을 관통하는 비아홀(48)을 경유하여 연결된다. 비아홀(48)의 내벽에는 금속기판(32)과 신호배선 간의 절연을 위한 절연막이 코팅된다. 하부 세라믹층들(46B,46C)에는 구동회로가 패터닝되며, 이 구동회로는 드라이버 IC 패키지(44)와 전기적으로 접속된다.

도 4와 같은 PDP의 하판은 금속기판(32) 상에 미세한 비아홀을 형성하기 어렵고 그 내부에 절연막을 코팅하기 위한 공정이 추가적으로 필요한 단점이 있다.

도 3 및 도 4와 같은 드라이버 IC의 실장방법의 단점들을 해결하기 위하여 본원 출원인은 한국 특허출원 10-2001-002447호에서 도 5와 같이 금속기판(32) 상에 그린시트를 이용하여 형성된 다층 세라믹층(50) 상에 전극패턴을 실장하고 그위에 드라이버 IC 패키지(44)를 실장하는 PDP의 하판 제조방법을 제안한 바 있다. 이 PDP의 하판은 다층 세라믹층(50) 상에 입력 전극패턴이 형성되기 때문에 입력단(52)이 단일로 구성된다.

이러한 PDP의 하판의 제조방법은 도 6a 내지 도 6l에 도시되어 있다.

먼저, 격벽 성형용 그린시트(60)는 도 6a와 같이 금속기판(52) 상에 라미네이팅되어 접합된다. 격벽 성형용 그린시트(60)가 접합된 금속기판(52) 상에는 도 6b와 같이 전극물질이 인쇄 및 건조되어 어드레스전극(2)이 형성된다. 어드레스전극(2)이 형성된 금속기판(52) 상에는 도 6c와 같이 유전체 페이스트가 전면 인쇄된 후 건조됨으로써 전극보호층(64)이 형성된다. 전극보호층(64)과 격벽 성형용 그린시트(60)는 이들 간의 접합력을 높이기 위하여 금속기판(52) 상에서 2차 라미네이팅된다. 이어서, 기판(52) 상에 접합된 격벽 성형용 그린시트(60)의 유동성을 높이기 위하여 그린시트(60)의 결합제로 사용되는 유기물의 연화점 이하로 금속기판(52)이 가열된다.

격벽 성형용 그린시트(60)의 유동성이 높아진 상태에서 도 6d와 같이 격벽 반대 형상의 홈이 형성된 금형(66)이 금속기판(52) 상에 정렬된 후에 대략 150 kgf/cm2 이상의 압력으로 금속기판(52) 상에 가압된다. 금형(66)의 가압시 격벽 성형용 그린시트(60)와 전극보호층(64)이 금형(66)의 홈 내로 이동되어 격벽 형태로 솟아 오르게 된다.

금형(66)이 도 6e와 같이 격벽 성형용 그린시트(60) 및 전극보호층(64)으로부터 분리된다.

이렇게 격벽(8)이 성형됨과 동시에 도 6f 내지 도 6j와 같이 그린시트(68)를 이용하여 전극인쇄와 보호막 형성공정을 반복하여 원하는 층수만큼의 다층 세라믹층(50)을 형성한다. 그린시트(68)는 격벽 성형용 그린시트(60)와 마찬가지로 유리분말, 유기용액, 가소제, 결합제, 첨가제 등이 소정 비율로 혼합된 슬러리가 얇은 판재 형태로 성형된 후에 건조됨으로써 제작된다. 이 그린시트(68) 상에는 각 층들에 형성된 전극들을 전기적으로 연결하기 위한 비아홀(Via-hall)(68a)이 도 6g와 같이 천공(Punching)된다. 비아홀(68a)에는 도 6h와 같이 그린시트(68) 상에 인쇄되는 전극물질(70)이 충진된다. 이어서 그린시트(68) 상에는 도 6i와 같이 전극물질이 전면 인쇄방법에 의해 전극패턴(72)이 형성된다. 이 전극패턴은 비아홀(68a)을 경유하여 하층의 전극과 전기적으로 연결된다. 이 전극패턴(72)이 형성된 그린시트(68)에는 도 6j와 같이 유전체 슬러리가 전면 인쇄된 후에 건조됨으로써 전극보호층(74)이 형성된다.

이렇게 전극패턴(72)이 각각 형성된 그린시트(68)가 원하는 층수만큼 제작되면 이들은 다층으로 접합된다. 그리고 다층 세라믹층(50)은 도 6k와 같이 금속기판(52) 상의 비표시영역에 위치한 격벽 성형용 그린시트(60) 상에 정렬된 후에 성형된 격벽(8)과 동시 소성된다. 이 소성과정에서 그린시트(60,68) 및 전극보호층(64,74)은 승온, 유지, 냉각 존을 거치면서 소성된다. 이와 같은 소성과정에서 그린시트(60,68) 내의 유기물들이 타서 없어지는 번아웃을 거친 후, 번아웃 이상의 온도에서 무기물들 상에 결정핵이 생성 및 성장된다.

마지막으로, 도 6l과 같이 다층 세라믹층(50) 상에 드라이버 IC 패키지(44)가 정렬되고 납구(43)를 용융시키기 위한 리플로우 공정에 의해 드라이버 IC 패키지(50)가 다층 세라믹층(50) 상에 실장된다.

이러한 PDP의 다층 세라믹층의 각 층들에 형성되는 전극은 비아홀을 경유하여 다른 층의 전극과 전기적으로 연결된다. 이러한 비아홀을 천공하기 위해서는 고가의 자동천공장비가 추가로 필요로 하는 단점이 있다. 또한, 기존의 자동천공장비는 소면적의 그린시트를 천공하도록 설정되어 있으므로 대면적으로 그린시트에 적용하기 위해서 자동천공장비를 스케일-업해야 하므로 투자비가 많이 드는 문제점이 있다. 뿐만 아니라, 다층 세라믹층의 각 그린시트를 정밀하게 정렬하여 적층하기 위해 도 7에 도시된 바와 같이 다수의 정렬용 핀을 형성하여야 하므로 고가의 자동정렬장치가 추가로 필요로 하는 단점이 있다.

따라서, 본 발명의 목적은 구동 IC를 별도의 장비없이 실장할 수 있는 플라즈마 디스플레이 패널의 하판 제조방법을 제공함에 있다.

도 1은 교류 구동방식의 면방전형 PDP를 나타내는 사시도이다.

도 2a 내지 도 2g는 종래의 LTCC-M 방법을 이용한 PDP의 하판 제조방법을 단계적으로 나타내는 단면도.

도 3은 드라이버 IC 패키지가 하부기판 상에 직접 실장된 종래의 플라즈마 디스플레이 패널의 하판을 개략적으로 나타내는 사시도.

도 4는 구동회로가 하부기판 상에 일체화된 종래의 플라즈마 디스플레이 패널의 하판을 개략적으로 나타내는 단면도.

도 5는 입력 전극패턴이 기판 상에 실장되어 입력단이 단순화된 종래의 플라즈마 디스플레이 패널의 하판을 나타내는 사시도.

도 6a 내지 도 6l은 도 5에 도시된 플라즈마 디스플레이 패널의 하판 구조를 상세히 나타내는 단면도.

도 7은 도 5에 도시된 플라즈마 디스플레이 패널의 비아홀을 정렬하기 위한 정렬핀을 나타내는 단면도.

도 8a 내지 도 8h는 본 발명의 실시 예에 따른 플라즈마 디스플레이 패널의하판 제조방법을 단계적으로 나타내는 단면도.

< 도면의 주요 부분에 대한 부호의 설명 >

2 : 어드레스전극 4 : 유지전극쌍

6 : 형광체막 8 : 격벽

10 : 보호막 12,18 : 유전체 후막

14,32,62 : 하부 기판 16 : 상부 기판

30,46A,46B,46C,60 : 그린시트 36,54,64,74 : 전극보호층

38 : 금형 42 : FPC

43,74 : 납구 44,72 : 드라이버 IC 패키지

50 : 세라믹층 80 : 단일 외부신호 입력단

상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 하판 제조방법은 금속기판 상에 그린시트를 형성하는 제1 단계와; 상기 그린시트 상에 전극층을 형성하는 제2 단계와; 상기 전극층의 일부를 노출하는 비아홀을 가지는 전극보호막을 상기 전극층과 상기 그린시트 상에 인쇄하는 제3 단계와; 상기 제2 단계와 상기 제3 단계를 다수번 반복하여 상기 비아홀을 통해 상기 전극층들을 서로 연결시키는 제4 단계와; 상기 그린시트를 금형으로 가압하여 격벽을 형성하는 제5 단계와; 상기 다수의 전극층과 전극보호막이 형성된 그린시트와 상기 격벽를 동시에 소성하는 제6 단계와; 상기 그린시트 상에 형성된 전극층에 접속되도록 단일의 입력단을 상기 금속기판 상에 형성하는 제7 단계를 포함하는 것을 특징으로 한다.

본 발명에 따른 플라즈마 디스플레이 패널의 하판 제조방법은 상기 소성된 그린시트 상부에 드라이버 집적회로 패키지를 실장하는 제8 단계를 추가로 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 8a 내지 도 8h를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 8a 내지 도 8h는 본 발명에 따른 PDP의 하판 제조방법을 단계적으로 나타낸다. 먼저, 격벽 성형용 그린시트(60) 제작된다. 격벽 성형용 그린시트(60)는 유리분말, 유기용액, 가소제, 결합제, 첨가제 등이 소정 비율로 혼합된 슬러리를 폴리 에스테르 필름 위에 올려 놓고 닥터 블레이딩(Doctor Blading)으로 시트 형태로 성형한 후에 건조함으로써 제작된다.

그린시트(60)는 도 8a와 같이 금속기판(62) 상에 라미네이팅되어 접합된다. 그린시트(60)가 접합된 금속기판(62) 상에는 도 8b 내지 도 8f에 도시된 바와 같이 전극인쇄와 보호막 형성공정을 반복하여 원하는 층수만큼의 다층 전극층과 전극보호막이 형성된다.

이를 상세히 설명하면, 도 8b에 도시된 바와 같이 전극물질이 인쇄 및 건조되어 제1 전극층(66a)이 형성된다. 제1 전극층(66a) 형성시 사용되는 전극페이스트는 격벽 성형용 그린시트(60)와 동시 소성시 균열 및 변형 등이 발생되지 않도록 소성시의 수축률을 근접하게 맞추어진 조성을 갖게 형성된다. 이러한 제1 전극층(66a)이 형성된 금속기판(62) 상에는 도 8c와 같이 유전체 페이스트가 인쇄된 후 건조됨으로써 제1 전극보호막(64a) 및 제1 비아홀(68a)이 형성된다. 전극보호막은 유전체층과 보호층으로 형성된다. 제1 전극보호막(64a)을 형성하는 유전체 페이스트는 제1 전극층(66a)과 동시 소성시 균열 및 변형 등이 발생되지 않도록 제1 전극층(66a)과 동일한 조성을 갖는 무기물로 형성된다. 제1 비아홀(68a)은 제1 전극층(66a)이 노출되도록 제1 전극보호막(64a)을 관통하여 형성된다.

이어서, 제1 전극보호막(64a) 상에 도 8d와 같이 전극물질이 인쇄 및 건조되어 제2 전극층(66b)이 형성된다. 제2 전극층(66b) 형성시 사용되는 전극페이스트는 격벽 성형용 그린시트와 동시 소성시 균열 및 변형 등이 발생되지 않도록 소성시의 수축률을 근접하게 맞추어진 조성을 갖게 형성된다. 제2 전극층(66b)은 제1 비아홀(68a)을 통해 제1 전극층(66a)과 전기적으로 접촉하게 된다. 이러한 제2 전극층(66b)이 형성된 금속기판(62) 상에는 도 8e와 같이 유전체 페이스트가 인쇄된 후 건조됨으로써 제2 전극보호막(64b) 및 제2 비아홀(68b)이 형성된다. 제2 전극보호막(64b)을 형성하는 유전체 페이스트는 제2 전극층(66b)과 동시 소성시 균열 및 변형등이 발생되지 않도록 제2 전극층(66b)과 동일한 조성을 갖는 무기물로 형성된다. 제2 비아홀(68b)은 제2 전극층(66b)이 노출되도록 제2 전극보호막(64b)을 관통하여 형성된다.

이렇게 제1 및 제2 전극층(66a,66b)과 제1 및 제2 전극보호막(64a,64b) 형성공정과 동일하게 도 8f에 도시된 바와 같이 제3 전극층과 제3 보호막을 형성하여 3층의 전극층을 형성한다.

금속기판(62) 상에 다수의 전극층이 형성된 후 표시영역에 위치한 그린시트(60)의 유동성을 높이기 위해 그린시트(60)의 결합제로 사용되는 유기물의 연화점 이하로 금속기판(62)이 가열된다.

그린시트(60)의 유동성이 높아진 상태에서 격벽 반대 형상의 홈이 형성된 금형이 금속기판(62) 상에 정렬된 후에 적당한 압력으로 금속기판(62) 상에 가압된다. 금형의 가압시 격벽 성형용 그린시트와 전극보호막이 도 8g에 도시된 바와 같이 금형의 홈 내로 이동되어 격벽 형태로 솟아오르게 된다. 금형(66)이 격벽 성형용 그린시트 및 전극보호층으로부터 분리된다.

격벽(70) 성형후 그린시트(60)와 다층의 전극보호막 및 전극층의 치밀화를 위하여 소성공정을 실시하게 된다. 이와 같은 소성과정에서 그린시트(60) 내의 유기물들이 타서 없어지는 번아웃을 거친 후, 번아웃 이상의 온도에서 무기물들 상에 결정핵이 생성 및 성장된다.

마지막으로, 도 8h와 같이 다수의 전극층(50) 상에 드라이버 IC 패키지(72)가 정렬되고 납구(74)를 용융시키기 위한 리플로우 공정에 의해 드라이버 IC 패키지(72)가 다수의 전극층 및 전극보호막 상에 실장된다.

상술한 바와 같이, 본 발명에 따른 PDP의 하판 및 그 제조방법은 다수의 전극층과 전극보호막을 인쇄법으로 형성된다. 이에 따라, 다수의 전극층을 연결하기 위한 비아홀이 인쇄법으로 형성되는 전극보호막과 동시에 형성되므로 종래의 고가의 장비인 자동정렬장치 및 자동천공장치들이 불필요해진다. 즉, 고가장비없이 비아홀을 형성할 수 있으므로 장치비를 줄일 수 있다. 또한, 인쇄법으로 형성되는 전극보호막과 동시에 비아홀이 형성되므로 대면적의 그린시트에도 적용할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (2)

1. 금속기판 상에 그린시트를 형성하는 제1 단계와;

   상기 그린시트 상에 전극층을 형성하는 제2 단계와;

   상기 전극층의 일부를 노출하는 비아홀을 가지는 전극보호막을 상기 전극층과 상기 그린시트 상에 인쇄하는 제3 단계와;

   상기 제2 단계와 상기 제3 단계를 다수번 반복하여 상기 비아홀을 통해 상기 전극층들을 서로 연결시키는 제4 단계와;

   상기 그린시트를 금형으로 가압하여 격벽을 형성하는 제5 단계와;

   상기 다수의 전극층과 전극보호막이 형성된 그린시트와 상기 격벽를 동시에 소성하는 제6 단계와;

   상기 그린시트 상에 형성된 전극층에 접속되도록 단일의 입력단을 상기 금속기판 상에 형성하는 제7 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 하판 제조방법.
2. 제 1 항에 있어서,

   상기 소성된 그린시트 상부에 드라이버 집적회로 패키지를 실장하는 제8 단계를 추가로 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 하판 제조방법.