KR100416339B1 - RF modem with frequency shift keying method having phase locked loop circuit for repeater - Google Patents

Abstract

본 발명은 위상검출기, 루프필터 및 전압제어 발진기를 포함하는 위상동기 루프(PLL)회로를 주파수 발생의 발진자로 하는 RF모뎀 방식의 송신부; 및, 위상검출기, 루프필터 및 전압제어 발진기를 포함하는 위상동기 루프(PLL)회로를 국부발진자로 하는 수퍼헤테로다인 방식의 수신부를 포함하는 위상동기 루프회로를 가지는 주파수전이 키잉(Keying)방식의 무선통신 모뎀에서,상기 수신부가 검파기 및, 상기 검파기의 출력단자에 직렬로 연결되는 커패시터, 상기 커패시터에 직렬로 연결되는 저항, 상기 저항에 직렬로 연결되고 상기 검파기로부터 검출된 신호의 상하한을 각각 슬라이싱하는 직렬로 연결된 두개의 차동 증폭기를 포함하는 데이터 슬라이서를 더 포함하는 것을 특징으로 하는 위상동기 루프회로를 가지는 주파수전이 키잉(Keying)방식의 이동통신 중계기용 무선통신 모뎀(RF모뎀)에 관한 것이다.The present invention provides an RF modem transmitter comprising a phase locked loop (PLL) circuit including a phase detector, a loop filter, and a voltage controlled oscillator as an oscillator for frequency generation; And a phase locked loop circuit including a super heterodyne receiver having a phase locked loop (PLL) circuit including a phase detector, a loop filter, and a voltage controlled oscillator as a local oscillator. In the communication modem, the receiver slicing a detector and a capacitor connected in series to the output terminal of the detector, a resistor connected in series to the capacitor, the upper and lower limits of the signal connected in series to the resistor and detected from the detector, respectively The present invention relates to a radio frequency modem (RF modem) for a mobile communication repeater of a frequency transition keying method having a phase-locked loop circuit further comprising a data slicer including two differential amplifiers connected in series.

따라서, 크리스탈 발진자를 이용한 RF모뎀에 비하여 주파수 변동율의 변화가 적고 변조 직진성이 향상되며 최대 100Kbps의 데이터 전송속도를 가질 수 있을 뿐만 아니라 -20℃에서 80℃까지 넓은 온도 범위에서 사용이 가능하며 송신 불요파 발생이 극히 적은 무선통신 모뎀을 구성할 수 있다.Therefore, compared with the RF modem using the crystal oscillator, the frequency variation rate is less changed, the modulation linearity is improved, and the data transmission speed of up to 100Kbps can be achieved, and it can be used in a wide temperature range from -20 ℃ to 80 ℃, and transmission is unnecessary. It is possible to configure a wireless communication modem with extremely low wave generation.

Description

위상동기 루프회로를 가지는 주파수전이 키잉방식의 이동통신 중계기용 무선통신 모뎀{RF modem with frequency shift keying method having phase locked loop circuit for repeater}RF modem with frequency shift keying method having phase locked loop circuit for repeater

본 발명은 위상검출기, 루프필터 및 전압제어 발진기를 포함하는 위상동기 루프(PLL)회로를 주파수 발생의 발진자로 하는 RF모뎀 방식의 송신부와 위상검출기, 루프필터 및 전압제어 발진기를 포함하는 위상동기 루프(PLL)회로를 국부발진자로 하는 수퍼헤테로다인 방식의 수신부를 포함하는 것을 특징으로 하는 위상동기 루프회로를 가지는 주파수전이 키잉(Keying)방식의 이동통신 중계기용 무선통신 모뎀(RF Modem)에 관한 것이다.The present invention relates to a phase locked loop (PLL) circuit comprising a phase detector, a loop filter, and a voltage controlled oscillator, an RF modem transmitter having a phase generator, a phase detector, a loop filter, and a voltage controlled oscillator. It relates to a radio modem (RF Modem) for a frequency-transfer keying type mobile communication repeater having a phase-locked loop circuit comprising a super heterodyne receiver having a (PLL) circuit as a local oscillator. .

상기 통신 모뎀의 일반적인 예로서는 이동 통신 중계기의 원격 제어용이나 기타 무선통신을 통한 모뎀을 들 수 있을 것이다. 이러한 무선 통신모뎀의 경우에 종래에는 크리스탈 발진자를 이용한 RF모뎀방식을 주로 사용하여 왔다.As a general example of the communication modem may be a modem for remote control of a mobile communication repeater or other wireless communication. In the case of such a wireless communication modem, the RF modem method using a crystal oscillator has been mainly used.

이러한 크리스탈 발진자를 이용한 RF모뎀방식은 그 방식의 특성상 주파수 변동율이 크며, 직진성이 나쁘고, 채배과정에서 다량의 불요파를 발생시키는 문제점을 가지고 있을 뿐만 아니라 데이터 전송속도는 최대 9600bps의 수준에 머물며 크리스탈 발진자의 특성상 저온 및 60℃이상의 고온에서의 사용이 불가한 문제점을 가지고 있다.The RF modem method using the crystal oscillator has a problem that the frequency variation rate is large, the straightness is bad, and a large amount of unwanted wave is generated in the process of collecting the crystal oscillator, and the data transmission rate stays at the maximum 9600bps. Due to the nature of the low temperature and high temperature above 60 ℃ has a problem that can not be used.

그러나 실제 RF모뎀이 사용되어지는 중계기의 경우, 전력 증폭기에서 발열이 아주 심하므로 특히 고온에서 견딜 수 있는 고온 특성이 요구되고, 불요파 방사는 CDMA신호와 간섭을 일으켜 통신 품질을 저하시키는 요인이 되므로 상기 RF모뎀이 가지는 문제점은 이동통신용 중계기의 원격제어용 모뎀의 경우에는 그 심각성이 보다 크게 하겠다.However, in the case of a repeater in which an actual RF modem is used, heat generation in the power amplifier is very severe, and therefore, a high temperature characteristic that can withstand high temperatures is required, and since undesired radiation causes interference with the CDMA signal and degrades communication quality. The problem with the RF modem will be greater in the case of the remote control modem of the mobile communication repeater.

본 발명의 목적은 상기 기술한 문제점을 해결하기 위하여 크리스탈 발진자를 PLL(Phase locked loop)위상 루프 방식의 발진자로 대체하는 위상동기 루프회로를 가지는 주파수전이 키잉(Keying) 방식의 이동통신 중계기용 무선통신 모뎀을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a radio frequency communication for a mobile communication repeater having a phase shift keying circuit having a phase locked loop circuit for replacing a crystal oscillator with a phase locked loop (PLL) phase loop type oscillator to solve the above-described problems. To provide a modem.

본 발명의 다른 목적은 수신기의 무신호 검출 방식을 소프트웨어적으로 처리하여 수신상태를 최적조건으로 유지하며, 송신 주파수나 수신주파수의 변동에 따른 데이터 듀티사이클(Duty Cycle) 변동을 최소화 할 수 있는 위상동기 루프회로를 가지는 주파수전이 키잉(Keying)방식의 이동통신 중계기용 무선통신 모뎀을 제공하는 것이다.Another object of the present invention is to process the non-signal detection method of the receiver by software to maintain the reception condition to the optimum condition, and to minimize the variation of the data duty cycle (duty cycle) due to the change in the transmission frequency or reception frequency The present invention provides a radio communication modem for a mobile communication repeater of a frequency transition keying method having a synchronous loop circuit.

제1도는 본 발명의 전체 시스템에 대한 실시예를 나타낸 시스템 개략도이다.1 is a system schematic showing an embodiment of the overall system of the present invention.

제2도는 본 발명의 통신 모뎀의 실시예중 송신부에 대한 블록도이다.2 is a block diagram of a transmitter in an embodiment of the communication modem of the present invention.

제3도는 본 발명의 통신 모뎀의 실시예중 송신부에 대한 회로도이다.3 is a circuit diagram of a transmitter in an embodiment of the communication modem of the present invention.

제4도는 본 발명의 통신 모뎀의 실시예중 수신부에 대한 블록도이다.4 is a block diagram of a receiver in an embodiment of a communication modem of the present invention.

제5도는 본 발명의 통신 모뎀의 실시예중 수신부에 대한 회로도이다.5 is a circuit diagram of a receiver in an embodiment of the communication modem of the present invention.

본 발명은 위상검출기, 루프필터 및 전압제어 발진기를 포함하는 위상동기 루프(PLL)회로를 주파수 발생의 발진자로 하는 RF모뎀 방식의 송신부; 및, 위상검출기, 루프필터 및 전압제어 발진기를 포함하는 위상동기 루프(PLL)회로를 국부발진자로 하는 수퍼헤테로다인 방식의 수신부를 포함하는 위상동기 루프회로를 가지는 주파수전이 키잉(Keying)방식의 무선통신 모뎀에서,상기 수신부가 검파기 및, 상기 검파기의 출력단자에 직렬로 연결되는 커패시터, 상기 커패시터에 직렬로 연결되는 저항, 상기 저항에 직렬로 연결되고 상기 검파기로부터 검출된 신호의 상하한을 각각 슬라이싱하는 직렬로 연결된 두개의 차동 증폭기를 포함하는 데이터 슬라이서를 더 포함하는 것을 특징으로 하는 위상동기 루프회로를 가지는 주파수전이 키잉(Keying)방식의 이동통신 중계기용 무선통신 모뎀에 관한 것이다.The present invention provides an RF modem transmitter comprising a phase locked loop (PLL) circuit including a phase detector, a loop filter, and a voltage controlled oscillator as an oscillator for frequency generation; And a phase locked loop circuit including a super heterodyne receiver having a phase locked loop (PLL) circuit including a phase detector, a loop filter, and a voltage controlled oscillator as a local oscillator. In the communication modem, the receiver slicing a detector and a capacitor connected in series to the output terminal of the detector, a resistor connected in series to the capacitor, the upper and lower limits of the signal connected in series to the resistor and detected from the detector, respectively The present invention relates to a wireless communication modem for a frequency shifting keying type mobile communication repeater having a phase-locked loop circuit further comprising a data slicer including two differential amplifiers connected in series.

이하 첨부도면을 참조하여 본 발명의 바람직한 구체예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도1은 본 발명의 전체 시스템에 대한 실시예를 나타낸 시스템 개략도이다. 도1에 나타낸 바와 같이 본 발명은 일반적인 RF모뎀에서, 일반적으로 사용하는 크리스탈 발진자를 대신하는 PLL회로의 발진기를 포함하는 변조기와 상기 변조된 신호를 송신에 충분하도록 증폭하는 증폭기로 구성되는 송신부, 수신된 미약한 신호를 증폭하는 증폭기와 증폭된 신호를 PLL회로의 국부발진기에서 발생된 중간 주파수를 이용하여 디지털 신호로 복조하는 복조기로 구성되는 수퍼헤테로다인 방식의 수신부 및 상기 송수신에 사용되어지는 안테나를 포함하는 형태로 구성된다.1 is a system schematic diagram showing an embodiment of the entire system of the present invention. As shown in FIG. 1, the present invention is a transmission part comprising a modulator including an oscillator of a PLL circuit in place of a crystal oscillator which is generally used in a general RF modem, and an amplifier that amplifies the modulated signal sufficiently for transmission. And a super heterodyne receiver comprising an amplifier for amplifying a weak signal and a demodulator for demodulating the amplified signal into a digital signal using an intermediate frequency generated by a local oscillator of a PLL circuit. It is configured to include.

도2는 본 발명의 통신 모뎀의 실시예중 송신부에 대한 블록도이다. 즉, 상기 도1에서 나타낸 송신부를 보다 상세히 나타낸 블록도이다. 즉, 디지털 신호를 받아위상검출기가 포함된 PLL IC에 입력되고 이는 PLL IC와 루프필터, 전압제어 발진기로 구성되는 루프회로가 형성되어져 국부 발진기의 역할을 하고 이를 통하여 RF반송파를 발진하고 이를 FSK변조회로에서 전압변화 데이터 신호인 입력 디지털 신호를 기준으로 하는 주파수 변조를 실행한다. 상기 변조되어진 신호는 증폭기를 통하여 희망하는 고주파 출력레벨만큼 증폭을 하고, 신호에 포함된 고조파 성분을 제거하기 위한 저역통과필터(Low Pass Filter)를 통과하여 안테나를 통하여 송신되어진다.2 is a block diagram of a transmitter in an embodiment of the communication modem of the present invention. That is, a block diagram showing in more detail the transmitter shown in FIG. That is, it receives a digital signal and inputs it to a PLL IC including a phase detector, and a loop circuit composed of a PLL IC, a loop filter, and a voltage controlled oscillator is formed to act as a local oscillator, thereby oscillating an RF carrier, and modulating the FSK. The circuit performs frequency modulation based on the input digital signal, which is a voltage change data signal. The modulated signal is amplified by a desired high frequency output level through an amplifier and transmitted through an antenna through a low pass filter for removing harmonic components included in the signal.

이외에 PLL IC의 동기(Lock)가 외부의 전기적인 영향을 받거나 전원의 불안정 등의 영향에 의해 풀어질 경우 비동기 검출회로에서 PLL IC로부터 이를 감지하여 마이크로프로세서에 전달하고 마이크로프로세서는 이를 PLL IC에 데이터를 다시 보내어 동기를 유지하게 할 뿐만 아니라, 마이크로프로세서에서 송신출력단속회로에도 신호를 전달하여 전압제어발진기와 FSK변조회로 및 증폭기에서 송신출력이 단속되도록 하는 것이다.In addition, when the lock of the PLL IC is released by an external electrical influence or an unstable power supply, the asynchronous detection circuit detects it from the PLL IC and delivers it to the microprocessor, and the microprocessor sends the data to the PLL IC. In addition to maintaining the synchronization by sending the signal again, the microprocessor also transmits a signal to the transmission output control circuit so that the transmission output is interrupted in the voltage controlled oscillator, the FSK modulation circuit, and the amplifier.

이상의 도2와 같은 블록도를 기준으로 도3은 본 발명의 통신 모뎀의 실시예중 송신부에 대한 회로도를 나타내고 있다. 즉, 송신부는 전압제어 발진기 및 FSK변조회로, 여진증폭회로, 전력증폭회로, 송신출력단속회로, 저역통과필터, 루프필터회로, 데이터 완충증폭회로, 클럭발진 및 저역변조보상회로, PLL IC부, 비동기 검출 (UNLOCK DETECTOR)회로, 전압안정화회로 그리고 마이크로프로세서 회로로 구성 되어있다.Based on the block diagram as shown in FIG. 2, FIG. 3 shows a circuit diagram of the transmitter in the embodiment of the communication modem of the present invention. That is, the transmitter includes a voltage controlled oscillator, an FSK modulation circuit, an excitation amplifier circuit, a power amplifier circuit, a transmission output interrupt circuit, a low pass filter, a loop filter circuit, a data buffer amplifier circuit, a clock oscillation and a low frequency modulation compensation circuit, a PLL IC unit, It is composed of UNLOCK DETECTOR circuit, voltage stabilization circuit and microprocessor circuit.

Q3 트랜지스터를 비롯한 주변회로로 구성된 LC발진회로에서 송신 주파수에해당되는 RF반송파를 발진하고 D2, D3에서 주파수를 가변 할 수 있는 2개의 가변용량 다이오드를 도3과 같이 구성하여 적은 전압으로 큰 주파수 변화를 가져올 수 있도록 하였다. 이를 통하여 PLL IC에서 위상 검파한 DC전압이 인가되어 주파수변동을 안정화시키는 역할을 한다.In the LC oscillation circuit composed of Q3 transistors and other peripheral circuits, two variable capacitance diodes capable of oscillating an RF carrier corresponding to the transmission frequency and varying the frequencies at D2 and D3 are configured as shown in FIG. To bring it. Through this, the DC voltage detected by the phase from the PLL IC is applied to stabilize the frequency variation.

PLL회로 루프는 이 회로에서 발진되는 신호를 여진증폭기를 거쳐 전력증폭기에 전달하게 되는데 일부는 C8을 거쳐 U2 PLL IC에 입력이 되면 프리스케일러를 거치고 프로그램 카운터를 거쳐 위상비교기에 가해지고 클럭 발진주파수를 분주하여 만든 기준비교신호와 비교되어 위상 비교값을 U2 PLL IC의 6번 핀에서 얻어진다. 이 비교값은 DC전압의 변화 신호인데 상기 비교값을 완전한 DC로 만들기 위해 루프필터를 통과한다. 이 전압이 상기 기술한 두 다이오드 D2, D3에 가해져 안정된 임의의 주파수가 지속적으로 발생된다.The PLL circuit loop delivers the oscillating signal from the circuit through the excitation amplifier to the power amplifier. Part of it is input through the C8 to the U2 PLL IC, then through the prescaler and through the program counter to the phase comparator and divides the clock oscillation frequency. The phase comparison value is obtained at pin 6 of the U2 PLL IC by comparison with the reference comparison signal. This comparison value is a change signal of the DC voltage, which is passed through a loop filter to make the comparison value complete DC. This voltage is applied to the two diodes D2 and D3 described above to generate a stable arbitrary frequency.

주파수전이 키잉(Frequency Shift Keying : FSK)변조는 주파수의 변조이므로 C13과 D4가변용량 다이오드를 연결 D4 다이오드의 용량이 변화하면 발진 주파수가 변화 할 수 있도록 하여 여기에 전압변화 데이터신호를 인가하여 변조를 한다.Frequency Shift Keying (FSK) modulation is frequency modulation, so connect C13 and D4 variable capacitance diodes so that the oscillation frequency can be changed when the capacitance of D4 diode is changed. do.

이렇게 하여 발생된 신호는 안정되고 깨끗한 희망신호만 얻어지는데 이 신호를 전력증폭 회로인 Q1 트랜지스터에서 희망하는 고주파 출력레벨 만큼 증폭을 하여 저역통과필터를 통하여 신호를 출력한다. 저역통과필터는 신호에 포함된 고조파 성분을 제거하는 역할을 한다.The signal generated in this way obtains only a stable and clean desired signal. The signal is amplified by the desired high frequency output level in the Q1 transistor, which is a power amplification circuit, and output the signal through the low pass filter. The low pass filter removes harmonic components included in the signal.

상기에서 기술한 바와 같이 비동기 검출회로는 PLL의 동기가 외부의 전지적인 영향을 받거나 전원의 불안정 등의 영향에 의해 풀어질 경우 이 회로에서 감지하여 마이크로프로세서에 전달하면 PLL데이터를 다시 PLL IC에 보내어 동기(LOCK)을 유지하는 회로이다.As described above, when the synchronization of the PLL is released by external battery influence or the instability of the power supply, the asynchronous detection circuit detects the circuit and transmits the PLL data back to the PLL IC. It is a circuit that keeps LOCK.

이와는 별도로 수신부의 경우는 도4에 본 발명의 통신 모뎀의 실시예중 수신부에 대한 블록도를 나타내었다. 수신부는 일반적인 헤테로다인 방식을 채용한 것으로 종래의 기술과 같으나 국부발진기를 송신부와 같이 PLL IC, 루프필터 및 전압제어발진회로를 포함하는 PLL회로로 구성되어진다. 안테나로부터 수신되어진 신호가 입력되면 미약해진 신호를 고주파 증폭회로가 증폭하고 혼합회로에서 PLL회로를 통하여 발생된 중간주파수(IF)의 신호와 수신된 신호를 혼합하여 중간주파 증폭, 진폭제한 및 FM검파회로가 포함된 IF모듈로 입력된다. 입력되어진 신호는 중간주파수대역에서 복조가 완료되고 데이터 슬라이서를 거쳐 상하한의 초과값을 제거하고 레벨버퍼를 통하여 TTL 레벨의 신호로 변환하여 연결되어진 디지털 디바이스에 입력된다.Apart from this, in the case of the receiver, a block diagram of the receiver in the embodiment of the communication modem of the present invention is shown in FIG. The receiver adopts a general heterodyne scheme and is the same as the conventional art, but the local oscillator is composed of a PLL circuit including a PLL IC, a loop filter, and a voltage controlled oscillator circuit like the transmitter. When the signal received from the antenna is input, the weak signal is amplified by the high frequency amplification circuit, and the intermediate frequency amplification, amplitude limitation, and FM detection are performed by mixing the received signal with the intermediate frequency (IF) signal generated by the PLL circuit in the mixing circuit. Input to the IF module containing the circuit. The input signal is input to the connected digital device after demodulation is completed in the intermediate frequency band, the excess value of the upper and lower limit is removed through the data slicer, and converted into a TTL level signal through the level buffer.

이외에 무신호시의 노이즈출력을 막기 위하여 수신 IF IC에서 수신신호강도(RSSI)값을 검출하여 뮤트(Mute)레벨조절회로를 고쳐 마이크로프로세서에 입력하고 무신호(Mute)판단에 따라 마이크로프로세서는 PLL IC에 주파수 데이터를 입력하고 연결되어진 디지털 디바이스로의 출력은 마이크로프로세서로부터 무신호에 해당하는 출력을 전달하도록 구성할 수 있다.In addition, in order to prevent noise output during no signal, receiving signal intensity (RSSI) value is detected in the receiving IF IC, and the mute level control circuit is corrected and input to the microprocessor. The frequency data input to the output and the output to the connected digital device can be configured to deliver an output corresponding to no signal from the microprocessor.

이상의 도4와 같은 블록도를 기준으로 도5는 본 발명의 통신 모뎀의 실시예중 수신부에 대한 회로도를 나타내고 있다. 즉, 수신회로는 국부발진기를 송신기와 마찬가지인 PLL회로를 채용하고 송신기로부터 신호가 입력되면 미약해진 신호를 고주파증폭 회로에서 약 15dB증폭하여 혼합회로에서 PLL국부발진 신호와 혼합하여진다. 국부 발진신호는 수신신호 보다 10.7MHz 낮은 신호를 발생하여 수신신호와 혼합하여 10.7MHz의 중간주파수를 얻는다. 이 신호는 약 10dB의 증폭이 이루어지는 중간주파증폭, 진폭제한 및 FM검파회로 기능이 내장된 중간주파(IF) IC에 입력되어져 증폭, 진폭제한, FM검파 등이 이루어진다.5 shows a circuit diagram of a receiver in an embodiment of the communication modem of the present invention based on the block diagram as shown in FIG. That is, the reception circuit adopts a local oscillator PLL circuit similar to the transmitter, and when a signal is input from the transmitter, the weak signal is amplified by about 15 dB in the high frequency amplification circuit and mixed with the PLL local oscillation signal in the mixing circuit. The local oscillation signal generates a signal 10.7MHz lower than the received signal and mixes with the received signal to obtain an intermediate frequency of 10.7MHz. This signal is input to an intermediate frequency (IF) IC with built-in intermediate frequency amplification, amplitude limiting, and FM detection circuitry for approximately 10dB of amplification, resulting in amplification, amplitude limitation, and FM detection.

IF IC에서 수신되어진 FSK변조신호를 복조하고 이 신호를 다시 데이터 슬라이서 회로에 가해지게 되는데, 데이터 슬라이서 회로는 수신부에서 FSK검파를 하여 얻어진 신호를 정확한 데이터의 모양으로 만들어주는 회로이며 이회로에서 데이터의 Duty Cycle의 재현하는 중요한 역할을 하게 된다. 따라서 종래의 데이터 슬라이서회로는 수신 검파기에서 출력되는 신호에서 직류성분을 직접 검출하여 이를 오프셋(OFFSET)전압으로 이용하는 결합형태를 가지고 있으나 상기 종래의 방법은 송신 주파수가 변동되거나 수신 국부발진주파수가 변동되면 데이터의 듀티 사이클(DUTY CYCLE)이 변동되어버리는 현상이 발생되어 데이터가 소실되는 문제를 발생시킨다. 따라서 본 발명에서는 복조기에서 출력되는 신호의 직류성분에 따른 OFFSET전압을 사용하지 않고 도5에서와 같이 수신부가 검파기 및 상기 검파기의 출력단자에 직렬로 연결되는 커패시터, 상기 커패시터에 직렬로 연결되는 저항, 상기 저항에 직렬로 연결되고 상기 검파기로부터 검출된 신호의 상하한을 각각 슬라이싱하는 직렬로 연결된 두개의 차동 증폭기를 포함하는 데이터 슬라이서를 포함하도록 구성하였다. 즉, 데이터 슬라이서 회로의 연산증폭기(OP-Amp)의 기준전압 입력단의 전단에 커패시터와 저항이 직렬로 연결되어 데이터가 입력되면■커패시터에 충전이 되어지는때에 데이터의 "H"상태와 "L"상태의 교번에 따라 그 중간값이■기준전압으로 유지되어지는 교류적으로 결합하는 방식으로서 데이터의 평균 OFFSET 레벨을 인식하여 OFFSET점을 자동으로 유지하는 방식을 채용하였다. 이로써 본 발명은 약간의 주파수변화에 Duty Cycle의 변화가 거의 없는 것이 특징이고 안정된 데이터의 수신이 가능하다. 즉, 본 발명의 방식은 송신주파수 및 수신 국부발진주파수가 다소 변동이 있어도 데이터 DUTY 사이클을 일정하게 유지를 한다. 이렇게 수신되는 데이터는 다시 레벨버퍼회로를 통하여 TTL신호로 변환하여 출력되게 된다.The FSK modulated signal received from the IF IC is demodulated and the signal is applied to the data slicer circuit again. The data slicer circuit is a circuit that makes the signal obtained by FSK detection at the receiver into the correct data shape. It plays an important role in reproducing the duty cycle. Therefore, the conventional data slicer circuit has a coupling type that directly detects a DC component in a signal output from the reception detector and uses it as an offset voltage. However, the conventional method has a variation in transmission frequency or reception local oscillation frequency. The duty cycle of the data fluctuates, causing data loss. Therefore, in the present invention, without using the offset voltage according to the DC component of the signal output from the demodulator, as shown in Figure 5, a capacitor connected in series to the detector and the output terminal of the detector, a resistor connected in series to the capacitor, And a data slicer including two differential amplifiers connected in series to the resistor and serially slicing the upper and lower limits of the signal detected from the detector. That is, when data is inputted by connecting a capacitor and a resistor in series at the front end of the reference voltage input terminal of the operational amplifier (OP-Amp) of the data slicer circuit, when the capacitor is charged, the "H" state and the "L" "As the alternating state, the intermediate value maintains the reference voltage alternatingly, and adopts the method of recognizing the average offset level of data and automatically maintaining the offset point. As a result, the present invention is characterized in that the duty cycle is little changed in the slight frequency change, and stable data can be received. That is, the method of the present invention keeps the data duty cycle constant even if the transmission frequency and the reception local oscillation frequency vary slightly. The received data is converted into a TTL signal through the level buffer circuit and output again.

또한 앞에서도 설명하였듯이 상기 회로에 추가적으로 무신호시의 노이즈출력을 막아주는 무신호(MUTING)회로기능을 포함할 수 있다. 즉, 수신IF IC에서 보내어진 수신신호 강도(RSSI)전압을 AD입력포트에 입력받은 마이크로 프로세서에서는 무신호시의 PLL 주파수 데이터를 PLL IC에 써넣고 무신호시의 출력값은 소프트웨어적으로 최적으로 제어된 값을 레벨버퍼회로에 입력하도록 하였다.In addition, as described above, the circuit may further include a muting circuit function that prevents noise output during no signal. In other words, the microprocessor that receives the received signal strength (RSSI) voltage sent from the receiving IF IC into the AD input port writes the PLL frequency data at no signal into the PLL IC, and the output value at no signal is optimally controlled by software. Is input to the level buffer circuit.

본 발명은 위상검출기, 루프필터 및 전압제어 발진기를 포함하는 위상동기 루프(PLL)회로를 주파수 발생의 발진자로 하는 RF모뎀 방식의 송신부와 위상검출기, 루프필터 및 전압제어 발진기를 포함하는 위상동기 루프(PLL)회로를 국부발진자로 하는 수퍼헤테로다인 방식의 수신부를 포함하는 것을 특징으로 하는 위상동기 루프회로를 가지는 주파수전이 키잉(Keying)방식의 이동통신 중계기용 무선통신 모뎀으로서 종래의 크리스탈 발진자의 물리적 특성에 의하여 회로의 특성이 결정되어지는 크리스탈 발진자를 이용한 RF모뎀에 비하여 주파수 변동율의 변화가 적고 변조 직진성이 향상되며 최대 100Kbps의 데이터 전송속도를 가질 수 있을 뿐만 아니라 -20℃에서 80℃까지 넓은 온도 범위에서 사용이 가능하며 송신 불요파 발생이 극히 적은 무선 통신 모뎀을 구성할 수 있다. 따라서 본 발명의 무선통신 모뎀은 전력 증폭기에서 발열이 심한 이동통신 중계기의 원격 제어용 모뎀으로서 사용될 경우, 그 효과가 더욱 확연히 나타날 것이다.The present invention relates to a phase locked loop (PLL) circuit comprising a phase detector, a loop filter, and a voltage controlled oscillator, an RF modem transmitter having a phase generator, a phase detector, a loop filter, and a voltage controlled oscillator. A wireless modem for frequency-transfer keying-type mobile communication repeater having a phase-locked loop circuit comprising a receiving unit of a superheterodyne type (PLL) circuit as a local oscillator. Compared to the RF modem using the crystal oscillator whose characteristics are determined by the characteristics, the frequency variation rate is less changed, the modulation linearity is improved, and the data transfer rate can be up to 100 Kbps, and the temperature is wide from -20 ℃ to 80 ℃. Wireless modems that can be used in a range and have extremely low transmission Can be configured. Therefore, when the wireless communication modem of the present invention is used as a remote control modem of a mobile communication repeater with high heat generation in the power amplifier, the effect will be more apparent.

또한, 수신부의 경우는 데이터 평균 오프셋 레벨을 자동인식하여 오프셋 전압을 유지하는 방식의 데이터 슬라이서를 적용함에 따라 주파수 변동에 따른 데이터 듀티 사이클의 변동을 최소화하여 데이터 손실을 줄일 수 있을 뿐만 아니라 무신호시의 데이터 처리를 마이크로 프로세서를 이용한 소프트 웨어적 처리를 통하여 보다 최적화된 무신호 제어가 가능하도록 하였다.In addition, in the case of the receiver, the data slicer which maintains the offset voltage by automatically recognizing the data average offset level is applied, thereby minimizing the fluctuation of the data duty cycle due to the frequency fluctuation and reducing the data loss. Data processing can be optimized for signalless control through software processing using a microprocessor.

Claims (4)

위상검출기, 루프필터 및 전압제어 발진기를 포함하는 위상동기 루프(PLL)회로를 주파수 발생의 발진자로 하는 RF모뎀 방식의 송신부; 및, 위상검출기, 루프필터 및 전압제어 발진기를 포함하는 위상동기 루프(PLL)회로를 국부발진자로 하는 수퍼헤테로다인 방식의 수신부를 포함하는 위상동기 루프회로를 가지는 주파수전이 키잉(Keying)방식의 무선통신 모뎀에서,An RF modem transmission unit using a phase locked loop (PLL) circuit including a phase detector, a loop filter, and a voltage controlled oscillator as an oscillator for frequency generation; And a phase locked loop circuit including a super heterodyne receiver having a phase locked loop (PLL) circuit including a phase detector, a loop filter, and a voltage controlled oscillator as a local oscillator. In a communication modem, 상기 수신부가The receiving unit 검파기; 및,detector; And, 상기 검파기의 출력단자에 직렬로 연결되는 커패시터, 상기 커패시터에 직렬로 연결되는 저항, 상기 저항에 직렬로 연결되고 상기 검파기로부터 검출된 신호의 상하한을 각각 슬라이싱하는 직렬로 연결된 두개의 차동 증폭기를 포함하는 데이터 슬라이서를 더 포함하는 것을 특징으로 하는 위상동기 루프회로를 가지는 주파수전이 키잉(Keying)방식의 이동통신 중계기용 무선통신 모뎀.A capacitor connected in series to the output terminal of the detector, a resistor connected in series to the capacitor, and two differential amplifiers connected in series to the resistor and serially slicing the upper and lower limits of a signal detected from the detector. A wireless communication modem for a frequency transfer keying method having a phase-locked loop circuit, further comprising a data slicer. 제1항에서, 상기 송신부가The method of claim 1, wherein the transmitting unit 위상검출기에서 위상동기가 이루어지지 않을 경우 위상비동기를 감지하는 위상비동기 검출기;A phase asynchronous detector for detecting phase asynchronously when phase synchronization is not achieved in the phase detector; 상기 위상비동기 검출기의 비동기 신호에 따라 송신출력 단속신호를 발생하는 마이콤; 및,A microcomputer for generating a transmission output control signal according to an asynchronous signal of the phase asynchronous detector; And, 상기 송신출력단속신호에 따라 송신출력을 차단하는 송신출력단속회로를 더 포함하는 것을 특징으로 하는 위상동기 루프회로를 가지는 주파수전이 키잉(Keying)방식의 이동통신 중계기용 무선통신 모뎀.And a transmission output control circuit for interrupting the transmission output according to the transmission output interruption signal. The wireless communication modem for a mobile communication repeater having a frequency transition keying type having a phase locked loop circuit. 제1항에서, 상기 수신부가The method of claim 1, wherein the receiving unit 중간주파수 증폭기 및 진폭제한/FM검파회로를 포함한 중간주파(IF) 모듈 및상기 중간주파 모듈의 수신신호강도 전압으로부터 무신호를 판단하여 무신호시 PLL회로에 주파수 데이터를 제공하고, 무신호임을 출력하는 마이컴을 더 포함하는 것을 특징으로 하는 위상동기 루프회로를 가지는 주파수전이 키잉(Keying)방식의 이동통신 중계기용 무선통신 모뎀.An intermediate frequency (IF) module including an intermediate frequency amplifier and an amplitude limiting / FM detection circuit and a signal is determined from the received signal intensity voltage of the intermediate frequency module to provide frequency data to the PLL circuit when no signal is detected, and outputs that it is no signal. A wireless communication modem for a frequency-transfer keying type mobile communication repeater having a phase-locked loop circuit further comprising a microcomputer. 삭제delete