KR100413468B1 - Data Bit Separate Type Digital Drive Method of Projector System - Google Patents

Data Bit Separate Type Digital Drive Method of Projector System Download PDF

Info

Publication number
KR100413468B1
KR100413468B1 KR10-2001-0082568A KR20010082568A KR100413468B1 KR 100413468 B1 KR100413468 B1 KR 100413468B1 KR 20010082568 A KR20010082568 A KR 20010082568A KR 100413468 B1 KR100413468 B1 KR 100413468B1
Authority
KR
South Korea
Prior art keywords
bit
data bits
voltage
separated
separated data
Prior art date
Application number
KR10-2001-0082568A
Other languages
Korean (ko)
Other versions
KR20030052559A (en
Inventor
김학수
이민호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0082568A priority Critical patent/KR100413468B1/en
Publication of KR20030052559A publication Critical patent/KR20030052559A/en
Application granted granted Critical
Publication of KR100413468B1 publication Critical patent/KR100413468B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/31Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3102Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
    • H04N9/312Driving therefor
    • H04N9/3123Driving therefor using pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 비트분리형 디지털 구동 방식의 LCOS 프로젝터 시스템을 제공하기 위한 것으로서, 데이터비트를 소정 비트씩 묶어 분리하고, 상기 비트분리된 데이터비트에 해당 구동전압을 할당하고, 상기 스캔라인에 의해 온되는 부분의 해당 데이터라인에 상기 할당된 해당 구동전압을 상기 데이터라인에 인가함으로써, 데이터비트를 복수 개로 분리하는 비트분리 방법과, 전압제어 방법을 병행하여 비트분리된 데이터비트에 소정 구동전압을 인가하여 액정의 비선형성을 극복하고, 펄스폭 제어를 더 병행하여 비트분리된 각 데이터비트에 따라서 디스플레이에 인가하는 구동전압의 인가시간을 제어하여 액정의 비선형성을 극복하고, 회로의 동작주파수 및 노이즈를 줄여 더욱 정확한 그레이레벨과 휘도를 제공할 수 있다.The present invention provides a bit-separated digital drive type LCOS projector system, comprising: separating data bits by predetermined bits, assigning a corresponding driving voltage to the bit-separated data bits, and being turned on by the scan line Applying a predetermined driving voltage to the bit-separated data bits in parallel with the bit separation method for separating the data bits into a plurality of data by applying the corresponding driving voltages to the data lines. To overcome the nonlinearity of the device, and to control the driving time of the driving voltage applied to the display according to each data bit separated by the pulse width control in parallel, to overcome the nonlinearity of the liquid crystal, and to reduce the operating frequency and noise of the circuit. It can provide more accurate gray level and brightness.

Description

데이터 비트분리형 디지털 구동 방식의 LCOS 프로젝터 시스템{ Data Bit Separate Type Digital Drive Method of Projector System}Data Bit Separate Type Digital Drive Method of Projector System

본 발명은 디지털 구동 방식의 LCOS(Liquid Crystal on Silicon) 패널을 이용한 프로젝터 시스템에 관한 것이다.The present invention relates to a projector system using a digital drive liquid crystal on silicon (LCOS) panel.

최근 고해상도의 프로젝터와 프로젝션의 사용이 증가하고 있다.Recently, the use of high resolution projectors and projections is increasing.

특히 디지털 TV의 사용이 시작되면서 고해상도로 대형 화면을 가지는 프로젝션용 TV로서의 사용이 증가되고 있다. 그러나, 종래의 제품을 보면 거의 모두가 삼판식을 사용하고 있으며 이는 가격의 상승과 함께 박형의 디스플레이를 만들기 위한 노력이 어렵다는 것을 보여주고 있다. 이와는 별도로 새로운 방식의 디스플레이들이 많이 등장하고 있다.In particular, as the use of digital TVs begins, the use as a projection TV having a large screen with high resolution is increasing. However, in the conventional products, almost all of them use a three-panel type, which shows that it is difficult to make a thin display with rising price. Apart from this, many new displays are emerging.

특별히 관심을 가지게 되는 것이 DMD(Digital Micromirror Dilplay)이다. 이는 작은 거울을 엑츄에이터를 이용하여 반사방향을 조절하여 디스플레이를 만들고 있으나 이는 아주 작은 크기로 거울을 만들기가 어렵기 때문에 가격과 전체 TV의 크기에 제한을 받는다.Of particular interest is DMD (Digital Micromirror Dilplay). This makes the display by adjusting the reflection direction by using a small mirror actuator, but it is limited in price and the size of the entire TV because it is difficult to make the mirror in a very small size.

도1은 종래 기술에 따른 디지털 구동 방식을 이용한 한 스캔타임 동안 원하는 계조를 얻기 위한 데이터라인의 데이터비트 인가 타이밍도이다.1 is a timing diagram of data bit application of a data line for obtaining a desired gray scale for one scan time using a digital driving method according to the related art.

하나의 데이터라인(버스 라인)을 통해 하나의 R, G, B 각 픽셀당 한 스캔타임 동안 인가되는 구동전압을 6비트의 계조로 나타낸 데이터비트를 나타낸 것이다.The data bits representing the driving voltage applied for one scan time for each pixel of one R, G, and B through one data line (bus line) in gray scales of 6 bits are shown.

한 스캔타임 동안 원하는 계조(그레이레벨)를 얻기 위하여 시간의 분리를 행하고 있다.The time division is performed to obtain a desired gradation (gray level) for one scan time.

예를 들어, 6비트의 디지털 신호를 이용하여 계조를 표시하고, VGA(640×3×480)의 해상도를 가진 디스플레이를 프레임 주파수 60Hz로 구동하고,32 채널의 버스 라인으로 제어를 하며, 어드레싱 타임이 3㎲정도라고 가정하는 경우의 LSB 한 비트의 펄스폭은 아래의 수학식1에 의해 계산된다.For example, using a 6-bit digital signal to display gradations, drive a display with VGA (640x3x480) resolution at a frame frequency of 60Hz, control with 32-channel bus lines, and addressing time. The pulse width of one LSB bit in the case of assuming about 3 ms is calculated by the following equation (1).

1/(26*60*640*480*3/32)=9.04㎱1 / (2 6 * 60 * 640 * 480 * 3/32) = 9.04㎱

로 계산이 된다.Is calculated.

이는 주파수로 110MHz가 되고, 이것의 역수는 9.04ns로, 이것은 하나의 버스라인을 통해 하나의 계조 표시를 위해 데이터가 인가되는 최소시간이 9.04ns라는 의미이다.This is 110MHz in frequency and its inverse is 9.04ns, which means that the minimum time that data is applied for displaying one gray level through one busline is 9.04ns.

하지만 이렇게 높은 주파수를 이용해서 회로를 만들 경우, 노이즈의 문제뿐만 아니라 신호의 지연에 의하여 정확한 제어가 힘들고, 또한 구동전압의 최소인가시간이 9.04ns라는 점을 고려할 때, 상기 인가시간이 LC의 최소 반응시간보다 짧은 경우 문제가 발생한다.However, when the circuit is made using such a high frequency, it is difficult to precisely control the signal due to the delay of the signal as well as the noise, and the minimum application time of the driving voltage is 9.04 ns. Problems arise when the reaction time is shorter.

그리고, 이러한 구동전압이 인가되더라도 LC의 반응곡선은 구동전압에 대해 선형적인 투과효율을 나타내지 않고 비선형특성을 갖는다.And even when such a driving voltage is applied, the LC response curve does not show a linear transmission efficiency with respect to the driving voltage and has a nonlinear characteristic.

따라서 이를 보상하여 주기 위해 상기 6비트의 데이터비트보다 많은 데이터 비트를 이용하거나 최소 데이터비트의 발광타임을 조절하는 방법이 있지만, 이는 동작 주파수를 더욱 높이는 결과가 초래한다.Therefore, there is a method of using more data bits than the 6-bit data bits or adjusting the light emission time of the minimum data bits to compensate for this, but this results in a higher operating frequency.

도2는 종래 기술에 따른 디지털 구동 방식을 이용한 LCOS 패널 및 구동회로부를 도시한 것으로, 화소전극(미도시)과, 액정과, R, G, B 각 픽셀당 연결된 스캔라인과 데이터라인이 교차하는 곳에 상기 액정을 구동하는 각 구동부(10)로 구성된다.2 illustrates an LCOS panel and a driving circuit unit using a digital driving method according to the prior art, in which a pixel electrode (not shown), a liquid crystal, and a scan line and a data line connected to each of R, G, and B pixels cross each other. It consists of each drive part 10 which drives the said liquid crystal.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 단판식 LCOS 패널을 이용하고 데이터비트를 복수 개로 분리하는 비트분리 방법과, 전압제어 방법을 병행하여 비트분리된 데이터비트에 소정 구동전압을 인가하여 액정의 비선형성을 극복함으로써 정확한 그레이레벨과 휘도의 제어를 할 수 있는 비트분리형 디지털 구동 방식의 LCOS 프로젝터 시스템을 제공하는데 그 목적이 있다.Therefore, the present invention has been made to solve the above problems, using a single-plate LCOS panel and a bit separation method for separating the data bits into a plurality of, and a voltage control method in parallel with a predetermined drive voltage to the bit separated data bits It is an object of the present invention to provide a bit-separated digital drive type LCOS projector system capable of precise gray level and luminance control by overcoming nonlinearity of liquid crystals by applying a.

본 발명의 다른 목적은 비트분리 방법 및 펄스폭 제어를 병행하여 비트분리된 각 데이터비트에 따라서 디스플레이에 인가하는 구동전압의 인가시간을 제어하여 액정의 비선형성을 극복함으로써 정확한 그레이레벨과 휘도의 제어를 할 수 있는 비트분리형 디지털 구동 방식의 LCOS 프로젝터 시스템을 제공하는데 그 목적이 있다.Another object of the present invention is to control the accurate gray level and luminance by overcoming the non-linearity of the liquid crystal by controlling the application time of the driving voltage applied to the display according to each data bit separated by the bit separation method and the pulse width control in parallel The purpose of the present invention is to provide a LCOS projector system with a bit-separated digital driving method that can be used.

도1은 종래 기술에 따른 디지털 구동 방식을 이용한 한 스캔타임 동안의 데이터비트 인가 타이밍도.1 is a timing diagram of data bit application during one scan time using a digital driving method according to the prior art.

도2는 종래 기술에 따른 디지털 구동 방식을 이용한 LCOS 패널 및 구동회로부를 도시한 도면.2 is a view showing an LCOS panel and a driving circuit unit using a digital driving method according to the prior art.

도3은 본 발명에 따른 디지털 구동 방식을 이용한 한 스캔타임 동안의 데이터비트 인가 타이밍도.3 is a timing diagram of data bit application during one scan time using the digital driving method according to the present invention;

도4는 본 발명에 따른 비트분리형 디지털 구동 방식의 LCOS 패널 및 그 구동회로부를 도시한 도면.4 is a diagram illustrating a bit-separated digital driving type LCOS panel and a driving circuit portion thereof according to the present invention.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

200 : 전압제어부 210, 220 : 저항체인200: voltage control unit 210, 220: resistance chain

300 : 제1 선택부 400 : 제2 선택부300: first selection unit 400: second selection unit

500 : LCOS 패널 600 : 구동회로부500: LCOS panel 600: drive circuit

상기와 같은 목적을 달성하기 위한 본 발명에 따른 비트분리형 디지털 구동 방식의 LCOS 프로젝터 시스템의 특징은 다수 개의 스캔라인과 데이터라인에 의해 픽셀을 정의하고, 소정의 분자배열을 갖는 액정을 구비하고, 상기 액정에 의해 외부로부터 입력되는 빛을 투과 및 반사하여 디스플레이하는 LCOS 패널; 데이터비트를 소정 비트씩 묶어 분리하고, 상기 비트분리된 데이터비트에 해당 구동전압을 할당하고, 상기 스캔라인에 의해 온되는 부분의 해당 데이터라인에 상기 할당된 해당구동전압을 상기 데이터라인에 인가하는 구동회로부; 상기 LCOS 패널로부터 반사된 빛을 투사하는 스크린을 포함하여 구성되는데 있다.A feature of the bit-separated digital drive type LCOS projector system according to the present invention for achieving the above object is to define a pixel by a plurality of scan lines and data lines, including a liquid crystal having a predetermined molecular arrangement, An LCOS panel for transmitting and reflecting light input from the outside by the liquid crystal; Grouping and separating data bits by predetermined bits, assigning a corresponding driving voltage to the bit-separated data bits, and applying the allocated corresponding driving voltages to the data lines of the portions turned on by the scan lines. Driving circuit unit; And a screen for projecting light reflected from the LCOS panel.

상기 구동회로부는 비트분리된 데이터비트(6비트의 데이터비트를 2비트 분리하고 분리된 데이터비트를 B1, B2, B3로 예시)에 따라 상기 해당 구동전압의 전압값을 제어하며, 상기 비트분리된 데이터비트에 따라 상기 해당 구동전압이 인가되는 시간을 추가하여 제어한다.The driving circuit unit controls the voltage value of the corresponding driving voltage according to the bit-separated data bits (two bits of 6-bit data bits are separated and the separated data bits are illustrated as B1, B2, and B3). According to the data bits, the time for which the corresponding driving voltage is applied is added and controlled.

또한 상기 구동회로부는 비트분리된 데이터비트(B1, B2, B3)에 따라 상기 해당 구동전압이 인가되는 시간간격만을 제어할 수 있다.In addition, the driving circuit unit may control only a time interval in which the corresponding driving voltage is applied according to the bit-separated data bits B1, B2, and B3.

그리고, 상기 구동회로부는 상기 비트분리된 데이터비트(B1, B2, B3)를 저장하는 래치; 상기 각 비트분리된 데이터비트 당 각각의 가중치에 따른 종속전압을 출력하는 전압제어부(B1:V1~V4, B2:V5~V8, B3:V9~V12); 상기 각 비트분리된 데이터비트 중 동일 가중치(00,01,10,11)에 해당하는 종속전압 별((V1, V5, V9),(V2,V6,V10),(V3,V7,V11), (V4,V8,V12))로 입력하여 상기 데이터비트의 비트분리 제어신호를 입력받고, 상기 래치에 저장된 비트분리된 데이터비트의 가중치에 따라 해당 종속전압(vol1~vol4)을 출력하는 제1 선택부; 상기 제1 선택부로부터 출력된 해당 종속전압(vol1~vol4) 중 하나를 선택출력하여 상기 데이터라인에 인가하는 제2 선택부; 상기 LCOS 패널의 스캔라인에 스캔신호 인가시 온되면 상기 데이터라인에 상기 해당 종속전압 중 하나를 상기 구동전압으로 인가하는 스위치 소자를 포함하여 구성된다.The driving circuit unit may include a latch configured to store the bit-separated data bits B1, B2, and B3; A voltage controller (B1: V1 to V4, B2: V5 to V8, and B3: V9 to V12) for outputting a dependent voltage according to each weight for each bit-separated data bit; The dependent voltages ((V1, V5, V9), (V2, V6, V10), (V3, V7, V11) corresponding to the same weight (00, 01, 10, 11) among the data bits separated from each bit, (V4, V8, V12)) to receive the bit separation control signal of the data bit and to select the first voltage outputting the dependent voltages vol1 to vol4 according to the weight of the bit separated data bit stored in the latch. part; A second selector configured to selectively output one of the dependent voltages vol1 to vol4 output from the first selector and apply the selected voltage to the data line; When a scan signal is applied to a scan line of the LCOS panel, the switch device is configured to apply one of the dependent voltages to the data line as the driving voltage.

상기 제1 선택부는 상기 비트분리된 데이터비트에 따라 제1 선택부에 비트분리 제어신호를 인가하는 분리제어부를 포함하여 구성되고, 상기 전압제어부는 상기 비트분리된 데이터비트당 각각 복수 개의 저항이 직렬로 연결되고, 상기 비트분리된 데이터비트의 수에 해당하는 수의 저항체인으로 구성된다.The first selector includes a separation controller for applying a bit separation control signal to the first selection unit according to the bit separated data bits, and the voltage controller includes a plurality of resistors in series for each of the bit separated data bits. And a number of resistor chains corresponding to the number of bit-separated data bits.

본 발명의 특징에 따른 작용은 데이터라인에 인가되는 데이터비트를 비트분리함으로서 데이터비트가 인가되는 시간을 길게 하여 액정의 응답시간보다 길도록 데이터비트를 인가할 수 있어 원하는 그레이레벨을 얻을 수 있고, 또한 비트분리된 데이터비트를 전압제어하여 액정의 비선형성을 극복함으로써 LCOS 프로젝터 시스템의 정확한 그레이레벨과 휘도의 제어를 할 수 있다.The operation according to the feature of the present invention is to separate the data bits applied to the data line by extending the time the data bits are applied to apply the data bits longer than the response time of the liquid crystal to obtain the desired gray level, In addition, voltage-controlled bit-separated data bits overcome the nonlinearity of liquid crystals, enabling accurate gray level and luminance control of LCOS projector systems.

그리고, 펄스폭 제어를 단독으로 혹은 상기 전압제어와 병행하여 비트분리된 각 데이터비트에 따라서 디스플레이에 인가하는 구동전압의 인가시간을 제어하여 액정의 인가전압에 따른 휘도의 비선형성을 극복하여 LCOS 프로젝터 시스템의 부정확한 그레이레벨 및 휘도를 개선할 수 있다.Then, the pulse width control alone or in parallel with the voltage control controls the application time of the driving voltage applied to the display according to each data bit separated by the bit to overcome the nonlinearity of the luminance according to the applied voltage of the liquid crystal. Inaccurate gray level and brightness of the system can be improved.

본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings.

본 발명에 따른 비트분리형 디지털 구동 방식의 LCOS 프로젝터 시스템 의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.A preferred embodiment of the bit-separated digital drive type LCOS projector system according to the present invention will be described with reference to the accompanying drawings.

도3은 본 발명에 따른 비트분리형 디지털 구동 방식을 이용하여 한 스캔타임 동안 원하는 계조(그레이레벨)를 얻기 위한 데이터라인의 데이터비트 인가 타이밍도이다.3 is a timing diagram of data bit application of a data line for obtaining a desired grayscale (gray level) for one scan time using a bit-separated digital driving scheme according to the present invention.

하나의 데이터라인(버스 라인)을 통해 하나의 R, G, B 각 픽셀당 한 스캔타임 동안 인가되는 구동전압을 디지털 구동 방식을 이용하여 한 스캔타임 동안 원하는 계조(그레이레벨)를 얻기 위해 비트분리 방식을 취한다.Drive voltage applied for one scan time for each R, G, and B pixel through one data line (bus line) is separated into bits to obtain a desired gray level (gray level) for one scan time using a digital driving method. Take the way.

예를 들면 6비트의 계조를 나타내기 위해 6비트의 디지털 신호를 이용하고, 2비트씩 묶어 계조를 표시하고, VGA(640×3×480)의 해상도를 가진 디스플레이를 프레임 주파수 60Hz로 구동하고, 32 채널의 버스 라인으로 제어를 하며, 어드레싱 타임이 3㎲정도라고 가정하는 경우, LSB 한 비트의 펄스폭은 수학식 2를 통해 계산된다.For example, use a 6-bit digital signal to display a 6-bit gradation, display the gradation in groups of 2 bits, drive a display with a resolution of VGA (640 x 3 x 480) at a frame frequency of 60 Hz, If the control is performed using a 32-channel bus line and the addressing time is about 3 ms, the pulse width of one bit of LSB is calculated by Equation 2.

1/(23*60*640*480*3/32)=72.3㎱로 계산이 된다.1 / (2 3 * 60 * 640 * 480 * 3/32) = 72.3).

이는 주파수로 약 13.8MHz로 비트분리하지 않는 방법보다 주파수가 낮아짐을 알 수 있고, 이것의 역수는 72.3ns로, 이것은 하나의 버스라인을 통해 하나의 계조 표시를 위해 데이터가 인가되는 최소시간이 72.3ns라는 의미이다.It can be seen that the frequency is lower than the method that does not bit divide to about 13.8 MHz by frequency, and its inverse is 72.3 ns, which means that the minimum time for which data is applied for displaying one gray level through one bus line is 72.3. ns means.

도3과 같이, 상기 6비트의 계조로 데이터를 표시하기 위해 6비트를 각각 2비트씩으로 복수개로 묶어 3개로 분리하여, 1 스캔타임동안 상기 3개로 비트분리된 각 데이터비트 즉, B1, B2, B3에 전압제어를 통해 제어된 소정 구동전압을 할당하여 소정시간 동안 해당 데이터라인에 인가하여 상기 데이터비트에 해당하는 휘도로 픽셀을 디스플레이한다.As shown in Fig. 3, in order to display data in the six-bit grayscale, six bits are divided into three by two bits each, and each of the three data bits divided into three bits during one scan time, that is, B1, B2, A predetermined driving voltage controlled through voltage control is assigned to B3 and applied to the corresponding data line for a predetermined time to display the pixel at the luminance corresponding to the data bit.

어드레싱 타임은 상기 비트분리된 데이터비트가 데이터라인에 인가될 때의 대기 시간이고, 발광타임은 상기 B1, B2, B3에 따른 소정 구동전압이 소정시간 동안 인가될 때의 액정을 통해 투과되는 빛의 발광타임을 나타낸다.An addressing time is a waiting time when the bit-separated data bits are applied to a data line, and a light emitting time is a time of light transmitted through the liquid crystal when a predetermined driving voltage according to the B1, B2 and B3 is applied for a predetermined time. Indicate light emission time.

도4는 본 발명에 따른 비트분리형 디지털 구동 방식의 LCOS 패널 및 그 구동회로부를 도시한 도면이다.4 is a diagram illustrating a bit-separated digital driving type LCOS panel and a driving circuit part thereof according to the present invention.

도4에 도시한 바와 같이, 본 발명에 따른 LCOS 프로젝터 시스템은 다수 개의 스캔라인과 데이터라인에 의해 픽셀을 정의하고, 소정의 분자배열을 갖는 액정(LC)을 구비하고, 상기 액정에 의해 외부로부터 입력되는 빛을 상기 액정에 의해 투과시키고, 투과된 빛을 반사막(미도시)에 의해 다시 반사하여 디스플레이하는 LCOS 패널(500)과, 데이터비트를 소정 비트씩 묶어 분리하고, 상기 비트분리된 데이터비트에 해당 구동전압을 할당하고, 상기 스캔라인에 의해 온되는 부분의 해당 데이터라인에 상기 할당된 해당 구동전압을 상기 데이터라인에 인가하는 구동회로부(600)와, 도시하지 않았지만 상기 LCOS 패널(500)로부터 반사된 빛을 투사하는 스크린을 포함하여 구성된다.As shown in Fig. 4, the LCOS projector system according to the present invention defines a pixel by a plurality of scan lines and data lines, has a liquid crystal LC having a predetermined molecular arrangement, and is provided from the outside by the liquid crystal. LCOS panel 500 for transmitting the input light by the liquid crystal, reflecting the transmitted light again by a reflective film (not shown), and separating and separating data bits by predetermined bits, and separating the bit data. A driving circuit unit 600 for allocating a corresponding driving voltage to the data line and applying the allocated driving voltage to the data line in a portion of the data line turned on by the scan line; And a screen for projecting the light reflected from it.

상기와 같은 구동회로부(600)는 스위치 소자(SW), 래치(latch), 버퍼(buffer), 전압제어부(200), 제1 선택부(300) 및 제2 선택부(400)로 구성된다.The driving circuit unit 600 may include a switch element SW, a latch, a buffer, a voltage controller 200, a first selector 300, and a second selector 400.

구동회로부(600)는 도3과 같이 6비트의 데이터비트를 2비트씩 비트분리된 B1, B2, B3의 데이터비트를 받아 들여 상기 래치 및 버퍼를 이용하여 저장하고, vol1~vol4 까지의 전압 중에서 상기 전압제어부(200), 제1 및 제2 선택부(300, 400)에 의해 하나의 전압을 선택하여 상기 비트분리된 데이터비트 B1, B2, B3에 구동전압을 할당하고, 상기 스캔라인에 스캔신호가 인가되어 상기 스위치 소자(SW)가 온되면 데이터라인에 상기 할당된 구동전압을 상기 데이터라인에 인가하여 상기 비트분리된 데이터비트에 해당하는 휘도로 픽셀을 디스플레이하도록 한다.As shown in FIG. 3, the driving circuit unit 600 receives the data bits of B1, B2, and B3, each of which is separated into bits by two bits, and stores the data bits using the latches and buffers, and among the voltages from vol1 to vol4. One voltage is selected by the voltage controller 200 and the first and second selectors 300 and 400 to allocate a driving voltage to the bit-separated data bits B1, B2, and B3, and scan the scan line. When a signal is applied and the switch element SW is turned on, the driving voltage assigned to the data line is applied to the data line to display the pixel at a luminance corresponding to the bit-separated data bit.

그리고, 도5는 상기 전압제어부(200), 제1 선택부(300), 제2 선택부(400)를 상세히 도시한 것으로, 구동회로부(600)의 동작을 도4 및 도5를 참조하여 더 자세히 설명하면 다음과 같다.5 illustrates the voltage controller 200, the first selector 300, and the second selector 400 in detail. The operation of the driving circuit unit 600 is further described with reference to FIGS. 4 and 5. The detailed description is as follows.

상기 래치는 도3과 같이 비트분리된 데이터비트 B1, B2, B3를 저장하고, 상기 전압제어부(200)는 상기 각 비트분리된 데이터비트 당 각각의 가중치에 따른 종속전압(V1~V12)을 출력한다.The latch stores the bit-separated data bits B1, B2, and B3 as shown in FIG. 3, and the voltage controller 200 outputs the dependent voltages V1 to V12 according to respective weights for each of the bit-separated data bits. do.

그리고 전압제어부(200)는 상기 비트분리된 데이터비트 B1, B2, B3 및 상기 비트분리된 데이터비트의 가중치 00, 01, 10, 11에 따른 다수 개의 종속전압 V1~V12를 출력한다. 즉, 데이터비트가 2비트씩 비트분리 되었다면 예를 들어, 가중치가 00인 경우에 B1, B2, B3는 V1, V5, V9를 출력하고, 01인 경우 V2, V6, V10을 출력하고, 10인 경우 V3, V7, V11을 출력하고, 11인 경우 V4, V8, V12을 출력하며, 데이터비트가 B1인 경우 가중치에 따라 V1 ~ V4 중 하나를 출력하고, B2인 경우 가중치에 따라 V5 ~ V8을 출력하고, B3인 경우 가중치에 따라 V9 ~ V12를 출력한다.The voltage controller 200 outputs a plurality of dependent voltages V1 to V12 according to the weighted data bits B1, B2, B3 and the weighted bits 00, 01, 10, and 11 of the bit separated data bits. That is, if the data bits are separated by 2 bits, for example, when the weight is 00, B1, B2, and B3 output V1, V5, and V9, and when 01, V2, V6, and V10 are output. In the case of V3, V7, and V11, in case of 11, V4, V8, and V12 are output.In the case of data bit B1, one of V1 ~ V4 is output according to the weight. In case of B2, V5 ~ V8 is output according to the weight. In case of B3, V9 ~ V12 are output according to the weight.

그리고 상기 제1 선택부(300)는 상기 각 비트분리된 데이터비트 중 동일 가중치(00,01,10,11)에 해당하는 종속전압 별로 입력하여 각 데이터비트의 상위~하위 비트 즉, B1, B2, B3에 따른 제어신호, 즉 B1, B2, B3 인지 정보를 갖는 제어신호를 분리제어부로부터 입력받아 제어신호에 따라 해당 종속전압 vol1~vol4을 출력한다.The first selector 300 inputs each of the dependent voltages corresponding to the same weight (00, 01, 10, 11) among the data bits separated from each bit, so that the upper to lower bits of each data bit, that is, B1 and B2 , The control signal according to B3, that is, the control signal having the B1, B2, B3 recognition information is input from the separate control unit and outputs the dependent voltages vol1 to vol4 according to the control signal.

즉, 제1 선택부(300)는 4개의 3×1 먹스(mux)로 구성되고, 가중치가 00 인경우 (V1, V5, V9)를 묶어 vol1을 출력하고, 마찬가지로 가중치가 01 인 경우 (V2,V6,V10)을 묶어 vol2로 출력하고, 가중치가 10인 경우 (V3,V7,V11)를 묶어 vol3로 출력하고, 가중치가 11인 경우 (V4,V8,V12)을 묶어 vol4로 출력한다.That is, the first selector 300 is composed of four 3 × 1 muxes, and when the weight is 00, the (V1, V5, V9) is bundled to output vol1, and when the weight is 01 (V2) , V6, V10 are bundled and output as vol2. If the weight is 10, (V3, V7, V11) is bundled and output as vol3. If the weight is 11, (V4, V8, V12) is bundled and output as vol4.

예를 들어, 제어신호로부터 B1의 신호가 인가되면 가중치 00, 01, 10, 11에 따라 v1~v4 중 하나의 구동전압을 출력하고, B2의 신호가 인가되면 가중치 00, 01, 10, 11에 따라 v5~v8 중 하나의 구동전압을 출력하고, B3의 신호가 인가되면 가중치 00, 01, 10, 11에 따라 v9~v12 중 하나의 구동전압을 출력한다.For example, when a signal of B1 is applied from a control signal, one driving voltage of v1 to v4 is output according to the weights 00, 01, 10, and 11, and when a signal of B2 is applied, the weight is 00, 01, 10, 11. Accordingly, one driving voltage of v5 to v8 is output, and when a signal of B3 is applied, one driving voltage of v9 to v12 is output according to the weights 00, 01, 10, and 11.

그러면 제2 선택부(400)는 상기 래치에 저장된 비트분리된 데이터비트 B1, B2, B3에 따라 상기 제1 선택부(300)의 해당 종속전압 vol1~vol4 중 하나를 선택하여 상기 데이터라인에 인가한다.Then, the second selector 400 selects one of the corresponding dependent voltages vol1 to vol4 of the first selector 300 and applies it to the data line according to the bit-separated data bits B1, B2, and B3 stored in the latch. do.

그러나 LC의 반응곡선은 이러한 비트분리에 의해 인가되는 구동전압에 대해 선형적인 투과효율을 나타내지 않고 비선형특성을 갖는다.However, the LC response curve does not show linear transmission efficiency with respect to the driving voltage applied by this bit separation and has a nonlinear characteristic.

따라서 LC 반응곡선의 비선형성을 보상해 주기 위해서는 최소 펄스폭은 그대로 두고, 도5와 같이 저항체인에서 저항값을 조절하여 전압을 조절하여 해결한다.Therefore, in order to compensate for the nonlinearity of the LC response curve, the minimum pulse width is left as it is, and it is solved by adjusting the voltage by adjusting the resistance value in the resistor chain as shown in FIG.

즉, 상기 구동회로부(600)는 비트분리된 데이터비트 B1, B2, B3 및 각 데이터비트의 가중치에 따라 상기 구동전압의 전압값을 제어함으로서 LC 반응곡선의 비선형성을 보상한다.That is, the driving circuit unit 600 compensates the non-linearity of the LC response curve by controlling the voltage value of the driving voltage according to the data bits B1, B2, B3, and the weight of each data bit.

상기 비트분리된 상기 각 데이터비트 B1, B2, B3에 할당된 소정 구동전압이 인가되는 시간은 동일하게 유지하고, 상기 비트분리된 각 데이터비트 B1, B2, B3의 각각의 가중치 00, 01, 10, 11 에 따른 구동전압을 상기 구동전압 값으로 인가한다.The time for which the predetermined driving voltage allocated to each of the bit-separated data bits B1, B2, and B3 is applied is maintained the same, and the respective weights of each of the bit-separated data bits B1, B2 and B3 are 00, 01, and 10 , 11 is applied as the drive voltage value.

상기 구동전압은 비트분리된 각 데이터비트 B1, B2, B3의 각각의 가중치에 따른 발광의 세기의 합이 그레이레벨에 따라 선형적인 값을 갖도록 계산값에 의해 결정되는 것으로, 이로써 액정의 비선형성을 보상한다.The driving voltage is determined by a calculated value such that the sum of the intensity of light emission according to each weight of each of the bit-separated data bits B1, B2, and B3 has a linear value according to the gray level, thereby reducing the nonlinearity of the liquid crystal. To compensate.

따라서 도5와 같이 비트분리된 데이터비트당 각각 복수 개의 저항이 직렬로 연결되고, 상기 비트분리된 데이터비트의 수에 해당하는 수의 저항체인으로 구성된 전압제어부(200)를 이용한다.Therefore, as shown in FIG. 5, a plurality of resistors are connected in series for each bit-separated data bit, and a voltage control unit 200 including resistance chains corresponding to the number of the bit-separated data bits is used.

여기서는 분리된 데이터비트가 B1, B2, B3이므로 B1, B2, B3에 각각 해당되는 저항체인을 각각 210, 220, 230으로 도시하였다.In this case, since the separated data bits are B1, B2, and B3, resistor chains corresponding to B1, B2, and B3 are illustrated as 210, 220, and 230, respectively.

그리고 상기 각 저항체인 210, 220, 230의 각 저항은 액정의 시간에 따른 응답곡선에 따라 결정된다.Each resistor of the resistors 210, 220, and 230 is determined according to the response curve of the liquid crystal over time.

예를 들어, 분리된 데이터비트 B1에 있어서, 전원전압 Vdd의 값이 5V라고 가정하고, 제어되는 비트의 가중치가 11일 경우 5V가 인가가 되고, 10일 경우 4.5V가 인가가 되고, 01일 경우 3.0V가 인가가 되고, 00일 경우 0V가 인가가 되어야 하는 경우, 각각이 저항값들은 다음과 같이 선택되어 질 수 있다.For example, in the separated data bit B1, assuming that the value of the power supply voltage Vdd is 5V, 5V is applied when the weight of the controlled bit is 11, 4.5V is applied when 10, and 01 is If 3.0V is applied and if it is 00, 0V should be applied, the resistance values can be selected as follows.

(R1+R2+R3)×Vdd/(R1+R2+R3+R4)=5V(R1 + R2 + R3) × Vdd / (R1 + R2 + R3 + R4) = 5V

(R1+R2)×Vdd/(R1+R2+R3+R4)=4.5V(R1 + R2) × Vdd / (R1 + R2 + R3 + R4) = 4.5V

R1×Vdd/(R1+R2+R3+R4)=3.0VR1 × Vdd / (R1 + R2 + R3 + R4) = 3.0V

따라서 각각의 저항 값들은 다음과 같이 선택할 수 있다.Therefore, each resistance value can be selected as follows.

R1 = 6 R3, R2 = 3 R3, R4 = 0R1 = 6 R3, R2 = 3 R3, R4 = 0

R3의 값을 저항체인의 응답시간을 고려하여 결정하면 다른 모든 저항 값들을 선택할 수 있다.If the value of R3 is determined in consideration of the response time of the resistor chain, all other resistance values can be selected.

또한 다른 경우에 있어서도 선택되어 질 수 있다.It may also be chosen in other cases.

예를 들어, 전원전압 Vdd의 값이 5V라고 가정하고 제어되는 비트의 가중치가 11일 경우 4.5V가 인가가 되고, 10일 경우 3.5V가 인가가 되고, 01일 경우 2.0V가 인가가 되고, 00일 경우 0V가 인가가 되어야 하는 경우, 각각의 저항값들은 다음과 같이 선택되어 질 수 있다.For example, assuming that the value of the power supply voltage Vdd is 5V, 4.5V is applied when the weight of the controlled bit is 11, 3.5V is applied when 10, and 2.0V is applied when 01. If 0V is to be applied in case of 00, each resistance value can be selected as follows.

(R1+R2+R3)×Vdd/(R1+R2+R3+R4)=4.5V(R1 + R2 + R3) × Vdd / (R1 + R2 + R3 + R4) = 4.5V

(R1+R2)×Vdd/(R1+R2+R3+R4)=3.5V(R1 + R2) × Vdd / (R1 + R2 + R3 + R4) = 3.5V

R1×Vdd/(R1+R2+R3+R4)=2.0VR1 × Vdd / (R1 + R2 + R3 + R4) = 2.0V

따라서 각각의 저항 값들은 다음과 같이 선택할 수 있다.Therefore, each resistance value can be selected as follows.

R1 = 4 R4, R2 = 3 R4, R3 = 2 R4, R4 = R4R1 = 4 R4, R2 = 3 R4, R3 = 2 R4, R4 = R4

R4의 값을 저항체인의 응답시간을 고려하여 결정하면 다른 모든 저항 값들을 선택할 수 있다.By determining the value of R4 in consideration of the response time of the resistor chain, all other resistance values can be selected.

전체적인 전압값들을 다른 변수들과 연계하여 조절이 가능하기 때문에 여러 가지 방법으로 응용의 가능성이 있다.Since the overall voltage values can be adjusted in conjunction with other variables, there are many possibilities for their application.

또한 전압제어만으로 액정의 비선형성에 의해 원하는 휘도를 얻을 수 없는 경우 최소 펄스폭을 조절하더라도 기존의 방법과 비교하여 주파수가 높아지지 않는다.In addition, if the desired luminance cannot be obtained due to nonlinearity of the liquid crystal only by voltage control, even if the minimum pulse width is adjusted, the frequency does not increase as compared with the conventional method.

따라서 상기 비트분리 및 전압제어에 펄스폭 제어를 추가하여, 상기 비트분리된 각 데이터비트에 할당된 소정 구동전압이 인가되는 시간, 즉 발광타임을 다르게 하여 상기 데이터라인에 인가되는 시간을 상위 데이터비트 일수록(??) 인가하는 펄스폭을 증가시켜 액정 응답시간의 비선형성에 따른 부정확한 그레이레벨 및 휘도를 개선한다.Therefore, by adding pulse width control to the bit separation and voltage control, the upper data bit is applied to a time when a predetermined driving voltage allocated to each bit separated data bit is applied, that is, a time applied to the data line by different light emission time. As the pulse width increases, the inaccurate gray level and luminance due to the nonlinearity of the liquid crystal response time are improved.

비트분리 및 펄스폭 제어에 의한 액정 응답시간의 비선형성에 따른 부정확한 그레이레벨 및 휘도를 개선하는 방법도 가능하다.It is also possible to improve inaccurate gray level and luminance due to nonlinearity of liquid crystal response time by bit separation and pulse width control.

즉, 상기 전압제어를 하지 않고, B1, B2, B3에 일정 전압을 인가하고, 발광타임의 펄스폭을 제어하여 액정을 통해 투과되는 빛의 발광타임을 조절하여 원하는 그레이레벨 및 휘도를 갖도록 한다.That is, without the voltage control, a predetermined voltage is applied to B1, B2, and B3, and the pulse width of the light emission time is controlled to adjust the light emission time of the light transmitted through the liquid crystal to have a desired gray level and luminance.

이상에서 설명한 바와 같은 본 발명에 따른 비트분리형 디지털 구동 방식의 LCOS 프로젝터 시스템은 다음과 같은 효과가 있다.As described above, the bit-separated digital drive type LCOS projector system according to the present invention has the following effects.

원하는 그레이레벨로 픽셀을 디스플레이하기 위해 데이터라인에 디지털 방식으로 데이터비트를 복수개로 분리하여 비트분리된 데이터비트를 입력하기 때문에 동작 주파수가 낮아지고, 전체 노이즈가 현저하게 줄어든 구동회로부를 제공하며, 액정의 비선형성을 데이터비트의 증가 없이 제어 가능하게 하는 효과가 있다.In order to display pixels at the desired gray level, the data lines are digitally divided into a plurality of data bits, and the bit-separated data bits are input, thereby providing a driving circuit portion having a low operating frequency and significantly reducing overall noise. There is an effect that can control the non-linearity of without increasing the data bits.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

Claims (8)

다수 개의 스캔라인과 데이터라인에 의해 픽셀을 정의하고, 소정의 분자배열을 갖는 액정을 구비하고, 상기 액정에 의해 외부로부터 입력되는 빛을 투과 및 반사하여 디스플레이하는 LCOS 패널;An LCOS panel defining pixels by a plurality of scan lines and data lines, comprising a liquid crystal having a predetermined molecular arrangement, and transmitting and reflecting light input from the outside by the liquid crystal; 데이터비트를 소정 비트씩 묶어 분리하고, 상기 비트분리된 데이터비트에 해당 구동전압을 할당하고, 상기 스캔라인에 의해 온되는 부분의 해당 데이터라인에 상기 할당된 해당 구동전압을 상기 데이터라인에 인가하는 구동회로부;Grouping and separating data bits by a predetermined bit, allocating a corresponding driving voltage to the bit-separated data bits, and applying the allocated corresponding driving voltage to the data lines of the portions turned on by the scan lines. Driving circuit unit; 상기 LCOS 패널로부터 반사된 빛을 투사하는 스크린을 포함하여 구성되는 것을 특징으로 하는 비트분리형 디지털 구동 방식의 LCOS 프로젝터 시스템.And a screen for projecting light reflected from the LCOS panel. 제1항에 있어서, 상기 구동회로부는 비트분리된 데이터비트에 따라 상기 해당 구동전압의 전압값을 제어하는 것을 특징으로 하는 비트분리형 디지털 구동방식의 LCOS 프로젝터 시스템.2. The LCOS projector system according to claim 1, wherein the driving circuit unit controls the voltage value of the corresponding driving voltage according to the bit-separated data bits. 제2항에 있어서, 상기 비트분리된 데이터비트에 따라 상기 해당 구동전압이 인가되는 시간이 제어되는 것을 특징으로 하는 비트분리형 디지털 구동 방식의 LCOS 프로젝터 시스템.The LCOS projector system of claim 2, wherein the time for which the corresponding driving voltage is applied is controlled according to the bit-separated data bits. 제1항에 있어서, 상기 구동회로부는 비트분리된 데이터비트에 따라 상기 해당 구동전압이 인가되는 시간간격을 제어하는 것을 특징으로 하는 비트분리형 디지털 구동방식의 LCOS 프로젝터 시스템.The LCOS projector of claim 1, wherein the driving circuit unit controls a time interval during which the corresponding driving voltage is applied according to bit-separated data bits. 제1항에 있어서, 상기 구동회로부는The method of claim 1, wherein the driving circuit unit 상기 비트분리된 데이터비트를 저장하는 래치;A latch for storing the bit-separated data bits; 상기 각 비트분리된 데이터비트 당 각각의 가중치에 따른 종속전압을 출력하는 전압제어부;A voltage controller for outputting a dependent voltage according to each weight for each bit-separated data bit; 상기 각 비트분리된 데이터비트 중 동일 가중치에 해당하는 종속전압 별로 입력하여 상기 데이터비트의 비트분리 제어신호 및 상기 래치에 저장된 비트분리된 데이터비트의 가중치에 따라 해당 종속전압을 출력하는 제1 선택부;A first selector configured to input the dependent voltage corresponding to the same weight among the bit-separated data bits and output the corresponding voltage according to the bit separation control signal of the data bit and the weight of the bit-separated data bits stored in the latch; ; 상기 제1 선택부로부터 출력된 해당 종속전압 중 하나를 선택출력하여 상기 데이터라인에 인가하는 제2 선택부;A second selector which selects and outputs one of the corresponding dependent voltages output from the first selector to the data line; 상기 LCOS 패널의 스캔라인에 스캔신호 인가시 온되면 상기 데이터라인에 상기 해당 종속전압 중 하나를 상기 구동전압으로 인가하는 스위치 소자를 포함하여 구성되는 것을 특징으로 하는 비트분리형 디지털 구동 방식의 LCOS 프로젝터 시스템.And a switch device for applying one of the dependent voltages to the data line as the driving voltage when the scan signal is applied to the scan line of the LCOS panel. . 제5항에 있어서,The method of claim 5, 상기 제1 선택부는 상기 비트분리된 데이터비트에 따라 제1 선택부에 비트분리 제어신호를 인가하는 분리제어부를 포함하여 구성되는 것을 특징으로 하는 비트분리형 디지털 구동 방식의 LCOS 프로젝터 시스템.And the first selection unit comprises a separation control unit for applying a bit separation control signal to the first selection unit according to the bit separated data bits. 제5항에 있어서, 상기 전압제어부는The method of claim 5, wherein the voltage control unit 상기 비트분리된 데이터비트당 각각 복수 개의 저항이 직렬로 연결되고, 상기 비트분리된 데이터비트의 수에 해당하는 수의 저항체인으로 구성되는 것을 특징으로 하는 디지털 구동을 하는 LCOS 프로젝터 시스템.And a plurality of resistors connected in series for each of the bit-separated data bits, and configured as a number of resistor chains corresponding to the number of the bit-separated data bits. 제7항에 있어서, 상기 각 저항체인의 저항은 액정의 시간에 따른 응답곡선에 따라 결정되는 것을 특징으로 하는 디지털 구동을 하는 LCOS 프로젝터 시스템.8. The LCOS projector system of claim 7, wherein the resistance of each resistor chain is determined according to the response curve of the liquid crystal over time.
KR10-2001-0082568A 2001-12-21 2001-12-21 Data Bit Separate Type Digital Drive Method of Projector System KR100413468B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082568A KR100413468B1 (en) 2001-12-21 2001-12-21 Data Bit Separate Type Digital Drive Method of Projector System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082568A KR100413468B1 (en) 2001-12-21 2001-12-21 Data Bit Separate Type Digital Drive Method of Projector System

Publications (2)

Publication Number Publication Date
KR20030052559A KR20030052559A (en) 2003-06-27
KR100413468B1 true KR100413468B1 (en) 2004-01-03

Family

ID=29577319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0082568A KR100413468B1 (en) 2001-12-21 2001-12-21 Data Bit Separate Type Digital Drive Method of Projector System

Country Status (1)

Country Link
KR (1) KR100413468B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170158A (en) * 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
JPH1068929A (en) * 1996-05-22 1998-03-10 Seiko Epson Corp Liquid crystal display device and projection type display device using the same
KR19980054956A (en) * 1996-12-27 1998-09-25 배순훈 Projector with flyback pulse generation circuit
KR20000029112A (en) * 1998-10-16 2000-05-25 야스카와 히데아키 Electro-optical device drive circuit, electro-optical device and electronic equipment using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170158A (en) * 1989-06-30 1992-12-08 Kabushiki Kaisha Toshiba Display apparatus
JPH1068929A (en) * 1996-05-22 1998-03-10 Seiko Epson Corp Liquid crystal display device and projection type display device using the same
KR19980054956A (en) * 1996-12-27 1998-09-25 배순훈 Projector with flyback pulse generation circuit
KR20000029112A (en) * 1998-10-16 2000-05-25 야스카와 히데아키 Electro-optical device drive circuit, electro-optical device and electronic equipment using the same

Also Published As

Publication number Publication date
KR20030052559A (en) 2003-06-27

Similar Documents

Publication Publication Date Title
US6384817B1 (en) Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
US6462728B1 (en) Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
US7411596B2 (en) Driving circuit for color image display and display device provided with the same
US20030048246A1 (en) Method and apparatus for driving liquid crystal display
US7317464B2 (en) Pulse width modulated spatial light modulators with offset pulses
JPH1039837A (en) Liquid crystal display device
WO2004044883A1 (en) A mixed mode grayscale method for display system
JPH0689082A (en) Addressing method and device
JPH08509818A (en) Method and apparatus for crosstalk compensation in liquid crystal display device
KR930002862A (en) Display device and its driving method
US20040125422A1 (en) Data driver with gamma correction
US7176862B2 (en) Gamma reference voltage generating circuit and a method of using the same in a liquid crystal display
JP2007213056A (en) Display device and driving device therefor
US5859633A (en) Gradation driving circuit of liquid crystal display
US6429858B1 (en) Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
JP4906871B2 (en) Video system
JP6859990B2 (en) Electro-optic device and its control method
US8130188B2 (en) Method for realizing gray levels of LCD device
EP2065882A1 (en) Liquid crystal display and method of driving liquid crystal display
KR100413468B1 (en) Data Bit Separate Type Digital Drive Method of Projector System
KR940013190A (en) Drive circuit of display device
KR100347868B1 (en) Liquid crystal display panel driving circuit capable of adjusting brightness and adjusting method of the same
KR101528927B1 (en) Liquid crystal display and driving method thereof
JP2001125528A (en) Driving method and driving circuit for electrooptical device and electrooptical device and eletronic equipment
KR101118923B1 (en) Source driver applied pre driving method

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee