KR100406592B1 - 반도체 금속막 형성방법 - Google Patents

Abstract

본 발명에 따른 반도체 금속막 형성방법은 질화티타늄/티타늄/실리콘의 구조를 갖는 기판에서, 티타늄 산화막을 제거하고, 기판의 표면을 활성화하는 기판 전처리 단계; 금속염, 금속이온을 환원시키는 환원제, 및 환원제가 산화될 수 있도록 pH를 조절하는 pH 조절제를 포함하는 무전해 도금액에 전처리된 기판을 침지하여 기판 표면에 무전해 금속막을 형성하는 단계; 무전해 도금액에서 기판을 꺼내지 않고 바로 무전해 금속막이 형성된 기판에 환원 전위를 인가하여 전해 금속막을 형성시키는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 무전해 도금으로 구리 시드층의 형성과 전해 도금으로 구리 전해막의 형성이 동일한 용기 내에서 이루어지기 때문에 구리 시드층이 대기중에 노출되어 산화되는 문제점을 없앨 수 있고, 또한 구리 시드층을 형성시키기 위한 별도의 CVD 내지 PVD 장치가 필요없으므로 공정이 단순하며 생산비용도 절감된다.

Description

반도체 금속막 형성방법{Fabricating method of Semiconductor Matal film}

본 발명은 반도체 금속막 형성 방법 관한 것으로서, 특히 무전해 도금으로 시드층(seed layer)을 형성하는 반도체 금속막 형성 방법에 관한 것이다.

전해 도금을 실시하기 위해서는 피도금체, 즉 웨이퍼 표면에 전자가 이동할수 있도록 하는 얇은 시드층을 먼저 형성해야한다. 종래의 구리 전해 도금에서는 이러한 시드층을 형성시키기 위해 CVD(Chemical Vapor Deposition)나 PVD(Physical Vapor Deposition), 또는 무전해 도금(Electroless plating) 등을 사용하였다.

CVD는 구리를 포함하는 전구체를 기화시켜 진공 챔버 내로 주입함으로써, 웨이퍼 표면에서 분해된 구리를 증착시키는 방법이다. 이러한 증착 방법은 단차 피복을 하기 위해서는 좋으나, 형성된 구리막의 질은 그다지 좋지 않다.

PVC는 진공 챔버 내에 플라즈마로 형성된 이온들로 구리 타겟을 때려서 구리를 떼어낸 후, 이때 떨어져 나온 구리원자들을 웨이퍼 표면에 증착시키는 방법이다. 이러한 방법은 폭이 좁아지는 경로나 가지에서는 단차 피복이 좋지 않게 된다.

무전해 도금은 제이구리이온을 포함하는 용액에 환원제를 첨가하여 환원된 구리를 웨이퍼 표면에 증착시키는 방법이다. 이러한 방법은 간편한 방법이긴 하나증착된 구리의 점착성과 구리막의 질이 좋지 않고, 일반적인 전기 도금 용액과 그 조성이 다르다.

이러한 종래에 제시된 기술은 상술한 문제점 외에, 모두 시드층 형성을 형성한 후, 배선 공정을 위해 공기 중에 노출되어 다른 용기로 이동함에 따라 대기 중에 증착된 막이 노출되어 산화되기 쉽고, 이에 따른 산화막 제거나 세정 등으로 인해 공정이 복잡한 단점이 있을 뿐 아니라 비용적인 측면에서도 바람직하지 않은 문제점이 있다.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 동일한 반응기 내에서, 시드층을 무전해 금속 도금을 실시함과 더불어 금속 배선을 전해 금속 도금을 실시하여 상술한 종래의 문제점을 해결할 수 있는 반도체 금속막 형성 방법을 제공하는 데 있다.

도 1a 및 도 1b는 본 발명에 따른 반도체 금속막이 형성된 기판의 단면도들;

도 2는 본 발명에 따른 무전해 도금에 사용된 장치의 개략적 구성도;

도 3a 내지 도 3c는 본 발명에 따른 무전해 도금을 실시한 경우 구리 시드층을 나타내는 사진들;

도 4는 본 발명에 따른 전해 도금에 사용된 장치의 개략적 구성도;

도 5a 내지 도 5c는 본 발명에 따른 전해 도금을 실시 경우 구리 전해막을 나타내는 사진들;

도 6a 내지 도 6d는 본 발명에 따른 전처리 단계에서 팔라듐 활성화 과정에 대한 효과를 나타내기 위한 SEM 사진들; 및

도 7a 및 7b는 본 발명에 따른 무전해 도금액에 첨가제를 넣어 무전해 도금을 실시한 경우의 SEM 사진들이다.

< 도면의 주요 부분에 대한 참조번호의 설명 >

100: 기판 110: 실리콘 웨이퍼

140: 구리 시드층, 즉 상대전극 150: 전해 도금막

160: 가공전극 200: 용기

상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 금속막 형성방법은: 질화티타늄/티타늄/실리콘의 구조를 갖는 기판에서, 티타늄 산화막을 제거하고, 상기 기판의 표면을 활성화하는 기판 전처리 단계; 금속염, 금속이온을 환원시키는 환원제, 및 상기 환원제가 산화될 수 있도록 pH를 조절하는 pH 조절제를 포함하는 무전해 도금액에 상기 전처리된 상기 기판을 침지하여 상기 기판 표면에 무전해 금속막을 형성하는 단계; 상기 무전해 도금액에서 상기 기판을 꺼내지 않고 바로 상기 무전해 금속막이 형성된 상기 기판에 환원 전위를 인가하여 전해 금속막을 형성시키는 단계를 포함하는 것을 특징으로 한다.

여기서, 상기 금속막은 구리, 니켈, 금, 또는 백금으로 이루어지는 것을 특징으로 하여도 좋다.

또한, 상기 금속염은 CuSO₄이며, 상기 CuSO₄의 농도는 0.001∼2 mol/L인 것이다.

또한, 상기 환원제는 NH₄F이며, 상기 NH₄F의 농도는 0.001∼2 mol/L인 것이다.

또한, 상기 pH 조절제는 H₂SO₄이며, 상기 H₂SO₄의 농도는 0.001∼2 mol/L인 것이다.

이때, 상기 기판 전처리 단계의 상기 기판의 표면 활성화는, 팔라듐 활성화 용액에서 이루어진다.

또한, 상기 환원 전위는, 상기 무전해 도금액의 pH에 대해 상기 금속막의 금속이 존재하는 영역에 해당하는 것이다.

또한, 상기 무전해 도금액은, 계면 활성제, 티오요소, 또는 벤조트리아졸을 더 포함하여도 좋다.

또한, 상기 무전해 도금액의 온도는 18∼100℃ 범위에서 이루어진다.

이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.

도 1a 및 도 1b는 본 발명에 따른 반도체 금속막이 형성된 기판의 단면도들이다. 이때, 도 1a는 실리콘 웨이퍼에 패턴을 형성하지 않은 것이며, 도 2b는 실리톤 웨이퍼 상에 패턴을 형성한 것이다.

도 1a 및 도 1b를 참조하면, 본 발명의 반도체 금속막이 형성된 기판(100)은 실리콘 웨이퍼(110) 상에 티타늄막(120) 및 질화티타늄막(130)이 순차적으로 형성되어 있으며, 그 상에 금속 시드층(140) 및 금속막(150)이 순차적으로 형성되어 있다.

상술한 기판(100)의 반도체 금속막 형성 방법을 자세히 설명하면, 먼저, 실리콘 웨이퍼(110) 상에 150Å 두께의 티타늄 및 100Å 두께의 질화티타늄을 확산방지막으로 형성한 질화티타늄(130)/티타늄(120)/실리콘(110) 구조의 기판(100)을 마련하고, 기판(100) 표면의 티타늄 산화막 제거를 실시한 후에 질화티타늄 표면의 활성화를 실시하여 전처리 과정을 마무리한다. 여기서, 본 실시예에서는 도 1a와 같은 실리콘 웨이퍼를 이용한 것으로만, 설명하지만 이에 한하지 않는다.

이때, 티타늄 산화막 제거는, 불산(HF) 2mL 및 이온제거수 100mL로 이루어진 50%의 불산용액에 10분간 침지시킨 후, 이온제거수(De-Ionized Water)에서 10초 동안 침지를 세 번 실시하고, 질소(N2) 기체로 기판 표면을 건조시킴으로써 이루어진다. 질화티타늄(130) 표면의 활성화는, 염화팔라듐(PdCl2) 0.02g, 50%의 불산(HF) 1mL, 35%의 염산(HCl) 0.6mL, 및 이온제거수 200mL의 조성을 갖는 팔라듐 활성화용액에 20초간 침지시킨 후에, 이온제거수에서 10초 동안 침지를 두 번 실시함으로써 이루어진다.

도 2는 본 발명에 따른 무전해 도금에 사용된 장치의 개략적 구성도이다.

다음에, 도 2를 참조하면, 용기(200) 내에 금속 무전해 도금액을 마련하고 여기에 상술한 전처리된 기판(100)을 전류를 흐르게 할 수 있게 지지대에 끼워서 침지하여 상기 기판(100)의 표면에 무전해 금속막을 형성한다.

상기 무전해 도금액은 금속이온을 생성하는 금속염, 금속이온을 환원시키는 환원제, 및 상기 환원제가 산화되도록 무전해 도금액을 적당한 pH로 유지시키는 pH 조절제를 포함한다. 여기서, 본 실시예에서는 상기 금속염으로는 황산제이구리(cupric sulfate)용액(CuSO₄·5H₂O) 0.02M을, 상기 환원제로서는 불산 질소(NH₄F) 0.45M을, pH 조절제로서는 황산(H₂SO₄) 0.1M을 사용하였다. 이때, 구리 무전해 도금액의 조성은, NH₄F 양을 0.45M(10.0g/600mL) 로 고정시켜 전자를 생성하는 반응에 직접적으로 관여하는 불소이온의 양은 일정하게 유지하고, 구리 이온의 농도와 황산의 농도를 달리한 각각의 용액에서 일정시간 동안 증착하여 얻은 박막들의 면저항 감소를 고려함으로써, 최적 조성을 결정한 것이다. 이러한 무전해 도금액의 온도는 18∼100℃이면 된다.

여기서, 구리 무전해 도금은, 기판(100)을 상기 최적 조성의 구리 무전해 도금액에 2분간 용액의 교반 없이 침지시킨 후에, 이온제거수에서 10초 동안 침지시키는 것을 세 번 실시하고, 질소(N2) 기체로 기판의 양면을 건조시킴으로써 이루어진다.

이하에는, 상술한 구리 무전해 도금액에서 기판과의 발생하는 기본 반응의 메커니즘을 화학식을 참조하여 설명한다.

우선, 실리콘(Si) 웨이퍼에서는 전자가 생성되는 산화반응이 일어난 다음에, 전자가 용액 속의 금속이온을 환원시켜 금속을 석출시키는 금속환원 반응이 일어남으로써 화학식 1에서와 같이 순차적인 전체반응이 일어나게 된다.

Si⁰+ 6F^-→ SiF₆ ^2-+ 4e^-(산화반응)

2Cu²⁺+ 4e^-→ 2Cu⁰(금속환원반응)

Si⁰+ 2Cu²⁺+ 6F^-→ SiF₆ ^2-+ 2Cu⁰(전체반응)

위와 같은 반응의 중간물로 생성되는 Si-H 결합은 묽은 불산(HF) 분위기에는 안정하기 때문에 수산화기나 물분자들이 Si-H결합을 끊고 반응하는 것이 어렵게 된다.

또한, 실리콘 웨이퍼에 구리를 촉매로 하는 화학식 2와 같은 반응이 순차적으로 진행되어 질화티타늄 표면에 구리가 증착되는 것이다. 이때, 최종 생성물 SiF₄가 휘발성이기 때문에 무전해 도금액에 남아 있지 않아서, 반응 후 무전해 도금액은 오염되지 않는다. 이때, 윗첨자 S는 기판 표면의 원자를 나타낸다. 이러한 기본반응은 구리를 비롯한 비교적 환원 전위가 높아 환원되기 쉬운 니켈, 금, 백금 등의 금속 증착에도 적용될 수 있다.

(2Si)=Si^SH₂+ 2OH^-+ Cu²⁺→ (2Si)=Si^S(OH)₂+ 2H⁺+ Cu⁰

또는, (2Si)=Si^SH₂+ 2H₂O + Cu2⁺→ (2Si)=Si^S(OH)₂+ 4H⁺+ Cu⁰

(2Si)=Si^S(OH)₂+ 2H⁺+ 2F^-→ (2Si)=Si^SF₂+ 2H₂O

(2Si)=Si^SF₂+ 2H⁺+ 2F^-→ 2(Si-H) + SiF₄(휘발성)

도 3a 내지 도 3c는 본 발명에 따른 무전해 도금을 실시한 경우 구리 시드층을 나타내는 사진들이다. 도 3a는 본 발명의 무전해 도금을 실시한 후, 구리 시드층, 즉 무전해 구리 도금막의 표면을 나타내는 SEM 사진이며, 도 3b는 본 발명의 무전해 도금을 실시한 후, 구리 시드층을 단면을 나타내는 SEM 사진이며, 도 3c는 본 발명의 무전해 도금막을 원자힘현미경(ATM) 분석 결과이다.

도 3a 내지 도 3c를 참조하면, 기판에 구리막 두께를 1900Å로 증착한 경우, 비저항이 4.55μΩ㎝이 되며, RMS(root mean square) 거칠기가 39nm이고, 면저항은 약 240mΩ/sq.로 측정되었다. 이러한 구리막은 에이에스티엠(ASTM)에서 제시한 표준 접합성 테스트를 시행한 결과 접착테이프에 구리가 묻어 나오지 않으므로써 우수한 접착 특성을 보이는 것을 알 수 있었다. 이때, 본 발명에서는 구리막의 두께를 크게 잡아서 실시하였으나 막두께가 작을수록 비저항은 더욱 낮아진다.

도 4는 본 발명에 따른 전해 도금에 사용된 장치의 개략적 구성도이다.

그 다음에, 도 4를 참조하면, 도 2에서와 동일한 용기(200)의 구리 무전해 도금액에서 상기 기판(100)을 꺼내지 않고 바로 상기 기판(100)의 무전해 금속막에 환원 전위를 인가하여 전해 도금을 실시한다. 여기서, 전해 도금은 무전해 도금으로 형성된 무전해 도금막, 즉 구리 시드층을 가공전극(working electrode, 140)으로 정하고, 상대전극(counter electrode, 160)을 더 침지하여 정전위기(potentiostat, 미도시)로 일정 전압을 인가한다. 이 때, 전압은 상기 무전해 도금액의 pH를 기준으로 구리가 존재하는 영역에서 얻을 수 있다.

상대전극(160)은 가공전극(140)에 흐른 전류만큼 반대로 전류가 흐르도록 하여 시스템 전체로 보았을 때 전자가 일정하게 유지되도록 해준다. 예를 들어, 가공전극(140)에서 -1A의 전류가 흐르면 상대전극(160)에서도 1A의 전류가 흘러 전체적으로 전류가 흐르게 해주는 역할을 한다.

pH를 기준으로 구리가 존재하는 영역의 전위차에 대한 정보로 정해진 환원전압이 연결된 정전위기를 통해 각 전극들(140, 160)에 가해진다. 따라서, 이에 해당하는 환원 전압을 가공전극에 인가할 경우 구리 시드층인 가공전극(140) 표면에 구리 전해막이 형성되게 된다.

도 5a 내지 도 5c는 본 발명에 따른 전해 도금을 실시 경우 구리 전해막을 나타내는 사진들이다. 도 5a는 본 발명의 전해 도금을 실시한 후, 전해 구리막의 표면을 나타내는 SEM 사진이며, 도 5b는 본 발명의 전해 도금을 실시한 후, 구리막의 단면을 나타내는 SEM 사진이며, 도 5c는 본 발명의 전해 도금막의 원자힘 현미경(ATM) 분석 결과이다.

도 5a 내지 도 5c를 참조하면, 무전해 구리막 상에 전해 구리막 두께를 2400Å로 증착하였을 때, 비저항이 2.4μΩ㎝이 되며, RMS 거칠기가 29nm이고, 면저항은 약 99mΩ/sq.로 측정되었다.

도 6a 내지 도 6d는 본 발명에 따른 전처리 단계에서 팔라듐 활성화 과정에 대한 효과를 나타내기 위한 SEM 사진들이다. 이때, 도 6a 및 도 6b는 팔라듐 활성화 과정을 생략하였을 경우에 무전해 구리막이 형성된 것이며, 도 6c 및 도 6d는 팔라듐 활성화 과정을 2분간 실시하였을 경우에 무전해 구리막이 형성된 것이다.

도 6a 내지 도 6d를 참조하면, 도 6a에서의 기판 표면과 도 6c의 기판 표면을 비교하고, 도 6b에서의 기판 단면과 도 6d의 기판 단면을 비교해 본다. 이때, 활성화 과정을 거치지 않은 도 6a 및 도 6b의 기판 표면은 초기에 생성되는 적은 숫자의 구리가 1㎛정도의 큰 성장을 보였으나. 팔라듐 활성화 과정을 거친 도 6c 및 도 6d의 기판 표면에서는 결정의 크기가 작고 비교적 균일한 구리막을 얻을 수 있음을 알 수 있다. 여기서, 팔라듐을 이용한 활성화 과정은 증착 초기에 구리가 증착할 수 있는 결정핵을 제공하여 박막이 균일하는 데 필수적인 것이다.

또한, 상술한 무전해 도금 및 전해 도금이 실시되는 상기 도금액에는 각 실시단계에서 계면 활성제, 또는 티오요소(Thiourea), 벤조트리아졸(BTA)과 같은 조면화 처리제와 같은 첨가제를 더 넣어서 기포를 제거하여 기판 표면 구조를 개선할 수 있다.

여기서, 도 7a 및 7b는 본 발명에 따른 무전해 도금액에 첨가제를 넣어 무전해 도금을 실시한 경우의 SEM 사진들이다. 7a는 첨가제를 넣어 무전해 도금한 구리시드층의 단면이고, 7b는 첨가제를 넣어 무전해 도금한 구리 시드층의 표면이다.

도 7a 및 7b를 참조하면, 첨가제를 사용하지 않은 상술한 도 3a 및 3b의 표면과 비교하여 도 7a 및 7b의 표면은 더 미세하고 균일하게 구리막이 형성되었음을 알 수 있다.

상술한 바와 같이 본 발명에 의하면, 무전해 도금으로 구리 시드층의 형성과 전해 도금으로 구리 전해막의 형성이 동일한 용기 내에서 이루어지기 때문에 구리 시드층이 대기중에 노출되어 산화되는 문제점을 없앨 수 있고, 또한 구리 시드층을 형성시키기 위한 별도의 CVD 내지 PVD 장치가 필요없으므로 공정이 단순하며 생산비용도 절감된다.

본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (9)

1. 질화티타늄/티타늄/실리콘의 구조를 갖는 기판에서, 티타늄 산화막을 제거하고, 상기 기판의 표면을 활성화하는 기판 전처리 단계;

   금속염, 금속이온을 환원시키는 환원제, 및 상기 환원제가 산화될 수 있도록 pH를 조절하는 pH 조절제를 포함하는 무전해 도금액에 상기 전처리된 상기 기판을 침지하여 상기 기판 표면에 무전해 금속막을 형성하는 단계;

   상기 무전해 도금액에서 상기 기판을 꺼내지 않고 바로 상기 무전해 금속막이 형성된 상기 기판에 환원 전위를 인가하여 전해 금속막을 형성시키는 단계를 포함하는 것을 특징으로 하는 반도체 금속막 형성방법.
2. 제 1항에 있어서, 상기 금속막은 구리, 니켈, 금, 또는 백금으로 이루어지는 것을 특징으로 하는 반도체 금속막 형성방법.
3. 제 1항에 있어서, 상기 금속염은 CuSO₄이며, 상기 CuSO₄의 농도는 0.001∼2 mol/L인 것을 특징으로 하는 반도체 금속막 형성방법.
4. 제 1항에 있어서, 상기 환원제는 NH₄F이며, 상기 NH₄F의 농도는 0.001∼2 mol/L인 것을 특징으로 하는 반도체 금속막 형성방법.
5. 제 1항에 있어서, 상기 pH 조절제는 H₂SO₄이며, 상기 H₂SO₄의 농도는 0.001∼2 mol/L인 것을 특징으로 하는 반도체 금속막 형성방법.
6. 제 1항에 있어서, 상기 기판 전처리 단계의 상기 기판의 표면 활성화는, 팔라듐 활성화 용액에서 이루어지는 것을 특징으로 하는 반도체 금속막 형성방법.
7. 제 1항에 있어서, 상기 환원 전위는, 상기 무전해 도금액의 pH에 대해 상기 금속막의 금속이 존재하는 영역에 해당하는 것을 특징으로 하는 반도체 금속막 형성방법.
8. 제 1항에 있어서, 상기 무전해 도금액은, 계면 활성제, 티오요소, 또는 벤조트리아졸을 더 포함하는 것을 특징으로 하는 반도체 금속막 형성방법.
9. 제 1항에 있어서, 상기 무전해 도금액의 온도는 18∼100℃인 것을 특징으로 하는 반도체 금속막 형성방법.