KR100405847B1 - Apparatus and Method for Subscriber Board Traffic Control in ATM System - Google Patents

Apparatus and Method for Subscriber Board Traffic Control in ATM System Download PDF

Info

Publication number
KR100405847B1
KR100405847B1 KR10-2001-0073271A KR20010073271A KR100405847B1 KR 100405847 B1 KR100405847 B1 KR 100405847B1 KR 20010073271 A KR20010073271 A KR 20010073271A KR 100405847 B1 KR100405847 B1 KR 100405847B1
Authority
KR
South Korea
Prior art keywords
physical layer
fifo
atm
framer
cell
Prior art date
Application number
KR10-2001-0073271A
Other languages
Korean (ko)
Other versions
KR20030042571A (en
Inventor
양대영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0073271A priority Critical patent/KR100405847B1/en
Publication of KR20030042571A publication Critical patent/KR20030042571A/en
Application granted granted Critical
Publication of KR100405847B1 publication Critical patent/KR100405847B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/112—Switch control, e.g. arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647—Cell loss
    • H04L2012/5648—Packet discarding, e.g. EPD, PTD
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM 시스템의 가입자 보드 트래픽 제어에 관한 것이다. 종래 ATM 시스템의 가입자 보드에서는 프레이머에 장애가 발생하여 장애가 발생한 프레이머에 연결된 물리계층 FIFO에서 ATM 셀이 출력되지 못하고 있는 경우 외부 FIFO에서 해당 물리계층 FIFO로 출력되는 셀이 막히게 되어 연이어 입력되는 정상적인 물리계층 FIFO로 가는 ATM 셀들도 막히게 되는 문제점이 있었다.The present invention relates to subscriber board traffic control in an ATM system. In the subscriber board of the conventional ATM system, if an ATM cell is not output from the physical layer FIFO connected to the failed framer due to a failure of the framer, the cells output from the external FIFO to the corresponding physical layer FIFO are blocked so that the normal physical layer FIFO is successively input. There was a problem that even ATM cells going to be blocked.

본 발명에서는 ATM 시스템의 가입자 보드에서 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 판별하게 함으로써, 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 외부 FIFO에서 폐기하게 하고, 또한 이를 통해 정상적인 물리계층 FIFO로 출력되는 ATM 셀의 트래픽을 원활하게 처리하게 한다.In the present invention, by determining the failure of the framer by counting the transmission reference clock of the network synchronizer block in the subscriber board of the ATM system, the ATM cell outputted to the physical layer FIFO connected to the failed framer is discarded from the external FIFO. This smoothly handles the traffic of ATM cells output to normal physical layer FIFOs.

Description

에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법{Apparatus and Method for Subscriber Board Traffic Control in ATM System}Apparatus and Method for Subscriber Board Traffic Control in ATM System

본 발명은 ATM 시스템의 가입자 보드 트래픽 제어에 관한 것으로, 특히 ATM시스템의 가입자 보드내 트래픽 제어부에서 프레이머의 장애 여부 판별을 통해 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀은 폐기하도록 하여 다른 정상적인 프레이머와 연결된 물리계층 FIFO로 출력되는 ATM 셀 트래픽을 원활하게 처리하게 하는 ATM 시스템의 가입자 보드 트래픽 제어 장치 및 방법에 관한 것이다.The present invention relates to subscriber board traffic control of an ATM system. In particular, the traffic controller in the subscriber board of an ATM system determines whether or not a framer fails to discard ATM cells outputted to a physical layer FIFO connected to a failed framer. An apparatus and method for controlling subscriber board traffic in an ATM system for smoothly processing ATM cell traffic output to a physical layer FIFO connected to a framer.

종래 ATM 시스템의 가입자 보드는 첨부된 도면 도 1에 도시된 바와 같이 ATM 스위치로부터 출력되는 ATM 셀을 유토피아 (Universial Test and Operation Physical Interface for ATM : UTOPIA) 버스를 통해 입력받아 일시 저장하는 FIFO(10)와, FIFO(10)에 일시 저장된 ATM 셀을 UTOPIA 데이터 버스를 통해 입력받아 물리계층 ID에 따라 각각 저장하는 다수의 물리계층 FIFO(30-1~30-n)를 포함하는 물리계층 처리부(30)과, FIFO(10)와 물리계층 처리부(30)를 제어하여 FIFO(10)에 저장된 ATM 셀을 물리계층 ID 별로 물리계층 처리부(30)의 해당 물리계층 FIFO(30-1~30-n)에 저장하게 하는 트래픽 제어부(20)와 물리계층 ID 별로 해당 물리계층 FIFO(30-1~30-n)에 저장된 ATM 셀의 가입자 라인으로의 인터페이스를 위한 프레이머(40-1~40-n)들로 구성되어 있다.As shown in FIG. 1, the subscriber board of the conventional ATM system receives and temporarily stores an ATM cell outputted from an ATM switch through a Utopia bus. And a physical layer processing unit 30 including a plurality of physical layer FIFOs 30-1 to 30-n respectively receiving ATM cells temporarily stored in the FIFO 10 through a UTOPIA data bus and storing the received ATM cells according to physical layer IDs. And control the FIFO 10 and the physical layer processing unit 30 to transfer the ATM cells stored in the FIFO 10 to the corresponding physical layer FIFOs 30-1 to 30-n of the physical layer processing unit 30 for each physical layer ID. Framers 40-1 to 40-n for interfacing to the subscriber lines of ATM cells stored in the corresponding physical layer FIFOs 30-1 to 30-n for each traffic control unit 20 and physical layer ID. Consists of.

상기와 같은 구성을 가지는 ATM 가입자 보드의 동작을 설명하면 다음과 같다.Referring to the operation of the ATM subscriber board having the configuration described above is as follows.

FIFO(10)는 ATM 스위치로부터 UTOPIA 버스를 통해 ATM 셀을 입력받고 FIFO 출력 대기 신호(FIFO Output Ready Signal : FIFO_OR)를 트래픽 제어부(20)로 전송한다.The FIFO 10 receives an ATM cell from the ATM switch via the UTOPIA bus and transmits a FIFO Output Ready Signal (FIFO_OR) to the traffic controller 20.

이에, 트래픽 제어부(20)는 FIFO(10)가 전송하는 FIFO 출력 대기 신호(FIFO_OR)를 수신하여 FIFO(10)에 출력할 ATM 셀이 있음을 감지하고 UTOPIA 데이터 버스를 통해 FIFO(10)에 저장된 ATM 셀의 물리계층 ID를 확인한 후, 해당 물리계층 ID에 대응하는 물리계층 FIFO(30-1~30-n)로 어드레스 신호를 전송하여 해당 물리계층 FIFO(30-1~30-n)가 기록(Write) 가능한 상태인지 여부를 확인한다.Accordingly, the traffic controller 20 receives the FIFO output wait signal FIFO_OR transmitted by the FIFO 10, detects that there is an ATM cell to be output to the FIFO 10, and stores the FIFO 10 through the UTOPIA data bus. After checking the physical layer ID of the ATM cell, the address signal is transmitted to the physical layer FIFOs 30-1 to 30-n corresponding to the corresponding physical layer ID, and the physical layer FIFOs 30-1 to 30-n are recorded. (Write) Check whether the state is possible.

이때, FIFO(10)에 저장된 ATM 셀의 물리계층 ID를 확인하는 것은, FIFO(10)에 처음 입력된 ATM 셀의 첫번째 더블 워드(32 bit)가 물리계층 FIFO(30-1~30-n)로의 출력 대기 상태를 유지하게 됨에 따라, 트래픽 제어부(20)가 해당되는 ATM 셀의 첫번째 더블워드를 판독함으로써 가능하게 되고, 이를 위해서는 FWFT(First Word First Troughput)방식의 FIFO(10)를 사용하는 것이 바람직하다.At this time, to check the physical layer ID of the ATM cell stored in the FIFO 10, the first double word (32 bit) of the first ATM cell input to the FIFO 10 is the physical layer FIFO (30-1 to 30-n) As the standby state of the output is maintained, the traffic control unit 20 can read the first double word of the corresponding ATM cell, and for this purpose, it is possible to use the FIFO 10 of the first word first troughput (FWFT) method. desirable.

한편, 트래픽 제어부(20)로부터 어드레스 신호를 수신한 해당 물리계층 FIFO(30-1~30-n)는 자신의 상태를 확인하여 기록이 가능한 경우 셀 유효 신호(Cell Available Signal : CLAV)를 트래픽 제어부(20)로 전송한다.On the other hand, the physical layer FIFOs 30-1 to 30-n that have received an address signal from the traffic control unit 20 check their own state and, when recording is possible, transmit a cell available signal (CLAV) to the traffic control unit. Transfer to 20.

이에, 트래픽 제어부(20)는 FIFO(10)에 FIFO 판독 인에이블 신호(FIFO Read Enable Signal :)를 출력하는 한편, 해당 물리계층 FIFO(30-1~30-n)에 물리계층 기록 인에이블 신호(UTOPIA Write Enable Signal :) 신호를 출력하여 해당 물리계층 FIFO(30-1~30-n)가 FIFO(10)에 저장된 ATM 셀을 기록하도록 한다.Accordingly, the traffic controller 20 transmits a FIFO read enable signal to the FIFO 10. ), And a physical layer write enable signal (UTOPIA Write Enable Signal) to the corresponding physical layer FIFOs 30-1 to 30-n. ) To output the corresponding physical layer FIFOs (30-1 to 30-n) to record the ATM cell stored in the FIFO (10).

그리고, 해당 물리계층 FIFO(30-1~30-n)는 내부에 기록된 ATM 셀을 외부 보드의 망동기 블록(도시안됨)에서 출력되는 전송 기준 클럭(Transmit Reference Clock : TXR CLK)에 따라 프레이머(40-1~40-n)와 LIU(Line Interface Unit)(도시안됨)를 통해 해당 가입자 라인으로 인터페이스 함으로써 ATM 스위치로부터 해당 가입자 라인으로 데이터가 출력되게 한다.The physical layer FIFOs 30-1 through 30-n may frame the ATM cells recorded therein according to a transmission reference clock (TXR CLK) output from a manipulator block (not shown) of an external board. The data is output from the ATM switch to the corresponding subscriber line by interfacing to the corresponding subscriber line through the 40-1 to 40-n and the Line Interface Unit (LIU) (not shown).

그러나, 상기와 같은 ATM 가입자 보드에서는 특정 프레이머에 장애가 발생하여 장애가 발생한 프레이머에 연결된 물리계층 FIFO에서 ATM 셀이 출력되지 못하면 해당 물리계층 ID를 가지는 ATM 셀이 FIFO에서 해당 물리계층 FIFO로 출력되지 못하고 막히게 되어, 연이어 FIFO로 입력되는 다른 정상적인 물리계층 ID를 가지는 ATM 셀마저 출력되지 못하여 셀 트래픽이 막히게 되는 문제점이 있다.However, in the ATM subscriber board as described above, if an ATM cell is not output from the physical layer FIFO connected to the failed framer due to a failure of a specific framer, the ATM cell having the corresponding physical layer ID cannot be output from the FIFO to the corresponding physical layer FIFO. As a result, even ATM cells having other normal physical layer IDs which are subsequently input to the FIFO may not be output, thereby blocking cell traffic.

본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, ATM 시스템의 가입자 보드내 트래픽 제어부에서 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 판별하게 함으로써, 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 FIFO에서 폐기하게 하고, 또한 이를 통해 다른 정상적인 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀의 트래픽을 원활하게 처리하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object thereof is to determine whether a framer has failed by counting a transmission reference clock of a network synchronizer block in a traffic controller in a subscriber board of an ATM system, thereby connecting to a framer having a failure. The FIFO discards the ATM cell outputted to the physical layer FIFO, and also smoothly handles traffic of the ATM cell outputted to the physical layer FIFO connected to another normal framer.

도 1은 종래의 ATM 가입자 보드의 구성 블록도.1 is a block diagram of a conventional ATM subscriber board.

도 2는 본 발명에 따른 트래픽 제어부의 상세한 구성 블록도.2 is a detailed block diagram of a traffic control unit according to the present invention;

도 3은 본 발명에 따른 가입자 보드 트래픽 제어 방법을 설명하기 위한 플로우챠트.3 is a flowchart for explaining a subscriber board traffic control method according to the present invention;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10 : FIFO 20,50 : 트래픽 제어부10: FIFO 20,50: traffic control

30 : 물리계층 처리부 30-1~30-n : 물리계층 FIFO30: physical layer processing unit 30-1 to 30-n: physical layer FIFO

40-1~40-n : 프레이머 51 : FIFO 제어기40-1 to 40-n: Framer 51: FIFO controller

52 : 제 1디코더 53 : 제 2디코더52: first decoder 53: second decoder

54 : 물리계층 제어기 55 : 카운터54 Physical Layer Controller 55 Counter

56 : 레지스터56: register

상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, ATM 스위치로부터 UTOPIA 버스를 통해 ATM 셀을 입력받아 저장하는 FIFO와, 상기 FIFO에 저장된 ATM 셀을 물리계층 ID에 따라 대응하는 물리계층 FIFO에 저장했다가 프레이머로 출력하는 물리계층 처리부를 구비하는 ATM 시스템의 가입자 보드 트래픽 제어 장치에 있어서,A feature of the present invention for achieving the above object is, the FIFO for receiving and storing the ATM cell from the ATM switch via the UTOPIA bus, and the ATM cell stored in the FIFO to the corresponding physical layer FIFO according to the physical layer ID In the subscriber board traffic control apparatus of an ATM system having a physical layer processing unit for storing and outputting to a framer,

상기 FIFO와 물리계층 처리부를 제어하여 ATM 스위치로부터 출력되는 ATM 셀을 가입자 선로측의 프레이머로 출력하되, 망동기 블록의 전송 기준 클럭을 카운트하여 상기 프레이머의 장애 발생 여부를 감지하고, 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 상기 FIFO에서 폐기토록 제어하는 트래픽 제어부를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 장치를 제공하는데 있다.Control the FIFO and the physical layer processing unit to output the ATM cell output from the ATM switch to the framer on the subscriber line side, counting the transmission reference clock of the network synchronizer block to detect whether or not the framer failure, and to the framer The present invention provides a subscriber board traffic control apparatus of an AT system, comprising a traffic controller configured to control an ATM cell outputted to a connected physical layer FIFO from the FIFO.

여기서, 상기 트래픽 제어부는, FIFO 출력 대기 신호를 수신하여 FIFO에 ATM 셀이 저장되어 있음을 감지하고, FIFO 판독 인에이블 신호를 전송하여 상기 FIFO에서 ATM 셀을 출력하게 하거나 또는 장애가 발생한 물리계층 ID를 가지는 ATM 셀을 폐기하게 하는 FIFO 제어기와; 상기 FIFO 제어기에 의해 상기 FIFO의 ATM 셀 저장이 감지되면, 상기 FIFO에 저장된 ATM 셀의 물리계층 ID를 확인하여 해당 정보를 전송하는 제 1디코더와; 상기 제 1디코더가 전송하는 해당 물리계층 ID 정보를 수신하여 대응하는 물리계층 FIFO로 어드레스 신호를 전송하는 제 2디코더와; 상기 제 1디코더가 전송하는 해당 물리계층 ID 정보를 수신하고 대응하는 물리계층 FIFO가 전송하는 셀 유효 신호의 수신 여부를 확인하여 상기 FIFO 제어기의 FIFO 판독 인에이블 신호 전송과 동시에 물리계층 기록 인에이블 신호를 해당 물리계층 FIFO로 전송하거나 또는 소정 시간내에 셀 유효 신호의 수신 여부를 확인함으로써 해당 물리계층 FIFO의 장애 여부를 판별하고 장애가 발생한 물리계층 FIFO의 해당 물리계층 ID의 등록을 제어하는 물리계층 제어기와; 상기 물리계층 제어기의 제어에 의해 동작하여 상기 물리계층 FIFO와 프레이머사이의 데이터 직렬 전송시 동기 클럭으로 사용되는 망동기 블록의 전송 기준 클럭을 카운트함으로써 상기 소정 시간을 카운트하는 카운터와; 상기 소정 시간의 카운트 만료시까지 상기 물리계층 제어기에 셀 유효 신호가 수신되지 않으면 상기 물리계층 제어기로부터 해당 물리계층 ID를 전송받아 등록하는 레지스터를 포함하여 이루어지는 것을 특징으로 한다.Here, the traffic control unit detects that the ATM cell is stored in the FIFO by receiving a FIFO output wait signal, transmits a FIFO read enable signal to output the ATM cell in the FIFO, or provides a physical layer ID that has a failure. A FIFO controller for discarding the ATM cell; A first decoder for identifying a physical layer ID of an ATM cell stored in the FIFO and transmitting corresponding information when the storage of the ATM cell of the FIFO is detected by the FIFO controller; A second decoder receiving corresponding physical layer ID information transmitted by the first decoder and transmitting an address signal to a corresponding physical layer FIFO; Receives the corresponding physical layer ID information transmitted by the first decoder and checks whether a cell valid signal transmitted by a corresponding physical layer FIFO is received, thereby transmitting a FIFO read enable signal of the FIFO controller and a physical layer write enable signal. A physical layer controller for determining whether a physical layer FIFO has failed and controlling the registration of a corresponding physical layer ID of a failed physical layer FIFO by transmitting a signal to a corresponding physical layer FIFO or checking whether a cell valid signal is received within a predetermined time. ; A counter which operates under the control of the physical layer controller to count the predetermined time by counting a transmission reference clock of a network synchronizer block which is used as a synchronous clock during data serial transmission between the physical layer FIFO and a framer; And a register for receiving and registering a corresponding physical layer ID from the physical layer controller when the cell valid signal is not received by the physical layer controller until the count expires.

나아가, 본 발명의 또다른 특징은 ATM 시스템의 가입자 보드 트래픽 제어 방법에 있어서, ATM 스위치로부터 출력되어 FIFO에 일시 저장되는 ATM 셀을 물리계층 ID에 따라 대응하는 물리계층 FIFO를 통해 프레이머로 출력하는 과정과; 상기 물리계층 FIFO가 셀 유효 신호를 전송하지 않는 경우 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 감지 하는 과정과; 상기 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 상기 FIFO에서 폐기하는 과정을 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 방법을 제공하는데 있다.Further, another aspect of the present invention is a subscriber board traffic control method of an ATM system, the process of outputting the ATM cell output from the ATM switch temporarily stored in the FIFO to the framer through the corresponding physical layer FIFO according to the physical layer ID and; If the physical layer FIFO does not transmit a cell valid signal, counting a transmission reference clock of a network synchronizer block and detecting whether a framer is in error; Discarding the ATM cell output to the physical layer FIFO connected to the failure framer in the FIFO to provide a subscriber board traffic control method of the AMT system.

더 나아가, 상기 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 감지하는 과정은, 물리계층 제어기에 물리계층 FIFO가 전송하는 셀 유효 신호가 수신되지 않는 경우 망동기 블록의 전송 기준 클럭을 카운트하는 단계와; 상기 카운트 만료전에 물리계층 제어기에 셀 유효 신호가 수신되는지 확인하는 단계와; 상기 확인 결과 카운트 만료시까지 셀 유효 신호가 수신되지 않는 경우 해당 물리계층 FIFO에 연결된 프레이머의 장애를 감지하는 단계를 포함하여 이루어지는 것을 특징으로 하고, 상기 ATM 셀을 FIFO에서 폐기하게 하는 과정은, 상기 카운터의 카운트 만료전에 물리계층 제어기에 셀 유효 신호가 수신되지 않으면 해당 물리계층 ID를 레지스터에 등록하는 단계와; ATM 스위치로부터 출력되어 FIFO에 저장된 ATM 셀의 물리계층 ID를 확인하는 단계와; 상기 레지스터에 등록된 물리계층 ID와 동일한 물리계층 ID를 가지는 ATM 셀을 상기 FIFO에서 폐기하는 단계를 포함하여 이루어지는 것을 특징으로 한다.Further, the process of detecting the failure of the framer by counting the transmission reference clock of the network synchronizer block may include transmitting a transmission reference clock of the network synchronizer block when the cell valid signal transmitted by the physical layer FIFO is not received by the physical layer controller. Counting; Checking whether a cell valid signal is received by a physical layer controller before the count expires; And detecting a failure of the framer connected to the corresponding physical layer FIFO when the cell valid signal is not received until the count expires. The process of discarding the ATM cell from the FIFO includes: Registering a corresponding physical layer ID in a register if a cell valid signal is not received by the physical layer controller before the counter expires; Checking the physical layer ID of the ATM cell output from the ATM switch and stored in the FIFO; And discarding at the FIFO an ATM cell having the same physical layer ID as the physical layer ID registered in the register.

이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 ATM 시스템의 가입자 보드 트래픽 제어 장치 및 방법이 적용되는 ATM 가입자 보드의 전체적인 구성은 전술한 도 1과 같으므로 이하 동일한 도면 부호를 사용하기로 하고 본 발명에서 그 기능이 추가된 트래픽 제어부에 대하여 설명하면 다음과 같다.Since the overall configuration of the ATM subscriber board to which the apparatus and method for controlling the subscriber board traffic of the ATM system according to the present invention is applied is the same as in FIG. 1, the same reference numerals will be used below. It will be described as follows.

본 발명에 의한 트래픽 제어부(50)는 첨부된 도면 도 2에 도시된 바와 같이 FIFO 제어기(51)와 제 1디코더(52), 제 2디코더(53), 물리계층 제어기(54), 카운터(55) 및 레지스터(56)로 구성되어 상호 연동하는 구조를 가지며, CPLD(Complex Programmable Logic Device) 혹은 FPGA(Field Programmable GateArray)로 구현된다.The traffic controller 50 according to the present invention includes a FIFO controller 51, a first decoder 52, a second decoder 53, a physical layer controller 54, and a counter 55 as shown in FIG. 2. ) And a register (56) and interoperate with each other, and are implemented as a CPLD (Complex Programmable Logic Device) or FPGA (Field Programmable GateArray).

FIFO 제어기(51)는 FIFO(10)로부터 FIFO 출력 대기 신호(FIFO_OR)를 수신하여 FIFO(10)에 출력할 ATM 셀이 저장되어 있음을 감지하고 제 1디코더(52)로 하여금 FIFO(10)에 저장된 ATM 셀의 물리계층 ID를 판독하게 하는 한편, FIFO(10)에서 물리계층 처리부(30) 내부의 해당 물리계층 FIFO(30-1~30-n)로 ATM 셀을 출력토록 하기 위하여 또는 장애가 발생한 프레이머에 연결된 물리계층 FIFO(30-1~30-n)에 해당하는 물리계층 ID를 가지는 ATM 셀을 폐기토록 하기 위하여 FIFO 판독 인에이블 신호()를 FIFO(10)로 전송한다.The FIFO controller 51 receives the FIFO output wait signal FIFO_OR from the FIFO 10, senses that an ATM cell to be output to the FIFO 10 is stored, and causes the first decoder 52 to transmit the FIFO 10 to the FIFO 10. While the physical layer ID of the stored ATM cell is read out, the FIFO 10 causes the ATM cell to be output from the FIFO 10 to the corresponding physical layer FIFOs 30-1 to 30-n in the physical layer processing unit 30, or a failure occurs. A FIFO read enable signal (FIFO) for discarding an ATM cell having a physical layer ID corresponding to a physical layer FIFO (30-1 to 30-n) connected to the framer. ) Is transmitted to the FIFO 10.

제 1디코더(52)는 FIFO 제어기(51)가 FIFO 출력 대기 신호(FIFO_OR)를 수신한 경우 UTOPIA 데이터 버스를 통해 FIFO(10)에 일시 저장되어 출력 대기 중인 ATM 셀의 물리계층 ID를 확인하고, 제 2디코더(53)는 해당 물리계층 ID에 대응하는 물리계층 FIFO(30-1~30-n)가 기록 가능한지 여부를 확인하기 위하여 UTOPIA 어드레스 버스를 통해 어드레스 신호를 대응하는 물리계층 FIFO(30-1~30-n)로 전송한다.When the FIFO controller 51 receives the FIFO output wait signal FIFO_OR, the first decoder 52 checks the physical layer ID of the ATM cell which is temporarily stored in the FIFO 10 through the UTOPIA data bus and is waiting for output. The second decoder 53 checks whether the physical layer FIFOs 30-1 to 30-n corresponding to the corresponding physical layer ID can be recorded, and the physical layer FIFO 30- corresponding to the address signal via the UTOPIA address bus. 1 ~ 30-n).

그리고, 물리계층 처리부(30)의 각 물리계층 FIFO(30-1~30-n)는 제 2디코더(53)로부터 어드레스 신호를 수신하여 내부 상태에 따라 기록이 가능한 경우 셀 유효 신호(CLAV)를 물리계층 제어기(54)로 전송한다.Each physical layer FIFO 30-1 through 30-n of the physical layer processing unit 30 receives an address signal from the second decoder 53 and generates a cell valid signal CLAV when recording is possible according to an internal state. It transmits to the physical layer controller 54.

물리계층 제어기(54)는 제 1디코더(52)가 확인한 물리계층 ID에 대응하는 물리계층 FIFO(30-1~30-n)가 전송하는 셀 유효 신호(CLAV)의 수신 여부를 확인하여 FIFO 제어기(51)가 FIFO(10)로 FIFO 판독 인에이블 신호()를 전송함과동시에 물리계층 기록 인에이블 신호()를 해당 물리계층 FIFO(30-1~30-n)로 전송하여 FIFO(10)에서 판독된 ATM 셀이 UTOPIA 데이터 버스를 통해 물리계층 FIFO(30-1~30-n)에 기록되도록 하거나 또는 카운터(55)를 동작시켜 해당 물리계층 FIFO(30-1~30-n)의 장애 여부를 확인하고 장애가 발생한 물리계층 FIFO(30-1~30-n)의 해당 물리계층 ID를 레지스터(56)에 등록하게 한다.The physical layer controller 54 checks whether or not the cell valid signal CLAV transmitted by the physical layer FIFOs 30-1 to 30-n corresponding to the physical layer ID checked by the first decoder 52 is received. (51) to the FIFO (10) FIFO read enable signal ( At the same time as the physical layer write enable signal ( ) Is transmitted to the corresponding physical layer FIFOs 30-1 to 30-n so that ATM cells read from the FIFO 10 are written to the physical layer FIFOs 30-1 to 30-n via the UTOPIA data bus, or The counter 55 is operated to check whether the corresponding physical layer FIFOs 30-1 to 30-n fail, and registers the corresponding physical layer IDs of the failed physical layer FIFOs 30-1 to 30-n. Enroll in

한편, 카운터(55)는 물리계층 FIFO(30-1~30-n)와 프레이머(40-1~40-n)사이의 데이터 직렬 전송시 동기 클럭으로 사용되는 외부 망동기 블록의 전송 기준 클럭(TXR CLK)을 입력받아 소정 시간을 카운트하는데, 이 카운터(55)에 의해 카운트되는 시간은 물리계층 제어기(54)가 해당 물리계층 FIFO(30-1~30-n)로부터 전송되는 셀 유효 신호(CLAV)의 수신을 기다리는 기준 시간으로 사용된다.On the other hand, the counter 55 is a transmission reference clock of an external network block which is used as a synchronous clock for serial transmission of data between the physical layer FIFOs 30-1 to 30-n and the framers 40-1 to 40-n. TXR CLK is input to count a predetermined time, and the time counted by the counter 55 indicates that the cell valid signal 54 is transmitted from the physical layer FIFOs 30-1 to 30-n. It is used as a reference time waiting for reception of CLAV).

즉, 물리계층 제어기(54)가 UTOPIA 어드레스 버스를 통해 어드레스 신호를 수신한 해당 물리계층 FIFO(30-1~30-n)로부터 카운터(55)의 소정 시간내에 셀 유효 신호(CLAV)를 수신하지 못하는 경우는 해당 물리계층 FIFO(30-1~30-n)와 연결된 프레이머(40-1~40-n)에 장애가 발생하였음을 의미한다.That is, the physical layer controller 54 does not receive the cell valid signal CLAV within a predetermined time of the counter 55 from the corresponding physical layer FIFOs 30-1 to 30-n which have received the address signal via the UTOPIA address bus. If not, it means that a failure has occurred in the framers 40-1 to 40-n connected to the corresponding physical layer FIFOs 30-1 to 30-n.

여기서, 카운터(55)는 ATM 셀이 53바이트로 구성되어 있으므로 하나의 ATM 셀이 물리계층 FIFO로부터 프레이머로 출력되는 시간을 카운트하기 위해 9비트 카운터를 사용한다. 즉, 하나의 ATM 셀이 출력하는 데는 '53바이트 * 8 = 424' 클럭이 소요되고 예약된 채널이 약 10% 정도의 전송 지연(lose)되는 경우까지도 충분히 카운트 할 수 있도록 하기 위하여 512(즉,)클럭을 카운트할 수 있는 9비트 카운터를 사용하는 것이다.Here, the counter 55 uses a 9-bit counter to count the time that one ATM cell is output from the physical layer FIFO to the framer because the ATM cell is composed of 53 bytes. In other words, one ATM cell takes '53 bytes * 8 = 424 'clock to output and 512 (i.e., enough to count until the reserved channel has a transmission delay of about 10%). The 9-bit counter can be used to count clocks.

레지스터(56)는 카운터(55)의 카운트 만료시까지 셀 유효 신호(CLAV)가 물리계층 제어기(54)에 수신되지 않으면 물리계층 제어기(54)로부터 해당 물리계층 의 ID 정보를 입력받아 물리계층 ID를 등록하여 FIFO(10)에 입력되는 해당 물리계층 ID를 가지는 ATM 셀을 FIFO 제어기(51)가 폐기토록 한다.The register 56 receives the ID information of the corresponding physical layer from the physical layer controller 54 when the cell valid signal CLAV is not received by the physical layer controller 54 until the counter 55 expires. The FIFO controller 51 discards the ATM cell having the corresponding physical layer ID inputted to the FIFO 10 by registering the.

상기와 같은 구성을 가지는 본 발명에 의한 트래픽 제어부(50)의 동작을 첨부된 도면 도 3을 참조하여 상세하게 설명하면 다음과 같다.The operation of the traffic controller 50 according to the present invention having the above configuration will be described in detail with reference to FIG. 3.

먼저 FIFO(10)는 ATM 스위치로부터 UTOPIA 버스를 통해 ATM 셀을 입력받은 경우 FIFO 출력 대기 신호(FIFO_OR)를 FIFO 제어기(51)로 전송한다.First, when the FIFO 10 receives an ATM cell from the ATM switch via the UTOPIA bus, the FIFO 10 transmits a FIFO output wait signal FIFO_OR to the FIFO controller 51.

이에, FIFO 제어기(51)는 FIFO(10) 내부에 출력할 ATM 셀이 저장되어 있음을 감지하고 해당 감지 신호를 제 1디코더(52)에 전송하여, 제 1디코더(52)가 FIFO에 일시 저장되어 출력 대기 중인 첫번째 ATM 셀의 첫번째 더블워드(double word)를 UTOPIA 데이터 버스를 통해 판독하여 ATM 셀이 출력되어야 할 물리계층 ID를 확인하게 한 후(스텝 S301), 제 1디코더(52)에 의해 확인된 물리계층 ID가 레지스터(56)에 등록된 물리계층 ID와 동일한지 여부를 확인한다(스텝 S302).Accordingly, the FIFO controller 51 detects that an ATM cell to be output in the FIFO 10 is stored and transmits the corresponding detection signal to the first decoder 52 so that the first decoder 52 temporarily stores the FIFO. After reading the first double word of the first ATM cell waiting to be output through the UTOPIA data bus to confirm the physical layer ID to which the ATM cell should be output (step S301), the first decoder 52 It is checked whether or not the checked physical layer ID is the same as the physical layer ID registered in the register 56 (step S302).

상기 확인 결과, ATM 셀의 물리계층 ID가 레지스터(56)에 등록된 장애가 발생한 물리계층 ID와 동일한 경우, FIFO 제어기(51)는 FIFO 판독 인에이블 신호()를 FIFO(10)로 전송하여 해당 물리계층 ID를 가지는 ATM 셀을 판독하여 폐기한다(스텝 S307). 즉, FIFO 제어기(51)가 FIFO 판독 인에이블신호()를 FIFO(10)에 전송하여 해당 ATM 셀을 판독하여 UTOPIA 데이터 버스로 출력은 하지만 물리계층 제어기(54)가 물리계층 기록 인에이블 신호()를 해당 물리계층 FIFO(30-1~30-n)에 전송하지 않음으로써, FIFO(10)에서 출력된 ATM 셀이 해당 물리계층 FIFO(30-1~30-n)에 기록되지 못함으로써 폐기되는 것이다.As a result of the check, when the physical layer ID of the ATM cell is the same as the failed physical layer ID registered in the register 56, the FIFO controller 51 generates a FIFO read enable signal ( ) Is transmitted to the FIFO 10 to read and discard the ATM cell having the corresponding physical layer ID (step S307). That is, the FIFO controller 51 causes the FIFO read enable signal ( ) Is transmitted to the FIFO 10 and the corresponding ATM cell is read and output to the UTOPIA data bus, but the physical layer controller 54 sends the physical layer write enable signal ( ) Is not transmitted to the corresponding physical layer FIFOs 30-1 to 30-n, and the ATM cells output from the FIFO 10 cannot be written to the corresponding physical layer FIFOs 30-1 to 30-n. Will be.

한편, 상기 스텝 S302의 확인 결과, ATM 셀의 물리계층 ID와 동일한 물리계층 ID가 레지스터(56)에 등록되어 있지 않은 경우, 제 2디코터(53)는 제 1디코더(52)가 확인한 물리계층 ID에 대응하는 물리계층 FIFO(30-1~30-n)로 어드레스 신호를 전송하고, 물리계층 제어기(54)는 해당 물리계층 ID에 대응하는 물리계층 FIFO(30-1~30-n)가 전송하는 셀 유효 신호(CLAV)를 통해 해당 물리계층 FIFO(30-1~30-n)에 기록 가능한지 여부를 확인한다(스텝 S303).On the other hand, if the physical layer ID that is the same as the physical layer ID of the ATM cell is not registered in the register 56 as a result of checking in step S302, the second decoder 53 checks the physical layer checked by the first decoder 52. The address signal is transmitted to the physical layer FIFOs 30-1 to 30-n corresponding to the ID, and the physical layer controller 54 transmits the physical layer FIFOs 30-1 to 30-n corresponding to the physical layer ID. It is checked whether or not recording is possible in the corresponding physical layer FIFOs 30-1 to 30-n via the cell valid signal CLAV to be transmitted (step S303).

상기 확인 결과 해당 물리계층 FIFO(30-1~30-n)로부터 전송된 셀 유효 신호(CLAV)가 물리계층 제어기(54)에 수신된 경우 즉, 해당 물리계층 FIFO(30-1~30-n)에 기록 가능한 경우 물리계층 제어기(54)는 FIFO 제어기(51)가 FIFO 판독 인에이블 신호()를 FIFO(10)로 전송함과 동시에 물리계층 기록 인에이블 신호()를 물리계층 처리부(30)로 전송하여 FIFO(10)에서 판독된 ATM 셀이 해당 물리계층 FIFO(30-1~30-n)에 기록되도록 한다(스텝 S308).As a result of the check, when the cell valid signal CLAV transmitted from the corresponding physical layer FIFOs 30-1 to 30-n is received by the physical layer controller 54, that is, the corresponding physical layer FIFOs 30-1 to 30-n. Physical layer controller 54 allows the FIFO controller 51 to read the FIFO read enable signal ( ) Is transmitted to the FIFO 10 and the physical layer write enable signal ( ) Is transmitted to the physical layer processing unit 30 so that the ATM cell read from the FIFO 10 is recorded in the corresponding physical layer FIFOs 30-1 to 30-n (step S308).

한편, 상기 스텝 S303의 확인 결과 물리계층 제어기(54)에 셀 유효 신호(CLAV)가 수신되지 않는 경우, 물리계층 제어기(54)는 카운터(55)가프레이머(40-1~40-n)로 입력되는 전송 기준 클럭(TXR CLK)을 입력받아 카운트를 시작하게 하고(스텝 S304), 카운터(55)의 카운트 만료시까지 해당 물리계층 FIFO(30-1~30-n)의 셀 유효 신호(CLAV)가 수신되는지 여부를 확인한다(스텝 S305).On the other hand, when the cell valid signal CLAV is not received by the physical layer controller 54 as a result of checking in step S303, the physical layer controller 54 sets the counter 55 to framers 40-1 to 40-n. Start counting by receiving the input transmission reference clock TXR CLK (step S304), and the cell valid signal CLAV of the corresponding physical layer FIFOs 30-1 to 30-n until the counter 55 expires. ) Is checked (step S305).

상기 확인 결과, 카운터(55)의 카운트 만료시까지 물리계층 제어기(54)에 해당 물리계층 FIFO(30-1~30-n)의 셀 유효 신호(CLAV)가 수신되지 않으면 레지스터(56)는 물리계층 제어기(54)로부터 해당 물리계층의 ID 정보를 입력받아 물리계층 ID를 등록하고(스텝 S306), FIFO 제어기(51)는 FIFO 판독 인에이블 신호()를 FIFO(10)로 전송하여 FIFO(10)에서 해당 물리계층 ID를 가지는 ATM 셀을 판독하여 폐기 한다(스텝 S307).As a result of the check, if the cell valid signal CLAV of the corresponding physical layer FIFOs 30-1 to 30-n is not received by the physical layer controller 54 until the count of the counter 55 expires, the register 56 is physically present. The ID information of the corresponding physical layer is received from the layer controller 54, and the physical layer ID is registered (step S306), and the FIFO controller 51 receives the FIFO read enable signal ( ) Is transmitted to the FIFO 10, and the FIFO 10 reads and discards the ATM cell having the corresponding physical layer ID (step S307).

그러나, 상기 스텝 S305의 확인 결과 카운터(55)의 카운트 만료 전에 물리계층 제어기(54)에 해당 물리계층 FIFO(30-1~30-n)의 셀 유효 신호(CLAV)가 수신된 경우, 물리계층 제어기(54)는 FIFO 제어기(51)가 FIFO 판독 인에이블 신호()를 FIFO(10)로 전송함과 동시에 물리계층 기록 인에이블 신호()를 물리계층 처리부(30)으로 전송하여 FIFO(10)에서 판독된 ATM 셀이 해당 물리계층 FIFO(30-1~30-n)에 기록되도록 한다(스텝 S308).However, when the cell valid signal CLAV of the corresponding physical layer FIFOs 30-1 to 30-n is received by the physical layer controller 54 before the count of the counter 55 is expired as a result of the checking in step S305, the physical layer The controller 54 is connected to a FIFO read enable signal (FIFO controller 51) ) Is transmitted to the FIFO 10 and the physical layer write enable signal ( ) Is transmitted to the physical layer processing unit 30 so that the ATM cell read from the FIFO 10 is recorded in the corresponding physical layer FIFOs 30-1 to 30-n (step S308).

또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.In addition, the embodiments according to the present invention are not limited to the above-described embodiments, and various alternatives, modifications, and changes can be made within the scope apparent to those skilled in the art.

이상과 같이, 본 발명은 ATM 시스템의 가입자 보드에서 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 판별하게 함으로써, 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 FIFO에서 폐기시킬 수 있고, 또한 이를 통해 FIFO에 저장된 다른 정상적인 프레이머와 연결된 물리계층 FIFO로 출력되는 ATM 셀의 트래픽을 원활하게 처리할 수 있는 효과가 있다.As described above, the present invention allows the subscriber board of the ATM system to count the transmission reference clock of the network synchronizer block to determine whether the framer has failed, thereby discarding the ATM cell outputted to the physical layer FIFO connected to the failed framer in the FIFO. In addition, through this, it is possible to smoothly handle the traffic of ATM cells output to the physical layer FIFO connected to other normal framers stored in the FIFO.

Claims (5)

ATM 스위치로부터 UTOPIA 버스를 통해 ATM 셀을 입력받아 저장하는 FIFO와, 상기 FIFO에 저장된 ATM 셀을 물리계층 ID에 따라 대응하는 물리계층 FIFO에 저장했다가 프레이머로 출력하는 물리계층 처리부를 구비하는 ATM 시스템의 가입자 보드 트래픽 제어 장치에 있어서,An ATM system having a FIFO for receiving and storing an ATM cell through an UTOPIA bus from an ATM switch, and a physical layer processing unit for storing the ATM cell stored in the FIFO in a corresponding physical layer FIFO according to a physical layer ID and outputting the frame to a framer. A subscriber board traffic control apparatus of 상기 FIFO와 물리계층 처리부를 제어하여 ATM 스위치로부터 출력되는 ATM 셀을 가입자 선로측의 프레이머로 출력하되, 망동기 블록의 전송 기준 클럭을 카운트하여 상기 프레이머의 장애 발생 여부를 감지하고, 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 상기 FIFO에서 폐기토록 제어하는 트래픽 제어부를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 장치.Control the FIFO and the physical layer processing unit to output the ATM cell output from the ATM switch to the framer on the subscriber line side, counting the transmission reference clock of the network synchronizer block to detect whether or not the framer failure, and to the framer And a traffic controller for controlling the ATM cell outputted to the connected physical layer FIFO to be discarded in the FIFO. 제 1항에 있어서,The method of claim 1, 상기 트래픽 제어부는, FIFO 출력 대기 신호를 수신하여 상기 FIFO에 ATM 셀이 저장되어 있음을 감지하고, FIFO 판독 인에이블 신호를 전송하여 상기 FIFO에서 ATM 셀을 출력하게 하거나 또는 장애가 발생한 물리계층 ID를 가지는 ATM 셀을 폐기하게 하는 FIFO 제어기와;The traffic controller detects that an ATM cell is stored in the FIFO by receiving a FIFO output wait signal, transmits a FIFO read enable signal to output an ATM cell in the FIFO, or has a physical layer ID having a failure. A FIFO controller for discarding the ATM cell; 상기 FIFO 제어기에 의해 상기 FIFO의 ATM 셀 저장이 감지되면, 상기 FIFO에저장된 ATM 셀의 물리계층 ID를 확인하여 해당 정보를 전송하는 제 1디코더와;A first decoder for checking the physical layer ID of the ATM cell stored in the FIFO and transmitting corresponding information when the FIFO controller detects the storage of the ATM cell of the FIFO; 상기 제 1디코더가 전송하는 해당 물리계층 ID 정보를 수신하여 대응하는 물리계층 FIFO로 어드레스 신호를 전송하는 제 2디코더와;A second decoder receiving corresponding physical layer ID information transmitted by the first decoder and transmitting an address signal to a corresponding physical layer FIFO; 상기 제 1디코더가 전송하는 해당 물리계층 ID 정보를 수신하고 대응하는 물리계층 FIFO가 전송하는 셀 유효 신호의 수신 여부를 확인하여 상기 FIFO 제어기의 FIFO 판독 인에이블 신호 전송과 동시에 물리계층 기록 인에이블 신호를 해당 물리계층 FIFO로 전송하거나 또는 소정 시간내에 셀 유효 신호의 수신 여부를 확인함으로써 해당 물리계층 FIFO의 장애 여부를 판별하고 장애가 발생한 물리계층 FIFO의 해당 물리계층 ID의 등록을 제어하는 물리계층 제어기와;Receives the corresponding physical layer ID information transmitted by the first decoder and checks whether a cell valid signal transmitted by a corresponding physical layer FIFO is received, thereby transmitting a FIFO read enable signal of the FIFO controller and a physical layer write enable signal. A physical layer controller for determining whether a physical layer FIFO has failed and controlling the registration of a corresponding physical layer ID of a failed physical layer FIFO by transmitting a signal to a corresponding physical layer FIFO or checking whether a cell valid signal is received within a predetermined time. ; 상기 물리계층 제어기의 제어에 의해 동작하여 상기 물리계층 FIFO와 프레이머사이의 데이터 직렬 전송시 동기 클럭으로 사용되는 망동기 블록의 전송 기준 클럭을 카운트 함으로써 상기 소정 시간을 카운트하는 카운터와;A counter which operates under the control of the physical layer controller and counts the predetermined time by counting a transmission reference clock of a network synchronizer block which is used as a synchronous clock during data serial transmission between the physical layer FIFO and a framer; 상기 소정 시간의 카운트 만료시까지 상기 물리계층 제어기에 셀 유효 신호가 수신되지 않는 경우 상기 물리계층 제어기의 제어에 따라 해당 물리계층 ID를 전송받아 등록하는 레지스터를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 장치.AMT system comprising a register for receiving and registering a corresponding physical layer ID under the control of the physical layer controller when the cell valid signal is not received by the physical layer controller until the count of the predetermined time expires. Subscriber board traffic control device. ATM 시스템의 가입자 보드 트래픽 제어 방법에 있어서,In the subscriber board traffic control method of the ATM system, ATM 스위치로부터 출력되어 FIFO에 일시 저장되는 ATM 셀을 물리계층 ID에따라 대응하는 물리계층 FIFO를 통해 프레이머로 출력하는 과정과;Outputting an ATM cell output from the ATM switch temporarily stored in the FIFO to the framer through the corresponding physical layer FIFO according to the physical layer ID; 상기 물리계층 FIFO가 셀 유효 신호를 전송하지 않는 경우 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 감지 하는 과정과;If the physical layer FIFO does not transmit a cell valid signal, counting a transmission reference clock of a network synchronizer block and detecting whether a framer is in error; 상기 장애가 발생한 프레이머에 연결된 물리계층 FIFO로 출력되는 ATM 셀을 상기 FIFO에서 폐기하는 과정을 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 방법.And discarding the ATM cell outputted to the physical layer FIFO connected to the failed framer in the FIFO. 제 3항에 있어서,The method of claim 3, 상기 망동기 블록의 전송 기준 클럭을 카운트하여 프레이머의 장애 여부를 감지하는 과정은, 물리계층 제어기에 물리계층 FIFO가 전송하는 셀 유효 신호가 수신되지 않는 경우 망동기 블록의 전송 기준 클럭을 카운트하는 단계와;The process of detecting the failure of the framer by counting the transmission reference clock of the network synchronizer block includes: counting the transmission reference clock of the network synchronizer block when the cell valid signal transmitted by the physical layer FIFO is not received by the physical layer controller. Wow; 상기 카운트 만료전에 물리계층 제어기에 셀 유효 신호가 수신되는지 확인하는 단계와;Checking whether a cell valid signal is received by a physical layer controller before the count expires; 상기 확인 결과 카운트 만료시까지 셀 유효 신호가 수신되지 않는 경우 해당 물리계층 FIFO에 연결된 프레이머의 장애를 감지하는 단계를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 방법.And detecting a failure of a framer connected to the corresponding physical layer FIFO when the cell valid signal is not received until the count expires. 제 3항에 있어서,The method of claim 3, 상기 ATM 셀을 FIFO에서 폐기하게 하는 과정은, 상기 카운터의 카운트 만료전에 물리계층 제어기에 셀 유효 신호가 수신되지 않으면 해당 물리계층 ID를 레지스터에 등록하는 단계와;Discarding the ATM cell in a FIFO, registering the physical layer ID in a register if a cell valid signal is not received by the physical layer controller before the counter expires; ATM 스위치로부터 출력되어 FIFO에 저장된 ATM 셀의 물리계층 ID를 확인하는 단계와;Checking the physical layer ID of the ATM cell output from the ATM switch and stored in the FIFO; 상기 레지스터에 등록된 물리계층 ID와 동일한 물리계층 ID를 가지는 ATM 셀을 상기 FIFO에서 폐기하는 단계를 포함하여 이루어지는 것을 특징으로 하는 에이티엠 시스템의 가입자 보드 트래픽 제어 방법.And discarding the ATM cell having the same physical layer ID as the physical layer ID registered in the register, in the FIFO.
KR10-2001-0073271A 2001-11-23 2001-11-23 Apparatus and Method for Subscriber Board Traffic Control in ATM System KR100405847B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0073271A KR100405847B1 (en) 2001-11-23 2001-11-23 Apparatus and Method for Subscriber Board Traffic Control in ATM System

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0073271A KR100405847B1 (en) 2001-11-23 2001-11-23 Apparatus and Method for Subscriber Board Traffic Control in ATM System

Publications (2)

Publication Number Publication Date
KR20030042571A KR20030042571A (en) 2003-06-02
KR100405847B1 true KR100405847B1 (en) 2003-11-14

Family

ID=29571029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0073271A KR100405847B1 (en) 2001-11-23 2001-11-23 Apparatus and Method for Subscriber Board Traffic Control in ATM System

Country Status (1)

Country Link
KR (1) KR100405847B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100696196B1 (en) * 2005-12-09 2007-03-20 한국전자통신연구원 Method for propagating a maintenance signal in VPWS over SDH/SONET
KR100757876B1 (en) * 2006-01-11 2007-09-11 삼성전자주식회사 Synchronization system and control method for using at least one or more external office line signal

Also Published As

Publication number Publication date
KR20030042571A (en) 2003-06-02

Similar Documents

Publication Publication Date Title
US5301186A (en) High speed transmission line interface
US20030123475A1 (en) Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure
KR19990067626A (en) Packet transmitter and receiver
US8213448B2 (en) Method to support lossless real time data sampling and processing on rapid I/O end-point
JPS6262695A (en) Method and apparatus for transmitting data signal
KR100405847B1 (en) Apparatus and Method for Subscriber Board Traffic Control in ATM System
JP2692773B2 (en) Error correction device
US6282203B1 (en) Packet data transmitting apparatus, and method therefor
CN100553227C (en) The devices and methods therefor of network communication
US6345332B1 (en) Bus interchange apparatus and dual system for accessing a fault information register without regard to buffer conditions
US6229866B1 (en) Apparatus for detecting errors in asynchronous data receiver and transmitter
KR950007436B1 (en) First input first output memory test method
KR100288373B1 (en) Communication apparatus and method between local bus and ohter block using sram
JP3095060B2 (en) ATM switch device
KR100211960B1 (en) Frame discriminating method by parity scheme
JP2848370B2 (en) Communication line monitoring device
KR970009755B1 (en) Frame address detector of high performance inter processor communication network node
CN117675954A (en) Conversion bridge for converting data packet protocol into high-speed parallel communication protocol
KR100288374B1 (en) Communication apparatus and method between local bus and ohter block using sram
JP2944653B1 (en) HEC inspection method and system for ATM-LAN PHY circuit
JPH05158891A (en) Response information collecting system for multi-addres transmission
JP2000101626A (en) Repeater system
JPH09219746A (en) Fault notification system for control system
JPH0675796A (en) Parity error recording device
JP2000013444A (en) Packet data receiver

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091030

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee